CN113539350B - 基于ate设备自检的方法和*** - Google Patents

基于ate设备自检的方法和*** Download PDF

Info

Publication number
CN113539350B
CN113539350B CN202110673638.1A CN202110673638A CN113539350B CN 113539350 B CN113539350 B CN 113539350B CN 202110673638 A CN202110673638 A CN 202110673638A CN 113539350 B CN113539350 B CN 113539350B
Authority
CN
China
Prior art keywords
test
equipment
tested
judging
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110673638.1A
Other languages
English (en)
Other versions
CN113539350A (zh
Inventor
邬刚
黄海平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Acceleration Technology Co ltd
Original Assignee
Hangzhou Acceleration Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Acceleration Technology Co ltd filed Critical Hangzhou Acceleration Technology Co ltd
Priority to CN202110673638.1A priority Critical patent/CN113539350B/zh
Publication of CN113539350A publication Critical patent/CN113539350A/zh
Application granted granted Critical
Publication of CN113539350B publication Critical patent/CN113539350B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及ATE设备领域，公开了基于ATE设备自检的方法和***，其包括PC端和待测设备端，其方法包括，测试文件的生成，PC端生成测试文件；测试执行，PC端对待测设备端依据测试用例表进行测试的执行；测试校验，PC端对待测设备端测试的相关信息进行校验；测试结果判断，PC端对校验后的测试结果进行判断，测试结果通过则进行测试用例判断，否则测试失败；测试用例判断，PC端对待测设备端的测试用例完成则测试成功，否则重新进行待测设备端的测试校验。通过对ATE设备进行自检，其能够保证输出波形的正确性，性能符合测试的需求；这样有利于ATE设备稳定性、性能测试自动化率以及测试效率。

Description

基于ATE设备自检的方法和***
技术领域
本发明涉及ATE设备领域，尤其涉及了基于ATE设备自检的方法和***。
背景技术
对于ATE(Automatic Test Equipment，自动测试设备)：集成了大量的硬件组件，TMU组件可以代替示波器，PMU组件可以代替万用表等；兼容一种高等语言，可以通过编程实现自动化控制；可以轻易的发送任何想要的激励。
在ATE数字设备中，多通道任意数字波形发生器(DIO)是一个核心的功能模块。此模块可通过软件进行任意通道选择，数字通道个数、组合形式多种多样。各通道根据测试向量集，可独立发送符合芯片测试需求的任意数字波形。并接收存储设备外部芯片的任意响应波形，作为鉴别被测芯片达标与否的依据。
例如专利名称，一种ATE数字测试***及其自检方法，专利申请号：201610867908.1，申请日期：2016-09-29，一种ATE数字测试***及其自检方法，该ATE数字测试***，包括地址发生器、图形存储器、指令存储器、自检存储器以及驱动器，地址发生器与图形存储器、指令存储器和自检存储器均连接，自检存储器与总线相连，图形存储器与驱动器相连。
现有技术不能很好地验证ATE设备自身产生的任意形状的数字波形功能正确与否，不能对ATE设备外部延时特性存在的差异进行自适应校准，不能动态调整验证的通道组合；对产生波形的Vector正确与否；从而影响了设备功能、性能，测试自动化率。
发明内容
本发明针对现有技术不能很好地验证ATE设备自身产生的任意形状的数字波形功能正确与否，性能是否达标；从而影响了设备功能、性能测试自动化率，以及测试效率缺点，提供了基于ATE设备自检的方法和***。
为了解决上述技术问题，本发明通过下述技术方案得以解决：
基于ATE设备自检的方法，包括PC端和待测设备端，其方法包括，
测试文件的生成，PC端生成测试文件；
测试执行，PC端对待测设备端依据测试用例表进行测试的执行；
测试校验，PC端对待测设备端测试的相关信息进行校验；
测试结果判断，PC端对校验后的测试结果进行判断，测试结果通过则进行测试用例判断，否则测试失败；
测试用例判断，PC端对待测设备端的测试用例完成则测试成功，否则重新进行待测设备端的测试校验。
通过对ATE设备进行自检，其能够保证输出波形的正确性，性能符合测试的需求；这样有利于提高ATE设备功能、性能测试自动化率以及测试效率。
作为优选，测试执行前需进行通道延时；PC端对待测设备端的通道延时进行测量，从而保证待测设备端通道的同步性。通过在待测设备端的通道进行延时，从而保证数据传输过程的同步性。
作为优选，待测设备端的通道包括接收通道和发送通道。
作为优选，通道延时，PC端测量设备测试端的发送通道和接收通道进行延时，接收通道预留测量阈值不做电平比较，设备测试端测试结束时，发送通道预留同样的测量阈值不做电平比较，测量阈值为DelayValue/T，其中，DelayValue延时值，T波形周期。
作为优选，测试的相关信息包括测试的数据、测试的波形数量和预期错误波形。
作为优选，测试结果判断包括执行结果判断、运行判断和失败判断，
执行结果判断，设备的采样数据通道采集到实际波形数据，与期望的波形数据进行逐条对比判断；
运行判断，设备实际运行的Vector条数与期望的Vector条数对比判断；
失败判断，设备实际运行的失败的Vector条数和期望的vctor失败条数对比判断。
作为优选，测试文件包括管脚资源映射文件、待测信号组文件、波形定义文件。
基于ATE设备自检的***，包括PC端和待测设备端，还包括测试文件生成模块、测试执行模块、测试校验模块、测试结果判断模块和测试用例判断模块；
测试文件生成模块，用于生成测试文件通过PC端；
测试执行模块，用于对待测设备端依据测试用例表进行测试的执行通过PC端；
测试校验模块，用于对待测设备端测试的相关信息进行校验通过PC端；
测试结果判断模块，用于对校验后的测试结果进行判断通过PC端，测试结果通过则进行测试用例判断，否则测试失败；
测试用例判断，对待测设备端的测试用例完成则测试成功，否则重新进行待测设备端的测试校验。
作为优选，还包括通道延时模块；用于对待测设备端的通道延时进行测量PC端，从而保证待测设备端通道的同步性。
本发明由于采用了以上技术方案，具有显著的技术效果：
通过对ATE设备进行自检，其能够保证输出波形的正确性，性能符合测试的需求；这样有利于提高ATE设备功能、性能、设备稳定性以及测试效率。
本发明通过对待测设备端的接收通道延时进行调整，从而保证数据收发过程的同步性。
附图说明
图1是本发明的***图。
图2是本发明的通道延时图。
图3是本发明的流程图。
图4是本发明的波形发生器各要素图。
具体实施方式
下面结合附图1至附图3与实施例对本发明作进一步详细描述。
实施例1
基于ATE设备自检的方法，包括PC端和待测设备端，其方法包括，测试文件的生成，PC端生成测试文件；测试执行，PC端对待测设备端依据测试用例表进行测试的执行；测试校验，PC端对待测设备端测试的相关信息进行校验；测试结果判断，PC端对校验后的测试结果进行判断，测试结果通过则进行测试用例判断，否则测试失败；测试用例判断，PC端对待测设备端的测试用例完成则测试成功，否则重新进行待测设备端的测试校验。
通过对ATE设备进行自检，其能够保证输出波形的正确性，性能符合测试的需求；这样有利于提高ATE设备功能、性能测试自动化率以及测试效率。
测试的相关信息包括测试的数据、测试的波形数量和预期错误波形。
测试结果判断包括执行结果判断、运行判断和失败判断，执行结果判断，设备的采样数据通道采集到实际波形数据，与期望的波形数据进行逐条对比判断；运行判断，设备实际运行的Vector条数与期望的Vector条数对比判断；失败判断，设备实际运行的失败的Vector条数和期望的vctor失败条数对比判断。
测试文件包括管脚资源映射文件、待测信号组文件、波形定义文件。
实施例2
在实施例1基础上，本实施例测试执行前需进行通道延时；PC端对待测设备端的通道延时进行测量，从而保证待测设备端通道的同步性。通过在待测设备端的通道进行延时，从而保证数据传输过程的同步性。
待测设备端的通道包括接收通道和发送通道。通道延时，PC端测量设备测试端的发送通道和接收通道进行延时，接收通道预留测量阈值不做电平比较，设备测试端测试结束时，发送通道预留同样的测量阈值不做电平比较，测量阈值为DelayValue/T，其中，DelayValue延时值，T波形周期。
实施例3
基于ATE设备自检的***，包括PC端和待测设备端，还包括测试文件生成模块、测试执行模块、测试校验模块、测试结果判断模块和测试用例判断模块；
测试文件生成模块，用于生成测试文件通过PC端；
测试执行模块，用于对待测设备端依据测试用例表进行测试的执行通过PC端；
测试校验模块，用于对待测设备端测试的相关信息进行校验通过PC端；
测试结果判断模块，用于对校验后的测试结果进行判断通过PC端，测试结果通过则进行测试用例判断，否则测试失败；
测试用例判断，对待测设备端的测试用例完成则测试成功，否则重新进行待测设备端的测试校验。
通道延时模块；用于对待测设备端的通道延时进行测量PC端，从而保证待测设备端通道的同步性。
实施例4
在上述实施例基础上，制作引脚定义文件表pins.sig，此文件将板卡上所有的DIO资源映射到此文件。制作资源组文件chmap.grp。此文件可将特定的一些资源绑定成一组；
制作波形时序文件timing.tim，测试图形对应的时序文件timing.sig；对于测试的波形由多个同一/或者不同的wavetiming组成；制作测试用例文件pat.csv，此文件定义需要发送的数字波形和期望采集到的波形；
制作测试用例文件表test_case.csv，此文件表需设置期望运行的pat相关文件，以及期望得到的采样失败/成功的pat个数。测试工具生成测试case的同时，同步生成理论上期望的各个case执行vctor条数，期望的失败的vctor条数，期望的波形数据。设备的采样数据通道采集到实际波形数据，与期望的波形数据进行逐条，确认执行结果正确性；设备实际运行的Vector条数与期望的Vector条数比对；设备实际运行的失败的Vector条数和期望的vctor失败条数比对；期望的各个case执行vctor条数，期望的失败的vctor条数，期望的波形数据均符合条件则测试项通过，否则测试不通过。
依据附图3可知，Real Tx表示ATE设备发送通道输出的数字波形；‘0/1’表示发送的高低电平。
ExpRx表示ATE设备接收通道期望收到的数字波形；‘X’表示不关注接收的电平。‘H’表示期望是高电平，‘L’表示期望是低电平。
Real Rx表示ATE设备接收通道实际收到的数字波形；‘X’表示不关注接收的电平。‘H’表示接收到高电平，‘L’表示接收到低电平。
Dealy表示ATE设备发送通道至接收通道存在的物理延时。设备发送数字波形和接收电平同时启动，因发送和接收直接存在时延，故接收端预留一定计算好的数字波形个数不做电平比较，同理结束时发送端的最后波形也不做电平比较。
具体延时值DelayValue由PCB版图得到，并且根据发送端波形周期T，得到前期不予比较的波形个数为DelayValue/T。
Err表示ATE设备接收通道收到的数字信号与期望的不符；当存在接收与预期不符时Fail cnt加1。

Claims (5)

1.基于ATE设备自检的方法，包括PC端和待测设备端，其方法包括，
测试文件的生成，PC端生成测试文件；
测试执行，PC端对待测设备端依据测试用例表进行测试的执行；测试校验，PC端对待测设备端测试的相关信息进行校验；
测试结果判断，PC端对校验后的测试结果进行判断，测试结果通过则进行测试用例判断，否则测试失败；
测试用例判断，PC端对待测设备端的测试用例完成则测试成功，否则重新进行待测设备端的测试校验；测试执行前需进行通道延时；PC端对待测设备端的通道延时进行测量，从而保证待测设备端通道的同步性；待测设备端的通道包括接收通道和发送通道；通道延时，PC端测量设备测试端的发送通道和接收通道进行延时，接收通道预留测量阈值不做电平比较，设备测试端测试结束时，发送通道预留同样的测量阈值不做电平比较，测量阈值为DelayValue/T，其中，DelayValue为延时值，T为波形周期。
2.根据权利要求1所述的基于ATE设备自检的方法，其特征在于，测试的相关信息包括测试的数据、测试的波形数量和预期错误波形。
3.根据权利要求1所述的基于ATE设备自检的方法，其特征在于，测试结果判断包括执行结果判断、运行判断和失败判断，
执行结果判断，设备的采样数据通道采集到实际波形数据，与期望的波形数据进行逐条对比判断；
运行判断，设备实际运行的Vector条数与期望的Vector条数对比判断；
失败判断，设备实际运行的失败的Vector条数和期望的vctor失败条数对比判断。
4.根据权利要求1所述的基于ATE设备自检的方法，其特征在于，测试文件包括管脚资源映射文件、待测信号组文件、波形定义文件。
5.基于ATE设备自检的***，包括PC端和待测设备端，其特征在于，通过权利要求1-4中任一项所述的基于ATE设备自检的方法实现的***，还包括测试文件生成模块、测试执行模块、测试校验模块、测试结果判断模块和测试用例判断模块和通道延时模块；
测试文件生成模块，用于生成测试文件通过PC端；
测试执行模块，用于对待测设备端依据测试用例表进行测试的执行通过PC端；
测试校验模块，用于对待测设备端测试的相关信息进行校验通过PC端；
测试结果判断模块，用于对校验后的测试结果进行判断通过PC端，测试结果通过则进行测试用例判断，否则测试失败；
测试用例判断，对待测设备端的测试用例完成则测试成功，否则重新进行待测设备端的测试校验；
通道延时模块，用于对待测设备端的通道延时进行测量PC端，从而保证待测设备端通道的同步性。
CN202110673638.1A 2021-06-17 2021-06-17 基于ate设备自检的方法和*** Active CN113539350B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110673638.1A CN113539350B (zh) 2021-06-17 2021-06-17 基于ate设备自检的方法和***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110673638.1A CN113539350B (zh) 2021-06-17 2021-06-17 基于ate设备自检的方法和***

Publications (2)

Publication Number Publication Date
CN113539350A CN113539350A (zh) 2021-10-22
CN113539350B true CN113539350B (zh) 2023-10-03

Family

ID=78125073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110673638.1A Active CN113539350B (zh) 2021-06-17 2021-06-17 基于ate设备自检的方法和***

Country Status (1)

Country Link
CN (1) CN113539350B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114325547B (zh) * 2021-12-24 2024-05-03 上海御渡半导体科技有限公司 一种ate测试通道的检测装置及方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102788951A (zh) * 2012-09-05 2012-11-21 无锡江南计算技术研究所 Ate测试结果判断方法及ate测试方法
CN104639400A (zh) * 2015-02-13 2015-05-20 盛科网络（苏州）有限公司 网络包处理芯片的自动检测方法及装置
CN108427632A (zh) * 2017-02-14 2018-08-21 腾讯科技（深圳）有限公司 自动测试方法及装置
CN109524055A (zh) * 2018-12-24 2019-03-26 上海华力集成电路制造有限公司 基于soc ate定位存储器失效位的方法及测试***
CN109885433A (zh) * 2018-12-29 2019-06-14 芯海科技（深圳）股份有限公司 一种快速测试spi通信模块的方法
CN110716120A (zh) * 2018-07-12 2020-01-21 澜起科技股份有限公司 芯片自动测试设备的通道延时偏差的校准方法
CN110855523A (zh) * 2019-11-15 2020-02-28 北京广利核***工程有限公司 一种多通道响应时间自动测试装置及方法
CN111965530A (zh) * 2020-04-30 2020-11-20 京微齐力(北京)科技有限公司 一种基于jtag的fpga芯片自动化测试方法
CN112821885A (zh) * 2020-12-30 2021-05-18 杭州加速科技有限公司 一种ate设备各通道芯片相对延时测量校准方法及装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100518546B1 (ko) * 2002-12-13 2005-10-04 삼성전자주식회사 집적회로 패키지를 테스트하기 위한 테스트 보드 및 이를이용한 테스터 보정방법
US6979996B2 (en) * 2003-09-15 2005-12-27 International Business Machines Corporation Apparatus and method for automatic elimination of round-trip delay errors induced by automatic test equipment calibration
US9864007B2 (en) * 2014-04-30 2018-01-09 Duke University Software-based self-test and diagnosis using on-chip memory

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102788951A (zh) * 2012-09-05 2012-11-21 无锡江南计算技术研究所 Ate测试结果判断方法及ate测试方法
CN104639400A (zh) * 2015-02-13 2015-05-20 盛科网络（苏州）有限公司 网络包处理芯片的自动检测方法及装置
CN108427632A (zh) * 2017-02-14 2018-08-21 腾讯科技（深圳）有限公司 自动测试方法及装置
CN110716120A (zh) * 2018-07-12 2020-01-21 澜起科技股份有限公司 芯片自动测试设备的通道延时偏差的校准方法
CN109524055A (zh) * 2018-12-24 2019-03-26 上海华力集成电路制造有限公司 基于soc ate定位存储器失效位的方法及测试***
CN109885433A (zh) * 2018-12-29 2019-06-14 芯海科技（深圳）股份有限公司 一种快速测试spi通信模块的方法
CN110855523A (zh) * 2019-11-15 2020-02-28 北京广利核***工程有限公司 一种多通道响应时间自动测试装置及方法
CN111965530A (zh) * 2020-04-30 2020-11-20 京微齐力(北京)科技有限公司 一种基于jtag的fpga芯片自动化测试方法
CN112821885A (zh) * 2020-12-30 2021-05-18 杭州加速科技有限公司 一种ate设备各通道芯片相对延时测量校准方法及装置

Also Published As

Publication number Publication date
CN113539350A (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
KR101297513B1 (ko) 범용 프로토콜 엔진
US7979225B2 (en) Method and system of testing device sensitivity
US5974248A (en) Intermediate test file conversion and comparison
US20040078179A1 (en) Logic verification system
CN106888060B (zh) 无线通信模块的抗干扰测试方法及***
CN113539350B (zh) 基于ate设备自检的方法和***
CN111965530A (zh) 一种基于jtag的fpga芯片自动化测试方法
US6052809A (en) Method for generating test patterns
CA2419939A1 (en) System and method for testing integrated circuit devices
US20020163351A1 (en) Method for producing test patterns for testing an integrated circuit
CN111381150B (zh) 芯片自动验证***及其方法
CN115201736A (zh) 一种ate设备的通道延时自动校准方法及其***
CN105320593B (zh) 多路帧随机数据验证处理方法及装置
CN111459739B (zh) 一种qdr sram应用验证板及验证方法
US20150293828A1 (en) Testing apparatus, testing system and testing method thereof
CN116629195A (zh) 一种集成电路仿真验证平台
CN103165405A (zh) 一种通过gpib接口实时生成多维变量密码方法
US6885961B2 (en) Hybrid tester architecture
CN117478548B (zh) 一种i2c从机设备的容错能力测试***及方法
Golubic et al. Verification of the Legacy Compatibility of the MIPI I3C Master
CN117639969B (zh) 一种蜂窝网络终端自动测试方法、终端及***
CN112462246A (zh) 边界扫描测试***及其方法
CN118011281A (zh) 一种集成电路测试***识别线束或线缆的方法及***
CN220381244U (zh) 芯片测试***
CN113640655B (zh) 任意波形产生器验证平台

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant