CN102770778B

CN102770778B - 用于测试集成电路的方法

Info

Publication number: CN102770778B
Application number: CN201180011748.6A
Authority: CN
Inventors: P.波因斯廷格尔; H.兰多尔; C.克瑙普; T.布劳恩; T.魏雅; S.维尔特; S.德伦; R.克雷默
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2010-03-01
Filing date: 2011-02-07
Publication date: 2015-06-17
Anticipated expiration: 2031-02-07
Also published as: KR20130008019A; US20130076383A1; DE102010002460A1; EP2542905A1; CN102770778A; EP2542905B1; JP2013521482A; WO2011107316A1

Abstract

本发明介绍了用于测试集成电路（100）的方法和集成电路（100）。该集成电路（100）具有内部测试结构，能够通过内部测试访问端子（106）访问该测试结构；并且具有控制总线（110），其通过控制端子（108）向外被导出，其中能够在运行模式和测试模式之间切换，从而在测试模式中通过控制端子（108）和控制总线（110）进行对测试访问端子（106）的访问以及由此进行集成电路（100）的测试。

Description

用于测试集成电路的方法

技术领域

本发明涉及用于尤其是无损坏地测试集成电路的方法，该集成电路例如构建在电路板上。为此，按照本发明在电路技术上制备集成电路。本发明此外涉及这种集成电路，该集成电路尤其被设计用于执行该方法。

背景技术

例如被使用在机动车控制设备中的集成电路（IC：集成电路）在IC制造中在未开封的状态下通过IC内部测试结构以所谓的“内建自测试”来检查。为此，将大量的测试结构集成在IC上，在其中从TAP（测试访问端口）出发经过内部总线***可以到达并且测试电路的每个点。这种测试结构为了测试而借助针适配器来接触。在测试之后，IC被封装，也即被浇注在壳体中，从而该TAP不再能够供其它测试使用。

当今，常见的是：为了鉴定而将IC从控制设备中焊脱，同时该控制设备被损坏，并且在IC测试器上在功能上进行检查。由于组合状态的大数量，所能实现的测试深度不是很高。基于越来越小的结构，焊脱带来检查物损坏的风险增加。

另外的鉴定步骤要求IC的顶铣和TAP的接触。对此的花费是高的，检查物的损坏风险同样是高的。借助所描述方法，检查在安置状态中的IC而无损坏IC的风险。

为此，已知的是借助附加的接触部将在电路中的所有IC的TAP向外引导到每个IC上并且在电路板上通过特有的总线***与计算机连接，该计算机可以控制该IC测试。但是这导致每个IC用于接触部的上升的成本以及用于外部印制导线的成本，从而该方法不被考虑用于大批量的制造。

因此，应该实现：IC测试也必须在安装状态起作用，也即当IC在控制设备中并且该控制设备被安装到机动车中时起作用。此外，还应该实现，建立可测试性，在控制设备中无需附加的测试总线，其具有例如通过附加印制导线面积和连接引脚而引起的相应成本。

发明内容

在该背景下，推荐按照权利要求1的用于测试集成电路的方法和具有权利要求5的特征的集成电路。本发明的其它扩展从从属权利要求和说明书中得到。

借助所描述的方法，即使在安装状态下也能够实施IC测试。不需要附加的测试总线。

本发明其它的优点和扩展从由说明书和附图得到。

可以理解，上述的并且下面还要阐述的特征不仅可以以分别说明的组合、而且可以以其它组合或单独地被应用，而不脱离本发明的范畴。

附图说明

图1示出了按照现有技术的集成电路。

图2示出了所介绍的电路的实施方式。

图3示出了在半导体工厂中测试时图2的电路。

图4示出了在其在控制设备中的控制时图2的电路。

图5示出了在安装状态下本发明的测试时图2的电路。

本发明借助在附图中的实施方式被示意性示出并且接着参照该附图被详细描述。

具体实施方式

在图1中在电路图中总体上用参考数字10表示集成电路，按照现有技术所示。该示图示出了测试接触面或者测试焊盘12，其通过测试总线14与测试端子或TAP（测试访问端口）16连接。

此外，图1示出了作为控制端子18的输入/输出销针（IP引脚），其与控制总线20连接。

测试总线14的单个引线为信号、即TDO 22、TRST24、TCK26、TMS 28和TDI30而设置。TAP16具有n个输入-输出端子，也即用于测试数据的DR_1 32、用于设置、激发（Stimulate）和监视（Observe）的DR_2 34以及如所示的DR_n 36。

控制总线20的引线也为信号、即SO 40、SI 42、CS 44 和CLK46而设置。

在图1中所示的电路10中，测试总线14和控制总线20相互分离。测试总线14仅仅在半导体工厂中的未封装电路10中是可到达的。那里电路10被测试并且被封装浇注，使得其后不再可能进行测试。仅仅控制总线20通过作为在电路10和微处理器之间的连接的引脚18向外导出。

在图2中总体上用参考数字100表示地以电路图而示出了集成电路。该示图示出了测试接触面或测试焊盘102，其通过测试总线104与测试端子或TAP（测试访问端口）106连接。

此外，图2还示出了作为控制端子108的输入/输出销针（IO-引脚），其与控制总线110连接。

测试总线104的单个引线为信号即TDO 112、TRST 114、TCK116、TMS 118和TDI120而设置。TAP106具有n个输入-输出端子、即用于测试数据的DR_1 122、用于设置、激发（Stimulate）和监视（Observe）的DR_2 124以及如所示的DR_n 126。

控制总线110的引线也为信号、即SO 130、SI 132、CS 134 和CLK136而设置。

通过***多路复用器电路150和152实现了，电路100如初地起作用。

为了节省壳体引脚，将SPI引脚通过多路复用器150和152引到TAP（测试访问端口）106。该多路复用器150和152的激活通过联锁机制来实现。该联锁机制通过专门的SW-密钥以及通过使用特别的流程控制来定义。

该联锁机制可借助SW密钥来操纵，以便在运行模式和测试模式之间切换。

在激活多路复用器之后，在ASIC壳体上物理可用的SPI引脚被映射到内部的测试接口上。在该实施例中，多路复用器由前述的联锁机制选通地（angesteuert）如下地开关：

。

在图3中示出了图2的电路100，其中通过箭头160来说明，测试可以如初地在半导体工厂中被实施。

图4示出了电路100，其中箭头170说明了，电路100如初地在控制设备中被控制。

图5示出具有设想的附加的使用的电路100。箭头180示出可以如何通过存在于控制设备中的总线***来由微处理器出发控制IC内部的TAP106，使得IC内部的测试可以被实施。

在此，重要的是要注意，必须区分：该控制设备是处于按照图4的运行模式中、还是按照图5该控制设备恰好在工厂里面被检查。为此，可以使用的联锁机制。

该联锁机制的特色在于，其可以以被定义的流程控制来实现。

因此，本发明能够实现电路100的自测试，而无需存在分离的测试总线。

Claims

1.用于测试集成电路（100）的方法，该集成电路具有内部测试结构，能够通过内部测试访问端子（106）访问该内部测试结构；并且具有控制总线（110），其通过控制端子（108）向外被导出，其中能够在运行模式和测试模式之间切换，从而在测试模式中通过控制端子（108）和控制总线（110）进行对测试访问端子（106）的访问以及由此进行集成电路（100）的测试，

其中，通过第一多路复用器（150）和第二多路复用器（152）在运行模式和测试模式之间进行切换，

其中至测试模式的切换通过输入密钥来引起。

2.根据权利要求1所述的方法，其中，使用联锁机制，其***纵来在运行模式和测试模式之间进行切换。

3.集成电路，具有内部测试结构，能够通过内部测试访问端子（106）访问该内部测试结构；并且具有控制总线（110），其通过控制端子（108）向外被导出，其中能够在运行模式和测试模式之间切换，从而在测试模式中通过控制端子（108）和控制总线（110）进行对测试访问端子（106）的访问，

其中设置有第一多路复用器（150）和第二多路复用器（152），通过该第一多路复用器（150）和第二多路复用器（152）在运行模式和测试模式之间进行切换，

其中至测试模式的切换通过输入密钥来引起。

4.根据权利要求3所述的集成电路，其中使用SPI总线作为控制总线（110）。

5.根据权利要求3或4所述的集成电路，其中设置有联锁机制，其引起在运行模式和测试模式之间的切换。

6.根据权利要求3或4所述的集成电路，其中设置有内部测试总线（104）来用于对测试访问端子（106）的访问。