CN102723308A - 一种阵列基板及其制作方法和显示装置 - Google Patents

一种阵列基板及其制作方法和显示装置 Download PDF

Info

Publication number
CN102723308A
CN102723308A CN2012101897886A CN201210189788A CN102723308A CN 102723308 A CN102723308 A CN 102723308A CN 2012101897886 A CN2012101897886 A CN 2012101897886A CN 201210189788 A CN201210189788 A CN 201210189788A CN 102723308 A CN102723308 A CN 102723308A
Authority
CN
China
Prior art keywords
layer
slit
electrode
substrate
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101897886A
Other languages
English (en)
Other versions
CN102723308B (zh
Inventor
徐超
张春芳
魏燕
金熙哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210189788.6A priority Critical patent/CN102723308B/zh
Publication of CN102723308A publication Critical patent/CN102723308A/zh
Priority to US14/126,905 priority patent/US9281325B2/en
Priority to PCT/CN2012/086218 priority patent/WO2013181908A1/zh
Application granted granted Critical
Publication of CN102723308B publication Critical patent/CN102723308B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种阵列基板及其制作方法和显示装置，涉及显示技术领域。其中，该阵列基板的制作方法是通过一次工艺同时形成公共电极和像素电极。本发明的技术方案能够解决现有阵列基板的制作工艺存在工艺复杂、制作成本较高的问题。

Description

一种阵列基板及其制作方法和显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其制作方法和显示装置。
背景技术
随着TFT产业的进步及工艺的改善，AD-ADS（ADvanced Super DimensionSwitch，高级超维场转换，简称ADS）广视角技术已被应用到越来越多的产品当中，其优良的显示特性已被越来越多的用户所推崇，市场竞争力很强。
ADS技术是通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹（push Mura）等优点。
由于ADS自身的特点，其Array阵列工艺较传统的TN产品复杂，构图及Tact Time均有所增加，因此成本较高。例如，图1为现有ADS产品的阵列基板的结构示意图，制作该阵列基板需要6次构图工艺，即：Gate构图→active构图→S/D构图→1stITO构图（形成板状电极）→PVX构图→2nd ITO构图（形成狭缝电极），构图工艺复杂，制作成本较高。
发明内容
本发明实施例提供了一种阵列基板及其制作方法和显示装置，用以解决现有阵列基板的制作工艺存在工艺复杂、制作成本较高的问题。
本发明实施例提供了一种阵列基板的制作方法，通过一次工艺同时形成公共电极和像素电极。
进一步地，所述制作方法包括：
在衬底基板上依次形成栅金属层和栅绝缘层，所述栅金属层包括栅电极和栅线的图形；
在形成有所述栅绝缘层的基板上形成有源层的图形；
在形成有所述有源层的基板上形成数据线、源电极和漏电极的图形，并在像素区域形成包含有至少一条狭缝的导电层的图形；
在形成有所述数据线、所述源电极、所述漏电极和所述导电层的基板上形成钝化层的图形，所述钝化层具有与所述导电层的狭缝一一对应的钝化层狭缝；
在形成有所述钝化层的基板上形成透明导电层，所述透明导电层包括两层，其中一层位于所述钝化层上方形成公共电极，另一层位于所述狭缝区域且与所述导电层同层并电连接以形成像素电极。
进一步地，所述在形成有所述有源层的基板上形成数据线、源电极和漏电极的图形，并在像素区域形成包含有至少一条狭缝的导电层的图形，具体包括：
在形成有有源层图形的基板上形成一层源漏金属层；
通过构图工艺，形成数据线、位于所述有源层上方的源电极和漏电极，所述源电极和漏电极之间形成有沟道，以及在所述数据线与所述栅线交叉定义的所述像素区域内形成具有至少一条狭缝的导电层的图形。
进一步地，所述在形成有所述数据线、所述源电极、所述漏电极和所述导电层的基板上形成钝化层的图形，所述钝化层具有与所述导电层的狭缝一一对应的钝化层狭缝，具体包括：
在形成有所述数据线、所述源电极、所述漏电极和所述导电层的基板上形成一层钝化层薄膜；
在钝化层薄膜上涂覆光刻胶，通过一次构图工艺形成所述像素区域的钝化层狭缝，并且所述钝化层狭缝与所述导电层的狭缝一一对应。
进一步地，所述在形成有所述钝化层的基板上形成透明导电层，所述透明导电层包括两层，其中一层位于所述钝化层上方形成公共电极，另一层位于所述狭缝区域且与所述导电层同层并电连接以形成像素电极，具体包括：
在形成有所述钝化层的基板上形成透明导电层，所述透明导电层的一部分保留在所述钝化层上方形成第一透明电极层，该第一透明电极层为公共电极；所述透明导电层的另一部分填充到所述导电层的狭缝中，并与所述导电层电连接形成第二透明电极层，该第二透明电极层与所述漏电极相连形成所述像素电极。
进一步地，所述制作方法包括：
在衬底基板上形成栅电极和栅线的图形，并在像素区域形成具有至少一条狭缝的导电层的图形；
在形成有所述栅电极、所述栅线和所述导电层的基板上形成栅绝缘层，且利用构图工艺在像素区域形成栅绝缘层狭缝，所述栅绝缘层狭缝与所述导电层的狭缝一一对应；
在形成有所述栅绝缘层的基板上形成有源层的图形；
在形成有所述有源层的基板上形成源电极、漏电极和数据线的图形；
在形成有所述源电极、所述漏电极和所述数据线的基板上形成钝化层，且利用构图工艺在像素区域形成钝化层狭缝，所述钝化层狭缝与所述栅绝缘层狭缝一一对应；
在形成有所述钝化层的基板上形成透明导电层，所述透明导电层包括两层，其中一层位于所述钝化层上方形成公共电极，另一层位于所述狭缝区域且与所述导电层同层并电连接以形成像素电极。
进一步地，所述在衬底基板上形成栅电极和栅线的图形，并在像素区域形成具有至少一条狭缝的导电层的图形，具体包括：
在衬底基板上形成栅金属层；
通过一次构图工艺，形成所述栅电极和栅线，并在所述像素区域形成由栅金属层构成的所述导电层的图形，所述导电层具有至少一条狭缝。
进一步地，所述在形成有所述栅电极、所述栅线和所述导电层的基板上形成栅绝缘层，且利用构图工艺在像素区域形成栅绝缘层狭缝，所述栅绝缘层狭缝与所述导电层的狭缝一一对应，具体包括：
在形成有所述栅电极、所述栅线和所述导电层的基板上形成一层栅绝缘层薄膜；
在栅绝缘层薄膜上涂覆光刻胶，通过构图工艺，在所述像素区域形成具有狭缝的栅绝缘层，且所述栅绝缘层狭缝与所述导电层的狭缝一一对应。
进一步地，所述在形成有所述源电极、所述漏电极和所述数据线的基板上形成钝化层，且利用构图工艺在像素区域形成钝化层狭缝，所述钝化层狭缝与所述栅绝缘层狭缝一一对应，具体包括：
在形成有所述源电极、所述漏电极和所述数据线的基板上形成一层钝化层薄膜；
在钝化层薄膜上涂覆光刻胶，通过构图工艺，在所述像素区域形成具有狭缝的钝化层，且所述钝化层狭缝与所述栅绝缘层狭缝一一对应。
进一步地，所述在形成有所述钝化层的基板上形成透明导电层，所述透明导电层包括两层，其中一层位于所述钝化层上方形成公共电极，另一层位于所述狭缝区域且与所述导电层同层并电连接以形成像素电极，具体包括：
在形成有钝化层的基板上形成透明导电层，所述透明导电层的一部分保留在所述钝化层上方形成第一透明电极层，该第一透明电极层为公共电极；所述透明导电层的另一部分填充到所述导电层的狭缝中，并与所述导电层电连接形成第二透明电极层，该第二透明电极层与所述漏电极相连形成所述像素电极。
进一步地，所述导电层采用透明导电材料。
本发明实施例还提供了一种阵列基板，所述阵列基板包含由一次工艺形成的公共电极和像素电极；其中，所述像素电极包含具有至少一条狭缝的导电层，狭缝中的透明导电层与所述导电层连接组成所述像素电极；
所述导电层与所述阵列基板上的栅线同层或者与数据线同层。
进一步地，所述阵列基板包括：
衬底基板；
形成在所述衬底基板上的栅电极和栅线；
形成在上述衬底基板上的栅绝缘层；
形成在所述栅绝缘层上的漏电极、源电极、数据线、具有至少一条狭缝的导电层的图形，以及位于所述狭缝中的透明导电层，所述透明导电层与所述导电层连接组成所述像素电极；
形成在所述源电极、所述漏电极、所述数据线和所述像素电极上的钝化层，所述钝化层具有至少一条狭缝，所述钝化层的狭缝与所述导电层的狭缝一一对应；
形成在所述钝化层上的由透明导电层组成的公共电极，所述公共电极具有与所述钝化层的狭缝一一对应的狭缝结构。
进一步地，所述阵列基板包括：
衬底基板；
形成在所述衬底基板上的栅电极、栅线、具有至少一条狭缝的导电层的图形，以及位于所述狭缝中的透明导电层，所述透明导电层与所述导电层连接组成所述像素电极；
形成在所述栅电极、所述栅线和所述像素电极上的栅绝缘层，且像素区域的所述栅绝缘层具有至少一条狭缝，且所述栅绝缘层的狭缝与所述导电层的狭缝一一对应；
形成在所述栅绝缘层上的漏电极、源电极和数据线；
形成在所述漏电极、所述源电极和所述数据线上的钝化层，且对应像素区域的所述钝化层具有至少一条狭缝，所述钝化层的狭缝与所述栅绝缘层的狭缝一一对应；
形成在所述钝化层上的由透明导电层组成的公共电极，所述公共电极具有与所述钝化层的狭缝一一对应的狭缝结构。
进一步地，所述导电层采用透明导电材料。
进一步地，所述透明导电材料为ZnMgO。
本发明实施例还提供了一种显示装置，包括如上所述的阵列基板。
本发明实施例提供的阵列基板的制作方法，能够通过一次工艺同时形成公共电极和像素电极，从而能够简化阵列基板的制作工艺，提高产品的生产效率，降低产品的生产成本。
附图说明
图1为现有ADS产品的阵列基板的结构示意图；
图2为本发明实施例1的阵列基板的制作方法的流程图；
图3A为执行图2中制作方法的步骤101后对应的阵列基板的平面示意图；
图3B为图3A中阵列基板沿A2-A2方向的截面示意图；
图4A为执行图2中制作方法的步骤102后对应的阵列基板的平面示意图；
图4B为图4A中阵列基板沿A3-A3方向的截面示意图；
图5A为执行图2中制作方法的步骤103后对应的阵列基板的平面示意图；
图5B为图5A中阵列基板沿A4-A4方向的截面示意图；
图6A为执行图2中制作方法的步骤104后对应的阵列基板的平面示意图；
图6B为图6A中阵列基板沿A5-A5方向的截面示意图；
图7A为执行图2中制作方法的步骤105后对应的阵列基板的平面示意图；
图7B为图7A中阵列基板沿A1-A1方向的截面示意图；
图8为本发明实施例2的阵列基板的制作方法的流程图；
图9为执行图8中制作方法制作的阵列基板的截面示意图。
附图标记
1、01衬底基板
2、02栅电极
3、03栅绝缘层
4、04有源层
51、051源电极
52、052漏电极
6、06钝化层
7、07形成像素电极的透明导电层
8、08形成公共电极的透明导电层
10栅线
11数据线
12、012导电层
具体实施方式
为使本发明实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明实施例提供了一种阵列基板及其制作方法和显示装置，用以解决现有阵列基板的制作工艺存在工艺复杂、制作成本较高的问题。
本发明的阵列基板的制作方法，通过一次工艺同时形成公共电极和像素电极。
其中，阵列基板的导电层的图形具有至少一条狭缝，狭缝中的透明导电层与阵列基板的导电层连接组成像素电极，因此，本发明的阵列基板的制作方法通过一次沉积透明导电层即可形成两层透明导电层，其中一层透明导电层形成公共电极，另一层位于狭缝区域且与导电层同层并电连接以形成像素电极。
本发明的实施例还提供了一种阵列基板，所述阵列基板包含由一次工艺形成的公共电极和像素电极；其中，所述像素电极包含具有至少一条狭缝的导电层，狭缝中的透明导电层与所述导电层连接组成所述像素电极；所述导电层与所述阵列基板上的栅线同层或者与数据线同层。
本发明的实施例能够通过一次工艺同时形成公共电极和像素电极，从而能够简化阵列基板的制作工艺，提高产品的生产效率，降低产品的生产成本。
下面结合具体的实施例对本发明的阵列基板及其制作方法进行进一步地介绍：
实施例1
如图2所示，本实施例的阵列基板的制作方法包括：
步骤101：在衬底基板上依次形成栅金属层和栅绝缘层，栅金属层包括栅电极和栅线的图形；
步骤102：在形成有栅绝缘层的基板上形成有源层的图形；
步骤103：在形成有有源层的基板上形成数据线、源电极和漏电极的图形，并在像素区域形成包含有至少一条狭缝的导电层的图形；
步骤104：在形成有数据线、源电极、漏电极和导电层的基板上形成钝化层的图形，钝化层具有与导电层的狭缝一一对应的钝化层狭缝；
步骤105：在形成有钝化层的基板上形成透明导电层，透明导电层包括两层，其中一层位于钝化层上方形成公共电极，另一层位于狭缝区域且与导电层同层并电连接以形成像素电极。
经过上述步骤可形成本实施例的阵列基板，如图7A和图7B所示，本实施例的阵列基板包括：
衬底基板1；
形成在衬底基板1上的栅电极2和栅线10；
形成在上述衬底基板1上的栅绝缘层3；
形成在栅绝缘层3上的漏电极52、源电极51、数据线11、具有至少一条狭缝的导电层12的图形，以及位于狭缝中的透明导电层7，透明导电层7与导电层12连接组成像素电极；
形成在源电极51、漏电极52、数据线11和像素电极上的钝化层6，钝化层6具有至少一条狭缝，钝化层6的狭缝与导电层12的狭缝一一对应；
形成在钝化层6上的由透明导电层8组成的公共电极，公共电极具有与钝化层6的狭缝一一对应的狭缝结构。
进一步地，为了提高阵列基板的开口率，导电层12可以采用透明导电材料，具体地，透明导电材料可以为ZnMgO。
下面结合具体的工艺流程对本实施例的阵列基板的制作方法进行进一步地介绍：
步骤101、在衬底基板上依次形成栅金属层和栅绝缘层，栅金属层包括栅电极和栅线的图形。
在本实施例的步骤101中，首先通过一次构图工艺在衬底基板1上形成栅金属层，栅金属层包括栅电极2和与栅电极2连接的栅线10的图形（如图3A、3B所示）。其中，衬底基板1可为玻璃基板或石英基板。
具体地，可以采用溅射或热蒸发的方法在衬底基板1上沉积一层栅金属层。栅金属层的材料可以是Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金，栅金属层也可以是由多层金属薄膜组成。在栅金属层上涂覆一层光刻胶，通过一次光刻工艺（如采用普通掩模板进行曝光、显影、刻蚀等工艺形成）形成栅电极2和栅线10的图形。
然后，在形成有栅电极2和栅线10的基板上形成栅绝缘层3。
步骤102、在形成有栅绝缘层3的基板上形成有源层4的图形（如图4A、4B所示）。
可以在形成有栅绝缘层3的基板1上沉积一层有源层，具体地，有源层材料可为a-Si层和n+a-Si层的复合层。在有源层上涂覆光刻胶，通过一次构图工艺（如采用普通掩模板进行曝光、显影、刻蚀等工序）形成有源层4的图形。
步骤103、在形成有有源层4的基板上形成数据线11、源电极51和漏电极52的图形，并在像素区域形成包含有至少一条狭缝的导电层12的图形（如图5A、5B所示）。
在该步骤中，首先在形成有有源层图形的基板上形成一层源漏金属层；然后，通过构图工艺，形成数据线、位于所述有源层上方的源电极和漏电极，所述源电极和漏电极之间形成有沟道，以及在所述数据线与所述栅线交叉定义的所述像素区域内形成具有至少一条狭缝的导电层的图形。
结合图5A、5B所示，在形成有有源层4图形的基板1上形成一层源漏金属层，通过一次构图工艺，在基板1上形成与栅线10垂直交叉的数据线11，在有源层4的上方形成之间有沟道的源电极51与漏电极52（源电极51和漏电极52之间的沟道处也需要进行n+a-Si刻蚀），在数据线11和栅线10交叉定义的像素区域形成具有多条狭缝的导电层12的图形（如图5A、5B所示）。
进一步地，为了提高阵列基板的开口率，导电层12可以采用透明导电材料，具体地，可为透明的导电氧化物ZnMgO，亦可为其它透明的导电材料。
进一步地，源漏金属层也可以采用透明导电材料。
步骤104、在形成有数据线11、源电极51、漏电极52和导电层12的基板1上形成钝化层6的图形，钝化层6具有与导电层12的狭缝一一对应的钝化层狭缝；
在本步骤中，首先在形成有所述数据线、所述源电极、所述漏电极和所述导电层的基板上形成一层钝化层薄膜；然后，在钝化层薄膜上涂覆光刻胶，通过一次构图工艺形成所述像素区域的钝化层狭缝，并且所述钝化层狭缝与所述导电层的狭缝一一对应。
具体地，结合图6A、6B所示，可以在基板上通过等离子体增强化学气相沉积（PECVD）方法沉积一层钝化层薄膜，钝化层薄膜可以采用氧化物、氮化物或者氮氧化合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体。在钝化层薄膜上涂覆光刻胶，通过普通掩模构图工艺，在数据线11和栅线10交叉定义的像素区域上形成具有多条狭缝的钝化层6的图形，钝化层6上的多条狭缝与导电层12上的多条狭缝位置相同，一一对应。
步骤105、在形成有钝化层6的基板1上形成透明导电层，透明导电层包括两层，其中一层位于钝化层6上方形成公共电极，另一层位于狭缝区域且与导电层12同层并电连接以形成像素电极。
在本步骤中，在形成有所述钝化层的基板上沉积透明导电层，所述透明导电层的一部分保留在所述钝化层上方形成第一透明电极层，该第一透明电极层为公共电极；所述透明导电层的另一部分填充到所述导电层的狭缝中，并与所述导电层电连接形成第二透明电极层，该第二透明电极层与所述漏电极相连形成所述像素电极。
结合图7A、7B所示，在形成有钝化层6的基板上通过溅射或热蒸发的方法沉积透明导电层，由于钝化层6的高度差及坡度，上述透明导电层在沉积时，一部分沉积到狭缝区域，形成在狭缝区域的透明导电层7与导电层12连接形成像素电极；一部分保留在钝化层上方，形成在钝化层6上的透明导电层8自然形成具有狭缝的公共电极。也就是说，透明导电层在沉积时由于像素区域的导电层12和钝化层6的狭缝一一对应，会自然形成两层，即一层形成在狭缝区域且与导电层12同层并与导电层12电连接从而形成像素电极，另一层位于钝化层上方形成公共电极。像素电极与漏电极51相连接（如图7A，7B所示）。其中，透明导电层可以采用ITO（Indium Tin Oxide，氧化铟锡)。
图7A、7B中的透明导电层7和透明导电层8是在同一次的沉积透明导电层过程中制作出来的，只是位置上的高低之分。由于钝化层6的高度差及坡度，使得第一透明电极层和第二透明电极层自然断开，不会有电连接。
本实施例的技术方案在栅绝缘层上形成具有至少一条狭缝的导电层的图形，并在导电层上形成具有至少一条狭缝的钝化层，钝化层的狭缝与导电层的狭缝一一对应；在钝化层上沉积透明导电层时，透明导电层保留在钝化层的上方的部分形成公共电极，透明导电层的另一部分填充到导电层的狭缝中，并与导电层连接形成与漏电极相连的像素电极，由于钝化层的高度差及坡度，使得公共电极和像素电极自然断开，不会有电连接。本发明的实施例能够通过一次工艺同时形成公共电极和像素电极，从而能够简化阵列基板的制作工艺，提高产品的生产效率，降低产品的生产成本。
实施例2
如图8所示，本实施例的阵列基板的制作方法包括：
步骤801：在衬底基板上形成栅电极和栅线的图形，并在像素区域形成具有至少一条狭缝的导电层的图形；
步骤802：在形成有栅电极、栅线和导电层的基板上形成栅绝缘层，且利用构图工艺在像素区域形成栅绝缘层狭缝，栅绝缘层狭缝与导电层的狭缝一一对应；
步骤803：在形成有栅绝缘层的基板上形成有源层的图形；
步骤804：在形成有有源层的基板上形成源电极、漏电极和数据线的图形；
步骤805：在形成有源电极、漏电极和数据线的基板上形成钝化层，且利用构图工艺在像素区域形成钝化层狭缝，钝化层狭缝与栅绝缘层狭缝一一对应；
步骤806：在形成有钝化层的基板上形成透明导电层，透明导电层包括两层，其中一层位于钝化层上方形成公共电极，另一层位于狭缝区域且与导电层同层并电连接以形成像素电极。
经过上述步骤可形成本实施例的阵列基板，如图9所示，本实施例的阵列基板包括：
衬底基板01；
形成在衬底基板01上的栅电极02、栅线、具有至少一条狭缝的导电层012的图形，以及位于狭缝中的透明导电层07，透明导电层07与导电层012连接组成像素电极；
形成在栅电极02、栅线和像素电极上的栅绝缘层03，且像素区域的栅绝缘层03具有至少一条狭缝，且栅绝缘层03的狭缝与导电层012的狭缝一一对应；
形成在栅绝缘层03上的漏电极052、源电极051和数据线；
形成在漏电极052、源电极051和数据线上的钝化层06，且对应像素区域的钝化层06具有至少一条狭缝，钝化层06的狭缝与栅绝缘层03的狭缝一一对应；
形成在钝化层06上的由透明导电层08组成的公共电极，公共电极具有与钝化层的狭缝一一对应的狭缝结构。
进一步地，为了提高阵列基板的开口率，导电层12可以采用透明导电材料；具体地，透明导电材料可以为ZnMgO。
下面结合具体的工艺流程对本实施例的阵列基板的制作方法进行进一步地介绍：
步骤801：在衬底基板01上形成栅电极02和栅线的图形，并在像素区域形成具有至少一条狭缝的导电层012的图形。
在本步骤中，在衬底基板上形成栅金属层；通过一次构图工艺，形成所述栅电极和栅线，并在所述像素区域形成由栅金属层构成的所述导电层的图形，所述导电层具有至少一条狭缝。
具体地，在衬底基板01上先沉积一层栅金属层，然后利用一次构图工艺（如普通掩模版工艺），利用栅金属层在衬底基板01上形成栅电极02和与栅电极02连接的栅线，利用栅金属层在像素区域上形成具有多条狭缝的导电层012的图形。
优选地，为了保证阵列基板的开口率，栅电极02、栅线和导电层012都可以采用透明导电材料制成，具体地，可为透明的导电氧化物ZnMgO，亦可为其它透明的导电材料。
步骤802：在形成有栅电极02、栅线和导电层012的基板01上形成栅绝缘层03，且利用构图工艺在像素区域形成栅绝缘层狭缝，栅绝缘层狭缝与导电层的狭缝一一对应。
在本步骤中，在形成有所述栅电极、所述栅线和所述导电层的基板上形成一层栅绝缘层薄膜；在栅绝缘层薄膜上涂覆光刻胶，通过构图工艺，在所述像素区域形成具有狭缝的栅绝缘层，且所述栅绝缘层狭缝与所述导电层的狭缝一一对应。
具体的，在形成有栅电极02、栅线和导电层012的基板01上形成一层栅绝缘层薄膜，在栅绝缘层薄膜上涂覆光刻胶，通过构图工艺，在像素区域形成具有多条狭缝的栅绝缘层03，且栅绝缘层03的狭缝与导电层012的狭缝一一对应。
步骤803：在形成有栅绝缘层03的基板01上形成有源层04的图形。
具体地，可以在形成有栅绝缘层03的基板01上沉积一层有源材料层，该有源材料层可为a-Si层和n+a-Si层的复合层。通过一次构图工艺（如采用普通掩模板），利用有源材料层在栅绝缘层03上形成有源层04的图形。
步骤804：在形成有有源层04的基板01上形成源电极051、漏电极052和数据线的图形。
具体的，在形成有有源层04的基板01上沉积一层源漏金属层，源漏金属层可采用常规的不透明的Mo、AlNd、Al等金属。之后通过一次构图工艺（如采用普通掩模版），利用源漏金属层，在基板01上形成与栅线垂直交叉的数据线、在有源层04的上方形成之间有沟道的源电极051与漏电极052（源电极051和漏电极052之间的沟道处也需要进行n+a-Si刻蚀）。
步骤805：在形成有源电极051、漏电极052和数据线的基板01上形成钝化层06，且利用构图工艺在像素区域形成钝化层狭缝，钝化层狭缝与栅绝缘层狭缝一一对应。
在本步骤中，在形成有所述源电极、所述漏电极和所述数据线的基板上形成一层钝化层薄膜；在钝化层薄膜上涂覆光刻胶，通过构图工艺，在所述像素区域形成具有狭缝的钝化层，且所述钝化层狭缝与所述栅绝缘层狭缝一一对应。
具体地，在形成有源电极051、漏电极052和数据线的基板01上形成一层钝化层薄膜，在钝化层薄膜上涂覆光刻胶，通过构图工艺，在像素区域形成具有多条狭缝的钝化层06，且钝化层06的狭缝与栅绝缘层03的狭缝一一对应.
步骤806：在形成有钝化层06的基板01上形成透明导电层，透明导电层包括两层，其中一层位于钝化层06上方形成公共电极，另一层位于狭缝区域且与导电层012同层并电连接以形成像素电极。
在本步骤中，在形成有钝化层的基板上形成透明导电层，所述透明导电层的一部分保留在所述钝化层上方形成第一透明电极层，该第一透明电极层为公共电极；所述透明导电层的另一部分填充到所述导电层的狭缝中，并与所述导电层电连接形成第二透明电极层，该第二透明电极层与所述漏电极相连形成所述像素电极。
具体地，可以通过溅射或热蒸发的方法在形成有钝化层06的基板01上沉积一层透明导电层，其中，透明导电层可以采用ITO（Indium Tin Oxide，氧化铟锡）。由于钝化层06的高度差及坡度，这一层透明导电层可以自然地形成高低不同的断面，透明导电层的一部分08保留在钝化层06上方形成第一透明电极层，该第一透明电极层为公共电极；透明导电层的另一部分07填充到导电层012的狭缝中，并与导电层012电连接形成第二透明电极层，该第二透明电极层与漏电极052相连形成像素电极。由于钝化层06的高度差及坡度，使得第一透明电极层和第二透明电极层自然断开，不会有电连接。
本实施例的技术方案在基板上形成具有至少一条狭缝的导电层的图形，并在导电层上形成具有至少一条狭缝的栅绝缘层，栅绝缘层的狭缝与导电层的狭缝一一对应，之后形成有源层、漏电极、源电极和数据线，并形成具有至少一条狭缝的钝化层，钝化层的狭缝与导电层的狭缝一一对应，在钝化层上沉积透明导电层时，透明导电层保留在钝化层的上方的部分形成公共电极，透明导电层的另一部分填充到导电层的狭缝中，并与导电层连接形成与漏电极相连的像素电极，由于钝化层的高度差及坡度，使得公共电极和像素电极自然断开，不会有电连接。本发明的实施例能够通过一次工艺同时形成公共电极和像素电极，从而能够简化阵列基板的制作工艺，提高产品的生产效率，降低产品的生产成本。
本发明实施例还提供了一种显示装置，包括如上任一实施例所述的阵列基板。所述显示装置可以为：液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (17)

1.一种阵列基板的制作方法，其特征在于，通过一次工艺同时形成公共电极和像素电极。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述制作方法包括：
在衬底基板上依次形成栅金属层和栅绝缘层，所述栅金属层包括栅电极和栅线的图形；
在形成有所述栅绝缘层的基板上形成有源层的图形；
在形成有所述有源层的基板上形成数据线、源电极和漏电极的图形，并在像素区域形成包含有至少一条狭缝的导电层的图形；
在形成有所述数据线、所述源电极、所述漏电极和所述导电层的基板上形成钝化层的图形，所述钝化层具有与所述导电层的狭缝一一对应的钝化层狭缝；
在形成有所述钝化层的基板上形成透明导电层，所述透明导电层包括两层，其中一层位于所述钝化层上方形成公共电极，另一层位于所述狭缝区域且与所述导电层同层并电连接以形成像素电极。
3.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述在形成有所述有源层的基板上形成数据线、源电极和漏电极的图形，并在像素区域形成包含有至少一条狭缝的导电层的图形，具体包括：
在形成有有源层图形的基板上形成一层源漏金属层；
通过构图工艺，形成数据线、位于所述有源层上方的源电极和漏电极，所述源电极和漏电极之间形成有沟道，以及在所述数据线与所述栅线交叉定义的所述像素区域内形成具有至少一条狭缝的导电层的图形。
4.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述在形成有所述数据线、所述源电极、所述漏电极和所述导电层的基板上形成钝化层的图形，所述钝化层具有与所述导电层的狭缝一一对应的钝化层狭缝，具体包括：
在形成有所述数据线、所述源电极、所述漏电极和所述导电层的基板上形成一层钝化层薄膜；
在钝化层薄膜上涂覆光刻胶，通过一次构图工艺形成所述像素区域的钝化层狭缝，并且所述钝化层狭缝与所述导电层的狭缝一一对应。
5.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述在形成有所述钝化层的基板上形成透明导电层，所述透明导电层包括两层，其中一层位于所述钝化层上方形成公共电极，另一层位于所述狭缝区域且与所述导电层同层并电连接以形成像素电极，具体包括：
在形成有所述钝化层的基板上形成透明导电层，所述透明导电层的一部分保留在所述钝化层上方形成第一透明电极层，该第一透明电极层为公共电极；所述透明导电层的另一部分填充到所述导电层的狭缝中，并与所述导电层电连接形成第二透明电极层，该第二透明电极层与所述漏电极相连形成所述像素电极。
6.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述制作方法包括：
在衬底基板上形成栅电极和栅线的图形，并在像素区域形成具有至少一条狭缝的导电层的图形；
在形成有所述栅电极、所述栅线和所述导电层的基板上形成栅绝缘层，且利用构图工艺在像素区域形成栅绝缘层狭缝，所述栅绝缘层狭缝与所述导电层的狭缝一一对应；
在形成有所述栅绝缘层的基板上形成有源层的图形；
在形成有所述有源层的基板上形成源电极、漏电极和数据线的图形；
在形成有所述源电极、所述漏电极和所述数据线的基板上形成钝化层，且利用构图工艺在像素区域形成钝化层狭缝，所述钝化层狭缝与所述栅绝缘层狭缝一一对应；
在形成有所述钝化层的基板上形成透明导电层，所述透明导电层包括两层，其中一层位于所述钝化层上方形成公共电极，另一层位于所述狭缝区域且与所述导电层同层并电连接以形成像素电极。
7.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述在衬底基板上形成栅电极和栅线的图形，并在像素区域形成具有至少一条狭缝的导电层的图形，具体包括：
在衬底基板上形成栅金属层；
通过一次构图工艺，形成所述栅电极和栅线，并在所述像素区域形成由栅金属层构成的所述导电层的图形，所述导电层具有至少一条狭缝。
8.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述在形成有所述栅电极、所述栅线和所述导电层的基板上形成栅绝缘层，且利用构图工艺在像素区域形成栅绝缘层狭缝，所述栅绝缘层狭缝与所述导电层的狭缝一一对应，具体包括：
在形成有所述栅电极、所述栅线和所述导电层的基板上形成一层栅绝缘层薄膜；
在栅绝缘层薄膜上涂覆光刻胶，通过构图工艺，在所述像素区域形成具有狭缝的栅绝缘层，且所述栅绝缘层狭缝与所述导电层的狭缝一一对应。
9.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述在形成有所述源电极、所述漏电极和所述数据线的基板上形成钝化层，且利用构图工艺在像素区域形成钝化层狭缝，所述钝化层狭缝与所述栅绝缘层狭缝一一对应，具体包括：
在形成有所述源电极、所述漏电极和所述数据线的基板上形成一层钝化层薄膜；
在钝化层薄膜上涂覆光刻胶，通过构图工艺，在所述像素区域形成具有狭缝的钝化层，且所述钝化层狭缝与所述栅绝缘层狭缝一一对应。
10.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述在形成有所述钝化层的基板上形成透明导电层，所述透明导电层包括两层，其中一层位于所述钝化层上方形成公共电极，另一层位于所述狭缝区域且与所述导电层同层并电连接以形成像素电极，具体包括：
在形成有钝化层的基板上形成透明导电层，所述透明导电层的一部分保留在所述钝化层上方形成第一透明电极层，该第一透明电极层为公共电极；所述透明导电层的另一部分填充到所述导电层的狭缝中，并与所述导电层电连接形成第二透明电极层，该第二透明电极层与所述漏电极相连形成所述像素电极。
11.根据权利要求2或6所述的阵列基板的制作方法，其特征在于，所述导电层采用透明导电材料。
12.一种阵列基板，其特征在于，所述阵列基板包含由一次工艺形成的公共电极和像素电极；其中，所述像素电极包含具有至少一条狭缝的导电层，狭缝中的透明导电层与所述导电层连接组成所述像素电极；
所述导电层与所述阵列基板上的栅线同层或者与数据线同层。
13.根据权利要求12所述的阵列基板，其特征在于，所述阵列基板包括：
衬底基板；
形成在所述衬底基板上的栅电极和栅线；
形成在上述衬底基板上的栅绝缘层；
形成在所述栅绝缘层上的漏电极、源电极、数据线、具有至少一条狭缝的导电层的图形，以及位于所述狭缝中的透明导电层，所述透明导电层与所述导电层连接组成所述像素电极；
形成在所述源电极、所述漏电极、所述数据线和所述像素电极上的钝化层，所述钝化层具有至少一条狭缝，所述钝化层的狭缝与所述导电层的狭缝一一对应；
形成在所述钝化层上的由透明导电层组成的公共电极，所述公共电极具有与所述钝化层的狭缝一一对应的狭缝结构。
14.根据权利要求12所述的阵列基板，其特征在于，所述阵列基板包括：
衬底基板；
形成在所述衬底基板上的栅电极、栅线、具有至少一条狭缝的导电层的图形，以及位于所述狭缝中的透明导电层，所述透明导电层与所述导电层连接组成所述像素电极；
形成在所述栅电极、所述栅线和所述像素电极上的栅绝缘层，且像素区域的所述栅绝缘层具有至少一条狭缝，且所述栅绝缘层的狭缝与所述导电层的狭缝一一对应；
形成在所述栅绝缘层上的漏电极、源电极和数据线；
形成在所述漏电极、所述源电极和所述数据线上的钝化层，且对应像素区域的所述钝化层具有至少一条狭缝，所述钝化层的狭缝与所述栅绝缘层的狭缝一一对应；
形成在所述钝化层上的由透明导电层组成的公共电极，所述公共电极具有与所述钝化层的狭缝一一对应的狭缝结构。
15.根据权利要求13或14所述的阵列基板，其特征在于，所述导电层采用透明导电材料。
16.根据根据权利要求15所述的阵列基板，其特征在于，所述透明导电材料为ZnMgO。
17.一种显示装置，其特征在于，包括如权利要求12-16中任一项所述的阵列基板。
CN201210189788.6A 2012-06-08 2012-06-08 一种阵列基板及其制作方法和显示装置 Expired - Fee Related CN102723308B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210189788.6A CN102723308B (zh) 2012-06-08 2012-06-08 一种阵列基板及其制作方法和显示装置
US14/126,905 US9281325B2 (en) 2012-06-08 2012-12-07 Array substrate, manufacturing method thereof and display device
PCT/CN2012/086218 WO2013181908A1 (zh) 2012-06-08 2012-12-07 阵列基板及其制作方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210189788.6A CN102723308B (zh) 2012-06-08 2012-06-08 一种阵列基板及其制作方法和显示装置

Publications (2)

Publication Number Publication Date
CN102723308A true CN102723308A (zh) 2012-10-10
CN102723308B CN102723308B (zh) 2014-09-24

Family

ID=46949030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210189788.6A Expired - Fee Related CN102723308B (zh) 2012-06-08 2012-06-08 一种阵列基板及其制作方法和显示装置

Country Status (3)

Country Link
US (1) US9281325B2 (zh)
CN (1) CN102723308B (zh)
WO (1) WO2013181908A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013181908A1 (zh) * 2012-06-08 2013-12-12 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
WO2015021720A1 (zh) * 2013-08-12 2015-02-19 京东方科技集团股份有限公司 一种阵列基板及其制备方法及显示装置
CN104658884A (zh) * 2013-11-15 2015-05-27 三星显示有限公司 制造装置基板的方法及使用该方法制造的显示装置
CN106773335A (zh) * 2016-12-30 2017-05-31 深圳市华星光电技术有限公司 一种液晶显示面板
CN107316875A (zh) * 2017-08-15 2017-11-03 深圳市华星光电半导体显示技术有限公司 阵列基板的制作方法、阵列基板及液晶面板
CN110828476A (zh) * 2019-10-16 2020-02-21 武汉华星光电技术有限公司 阵列基板及其制备方法、显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101779510B1 (ko) * 2010-11-11 2017-09-19 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6506617B1 (en) * 2001-11-06 2003-01-14 Hannstar Display Corporation In-plane switching liquid crystal display array
CN1293625C (zh) * 2001-11-21 2007-01-03 瀚宇彩晶股份有限公司 薄膜晶体管阵列基板的制造方法及其结构
CN1991549A (zh) * 2005-12-29 2007-07-04 Lg.菲利浦Lcd株式会社 共平面开关模式液晶显示器件的阵列基板及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100357213B1 (ko) * 1998-07-23 2002-10-18 엘지.필립스 엘시디 주식회사 멀티도메인 액정표시소자
JP3384397B2 (ja) * 2000-05-25 2003-03-10 セイコーエプソン株式会社 液晶装置、その製造方法および電子機器
KR101125254B1 (ko) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법
KR101137861B1 (ko) * 2005-06-20 2012-04-20 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법
KR101288837B1 (ko) * 2006-06-29 2013-07-23 엘지디스플레이 주식회사 횡전계방식 액정표시소자 및 그 제조 방법
KR101374102B1 (ko) * 2007-04-30 2014-03-25 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법
KR101472082B1 (ko) * 2008-10-10 2014-12-16 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
KR101644525B1 (ko) * 2009-07-20 2016-08-02 삼성디스플레이 주식회사 표시 기판 및 이를 갖는 표시 장치
KR101323408B1 (ko) 2009-12-07 2013-10-29 엘지디스플레이 주식회사 액정표시장치 제조방법
JP5906571B2 (ja) * 2010-04-06 2016-04-20 ソニー株式会社 液晶表示装置、液晶表示装置の製造方法
CN102148195B (zh) * 2010-04-26 2013-05-01 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
US8981640B2 (en) * 2011-05-11 2015-03-17 Universal Display Corporation Simplified patterned light panel
CN102637634B (zh) * 2011-08-12 2014-02-26 北京京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
KR101894328B1 (ko) * 2011-10-06 2018-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN102723308B (zh) 2012-06-08 2014-09-24 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6506617B1 (en) * 2001-11-06 2003-01-14 Hannstar Display Corporation In-plane switching liquid crystal display array
CN1293625C (zh) * 2001-11-21 2007-01-03 瀚宇彩晶股份有限公司 薄膜晶体管阵列基板的制造方法及其结构
CN1991549A (zh) * 2005-12-29 2007-07-04 Lg.菲利浦Lcd株式会社 共平面开关模式液晶显示器件的阵列基板及其制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013181908A1 (zh) * 2012-06-08 2013-12-12 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
US9281325B2 (en) 2012-06-08 2016-03-08 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof and display device
WO2015021720A1 (zh) * 2013-08-12 2015-02-19 京东方科技集团股份有限公司 一种阵列基板及其制备方法及显示装置
US9690146B2 (en) 2013-08-12 2017-06-27 Boe Technology Group Co., Ltd. Array substrate, its manufacturing method, and display device
CN104658884A (zh) * 2013-11-15 2015-05-27 三星显示有限公司 制造装置基板的方法及使用该方法制造的显示装置
CN106773335A (zh) * 2016-12-30 2017-05-31 深圳市华星光电技术有限公司 一种液晶显示面板
CN107316875A (zh) * 2017-08-15 2017-11-03 深圳市华星光电半导体显示技术有限公司 阵列基板的制作方法、阵列基板及液晶面板
CN110828476A (zh) * 2019-10-16 2020-02-21 武汉华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN110828476B (zh) * 2019-10-16 2022-04-05 武汉华星光电技术有限公司 阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
US20140175448A1 (en) 2014-06-26
WO2013181908A1 (zh) 2013-12-12
CN102723308B (zh) 2014-09-24
US9281325B2 (en) 2016-03-08

Similar Documents

Publication Publication Date Title
CN105633016B (zh) Tft基板的制作方法及制得的tft基板
CN102629577B (zh) 一种tft阵列基板及其制造方法和显示装置
CN102723308B (zh) 一种阵列基板及其制作方法和显示装置
CN102681276B (zh) 阵列基板及其制造方法以及包括该阵列基板的显示装置
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN103117285B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN105470269A (zh) Tft阵列基板及其制作方法
CN204422935U (zh) 一种阵列基板和显示装置
CN104835782A (zh) 阵列基板及其制作方法、显示装置
CN105448824B (zh) 阵列基板及其制作方法、显示装置
CN104934443A (zh) 阵列基板及其制造方法、显示装置
CN105093750A (zh) Tft阵列基板结构及其制作方法
CN102654703A (zh) 一种阵列基板及其制造方法、以及显示设备
CN105068340B (zh) 阵列基板、显示装置及其制作方法
CN103048840A (zh) 阵列基板及其制作方法、液晶显示面板和显示装置
CN101561594A (zh) Ffs模式显示装置的阵列基板及其制造方法
CN103676390A (zh) 一种阵列基板及其制作方法、显示装置
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置
CN102931138A (zh) 阵列基板及其制造方法、显示装置
CN104779203A (zh) 一种阵列基板及其制造方法、显示装置
CN102053439A (zh) 像素单元以及液晶显示面板
CN103456747A (zh) 阵列基板及其制作方法、显示装置
CN101666949B (zh) Ips型tft-lcd阵列基板及其制造方法
CN104617039A (zh) 阵列基板及其制作方法、显示装置
CN102854681B (zh) 一种阵列基板、显示装置以及阵列基板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140924

CF01 Termination of patent right due to non-payment of annual fee