CN103676390A - 一种阵列基板及其制作方法、显示装置 - Google Patents

Abstract

本发明涉及显示技术领域，特别涉及阵列基板及其制作方法、显示装置。该阵列基板包括薄膜晶体管和像素电极，所述薄膜晶体管包括源极和漏极，还包括：位于薄膜晶体管上方的彩色滤光层和平坦层，所述像素电极通过平坦层上的第一过孔与所述薄膜晶体管的漏极电连接本发明提供一种阵列基板及其制作方法、显示装置，该阵列基板包括彩色滤光层，设置像素电极通过平坦层上的第一过孔与漏极电连接起来，可有效减小为了遮挡漏光而所需的源漏极的长度（或面积），进而可有效增大开口率，提高面板的透过率，减小功耗。

Description

一种阵列基板及其制作方法、显示装置

技术领域

本发明涉及显示技术领域，特别涉及阵列基板及其制作方法、显示装置。

背景技术

在TFT-LCD（Thin Film Transistor-Liquid Crystal Display，薄膜晶体管液晶显示器）由于具有体积小、功耗低、无辐射等特点而备受关注，在平板显示领域中占据了主导地位，被广泛的应用到各行各业中。该液晶显示器通常由彩膜基板和阵列基板对盒而成，但在实际生产中，经常会出现由于对盒不准确导致漏光进而影响显示品质的问题。为了避免该问题，现有技术中公开了一种将彩膜基板位于阵列基板结构（COA，CF on Array），该结构不需要对盒工艺，可有效消除由于对盒工艺导致的漏光问题，并且可有效减少黑矩阵宽度，可提高光率。

如图1所示，为现有技术COA结构示意图。该结构包括基板、在基板上依次形成的栅极2’、栅绝缘层3’、半导体层4’、源极5’和漏极6’，在源极5’和漏极6’上设有黑矩阵7’和彩色滤光层8’及位于两者上的保护层9’，该保护层9’上设有像素电极10’，该像素电极10’通过贯穿保护层9’和彩色滤光层8’的过孔与漏极6’连接，该像素电极上设有钝化层11’和公共电极12’。

从图1中可以看出，为了设置像素电极10’和漏极6’实现过孔电连接，必须将过孔贯穿保护层9’和彩色滤光层8’，这样导致彩色滤光层8’的坡度距离较大，保护层9’的坡脚距离较大以及钝化层11’的坡脚距离较大。由于过孔位置处，液晶排列会出现不规则现象并导致漏光现象问题，因此，需要加长源极5’和漏极6’的长度来进行遮光，（由于源极5’、漏极6’为金属层，其自身不透光，可防止过孔附近液晶取向不均引发的漏光问题）但源极5’和漏极6’长度的增加将导致开口率降低，增加产品功耗。

同时，由于各层的坡度距离过大，将可能引起断线现象，导致像素电极无法充电，进而影响显示品质。

（一）要解决的技术问题

本发明的目的是提供一种阵列基板及其制作方法、显示装置，以克服现有技术中采用加长源漏极的长度造成开口率低下的缺陷。

（二）技术方案

为了实现上述目的，本发明一方面提供一种阵列基板，包括：薄膜晶体管和像素电极，所述薄膜晶体管包括源极和漏极，还包括：位于薄膜晶体管上方的彩色滤光层和平坦层，所述像素电极通过平坦层上的第一过孔与所述薄膜晶体管的漏极电连接。

优选地，所述薄膜晶体管源极和漏极上还设有黑矩阵，所述黑矩阵与所述彩色滤光层间隔设置。

优选地，所述第一过孔位于黑矩阵和彩色滤光层之间。

优选地，所述黑矩阵上设有连接电极。

优选地，所述连接电极由金属材料制成。

优选地，还包括公共电极和钝化层，钝化层位于公共电极和像素电极之间；

所述钝化层上设有第二过孔，所述公共电极通过第二过孔与连接电极电连接。

优选地，所述薄膜晶体管为底栅型薄膜晶体管。

另一方面，本发明还包括一种显示装置，包括上述的阵列基板和透明基板，所述阵列基板和透明基板之间设有隔垫物。

再一方面，本发明还提供一种阵列基板的制作方法，包括如下步骤：

在基板上形成包括薄膜晶体管源极和漏极的图案；

在薄膜晶体管上形成彩色滤光层的图形；

在彩色滤光层的图形上形成平坦层的图形，所述平坦层上形成第一过孔；

形成像素电极的图形，所述像素电极通过第一过孔与薄膜晶体管漏极连接。

优选地，在形成平坦层的图形之前，还包括在所述薄膜晶体管源极和漏极上形成有黑矩阵的图形，所述黑矩阵的图形与彩色滤光层的图形间隔设置。

优选地，在黑矩阵上形成连接连接的图形。

优选地，还包括形成钝化层，并形成第二过孔；

在钝化层上形成公共电极的图形；

所述钝化层位于公共电极和像素电极之间；所述公共电极通过第二过孔与连接电极电连接。

（三）有益效果

本发明提供一种阵列基板及其制作方法、显示装置，该阵列基板包括彩色滤光层，设置像素电极通过平坦层上的第一过孔与漏极电连接起来，可有效减小为了遮挡漏光而所需的源漏极的长度（或面积），进而可有效增大开口率，提高面板的透过率，减小功耗。

附图说明

图1为现有技术COA结构示意图；

图2为本发明实施例阵列基板结构示意图；

图3为本发明实施例阵列基板制作方法流程图。

具体实施方式

为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明提供方案做详细的描述。本发明所提到的方向用语，如表示方向的“上”、“下”，仅是参考附图的方向以说明及理解本发明，而非用以限制本发明。

本发明实施例提供一种阵列基板，包括薄膜晶体管和像素电极，所述薄膜晶体管包括源极和漏极，还包括：位于薄膜晶体管上方的彩色滤光层和平坦层，所述像素电极通过平坦层上的第一过孔与所述薄膜晶体管的漏极电连接。

本发明提供的阵列基板，像素电极通过第一过孔和漏极电连接起来，最大程度地减小了为了遮挡漏光而所需的源漏极的长度（或面积），进而可有效增大开口率，提高面板的透过率，减小功耗。

如图2所示，该阵列基板结构例如可以包括基板、在基板上依次形成的栅极2、栅绝缘层3、半导体层4、源极5、漏极6，源极5和漏极6上设有黑矩阵7和彩色滤光层8，该黑矩阵7和彩色滤光层8间隔设置。该黑矩阵7和彩色滤光层8上设有平坦层9和像素电极10，该平坦层9上设有第一过孔，该第一过孔位于黑矩阵7和彩色滤光层8之间，该像素电极10通过第一过孔与漏极6连接。

具体的，该彩色滤光层8包括红色滤光层、绿色滤光层和蓝色滤光层，为了丰富色彩和亮度，该彩色滤光层8例如还可以包括黄色滤光层和白色滤光层。

本实施例中像素电极10通过第一过孔和漏极6电连接起来，最大程度地减小了为了遮挡漏光而所需的源漏极的长度（或面积），进而可有效增大开口率，提高面板的透过率，减小功耗。

另外，该黑矩阵7上还设有连接电极11、钝化层12和公共电极13，该钝化层12上设有第二过孔，该第二过孔的位置与连接电极的位置相对应。公共电极13通过第二过孔与连接电极11相连，实现电连接，可有效降低公共电压不均，解决串扰等电学现象。

其中，第二过孔不仅穿过钝化层12，还穿过平坦层9，从而使公共电极13与连接电极11连接。

本实施例通过在黑矩阵7上增设连接电极11，设置连接电极11与公共电极13电连接，从而可降低公共电压不均，解决串扰等电学现象。

需要说明的是，本实施例中的阵列基板为中的薄膜晶体管为底栅型薄膜晶体管。当然，该薄膜晶体管还可以是顶栅型薄膜晶体管或其他类型的薄膜晶体管。当顶栅型薄膜晶体管的结构时，栅极可以位于彩色滤光层的上部。

本发明提供的阵列基板，通过连接电极将像素电极和漏极电连接起来，减小了为了遮挡漏光而所需的源漏极的长度（或面积），进而可有效增大开口率，提高面板的透过率，减小功耗。

为了更好地说明本发明技术方案，本实施例中以底栅型薄膜晶体管结构为例进行介绍。如图3所示，本发明提供一种阵列基板的制作方法，其包括如下步骤：

S1、在基板上形成包括薄膜晶体管源极和漏极的图案。

在基板上形成栅极金属薄膜，通过一次构图工艺形成包括栅极的图案。

在形成有栅极的基板上依次形成栅极绝缘层薄膜和半导体层薄膜，通过一次构图工艺形成栅极绝缘层和半导体层图案。

在形成有半导体层的基板上形成源漏金属薄膜，通过一次构图工艺形成源极和漏极图案。

当然，步骤S1还可以采用其他方式实现，不局限于上述方式。例如：栅极绝缘层、半导体图案和源漏电极图案可以在同一次构图工艺中形成。

其中，构图工艺可以包括成膜、曝光、显影和刻蚀等部分或全部步骤。成膜的方法可包括涂布、等离子体增强化学气相沉积（PlasmaEnhanced Chemical Vapor Deposition,PECVD）、磁控溅射等常规工艺方法。

栅极金属薄膜材料、源漏金属薄膜材料通常可以采用钼、铝、钼钨合金、铬或铜等金属，也可以使用上述几种材料薄膜的组合结构；半导体层选用非晶硅、低温多晶硅或氧化物半导体等材料；栅绝缘层薄膜采用的材料通常是氮化硅，也可以是氧化硅和氮氧化硅等。

步骤S2、在薄膜晶体管源极和漏极上形成有黑矩阵的图形和彩色滤光层的图形，所述黑矩阵的图形与彩色滤光层间隔设置。

具体的，沉积黑色树脂材料，形成黑矩阵的图形，该黑矩阵的图形为间隔设置。彩色滤光层可以包括红色（R）、绿色（G）、蓝色（B）等

步骤S3、在黑矩阵上形成连接电极。

具体的，在完成步骤S2的基础上沉积金属层，通过构图工艺形成连接电极的图形。

步骤S4、在完成上述步骤的基板上形成平坦层，并在平坦层上形成第一过孔。

具体的，在完成步骤S3的基板上沉积绝缘层，形成平坦层，并在平坦层上形成第一过孔。

步骤S5、在完成上述步骤的基板上形成像素电极的图形，所述像素电极通过第一过孔与漏极连接。

具体的，在完成步骤S3的基板上沉积透明导电材料，通过构图工艺形成像素电极的图形，通过第一过孔与漏极连接。

步骤S6、在完成上述步骤的基板上形成钝化层，并在钝化层上形成第二过孔。

步骤S7、形成公共电极的图形，所述公共电极通过第二过孔与连接电极连接。

具体的，在完成步骤S6基板的基础上，沉积透明导电材料，例如ITO、IZO，形成公共电极，该公共电极通过钝化层上的第二过孔与连接电极电连接。

而本发明中并不只限于底栅型薄膜晶体管，其他类型的薄膜晶体管均可适用于本方案。本说明书虽然把底栅型薄膜晶体管作为实施例进行了说明，但不限于此，底栅型薄膜晶体管应该被解释为底栅薄膜晶体管的统称，所谓底栅薄膜晶体管：薄膜晶体管的栅极位于薄膜晶体管半导体层下方的这一类薄膜晶体管。依据同一理由，顶栅型薄膜晶体管应该被解释为顶栅薄膜晶体管的统称，所谓顶栅薄膜晶体管：薄膜晶体管的栅极位于薄膜晶体管半导体层上方的这一类薄膜晶体管。

本实施例中采用的是ADS（ADvanced Super Dimension Switch，高级超维场转换技术，简称ADS）结构，即位于不同层的公共电极与像素电极均在阵列基板上。

所谓高级超维场转换技术（ADvanced Super Dimension Switch），简称ADS，其核心技术特性描述为：通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹（push Mura）等优点。针对不同应用，ADS技术的改进技术有高透过率I-ADS技术、高开口率H-ADS和高分辨率S-ADS技术等。

本领域技术人员应该可以理解，上述实施例的公共电极可以为板状或者狭缝状，像素电极也是如此，像素电极和公共电极的上下顺序可颠倒，而且上下电极均可以为狭缝状；而且公共电极的设置也可以多种变化，只要保证公共电极与像素电极之间形成多维电场即可，例如：公共电极与栅极位于同层。

当然，在传统的TN（Twisted Nemati，扭曲向列）模式和IPS的结构中，也可适用本发明中的方案。

另外，本发明还提供一种显示装置，包括上述实施例中的阵列基板和透明基板，所述阵列基板和透明基板之间设有隔垫物。所述显示装置，具体可以是液晶显示器、OLED显示器、电子纸以及其他使用阵列基板驱动的显示装置。

上述描述是为了示例和描述起见而给出的，而并不是无遗漏的或者将本发明限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显然的。选择和描述实施例是为了更好说明本发明的原理和实际应用，并且使本领域的普通技术人员能够理解本发明从而设计适于特定用途的带有各种修改的各种实施例。

Claims (12)

1.一种阵列基板，包括薄膜晶体管和像素电极，所述薄膜晶体管包括源极和漏极，其特征在于，还包括：位于薄膜晶体管上方的彩色滤光层和平坦层，所述像素电极通过平坦层上的第一过孔与所述薄膜晶体管的漏极电连接。

2.如权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管源极和漏极上还设有黑矩阵，所述黑矩阵与所述彩色滤光层间隔设置。

3.如权利要求2所述的阵列基板，其特征在于，所述第一过孔位于黑矩阵和彩色滤光层之间。

4.如权利要求2所述的阵列基板，其特征在于，所述黑矩阵上设有连接电极。

5.如权利要求4所述的阵列基板，其特征在于，所述连接电极由金属材料制成。

6.如权利要求1所述的阵列基板，其特征在于，还包括公共电极和钝化层，钝化层位于公共电极和像素电极之间；

所述钝化层上设有第二过孔，所述公共电极通过第二过孔与连接电极电连接。

7.如权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管为底栅型薄膜晶体管。

8.一种显示装置，其特征在于，包括权利要求1-7任一项所述的阵列基板和透明基板，所述阵列基板和透明基板之间设有隔垫物。

9.一种阵列基板的制作方法，其特征在于，包括如下步骤：

在基板上形成包括薄膜晶体管源极和漏极的图案；

在薄膜晶体管上形成彩色滤光层的图形；

在彩色滤光层的图形上形成平坦层的图形，所述平坦层上形成第一过孔；

形成像素电极的图形，所述像素电极通过第一过孔与薄膜晶体管漏极连接。

10.如权利要求9所述的制作方法，其特征在于，在形成平坦层的图形之前，还包括在所述薄膜晶体管源极和漏极上形成有黑矩阵的图形，所述黑矩阵的图形与彩色滤光层的图形间隔设置。

11.如权利要求10所述的制作方法，其特征在于，还包括：

在黑矩阵上形成连接电极的图形。

12.如权利要求11所述的制作方法，其特征在于，还包括形成钝化层，并形成第二过孔；

在钝化层上形成公共电极的图形；

所述钝化层位于公共电极和像素电极之间；所述公共电极通过第二过孔与连接电极电连接。

Images