CN102683424A - 显示装置、阵列基板、薄膜晶体管及其制作方法 - Google Patents

显示装置、阵列基板、薄膜晶体管及其制作方法 Download PDF

Info

Publication number
CN102683424A
CN102683424A CN2012101415116A CN201210141511A CN102683424A CN 102683424 A CN102683424 A CN 102683424A CN 2012101415116 A CN2012101415116 A CN 2012101415116A CN 201210141511 A CN201210141511 A CN 201210141511A CN 102683424 A CN102683424 A CN 102683424A
Authority
CN
China
Prior art keywords
insulating barrier
grid insulating
film transistor
thin
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101415116A
Other languages
English (en)
Other versions
CN102683424B (zh
Inventor
袁广才
李禹奉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN2012101415116A priority Critical patent/CN102683424B/zh
Priority to PCT/CN2012/080432 priority patent/WO2013159473A1/zh
Publication of CN102683424A publication Critical patent/CN102683424A/zh
Priority to EP12186634.7A priority patent/EP2657973B1/en
Priority to US13/630,104 priority patent/US20130285044A1/en
Priority to JP2012227751A priority patent/JP2013232619A/ja
Priority to KR1020120116455A priority patent/KR20130121655A/ko
Application granted granted Critical
Publication of CN102683424B publication Critical patent/CN102683424B/zh
Priority to US15/075,579 priority patent/US9947757B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及显示技术领域，特别涉及一种显示装置、阵列基板、薄膜晶体管及其制作方法。该薄膜晶体管包括栅极、有源层以及位于栅极和有源层之间的栅极绝缘层，有源层为氧化物半导体，栅极绝缘层包括至少一层无机绝缘薄膜。本发明提供的显示装置、阵列基板、薄膜晶体管及其制作方法，该薄膜晶体管中的栅极绝缘层通过退火工艺、或分层结构结合退火工艺、或分层结构可最大程度的减少栅极绝缘层中含氢的基团，可有效避免含氢基团对氧化物半导体的影响，最大程度地提高整个TFT器件的稳定性，提高最终产品的良率。

Description

显示装置、阵列基板、薄膜晶体管及其制作方法
技术领域
本发明涉及显示技术领域，特别涉及一种显示装置、阵列基板、薄膜晶体管及其制作方法。
背景技术
氧化物薄膜晶体管(Oxide TFT)具有超薄、重量轻、低耗电等优势，不仅可以用于液晶显示面板的制造，而且为制作更艳丽的色彩和更清晰的影像的新一代有机发光显示面板OLED(OrganicLight-Emitting Diode，有机发光二极管)走上实用阶段提供可能。
参照图1、图2A～图2E，对现有技术中的Oxide TFT阵列基板的制造方法进行说明。
图1为现有的Oxide TFT阵列基板的制造方法的流程框图，图2A～图2F为Oxide TFT阵列基板的制造过程中的截面图。
S101’、在基板上形成栅电极层。
如图2A所示，在Glass基板上形成栅电极层13。在TFT的制作过程中，栅电极多为采用磁控溅射的方法来制备，电极材料根据不同的器件结构和工艺要求可以进行选择。通常被采用的栅电极金属有Mo，Mo-Al-Mo合金，Mo/Al-Nd/Mo叠成结构的电极、Cu、铜合金以及金属钛及上述各金属的合金等。
S102’、对栅电极层进行图形化。
如图2B所示，通过湿法刻蚀的方式，对栅极金属层13进行图形化，如图中的13a与13b所示；其中，13a为栅电极(简称栅极)，13b为公共电极线。实际应用中，也可以根据具体设计不制作公共电极线。
S103’、在栅电极上形成栅极绝缘层。
如图2C所示，在栅电极图形化后，通过Pre-clean工艺(成膜前清洗)，通过等离子体增强化学汽相淀积(PECVD)法，在带有栅极图形的基板上制备栅极绝缘层14，其材料应用比较广泛，如二氧化硅(SiO2)薄膜，氮化硅薄膜(SiNx)，氮氧化硅薄膜(SiOxNy)，氧化铝(Al2O3)薄膜，TiOx薄膜以及符合的多层结构的薄膜。
S104’、对栅极绝缘层进行表面处理。
在薄膜晶体管(TFT)的制备过程中，栅极绝缘层表面的特性对整个TFT的特性的影响起着非常重要的作用，在氧化物薄膜晶体管中尤其显现的更为重要。通常的处理的方法是，采用Plasma进行处理或者进行表面修饰。
S105’、有源层氧化物半导体的形成。
如图2D所示，形成有源层氧化物半导体层15，氧化物TFT制作最为关键的环节就是有源层氧化物半导体的制作，现在广为使用的氧化物半导体有铟镓锌氧化物(IGZO)，铟镓锡氧化物IGTO，铟锌氧化物(IZO)等以及与其相关的不同比例的配合物。主要的制作方法有磁控溅射沉积(Sputter)以及溶液法等。
S106’、对有源层氧化物半导体进行图形化。
如图2E所示，对有源层氧化物进行图形化15a，现在各个厂商对于有源层氧化物半导体图形化工艺主要的刻蚀工艺有两种，一种为湿法刻蚀，另一种为干法刻蚀，但是采用不同的方法将会对氧化物半导体层造成不同的伤害。现如今选用合适图形化工艺是改善氧化物TFT特性的重要途径。
S107’、形成刻蚀阻挡层薄膜并图形化。
如图2F所示，形成刻蚀阻挡层(Etch Stop Layer，ESL)16，其材料因不同的厂家针对各自的工艺要求的不同而不同，通常需用如SiOx、SiNx，SiOxNy、Al2O3、TiOx等无机绝缘材料，其目的就是为了减少在数据线图形化的过程中，对氧化物半导体薄膜造成伤害。在刻蚀阻挡层薄膜形成之后，进行图形化。通常采用干法刻蚀的方法对ESL进行图形化形成刻蚀阻挡层16a，如图2G所示。
S108’、形成源电极、漏电极、数据线和电源线。
如图2H所示，在ESL图形化之后，源电极、漏电极、数据线和电源线形成；首先，沉积一层金属层17，而后通过湿法刻蚀的方法对其进行图形化，形成源电极、漏电极17a、数据线和电源线(图中未示出)，如图2I所示。
S109’、Via hole刻蚀。
如图2J所示，在数据线和电源线图形化之后，在整个平面形成一层钝化层18，通常需用如SiOx、SiNx，SiOxNy、Al2O3、TiOx等无机绝缘材料。在钝化层形成之后进行Via hole的刻蚀，形成Via hole 19a和19b，用以实现各导线以及与像素电极的链接，如图2K所示。
S110’、像素电极的沉积及图形化。
如图2L所示，在Via hole形成之后，形成像素电极层20，其材料现在广为采用铟锡氧化物ITO，并通过湿法刻蚀的方法对其进行图形化，形成像素电极20a和接触电极20b，如图2M所示。
上述阵列基板的制作工艺中，在制作栅极绝缘层的工艺中避免不了使得栅极绝缘层中掺杂着氢的基团，如OH-，H+和吸附的氢元素等。
这些基团在器件的制作过程以及器件在工作的状态中容易发生断裂，并随之扩散到栅极绝缘层与氧化物半导体层之间界面中，随着时间的推移和环境的变化，很有可能扩散到氧化物半导体层中。扩散出来的OH-，H2O，H+等物质将影响器件的稳定性，使氧化物薄膜晶体管器件的阈值电压Vth发生较大的漂移，导致产品失效。
发明内容
(一)要解决的技术问题
本发明的目的是提供一种显示装置、阵列基板、薄膜晶体管及其制作方法，以克服现有的阵列基板中栅极绝缘层掺杂的氢基团容易破坏器件的稳定性，导致影响产品良率的缺陷。
(二)技术方案
为了解决上述问题，本发明一方面提供一种薄膜晶体管，包括栅极、有源层以及位于栅极和有源层之间的栅极绝缘层，所述有源层为氧化物半导体，所述栅极绝缘层包括至少一层无机绝缘薄膜。该薄膜晶体管的结构可以包括如下三种方案：
其中，一种方案为，所述栅极绝缘层为一层，为第一栅极绝缘层，即栅极绝缘层为一层。
进一步地，所述第一栅极绝缘层为二氧化硅薄膜、氮化硅薄膜、氮氧化硅薄膜、氧化铝薄膜或氧化钛薄膜。
进一步地，所述第一栅极绝缘层为经过退火工艺处理的绝缘层。
进一步地，所述第一栅极绝缘层的厚度为50nm～500nm。
更进一步地，所述第一栅极绝缘层的厚度为100nm～300nm。
其中，第二种方案为，所述栅极绝缘层为两层，包括第一栅极绝缘层和第二栅极绝缘层，所述第一栅极绝缘层贴近栅极，所述第二栅极绝缘层贴近所述有源层，其中，所述第一栅极绝缘层和所述第二栅极绝缘层两者中至少一层为无机绝缘薄膜。
进一步地，所述第一栅极绝缘层和所述第二栅极绝缘层均为无机绝缘薄膜。
进一步地，所述第一栅极绝缘层为氮化硅薄膜或氮氧化硅薄膜；
进一步地，所述第二栅极绝缘层为氧化硅薄膜、三氧化二钇薄膜或氮氧化硅薄膜。
进一步地，所述第一栅极绝缘层为经过退火工艺处理的绝缘层。
更进一步地，所述第二栅极绝缘层为经过退火工艺处理的绝缘层。
进一步地，所述第一栅极绝缘层的厚度为50nm-600nm。更进一步地，所述第一栅极绝缘层的厚度为100nm-300nm。
进一步地，所述第二栅极绝缘层的厚度为50nm-650nm。更进一步地，所述第二栅极绝缘层的厚度为100nm-200nm。
其中，第三种方案为，所述栅极绝缘层为三层，包括第一栅极绝缘层、第二栅极绝缘层和第三栅极绝缘层；所述第一栅极绝缘层贴近栅极，所述第三绝缘层贴近有源层，所述第二栅极绝缘层位于第一栅极绝缘层和第三栅极绝缘层中间，其中，所述第一栅极绝缘层、所述第二栅极绝缘层和所述第三栅极绝缘层三者中至少一层为无机绝缘薄膜。
进一步地，所述第一栅极绝缘层、所述第二栅极绝缘层和所述第三栅极绝缘层均为无机绝缘薄膜。
进一步地，所述第一栅极绝缘层为氮化硅薄膜或氮氧化硅薄膜等无机绝缘薄膜；
进一步地，所述第二栅极绝缘层为氮氧化硅薄膜等无机绝缘薄膜；
进一步地，所述第三绝缘绝缘层为氧化硅薄膜、氧化铝薄膜或氧化钛薄膜等无机绝缘薄膜。
进一步地，所述第一栅极绝缘层的厚度为50nm-600nm；更进一步地，所述第一栅极绝缘层的厚度为100nm-200nm。
进一步地，所述第二栅极绝缘层的厚度为50nm-650nm；更进一步地，所述第二栅极绝缘层的厚度为100nm-200nm。
进一步地，所述第三栅极绝缘层的厚度为20nm-600nm；更进一步地，所述第三栅极绝缘层的厚度为100nm-150nm。
进一步地，所述栅极为铜或铜合金。
另一方面，本发明还提供一种的薄膜晶体管的制作方法，包括：
制作栅极绝缘层的步骤，所述栅极绝缘层包括至少一层无机绝缘薄膜。
该薄膜晶体管的制作方法，可以包括如下三种技术方案：
其中，一种方案为，所述栅极绝缘层为一层，为第一栅极绝缘层，所述栅极绝缘层的制作方法具体包括：
步骤S11：采用无机绝缘材料形成第一栅极绝缘层；
步骤S12：对第一栅极绝缘层进行退火工艺处理。
进一步地，所述第一栅极绝缘层采用二氧化硅、氮化硅、氮氧化硅、氧化铝或氧化钛形成。
进一步地，所述第一栅极绝缘层的厚度为50nm～500nm；更进一步地，所述第一栅极绝缘层的厚度为100nm～300nm。
其中，第二种方案为，所述栅极绝缘层为两层，包括第一栅极绝缘层和第二栅极绝缘层，所述第一栅极绝缘层贴近栅极，所述第二栅极绝缘层贴近所述有源层，栅极绝缘层制作方法具体包括：
步骤S21：形成第一栅极绝缘层；
步骤S22：对第一栅极绝缘层进行退火工艺处理；
步骤S23：形成第二栅极绝缘层。
该栅极绝缘层制作方法用于底栅型薄膜晶体管的制造。
或者，
步骤S21：形成第二栅极绝缘层；
步骤S22：形成第一栅极绝缘层；
步骤S23：对第一栅极绝缘层进行退火工艺处理。
该栅极绝缘层制作方法用于顶栅型薄膜晶体管的制造。
进一步地，所述第一栅极绝缘层为无机绝缘薄膜，和/或，所述第二栅极绝缘层为无机绝缘薄膜。
进一步地，所述第一栅极绝缘层采用氮化硅或氮氧化硅等无机绝缘材料形成。
进一步地，所述第二栅极绝缘层采用氧化硅、三氧化二钇或氮氧化硅等无机绝缘材料形成。
进一步地，所述第一栅极绝缘层的厚度为50nm-600nm。更进一步地，所述第一栅极绝缘层的厚度为100nm-300nm。
进一步地，所述第二栅极绝缘层的厚度为50nm-650nm。更进一步地，所述第二栅极绝缘层的厚度为100nm-200nm。
其中，第三种方案为，所述栅极绝缘层为三层，包括第一栅极绝缘层、第二栅极绝缘层和第三栅极绝缘层；所述第一栅极绝缘层贴近栅极，所述第三绝缘层贴近有源层，所述第二栅极绝缘层位于第一栅极绝缘层和第三栅极绝缘层中间，所述栅极绝缘层制作方法具体包括：
步骤S31：形成第一栅极绝缘层；
步骤S32：形成第二栅极绝缘层；
步骤S33：形成第三绝缘绝缘层。
该栅极绝缘层制作方法用于底栅型薄膜晶体管的制造。
或者，
步骤S31：形成第三绝缘绝缘层；
步骤S32：形成第二栅极绝缘层；
步骤S33：形成第一栅极绝缘层。
该栅极绝缘层制作方法用于顶栅型薄膜晶体管的制造。
进一步地，所述第一栅极绝缘层为无机绝缘薄膜，和/或，所述第二栅极绝缘层为无机绝缘薄膜，和/或，所述第三栅极绝缘层为无机绝缘薄膜
进一步地，所述第一栅极绝缘层采用氮化硅或氮氧化硅等无机绝缘材料形成。
进一步地，所述第二栅极绝缘层采用氮氧化硅等无机绝缘材料形成。
进一步地，所述第三绝缘绝缘层采用氧化硅、氧化铝或氧化钛等无机绝缘材料形成。
进一步地，所述第一栅极绝缘层的厚度为50nm-600nm。更进一步地，所述第一栅极绝缘层的厚度为100nm-200nm。
进一步地，所述第二栅极绝缘层的厚度为50nm-650nm。更进一步地，所述第二栅极绝缘层的厚度为100nm-200nm。
进一步地，所述第三栅极绝缘层的厚度为20nm-600nm。更进一步地，所述第三栅极绝缘层的厚度为100nm-150nm。
进一步地，所述退火工艺具体为：
采用高温退火炉对第一栅极绝缘层进行脱氢化，退火采用氮气、真空或稀有气体进行保护，退火温度为250℃～450℃，退火时间为20min～150min。
进一步地，所述退火工艺具体为：
在PECVD设备中加入真空的加热腔室，气压为10-4Pa～1Pa，对第一栅极绝缘层进行脱氢工艺；其中，退火腔室温度为350℃～480℃，退火时间为10min～30min。
再一方面，本发明还提供一种阵列基板，包括上述的薄膜晶体管。
再一方面，本发明还提供一种显示装置，包括上述的阵列基板。
(三)有益效果
本发明提供的显示装置、阵列基板、薄膜晶体管及其制作方法，该薄膜晶体管中的栅极绝缘层通过采用退火工艺、或分层结构结合退火工艺、或分层结构可最大程度的减少栅极绝缘层中含氢的基团，可有效避免含氢基团对氧化物半导体的影响，最大程度地提高整个TFT器件的稳定性，提高最终产品的良率。另外，本发明各实施例中采用的退火工艺，为进行了优化的退火工艺，相对于传统的退火工艺，可以大大缩短器件制作的工艺时间，有效降低生产线设备的生产成本，进一步提高产品的产量和良率。
附图说明
图1为现有技术中Oxide TFT阵列基板制作方法的流程框图；
图2A为现有技术中制作Oxide TFT阵列基板的第一示意图；
图2B为现有技术中制作Oxide TFT阵列基板的第二示意图；
图2C为现有技术中制作Oxide TFT阵列基板的第三示意图；
图2D为现有技术中制作Oxide TFT阵列基板的第四示意图；
图2E为现有技术中制作Oxide TFT阵列基板的第五示意图；
图2F为现有技术中制作Oxide TFT阵列基板的第六示意图；
图2G为现有技术中制作Oxide TFT阵列基板的第七示意图；
图2H为现有技术中制作Oxide TFT阵列基板的第八示意图；
图2I为现有技术中制作Oxide TFT阵列基板的第九示意图；
图2J为现有技术中制作Oxide TFT阵列基板的第十示意图；
图2K为现有技术中制作Oxide TFT阵列基板的第十一示意图；
图2L为现有技术中制作Oxide TFT阵列基板的第十二示意图；
图2M为现有技术中制作Oxide TFT阵列基板的第十三示意图；
图3为本发明实施例一薄膜晶体管结构示意图；
图4为本发明实施例一薄膜晶体管制作方法的流程图；
图5为本发明实施例三薄膜晶体管结构示意图；
图6为本发明实施例三薄膜晶体管制作方法的流程图；
图7为本发明实施例五薄膜晶体管结构示意图；
图8为本发明实施例五薄膜晶体管制作方法的流程图；
图9A为本发明实施例七制作阵列基板的第一示意图；
图9B为本发明实施例七制作阵列基板的第二示意图；
图9C为本发明实施例七制作阵列基板的第三示意图；
图9D为本发明实施例七制作阵列基板的的第四示意图；
图9E为本发明实施例七制作阵列基板的的第五示意图；
图9F为本发明实施例七制作阵列基板的第六示意图；
图9G为本发明实施例七制作阵列基板的第七示意图；
图9H为本发明实施例七制作阵列基板的第八示意图；
图9I为本发明实施例七制作阵列基板的第九示意图；
图9J为本发明实施例七制作阵列基板的第十示意图；
图10为本发明实施例七制作阵列基板方法的流程图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例1
如图3所示，作为本发明的一种实施例，本发明实施例提供的薄膜晶体管为栅极层位于底层的薄膜晶体管结构。具体该薄膜晶体管包括：位于基板301上的栅极302a，分别位于栅极302a上的栅极绝缘层和有源层306a。其中，有源层306a为氧化物半导体，栅极302a为铜或铜合金，该栅极绝缘层为单层结构，包括第一栅极绝缘层303，第一栅极绝缘层303为二氧化硅薄膜、氮化硅薄膜、氮氧化硅薄膜、氧化铝薄膜或氧化钛薄膜。该第一栅极绝缘层303的厚度为50nm～500nm。
本发明实施例中，第一栅极绝缘层303除可以采用二氧化硅薄膜、氮化硅薄膜、氮氧化硅薄膜、氧化铝薄膜或氧化钛薄膜外，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。
当该第一栅极绝缘层303的厚度为50nm～500nm时，可以在有效避免含氢基团对氧化物半导体的影响的同时，保证在较短的时间内完成第一栅极绝缘层的制备，即保证生产效率。如果第一栅极绝缘层的厚度太薄，则起不到避免含氢基团对氧化物半导体的影响的作用；而如果第一栅极绝缘层过厚，则需要更长的成膜时间(tact time)，造成生产效率下降。
更优选地，第一栅极绝缘层的厚度为100nm～300nm，此时可以最好地平衡避免含氢基团对氧化物半导体的影响与合适的成膜时间之间的关系，即可以在有效避免含氢基团对氧化物半导体的影响的情况下，使用最短的成膜时间，提高生产效率。
为了保证更好的器件特性，在本发明实施例中，可以对第一栅极绝缘层进行退火工艺(即第一栅极绝缘层为经过退火工艺处理的绝缘层)，来降低栅极绝缘层中氢元素及氢的复合物对氧化物半导体特性的影响。
需要说明的是，图3示出的为包括本发明实施例的薄膜晶体管的阵列基板的一部分，本发明实施例提供的薄膜晶体管为附图3左侧部分；302b为阵列基板的公共电极线，为与栅极302a用同一层金属同时形成。本发明实施例的薄膜晶体管用于制造阵列基板时，也可以不制作公共电极线302b，或者可以制作公共电极线但并不与栅极用同层金属同时形成。
一种制作上述结构的薄膜晶体管的方法，可以如图4所示，具体包括：
步骤S101，在基板上形成栅极层。
具体的，在玻璃基板上形成栅极，栅极通常采用测控溅射的方法来制备，电极材料选用铜及其合金，厚度一般采用200nm-350nm，令其方块电阻保持在一个相对比较低的水平。
步骤S102，对栅极层进行图形化。
通过湿法刻蚀方式，对栅极层进行图形化形成栅极。
步骤S103，在栅极上形成第一栅极绝缘层。
具体的，本实施例中的栅极绝缘层为一层，采用二氧化硅薄膜、氮化硅、氮氧化硅、氧化铝、氧化钛或其他无机绝缘材料形成第一栅极绝缘层。其中，该第一栅极绝缘层的厚度为50nm～500nm。
如上所述，当该第一栅极绝缘层303的厚度为50nm～500nm时，可以在有效避免含氢基团对氧化物半导体的影响的同时，保证在较短的时间内完成第一栅极绝缘层的制备，即保证生产效率。
更优选地，第一栅极绝缘层的厚度为100nm～300nm，此时可以在有效避免含氢基团对氧化物半导体的影响的情况下，使用最短的成膜时间，提高生产效率。
步骤S104，对第一栅极绝缘层进行退火工艺处理。
具体的该退火工艺可优化为：采用高温退火炉对第一栅极绝缘层进行脱氢化，退火采用氮气、真空或稀有气体进行保护，退火温度为250℃～450℃，退火时间为20min～150min。
或者，该退火工艺还可以优化为：在PECVD设备中加入真空的加热腔室，气压为10-4Pa～1Pa，对第一栅极绝缘层进行脱氢工艺；其中，退火腔室温度为350℃～480℃，退火时间为10min～30min。
本发明实施例中的退火工艺，为进行了优化的退火工艺，相对于传统的退火工艺，可以缩短工艺时间，提高产品的产量，同时降低设备的资金投入。
步骤S105，在第一栅极绝缘层上形成有源层。
完整的制备薄膜晶体管的步骤，在步骤S105之后，还包括形成薄膜晶体管的源电极、漏电极等的步骤，这些步骤均可以通过常规技术手段来实现，并非本发明实施例的设计点，此处不赘。
本实施例中栅极绝缘层选用特定材料，结合退火优化工艺，可降低栅极绝缘层中掺杂的氢元素及氢的复合物对氧化物半导体特性的影响。具体来说，本实施例中的栅极金属除了Cu及其合金，还可以为通常所采用的Mo、Mo-Al-Mo合金、Mo/Al-Nd/Mo叠成结构的电极、纯Al及其合金、Mo/Nd/Cu，Ti/Cu等金属。需要特别说明的是，当采用Cu及其合金作为栅极金属时，若栅极绝缘层采用非氧化物绝缘层时，由于非氧化物绝缘层材料与氧化物半导体材料的匹配性较差，同时其内部含有较多的氢元素及其氢的复合物，它将对氧化物半导体特性将产生一定的负面影响；而采用氧化物绝缘层材料作为栅极绝缘层时，它与氧化物半导体层材料匹配性较好，但是氧化物绝缘层容易对Cu及其合金的栅电极产生一定的影响。
实施例2
本实施例与实施例一存在的区别在于：本发明实施例提供的薄膜晶体管为栅极层位于顶层的薄膜晶体管。具体该薄膜晶体管包括：位于基板上的有源层，位于有源层上方的栅极绝缘层，位于栅极绝缘层上方的栅极。具体该栅极绝缘层的结构及制作方法与实施例1中栅极绝缘层的结构及制作方法相同，在此不再赘述。
实施例3
如图5所示，本发明实施例提供的薄膜晶体管为栅极层位于底层的薄膜晶体管结构。具体该薄膜晶体管包括：位于基板311上的栅极312a，分别位于栅极312a上方的栅极绝缘层和有源层316a。其中，有源层为氧化物半导体，栅极312a为铜或铜合金，该栅极绝缘层为两层，包括第一栅极绝缘层313和第二栅极绝缘层314，第一栅极绝缘313层贴近栅极312a，位于栅极上方，第二栅极绝缘层301贴近有源层316a，其中，第一栅极绝缘层313为氮化硅薄膜或氮氧化硅薄膜，而第二栅极绝缘层314为氧化硅、三氧化二钇或氮氧化硅。较优的，该第一栅极绝缘层313的厚度为50nm-600nm，第二栅极绝缘层314的厚度为50nm-650nm。
本发明实施例中，第一栅极绝缘层313除可以采用氮化硅薄膜或氮氧化硅薄膜外，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。
本发明实施例中，第二栅极绝缘层314除可以采用氧化硅薄膜、三氧化二钇薄膜或氮氧化硅薄膜外，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。
本发明实施例中，第一栅极绝缘的材料可以很好地遏制栅电极(尤其当采用铜或铜合金时)产生的不良。第二栅极绝缘层的作用是可以很好的实现与氧化物半导体的匹配，达到提高器件性能的作用。由于第二栅极绝缘层的材料多为氧化物绝缘层，其对H+，OH-等基团的防扩散的能力比较差，所以在制作完第一栅极绝缘层时，优选地需要对其进行退火工艺处理，其作用是为了降低第一栅极绝缘层中可能发生断裂扩散的H+，OH-等基团，进而达到了提升器件稳定性的作用。
本发明实施例中，当第一栅极绝缘层313的厚度为50nm-600nm，可以有效避免含氢基团对氧化物半导体的影响(如果太薄，则起不到相应作用)；并且不会牺牲太多的成膜时间(如果第一栅极绝缘层过厚，则需要更长的成膜时间(tact time)，造成生产效率下降)。
更优选的，第一栅极绝缘层313的厚度为100nm-300nm，此时可以最好地平衡避免对含氢基团对氧化物半导体的影响和合适的成膜时间之间的关系。并且，第一栅极绝缘层的上述厚度可以很好地遏制栅电极(尤其当采用铜或铜合金时)产生的不良。
当第二栅极绝缘层314的厚度为50nm-650nm时，可以很好的实现与氧化物半导体的匹配，达到提高器件性能的作用，并且不需要投入过多的成膜时间(如果膜层较厚，则需要更长的成膜时间，影响生产效率)。
更优选的，第二栅极绝缘层314的厚度为100nm-200nm。这一优选厚度可以更好的实现第二栅极绝缘层与氧化物半导体的匹配，并相对最节省成膜时间，提高生产效率。
在本发明实施例中，为了进一步实现更好的技术效果，可以对第二栅极绝缘层进行退火工艺处理。
需要说明的是，图5示出的为包括本发明实施例的薄膜晶体管的阵列基板的一部分，本发明实施例提供的薄膜晶体管为附图5左侧部分；其中，312b为阵列基板的公共电极线，为与栅极312a用同一层金属同时形成。本发明实施例的薄膜晶体管用于制造阵列基板时，也可以不制作公共电极线312b，或者可以制作公共电极线但并不与栅极用同层金属同时形成。
一种制作上述结构的薄膜晶体管的方法如图6所示，具体包括：
步骤S301，在基板上形成栅极层。
具体的，在玻璃基板上形成栅极层，栅极层通常采用测控溅射的方法来制备，电极材料可选用铜及其合金，厚度一般采用200nm-350nm，令其方块电阻保持在一个相对比较低的水平。
步骤S302，对栅极层进行图形化。
通过湿法刻蚀方式，对栅极层进行图形化形成栅极。
步骤S303，在栅极上形成第一栅极绝缘层。
具体的，在栅极层上采用氮化硅薄膜或氮氧化硅薄膜形成第一栅极绝缘层，该第一栅极绝缘层的厚度为50nm-600nm。
如上所述，当第一栅极绝缘层313的厚度为50nm-600nm，可以有效避免含氢基团对氧化物半导体的影响，并且不会牺牲太多的成膜时间。更优选的，第一栅极绝缘层313的厚度可以设置为100nm-300nm，此时可以最好地平衡避免对含氢基团对氧化物半导体的影响和合适的成膜时间之间的关系。并且，第一栅极绝缘层的上述厚度可以很好地遏制栅电极(尤其当采用铜或铜合金时)产生的不良。
步骤S304：对第一栅极绝缘层进行退火工艺处理。
具体的退火工艺可优化为：采用高温退火炉对第一栅极绝缘层进行脱氢化，退火采用氮气、真空或稀有气体进行保护，退火温度为250℃～450℃，退火时间为20min～150min。
或者，该退火工艺还可以优化为：在PECVD设备中加入真空的加热腔室，气压为10-4Pa～1Pa，对第一栅极绝缘层进行脱氢工艺；其中，退火腔室温度为350℃～480℃，退火时间为10min～30min。
在完成第一栅极绝缘层后实施退火工艺，其目的是为了最大程度降低第一栅极绝缘层中可能发生断裂扩散的H+，OH-等基团，进而达到了提升器件稳定性的作用。
本发明实施例中的退火工艺，为进行了优化的退火工艺，相对于传统的退火工艺，可以缩短工艺时间，提高产品的产量，同时降低设备的资金投入。
步骤S305：在第一栅极绝缘层上采用氧化硅、三氧化二钇或氮氧化硅形成第二栅极绝缘层。该第二栅极绝缘层的厚度为50nm-650nm。
在本步骤中，为了进一步实现更好的技术效果，可以对第二栅极绝缘层进行退火工艺处理。当然，退火会增加工艺时间，降低生产效率，因此，是否对第二栅极绝缘层进行退火工艺处理，可以根据实际需要进行选择。
步骤S306，在第二栅极绝缘层上形成有源层氧化物半导体，并图形化。
本领域的技术人员可以理解，完整的制备薄膜晶体管的步骤，在步骤S105之后，还包括形成薄膜晶体管的源电极、漏电极等的步骤，这些步骤均可以通过常规技术手段来实现，并非本发明实施例的设计点，此处不赘。
通常，氧化物半导体可采用铟镓锌氧化物(IGZO)，铟锡锌氧化物氧化(ITZO)，铟锌氧化物(IZO)等以及上述几种物质的不同比例的配合物。主要的制作方法有磁控溅射沉积(Sputter)以及溶液法等。有源层氧化物半导体通常采用的刻蚀方法有两种，一种为湿法刻蚀，另一种为干法刻蚀。现在广泛使用的是湿法刻蚀。可以很好的控制刻蚀精度。通过刻蚀的方法对氧化物半导体层进行图形化。
实施例4
本实施例与实施例三存在的区别在于：本发明实施例提供的薄膜晶体管为栅极层位于顶层的薄膜晶体管。具体该薄膜晶体管包括：位于基板上的有源层，位于有源层上方的栅极绝缘层，位于栅极绝缘层上的栅极。具体该栅极绝缘层的结构及制作方法与实施例3栅极绝缘层的结构及制作方法相同，但由于第一栅极绝缘层贴近栅极，而第二栅极绝缘层贴近有源层，当有源层位于底层时，需要先形成第二栅极绝缘层，然后再形成第一栅极绝缘层，进而对第一栅极绝缘层进行退火工艺，待退火工艺完成后，在第一栅极绝缘层上再形成栅极层。具体形成各结构层的工艺方法与实施例三相同，在此不再赘述。
实施例5
如图7所示，本发明实施例提供的薄膜晶体管为栅极层位于底层的薄膜晶体管结构。具体该薄膜晶体管包括：位于基板321上的栅极322a，分别位于栅极上的栅极绝缘层和有源层326a。其中，有源层326a为氧化物半导体，栅极322a为铜或铜合金，本实施例中的栅极绝缘层为三层，包括第一栅极绝缘层323、第二栅极绝缘层324和第三栅极绝缘层325；该第一栅极绝缘323层贴近栅极，第三绝缘层325贴近有源层，第二栅极绝缘层324位于第一栅极绝缘层323和第三栅极绝缘层325中间。其中，该第一栅极绝缘层323为氮化硅薄膜或氮氧化硅薄膜；第二栅极绝缘层324为氮氧化硅薄膜；第三绝缘绝缘层325为氧化硅、氧化铝或氧化钛。
其中，该第一栅极绝缘层323的厚度为50nm-600nm，第二栅极绝缘层324的厚度为50nm-650nm；第三栅极绝缘层325的厚度为20nm-600nm。
本发明实施例中，栅极322a可以为铜或铜合金，还可以为Mo、Mo-Al-Mo合金、Mo/Al-Nd/Mo叠成结构的电极、纯Al及其合金、Mo/Nd/Cu，Ti/Cu等其他金属。当然，使用铜或铜合金作为栅极，具有优化构图工艺、提高器件性能、降低成本等作用。
本发明实施例中，第一栅极绝缘层323除可以采用氮化硅薄膜或氮氧化硅薄膜外，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。
本发明实施例中，第二栅极绝缘层324除可以采用氮氧化硅薄膜外，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。
本发明实施例中，第三栅极绝缘层325除可以采用氧化硅薄膜、氧化铝薄膜或氧化钛薄膜外，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。
本发明实施例中，第一栅极绝缘层采用氮化硅或氮氧化硅薄膜等无机绝缘材料，由于该材料直接与氧化物半导体层接触时会造成氧化物半导体曾的性能下降，但它却可以较好地遏制与栅极金属(尤其是当采用铜及其合金作为栅极时)接触产生不良现象，因此设置该第一栅极绝缘层紧贴栅极，并远离有源层。将第二栅极绝缘层设置在中间层，由于由氮氧化硅薄膜等无机绝缘材料制成的第二栅极绝缘层自身含有的H+，OH-等基团比较少，同时对H+，OH-等基团具有一定的防渗透能力，可以很好的遏制H+，OH-等基团向氧化物半导体层进行扩散，达到了提高器件稳定性的目的。同时，为了最大程度的提高器件的特性，将第三栅极绝缘层与氧化物半导体紧贴，可以较好地实现与氧化物半导体的匹配，达到提高器件稳定性的作用。
本发明实施例中，当第一栅极绝缘层323的厚度为50nm-600nm，可以较好地遏制栅极绝缘层与栅极(尤其是当采用铜及其合金作为栅极时)接触产生不良现象(如果第一栅极绝缘层323太薄，则起不到相应作用)；并且不会牺牲太多的成膜时间(如果第一栅极绝缘层过厚，则需要更长的成膜时间(tact time)，造成生产效率下降)。
更优选的，第一栅极绝缘层323的厚度为100nm-200nm，此时可以最好地平衡遏制栅极绝缘层与栅极接触不良和合适的成膜时间之间的关系。
当第二栅极绝缘层324的厚度为50nm-650nm时，可以很好地遏制H+，OH-等基团向氧化物半导体层进行扩散，达到了提高器件稳定性的目的，并且不需要投入过多的成膜时间(如果膜层较厚，则需要更长的成膜时间，影响生产效率)。
更优选的，第二栅极绝缘层324的厚度为100nm-200nm。这一优选厚度可以更好地遏制H+，OH-等基团向氧化物半导体层进行扩散，并相对最节省成膜时间，提高生产效率。
当第三栅极绝缘层325的厚度为20nm-600nm时，可以较好地实现第三栅极绝缘层325与氧化物半导体的匹配，达到提高器件稳定性的作用，并且不需要投入过多的成膜时间(如果膜层较厚，则需要更长的成膜时间，影响生产效率)。
更优选的，第三栅极绝缘层325的厚度为100nm-150nm，此时可以在较好地实现第三栅极绝缘层325与氧化物半导体的匹配的前提下，使用最少的成膜时间(具体指制备第三栅极绝缘层的时间)完成器件的制备。
需要说明的是，图7示出的为包括本发明实施例的薄膜晶体管的阵列基板的一部分，本发明实施例提供的薄膜晶体管为附图7左侧部分；其中，322b为阵列基板的公共电极线，为与栅极322a用同一层金属同时形成。本发明实施例的薄膜晶体管用于制造阵列基板时，也可以不制作公共电极线，或者可以制作公共电极线但并不与栅极用同层金属同时形成。
一种制作本实施例的薄膜晶体管的方法如图8所示，具体包括如下步骤：
步骤S501，在基板上形成栅极层。
具体的，在玻璃基板上形成栅极，栅极通常采用测控溅射的方法来制备，电极材料选用铜及其合金，厚度一般采用200nm-350nm，令其方块电阻保持在一个相对比较低的水平。
步骤S502，对栅极层进行图形化。
通过湿法刻蚀方式，对栅极层进行图形化形成栅极。
步骤S503，在栅极上采用氮化硅薄膜或氮氧化硅薄膜形成第一栅极绝缘层，该第一栅极绝缘层的厚度为50nm-300nm。
当第一栅极绝缘层323的厚度为50nm-600nm，可以较好地遏制栅极绝缘层与栅极(尤其是当采用铜及其合金作为栅极时)接触产生不良现象；并且不会牺牲太多的成膜时间。
更优选的，第一栅极绝缘层323的厚度为100nm-200nm，此时可以最好地平衡遏制栅极绝缘层与栅极接触不良和合适的成膜时间之间的关系。
步骤S504，在第一栅极绝缘层上采用氮氧化硅薄膜形成第二栅极绝缘层。
当第二栅极绝缘层324的厚度为50nm-650nm时，可以很好地遏制H+，OH-等基团向氧化物半导体层进行扩散，达到了提高器件稳定性的目的，并且不需要投入过多的成膜时间(如果膜层较厚，则需要更长的成膜时间，影响生产效率)。
更优选的，第二栅极绝缘层324的厚度为100nm-200nm。这一优选厚度可以更好地遏制H+，OH-等基团向氧化物半导体层进行扩散，并相对最节省成膜时间，提高生产效率。
步骤S505，在第二栅极绝缘层上采用氧化硅、氧化铝或氧化钛形成第三栅极绝缘层。
当第三栅极绝缘层325的厚度为20nm-600nm时，可以较好地实现第三栅极绝缘层325与氧化物半导体的匹配，达到提高器件稳定性的作用，并且不需要投入过多的成膜时间(如果膜层较厚，则需要更长的成膜时间，影响生产效率)。
更优选的，第三栅极绝缘层325的厚度为100nm-150nm，此时可以在较好地实现第三栅极绝缘层325与氧化物半导体的匹配的前提下，使用最少的成膜时间(具体指制备第三栅极绝缘层的时间)完成器件的制备。
步骤S506，在第三栅极绝缘层上形成有源层氧化物半导体，并图形化。
本领域的技术人员可以理解，制作本发明实施例的薄膜晶体管的方法，还可以采用其他方式，比如：构图形成栅极后，依次形成栅极绝缘层薄膜和有源层薄膜，再进行构图工艺处理以形成相应的栅极绝缘层和有源层。
本实施例中的第一栅极绝缘层采用氮化硅或氮氧化硅薄膜，由于该材料直接与氧化物半导体层接触时会造成氧化物半导体曾的性能下降，但它却可以较好地遏制与铜及其合金接触产生不良现象，因此设置该第一栅极绝缘层紧贴栅极，并远离有源层。将第二栅极绝缘层设置在中间层，由于由氮氧化硅薄膜等氮氧化物绝缘层制成的第二栅极绝缘层自身含有的H+，OH-等基团比较少，同时对H+，OH-等基团具有一定的防渗透能力，可以很好的遏制H+，OH-等基团向氧化物半导体层进行扩散，达到了提高器件稳定性的目的。同时，为了最大程度的提高器件的特性，将第三栅极绝缘层与氧化物半导体紧贴，可以较好地实现与氧化物半导体的匹配，达到提高器件稳定性的作用。
实施例6
本实施例与实施例五存在的区别在于：本发明实施例提供的薄膜晶体管为栅极层位于顶层的薄膜晶体管。具体该薄膜晶体管包括：位于基板上的有源层，位于有源层上方的栅极绝缘层，位于栅极绝缘层上方的栅极。具体该栅极绝缘层的结构及制作方法与实施例五中栅极绝缘层的结构及制作方法相同，但由于第一栅极绝缘层贴近栅极，而第三栅极绝缘层贴近有源层，当有源层位于底层时，需要先形成第三栅极绝缘层，然后再形成第二栅极绝缘层，进而在第二栅极绝缘层上形成第一栅极绝缘层，然后在第二栅极绝缘层上再形成栅极层。具体形成各结构层的工艺方法与实施例五相同，在此不再赘述。
需要说明的是，上述栅极绝缘层中包括的第一栅极绝缘层、第一栅极绝缘层和第三栅极绝缘层，具体第一、第二和第三并不代表位于栅极绝缘层的第一层、第二层和第三层，仅是为了将栅极绝缘层中的分层结构进行命名。
需要进一步说明的是，本发明上述各实施例中，栅极金属除了Cu及其合金外，还可以为通常所采用的Mo、Mo-Al-Mo合金、Mo/Al-Nd/Mo叠成结构的电极、纯Al及其合金、Mo/Nd/Cu，Ti/Cu等金属。本发明各实施例的薄膜晶体管，不仅包括栅极、栅极绝缘层和有源层，还包括源电极、漏电极、刻蚀阻挡层等薄膜晶体管的必要组成部分；但是由于各实施例的设计点在于栅极绝缘层的机构和制作方法，这一设计点仅仅与栅极和有源层的位置关系和材料等有关联，并不涉及薄膜晶体管的其他组成部分，故对源电极、漏电极、刻蚀阻挡层等其他部件未作赘述。
在本发明实施例3、实施例4、实施例5和实施例6等四个实施例中，当栅极使用铜或铜合金时，由于使用铜或铜合金作为栅极具有优化构图工艺、提高器件性能、降低成本等作用；而使用氧化物半导体作为有源层将使器件相对于非晶硅作为有源层具有更高的响应速度、更低的功耗和更低的成本；并且这些实施例的栅极绝缘层结构及其制作方法可以同时实现与栅极和有源层更好的接触与匹配，能够有效避免含氢基团对有源层(氧化物半导体)的影响，因而可以提高产品良率，并且最大程度地提高整个TFT(薄膜晶体管)器件的稳定性，具有广阔的应用前景。
实施例7
本发明提供一种阵列基板，包括上述实施例中的薄膜晶体管，可采用上述实施例中不同的制作方法来制作不同层数的栅极绝缘层。现基于分三层结构的栅极绝缘层，将阵列基板的制作方法进行阐述。本阵列基板中除了栅极绝缘层，其他结构层采用的工艺方法可采用现有技术中常用的工艺方法即可。本阵列基板为栅极层置底结构。
如图10所示，该阵列基板的制作方法具体包括如下步骤：
步骤S701，在基板上形成栅极层。
如图9A所示，在玻璃基板501上形成栅极层502。在TFT的制作过程中，栅电极多为采用磁控溅射的方法来制备，电极材料根据不同的器件结构和工艺要求可以进行选择。通常被采用的栅电极金属有Mo，Mo-Al-Mo合金，Mo/Al-Nd/Mo叠成结构的电极，纯Al及其合金，Cu及其合金，Mo/Nd/Cu，Ti/Cu等金属，厚度一般采用200nm-350nm，令其方块电阻保持在一个相对比较低的水平。
步骤S702，对栅极层进行图形化。
如图9B所示，通过湿法刻蚀的方式，对栅极层502进行图形化，形成栅电极502a和公共电极线502b；
步骤S703，在栅极上采用氮化硅薄膜或氮氧化硅薄膜形成第一栅极绝缘层503，该第一栅极绝缘层503的厚度为50nm-300nm。参考图9C。
步骤S704，在第一栅极绝缘层503上采用氮氧化硅薄膜形成第二栅极绝缘层504。参考图9D。
步骤S705，在第二栅极绝缘层504上采用氧化硅、氧化铝或氧化钛形成第三栅极绝缘层505。参考图9E。
步骤S706，在第三栅极绝缘层505上形成有源层氧化物半导体506，并图形化。
如图9F中的506a所示，形成有源层氧化物半导体层，氧化物半导体可以为铟镓锌氧化物(IGZO)，铟锡锌氧化物氧化ITZO，铟锌氧化物(IZO)等以及上述几种物质组成的不同比例的配合物。主要的制作方法有磁控溅射沉积(Sputter)以及溶液法等。有源层氧化物半导体通常采用的刻蚀方法有两种，一种为湿法刻蚀，另一种为干法刻蚀。现在广泛使用的是湿法刻蚀。可以很好的控制刻蚀精度。通过刻蚀的方法对氧化物半导体层进行图形化。
S707，形成刻蚀阻挡层，并图形化。
在图形化的氧化物半导体层506a上直接形成刻蚀阻挡层(EtchStop Layer，ESL)507a，其材料通常需用如SiOx、SiNx，SiOxNy、Al2O3、TiOx、Y2O3等无机绝缘材料，其目的就是为了减少在数据线图形化的过程中，对氧化物半导体薄膜造成伤害，同时可以有效地改善器件的稳定性，避免外界环境对器件的影响。对ESL进行图形化，通常采用干法刻蚀的方法，如图9G中的507a所示。
S708，形成数据线和电源线。
如图9H所示，S706和S707工艺过程之后，数据线和电源线形成；
首先，沉积一层金属层508，形成数据线和电源线电极层。金属层多采用磁控溅射的方法来制备。电极材料根据不同的器件结构和工艺要求可以进行选择。通常被采用的电极金属有Mo，Mo-Al-Mo合金，Mo/Al-Nd/Mo叠成结构的电极、Cu以及金属钛及其合金，ITO电极，Ti/Al/Ti，Mo/ITO等，厚度一般采用100nm-350nm，令其方块电阻保持在一个相对比较低的水平。在金属电极层形成后，对其进行图形化工艺。通过采用湿法刻蚀的方法对其进行图形化，如图9H中的508a和508b所示。
S709、钝化层的形成，过孔(Via hole)刻蚀以及像素电极的沉积及图形化。
如图9I所示，在数据线和电源线图形化之后，在整个平面形成一层钝化层509，通常需用如SiOx、SiNx，SiOxNy、Al2O3、TiOx、Y2O3等无机绝缘材料，同时在AMOLED领域应用时，为了是后续的OLED制备条件更加优异，也可以采用有机绝缘层，如树脂材料和亚克力系材料。在钝化层形成之后进行Via hole的刻蚀工艺，用以实现各导线以及与像素电极的连接，如图9I中的509a和509b所示。在上述工艺完成之后，进行像素电极的沉积及图形化。如图9J所示，在过孔形成之后，形成像素电极层510，其材料现在广为采用铟锡氧化物ITO，并通过湿法刻蚀的方法对其进行图形化，如图9J中的510a和510b所示。
上述阵列基板的制作方法除了栅极绝缘层的制作方法之外，其他结构层均可以采用现有技术中常用的工艺方法即可。
本发明实施例的各种阵列基板及其制作方法，可以为应用于液晶显示的阵列基板，如TN型阵列基板、FFS型阵列基板、IPS阵列基板、或VA型阵列基板，也可以为应用于OLED显示的阵列基板等。
另外，本发明还提供一种显示装置，包括上述的阵列基板。该显示装置包括但不限于液晶面板、OLED面板、液晶显示器、液晶电视、液晶显示屏、平板电脑等电子显示设备。
本发明提供的显示装置、阵列基板、薄膜晶体管及其制作方法，该薄膜晶体管中的栅极绝缘层通过采用退火工艺、或分层结构结合退火工艺、或分层结构可最大程度的减少栅极绝缘层中含氢的基团，可有效避免氢基团对氧化物半导体的影响，最大程度地提高整个TFT器件的稳定性，提高最终产品的良率。另外，本发明各实施例中采用的退火工艺，为进行了优化的退火工艺，相对于传统的退火工艺，可大大缩短器件制作的工艺时间，有效降低生产线设备的生产成本，进一步提高产品的产量和良率。
本发明的描述是为了示例和描述起见而给出的，而并不是无遗漏的或者将本发明限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显然的。选择和描述实施例是为了更好说明本发明的原理和实际应用，并且使本领域的普通技术人员能够理解本发明从而设计适于特定用途的带有各种修改的各种实施例。

Claims (56)

1.一种薄膜晶体管，包括栅极、有源层以及位于栅极和有源层之间的栅极绝缘层，其特征在于，所述有源层为氧化物半导体，所述栅极绝缘层包括至少一层无机绝缘薄膜。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述栅极绝缘层为一层，为第一栅极绝缘层。
3.如权利要求2所述的薄膜晶体管，其特征在于，所述第一栅极绝缘层为二氧化硅薄膜、氮化硅薄膜、氮氧化硅薄膜、氧化铝薄膜或氧化钛薄膜。
4.如权利要求2或3所述的薄膜晶体管，其特征在于，所述第一栅极绝缘层为经过退火工艺处理的绝缘层。
5.如权利要求2或3所述的薄膜晶体管，其特征在于，所述第一栅极绝缘层的厚度为50nm～500nm。
6.如权利要求5所述的薄膜晶体管，其特征在于，所述第一栅极绝缘层的厚度为100nm～300nm。
7.如权利要求1所述的薄膜晶体管，其特征在于，所述栅极绝缘层为两层，包括第一栅极绝缘层和第二栅极绝缘层，所述第一栅极绝缘层贴近栅极，所述第二栅极绝缘层贴近所述有源层，其中，所述第一栅极绝缘层和所述第二栅极绝缘层两者中至少一层为无机绝缘薄膜。
8.如权利要求7所述的薄膜晶体管，其特征在于，所述第一栅极绝缘层和所述第二栅极绝缘层均为无机绝缘薄膜。
9.如权利要求7所述的薄膜晶体管，其特征在于，所述第一栅极绝缘层为氮化硅薄膜或氮氧化硅薄膜。
10.如权利要求7所述的薄膜晶体管，其特征在于，所述第二栅极绝缘层为氧化硅薄膜、三氧化二钇薄膜或氮氧化硅薄膜。
11.如权利要求7-10任一项所述的薄膜晶体管，其特征在于，所述第一栅极绝缘层为经过退火工艺处理的绝缘层。
12.如权利要求11所述的薄膜晶体管，其特征在于，所述第二栅极绝缘层为经过退火工艺处理的绝缘层。
13.如权利要求7-10任一项所述的薄膜晶体管，其特征在于，所述第一栅极绝缘层的厚度为50nm-600nm。
14.如权利要求13所述的薄膜晶体管，其特征在于，所述第一栅极绝缘层的厚度为100nm-300nm。
15.如权利要求7-10任一项所述的薄膜晶体管，其特征在于，所述第二栅极绝缘层的厚度为50nm-650nm。
16.如权利要求15所述的薄膜晶体管，其特征在于，所述第二栅极绝缘层的厚度为100nm-200nm。
17.如权利要求1所述的薄膜晶体管，其特征在于，所述栅极绝缘层为三层，包括第一栅极绝缘层、第二栅极绝缘层和第三栅极绝缘层；所述第一栅极绝缘层贴近栅极，所述第三绝缘层贴近有源层，所述第二栅极绝缘层位于第一栅极绝缘层和第三栅极绝缘层中间，其中，所述第一栅极绝缘层、所述第二栅极绝缘层和所述第三栅极绝缘层三者中至少一层为无机绝缘薄膜。
18.如权利要求17所述的薄膜晶体管，其特征在于，所述第一栅极绝缘层、所述第二栅极绝缘层和所述第三栅极绝缘层均为无机绝缘薄膜。
19.如权利要求17所述的薄膜晶体管，其特征在于，
所述第一栅极绝缘层为氮化硅薄膜或氮氧化硅薄膜。
20.如权利要求17所述的薄膜晶体管，其特征在于，
所述第二栅极绝缘层为氮氧化硅薄膜。
21.如权利要求17所述的薄膜晶体管，其特征在于，
所述第三绝缘绝缘层为氧化硅薄膜、氧化铝薄膜或氧化钛薄膜。
22.如权利要求17-21任一项所述的薄膜晶体管，其特征在于，所述第一栅极绝缘层的厚度为50nm-600nm。
23.如权利要求22所述的薄膜晶体管，其特征在于，所述第一栅极绝缘层的厚度为100nm-200nm。
24.如权利要求17-21任一项所述的薄膜晶体管，其特征在于，所述第二栅极绝缘层的厚度为50nm-650nm。
25.如权利要求24所述的薄膜晶体管，其特征在于，所述第二栅极绝缘层的厚度为100nm-200nm。
26.如权利要求17-21任一项所述的薄膜晶体管，其特征在于，所述第三栅极绝缘层的厚度为20nm-600nm。
27.如权利要求26所述的薄膜晶体管，其特征在于，所述第三栅极绝缘层的厚度为100nm-150nm。
28.如权利要求7、8、9、10、17、18、19、20或21任一项所述的薄膜晶体管，其特征在于，所述栅极为铜或铜合金。
29.一种如权利要求1-28任一项所述的薄膜晶体管的制作方法，其特征在于，包括：
制作栅极绝缘层的步骤，所述栅极绝缘层包括至少一层无机绝缘薄膜。
30.如权利要求29所述的薄膜晶体管的制作方法，其特征在于，所述栅极绝缘层为一层，为第一栅极绝缘层，所述栅极绝缘层的制作方法具体包括：
步骤S11：采用无机绝缘材料形成第一栅极绝缘层；
步骤S12：对第一栅极绝缘层进行退火工艺处理。
31.如权利要求30所述的薄膜晶体管的制作方法，其特征在于，所述第一栅极绝缘层采用二氧化硅、氮化硅、氮氧化硅、氧化铝或氧化钛形成。
32.如权利要求30或31所述的薄膜晶体管的制作方法，其特征在于，所述第一栅极绝缘层的厚度为50nm～500nm。
33.如权利要求32所述的薄膜晶体管的制作方法，其特征在于，所述第一栅极绝缘层的厚度为100nm～300nm。
34.如权利要求29所述的薄膜晶体管的制作方法，其特征在于，所述栅极绝缘层为两层，包括第一栅极绝缘层和第二栅极绝缘层，所述第一栅极绝缘层贴近栅极，所述第二栅极绝缘层贴近所述有源层，栅极绝缘层制作方法具体包括：
步骤S21：形成第一栅极绝缘层；
步骤S22：对第一栅极绝缘层进行退火工艺处理；
步骤S23：形成第二栅极绝缘层；
或者，
步骤S21：形成第二栅极绝缘层；
步骤S22：形成第一栅极绝缘层；
步骤S23：对第一栅极绝缘层进行退火工艺处理。
35.如权利要求34所述的薄膜晶体管的制作方法，其特征在于，所述第一栅极绝缘层为无机绝缘薄膜，和/或，所述第二栅极绝缘层为无机绝缘薄膜。
36.如权利要求35所述的薄膜晶体管的制作方法，其特征在于，
所述第一栅极绝缘层采用氮化硅或氮氧化硅形成。
37.如权利要求35所述的薄膜晶体管的制作方法，其特征在于，
所述第二栅极绝缘层采用氧化硅、三氧化二钇或氮氧化硅形成。
38.如权利要求34-37任一项所述的薄膜晶体管的制作方法，其特征在于，所述第一栅极绝缘层的厚度为50nm-600nm。
39.如权利要求38所述的薄膜晶体管的制作方法，其特征在于，所述第一栅极绝缘层的厚度为100nm-300nm。
40.如权利要求34-37任一项所述的薄膜晶体管的制作方法，其特征在于，所述第二栅极绝缘层的厚度为50nm-650nm。
41.如权利要求40所述的薄膜晶体管的制作方法，其特征在于，所述第二栅极绝缘层的厚度为100nm-200nm。
42.如权利要求29所述的薄膜晶体管的制作方法，其特征在于，所述栅极绝缘层为三层，包括第一栅极绝缘层、第二栅极绝缘层和第三栅极绝缘层；所述第一栅极绝缘层贴近栅极，所述第三绝缘层贴近有源层，所述第二栅极绝缘层位于第一栅极绝缘层和第三栅极绝缘层中间，所述栅极绝缘层制作方法具体包括：
步骤S31：形成第一栅极绝缘层；
步骤S32：形成第二栅极绝缘层；
步骤S33：形成第三绝缘绝缘层；
或者，
步骤S31：形成第三绝缘绝缘层；
步骤S32：形成第二栅极绝缘层；
步骤S33：形成第一栅极绝缘层。
43.如权利要求42所述的薄膜晶体管的制作方法，其特征在于，所述第一栅极绝缘层为无机绝缘薄膜，和/或，所述第二栅极绝缘层为无机绝缘薄膜，和/或，所述第三栅极绝缘层为无机绝缘薄膜。
44.如权利要求43所述的薄膜晶体管的制作方法，其特征在于，
所述第一栅极绝缘层采用氮化硅或氮氧化硅形成。
45.如权利要求43所述的薄膜晶体管的制作方法，其特征在于，
所述第二栅极绝缘层采用氮氧化硅形成。
46.如权利要求43所述的薄膜晶体管的制作方法，其特征在于，
所述第三绝缘绝缘层采用氧化硅、氧化铝或氧化钛形成。
47.如权利要求42-46任一项所述的薄膜晶体管的制作方法，其特征在于，所述第一栅极绝缘层的厚度为50nm-600nm。
48.如权利要求47所述的薄膜晶体管的制作方法，其特征在于，所述第一栅极绝缘层的厚度为100nm-200nm。
49.如权利要求42-46任一项所述的薄膜晶体管的制作方法，其特征在于，所述第二栅极绝缘层的厚度为50nm-650nm。
50.如权利要求49所述的薄膜晶体管的制作方法，其特征在于，所述第二栅极绝缘层的厚度为100nm-200nm。
51.如权利要求42-46任一项所述的薄膜晶体管的制作方法，其特征在于，所述第三栅极绝缘层的厚度为20nm-600nm。
52.如权利要求51所述的薄膜晶体管的制作方法，其特征在于，所述第三栅极绝缘层的厚度为100nm-150nm。
53.如权利要求30或34所述的薄膜晶体管的制作方法，其特征在于，所述退火工艺具体为：
采用高温退火炉对第一栅极绝缘层进行脱氢化，退火采用氮气、真空或稀有气体进行保护，退火温度为250℃～450℃，退火时间为20min～150min。
54.如权利要求30或34所述的薄膜晶体管的制作方法，其特征在于，所述退火工艺具体为：
在PECVD设备中加入真空的加热腔室，气压为10-4Pa～1Pa，对第一栅极绝缘层进行脱氢工艺；其中，退火腔室温度为350℃～480℃，退火时间为10min～30min。
55.一种阵列基板，其特征在于，包括权利要求1-28任一项所述的薄膜晶体管。
56.一种显示装置，其特征在于，包括权利要求55所述的阵列基板。
CN2012101415116A 2012-04-28 2012-05-08 显示装置、阵列基板、薄膜晶体管及其制作方法 Active CN102683424B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN2012101415116A CN102683424B (zh) 2012-04-28 2012-05-08 显示装置、阵列基板、薄膜晶体管及其制作方法
PCT/CN2012/080432 WO2013159473A1 (zh) 2012-04-28 2012-08-21 显示装置、阵列基板、薄膜晶体管及其制作方法
EP12186634.7A EP2657973B1 (en) 2012-04-28 2012-09-28 Display device, array substrate, thin film transistor and method for manufacturing the same
US13/630,104 US20130285044A1 (en) 2012-04-28 2012-09-28 Display device, array substrate, and thin film transistor
JP2012227751A JP2013232619A (ja) 2012-04-28 2012-10-15 表示装置、アレイ基板、薄膜トランジスタ及びその製造方法
KR1020120116455A KR20130121655A (ko) 2012-04-28 2012-10-19 표시 장치, 어레이 기판, 박막 트랜지스터 및 그 제조 방법
US15/075,579 US9947757B2 (en) 2012-04-28 2016-03-21 Display device, array substrate, and thin film transistor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201210134094 2012-04-28
CN201210134094.2 2012-04-28
CN2012101415116A CN102683424B (zh) 2012-04-28 2012-05-08 显示装置、阵列基板、薄膜晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN102683424A true CN102683424A (zh) 2012-09-19
CN102683424B CN102683424B (zh) 2013-08-07

Family

ID=46815088

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201220205452XU Expired - Lifetime CN202549848U (zh) 2012-04-28 2012-05-08 显示装置、阵列基板和薄膜晶体管
CN2012101415116A Active CN102683424B (zh) 2012-04-28 2012-05-08 显示装置、阵列基板、薄膜晶体管及其制作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201220205452XU Expired - Lifetime CN202549848U (zh) 2012-04-28 2012-05-08 显示装置、阵列基板和薄膜晶体管

Country Status (6)

Country Link
US (2) US20130285044A1 (zh)
EP (1) EP2657973B1 (zh)
JP (1) JP2013232619A (zh)
KR (1) KR20130121655A (zh)
CN (2) CN202549848U (zh)
WO (1) WO2013159473A1 (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000628A (zh) * 2012-12-14 2013-03-27 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
CN103050542A (zh) * 2012-12-28 2013-04-17 青岛润鑫伟业科贸有限公司 一种薄膜晶体管
CN103077943A (zh) * 2012-10-26 2013-05-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103311311A (zh) * 2013-05-16 2013-09-18 深圳市华星光电技术有限公司 一种薄膜晶体管、制备方法及相应的液晶显示器
CN103474355A (zh) * 2013-09-16 2013-12-25 上海大学 一种薄膜晶体管的制造方法
CN103715266A (zh) * 2013-12-25 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管、阵列基板的制造方法及显示器件
CN104465783A (zh) * 2013-09-23 2015-03-25 三星显示有限公司 薄膜晶体管及其制造方法
CN104701326A (zh) * 2015-03-19 2015-06-10 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN105140126A (zh) * 2015-09-01 2015-12-09 昆山龙腾光电有限公司 开关元件的制造方法及阵列基板
CN106847687A (zh) * 2017-02-04 2017-06-13 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法、薄膜晶体管及显示装置
CN107393968A (zh) * 2017-08-28 2017-11-24 武汉华星光电半导体显示技术有限公司 显示器件及其制备方法
CN107464742A (zh) * 2016-06-02 2017-12-12 乐金显示有限公司 制造薄膜晶体管的方法及其脱氢装置和包括该方法制造的薄膜晶体管的有机发光显示设备
CN108598171A (zh) * 2017-12-28 2018-09-28 深圳市华星光电技术有限公司 氧化物半导体薄膜晶体管及其制造方法
CN110112212A (zh) * 2019-04-25 2019-08-09 深圳市华星光电技术有限公司 薄膜晶体管和阵列基板
CN113314424A (zh) * 2021-05-27 2021-08-27 惠科股份有限公司 薄膜晶体管及其制备方法和阵列基板、显示器件
US11670646B2 (en) 2020-07-20 2023-06-06 Boe Technology Group Co., Ltd. Display substrate, preparation method thereof and display device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9219159B2 (en) 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US8956944B2 (en) * 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN202549848U (zh) * 2012-04-28 2012-11-21 京东方科技集团股份有限公司 显示装置、阵列基板和薄膜晶体管
CN104752231B (zh) 2015-03-27 2016-02-24 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104716145B (zh) * 2015-03-27 2018-03-20 京东方科技集团股份有限公司 一种显示基板及其制造方法、显示装置
CN105977205B (zh) * 2016-05-10 2019-10-15 京东方科技集团股份有限公司 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
JP6706653B2 (ja) * 2018-03-20 2020-06-10 シャープ株式会社 アクティブマトリクス基板
US10756116B2 (en) * 2018-03-20 2020-08-25 Sharp Kabushiki Kaisha Active matrix substrate having thin film transistors that each include copper gate electrode and oxide semiconductor layer
GB201820625D0 (en) * 2018-12-18 2019-01-30 Univ Surrey Single run deposition for forming supercomposite structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101640220A (zh) * 2008-07-31 2010-02-03 株式会社半导体能源研究所 半导体装置及其制造方法
CN202549848U (zh) * 2012-04-28 2012-11-21 京东方科技集团股份有限公司 显示装置、阵列基板和薄膜晶体管

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JP3413710B2 (ja) 1996-10-17 2003-06-09 ソニー株式会社 薄膜トランジスタの製造方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
KR20040021758A (ko) * 2002-09-04 2004-03-11 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터 제조방법
JP2004342889A (ja) * 2003-05-16 2004-12-02 Sharp Corp 半導体記憶装置、半導体装置、半導体記憶装置の製造方法、および携帯電子機器
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
CN1317748C (zh) * 2004-12-13 2007-05-23 友达光电股份有限公司 薄膜晶体管的制造方法
KR101239889B1 (ko) 2005-08-13 2013-03-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
KR100796608B1 (ko) * 2006-08-11 2008-01-22 삼성에스디아이 주식회사 박막 트랜지스터 어레이 기판의 제조방법
JP5128792B2 (ja) 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4662075B2 (ja) * 2007-02-02 2011-03-30 株式会社ブリヂストン 薄膜トランジスタ及びその製造方法
KR100889688B1 (ko) 2007-07-16 2009-03-19 삼성모바일디스플레이주식회사 반도체 활성층 제조 방법, 그를 이용한 박막 트랜지스터의제조 방법 및 반도체 활성층을 구비하는 박막 트랜지스터
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
WO2010005064A1 (en) 2008-07-10 2010-01-14 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
KR101681483B1 (ko) * 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP4752925B2 (ja) * 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011046048A1 (en) * 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5679143B2 (ja) * 2009-12-01 2015-03-04 ソニー株式会社 薄膜トランジスタならびに表示装置および電子機器
KR101623961B1 (ko) * 2009-12-02 2016-05-26 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101132119B1 (ko) 2010-03-10 2012-04-05 삼성모바일디스플레이주식회사 액정표시장치 어레이 기판 및 그 제조방법
US8912016B2 (en) 2010-06-25 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method and test method of semiconductor device
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
JP5647860B2 (ja) 2010-10-28 2015-01-07 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
JP2012164963A (ja) 2010-11-26 2012-08-30 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
US8921948B2 (en) * 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101640220A (zh) * 2008-07-31 2010-02-03 株式会社半导体能源研究所 半导体装置及其制造方法
CN202549848U (zh) * 2012-04-28 2012-11-21 京东方科技集团股份有限公司 显示装置、阵列基板和薄膜晶体管

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077943B (zh) * 2012-10-26 2016-04-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103077943A (zh) * 2012-10-26 2013-05-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
WO2014063414A1 (zh) * 2012-10-26 2014-05-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103000628A (zh) * 2012-12-14 2013-03-27 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
CN103000628B (zh) * 2012-12-14 2015-04-22 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
EP2743982A3 (en) * 2012-12-14 2017-09-13 Boe Technology Group Co. Ltd. Display device, array substrate and manufacturing method thereof
CN103050542A (zh) * 2012-12-28 2013-04-17 青岛润鑫伟业科贸有限公司 一种薄膜晶体管
CN103311311A (zh) * 2013-05-16 2013-09-18 深圳市华星光电技术有限公司 一种薄膜晶体管、制备方法及相应的液晶显示器
WO2014183317A1 (zh) * 2013-05-16 2014-11-20 深圳市华星光电技术有限公司 一种薄膜晶体管、制备方法及相应的液晶显示器
CN103474355A (zh) * 2013-09-16 2013-12-25 上海大学 一种薄膜晶体管的制造方法
CN104465783A (zh) * 2013-09-23 2015-03-25 三星显示有限公司 薄膜晶体管及其制造方法
CN103715266A (zh) * 2013-12-25 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管、阵列基板的制造方法及显示器件
US9502577B2 (en) 2013-12-25 2016-11-22 Boe Technology Group Co., Ltd. Oxide thin film transistor, display device, and method for manufacturing array substrate
CN104701326A (zh) * 2015-03-19 2015-06-10 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN105140126A (zh) * 2015-09-01 2015-12-09 昆山龙腾光电有限公司 开关元件的制造方法及阵列基板
CN107464742B (zh) * 2016-06-02 2020-09-25 乐金显示有限公司 制造薄膜晶体管的方法及其脱氢装置和包括该方法制造的薄膜晶体管的有机发光显示设备
CN107464742A (zh) * 2016-06-02 2017-12-12 乐金显示有限公司 制造薄膜晶体管的方法及其脱氢装置和包括该方法制造的薄膜晶体管的有机发光显示设备
CN106847687A (zh) * 2017-02-04 2017-06-13 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法、薄膜晶体管及显示装置
CN107393968A (zh) * 2017-08-28 2017-11-24 武汉华星光电半导体显示技术有限公司 显示器件及其制备方法
CN108598171A (zh) * 2017-12-28 2018-09-28 深圳市华星光电技术有限公司 氧化物半导体薄膜晶体管及其制造方法
CN110112212A (zh) * 2019-04-25 2019-08-09 深圳市华星光电技术有限公司 薄膜晶体管和阵列基板
US11670646B2 (en) 2020-07-20 2023-06-06 Boe Technology Group Co., Ltd. Display substrate, preparation method thereof and display device
US11923379B2 (en) 2020-07-20 2024-03-05 Boe Technology Group Co., Ltd. Method for preparing display substrate
CN113314424A (zh) * 2021-05-27 2021-08-27 惠科股份有限公司 薄膜晶体管及其制备方法和阵列基板、显示器件

Also Published As

Publication number Publication date
JP2013232619A (ja) 2013-11-14
EP2657973B1 (en) 2016-11-09
US9947757B2 (en) 2018-04-17
CN102683424B (zh) 2013-08-07
EP2657973A1 (en) 2013-10-30
KR20130121655A (ko) 2013-11-06
CN202549848U (zh) 2012-11-21
US20130285044A1 (en) 2013-10-31
US20160204216A1 (en) 2016-07-14
WO2013159473A1 (zh) 2013-10-31

Similar Documents

Publication Publication Date Title
CN102683424A (zh) 显示装置、阵列基板、薄膜晶体管及其制作方法
CN104078424B (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
CN103077943A (zh) 阵列基板及其制作方法、显示装置
CN104282769B (zh) 薄膜晶体管的制备方法、阵列基板的制备方法
CN104253159B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN102651401B (zh) 一种薄膜晶体管、阵列基板及其制造方法和显示器件
CN104218041B (zh) 阵列基板及制备方法和显示装置
CN103325841B (zh) 薄膜晶体管及其制作方法和显示器件
CN103745955B (zh) 显示装置、阵列基板及其制造方法
CN103745978A (zh) 显示装置、阵列基板及其制造方法
CN103208525B (zh) 一种薄膜晶体管及其制造方法、阵列基板和显示器件
CN106129086B (zh) Tft基板及其制作方法
WO2018040608A1 (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN106057735A (zh) Tft背板的制作方法及tft背板
CN102646684A (zh) 一种阵列基板及其制造方法和显示设备
CN106128944A (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
CN107611085A (zh) Oled背板的制作方法
CN103208526A (zh) 一种半导体器件及其制造方法
CN102646715A (zh) 薄膜晶体管及其制造方法
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
Zhang et al. Performance enhancement and bending restoration for flexible amorphous indium gallium zinc oxide thin-film transistors by low-temperature supercritical dehydration treatment
CN106252395A (zh) 一种薄膜晶体管及其制备方法
CN108364958A (zh) Tft基板及其制作方法与oled基板
CN104037233B (zh) 薄膜晶体管及其制作方法、oled背板和显示装置
WO2019095408A1 (zh) 阵列基板及其制作方法、显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant