CN104752231B - 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 - Google Patents

薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 Download PDF

Info

Publication number
CN104752231B
CN104752231B CN201510142322.4A CN201510142322A CN104752231B CN 104752231 B CN104752231 B CN 104752231B CN 201510142322 A CN201510142322 A CN 201510142322A CN 104752231 B CN104752231 B CN 104752231B
Authority
CN
China
Prior art keywords
thin
film
metal oxide
layer
gate insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510142322.4A
Other languages
English (en)
Other versions
CN104752231A (zh
Inventor
刘威
姜春生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510142322.4A priority Critical patent/CN104752231B/zh
Publication of CN104752231A publication Critical patent/CN104752231A/zh
Priority to PCT/CN2015/086748 priority patent/WO2016155189A1/zh
Priority to US14/905,982 priority patent/US10204779B2/en
Application granted granted Critical
Publication of CN104752231B publication Critical patent/CN104752231B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Abstract

本发明的实施例提供一种薄膜晶体管及制备方法、阵列基板及制备方法、显示装置，涉及显示技术领域，可简化薄膜晶体管的工艺制程，从而节约成本。该薄膜晶体管的制备方法包括在基板上形成栅极、栅绝缘层、半导体有源层、源极和漏极的步骤；形成所述栅绝缘层和所述半导体有源层的步骤包括：制备绝缘层薄膜；其中，所述绝缘层薄膜的材料包括金属氧化物绝缘材料；对所述绝缘层薄膜的预定区域进行离子注入，以使所述预定区域内的部分厚度的所述绝缘层薄膜的金属氧化物绝缘材料转化为金属氧化物半导体材料，形成所述半导体有源层，其余所述绝缘层薄膜形成所述栅绝缘层。用于薄膜晶体管、包括该薄膜晶体管的阵列基板及显示装置的制造。

Description

薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及制备方法、阵列基板及制备方法、显示装置。
背景技术
薄膜晶体管(ThinFilmTransistor，简称TFT)作为开关控制单元，在显示领域有着广泛的应用。以显示面板为例，其显示区包括阵列排布的多个像素单元，每个像素单元中都设置有用于控制该像素单元的TFT开关。
在传统的工艺制程中，金属氧化物薄膜晶体管的制备方法主要包括如下步骤：在基板上方沉积栅金属层，并通过一次构图工艺形成栅极；在栅极上方沉积栅绝缘层；在栅绝缘层上方沉积金属氧化物半导体薄膜，并通过一次构图工艺形成金属氧化物半导体有源层；在金属氧化物半导体有源层上方沉积源漏金属层，并通过一次构图工艺形成源极和漏极。基于以上步骤便可完成金属氧化物薄膜晶体管的制备。
基于此，当采用上述的方法制备TFT时，栅绝缘层和金属氧化物半导体有源层需要以独立的步骤进行沉积，这样便会存在工艺复杂和制作成本高的问题。
发明内容
本发明的实施例提供一种薄膜晶体管及制备方法、阵列基板及制备方法、显示装置，可有效的简化薄膜晶体管的工艺制程，从而节约成本。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供一种薄膜晶体管的制备方法，包括在基板上形成栅极、栅绝缘层、半导体有源层、源极和漏极的步骤；形成所述栅绝缘层和所述半导体有源层的步骤包括：制备绝缘层薄膜；其中，所述绝缘层薄膜的材料包括金属氧化物绝缘材料；对所述绝缘层薄膜的预定区域进行离子注入，以使所述预定区域内的部分厚度的所述绝缘层薄膜的金属氧化物绝缘材料转化为金属氧化物半导体材料，形成所述半导体有源层，其余所述绝缘层薄膜形成所述栅绝缘层。
优选的，在对所述预定区域进行离子注入之后，所述方法还包括：对经所述离子注入后的基板进行退火处理。
可选的，所述金属氧化物绝缘材料的相对介电常数大于6。
进一步优选的，所述金属氧化物绝缘材料包括氧化铪，所述金属氧化物半导体材料包括铪镓锌氧化物；或者，所述金属氧化物绝缘材料包括氧化铝，所述金属氧化物半导体材料包括铝锌氧化物。
进一步优选的，形成所述源极和所述漏极的步骤包括：在所述半导体有源层的上方形成铜金属薄膜，并通过一次构图工艺形成所述源极和所述漏极。
基于上述，优选的，所述绝缘层薄膜包括氮化硅薄膜和金属氧化物绝缘薄膜；其中，所述氮化硅薄膜靠近所述栅极形成，所述金属氧化物绝缘薄膜远离所述栅极形成。
另一方面，提供一种薄膜晶体管，包括栅极、栅绝缘层、半导体有源层、源极和漏极；所述半导体有源层设置在所述栅绝缘层上方且与所述栅绝缘层为一体结构；其中，所述栅绝缘层的材料包括金属氧化物绝缘材料；所述半导体有源层的材料包括由所述金属氧化物绝缘材料经过离子注入而形成的金属氧化物半导体材料。
优选的，所述金属氧化物绝缘材料的相对介电常数大于6。
进一步优选的，所述金属氧化物绝缘材料包括氧化铪，所述金属氧化物半导体材料包括铪镓锌氧化物；或者，所述金属氧化物绝缘材料包括氧化铝，所述金属氧化物半导体材料包括铝锌氧化物。
进一步的，所述源极和所述漏极设置在所述半导体有源层的上方；其中，所述源极和所述漏极采用铜电极。
基于上述，优选的，所述栅绝缘层包括氮化硅薄膜和金属氧化物绝缘薄膜；其中，采用金属氧化物绝缘材料制备的金属氧化物绝缘薄膜远离所述栅极设置，采用氮化硅材料制备的氮化硅薄膜靠近所述栅极设置。
再一方面，提供一种阵列基板的制备方法，包括上述的薄膜晶体管的制备方法。
又一方面，提供一种阵列基板，包括上述的薄膜晶体管。
另一方面，提供一种显示装置，包括上述的阵列基板。
本发明的实施例提供一种薄膜晶体管及制备方法、阵列基板及制备方法、显示装置。该薄膜晶体管的制备方法，包括在基板上形成栅极、栅绝缘层、半导体有源层、源极和漏极的步骤；形成所述栅绝缘层和所述半导体有源层的步骤包括：制备绝缘层薄膜；其中，所述绝缘层薄膜的材料包括金属氧化物绝缘材料；对所述绝缘层薄膜的预定区域进行离子注入，以使所述预定区域内的部分厚度的所述绝缘层薄膜的金属氧化物绝缘材料转化为金属氧化物半导体材料，形成所述半导体有源层，其余所述绝缘层薄膜形成所述栅绝缘层。相对现有技术中栅绝缘层和金属氧化物半导体有源层通过独立的步骤形成，本发明实施例中由于仅需在制备的包括金属氧化物绝缘材料的绝缘层薄膜的基础上，对预定区域进行离子注入即可同时形成栅绝缘层和半导体有源层，因而使得本发明实施例的工艺更为简化一些，从而达到节约成本的目的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A至1C为本发明的实施例提供的栅绝缘层和半导体有源层的形成过程示意图；
图2为本发明的实施例提供的一种薄膜晶体管的制备流程图；
图3A至3D为本发明的实施例提供的薄膜晶体管的制备过程示意图。
附图说明：
10-栅极；20-栅绝缘层；200-绝缘层薄膜；30-半导体有源层；401-源极；402-漏极；50-基板；R-预定区域。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的实施例提供一种薄膜晶体管的制备方法，包括在基板50上形成栅极10、栅绝缘层20、半导体有源层30、源极401和漏极402的步骤。
其中，形成所述栅绝缘层20和所述半导体有源层30的步骤具体包括：
S1、如图1A所示，制备绝缘层薄膜200；其中，该绝缘层薄膜200的材料可以包括金属氧化物绝缘材料。
这里，所述金属氧化物绝缘材料优选采用具有高相对介电常数的金属氧化物材料，其能够呈现出良好的绝缘性能。
需要说明的是，这里不对所述绝缘层薄膜200的结构进行具体限定，其可以仅包括金属氧化物绝缘材料，也可除包括所述金属氧化物绝缘材料外还包括其他绝缘材料。但是本领域技术人员应该知道，在所述绝缘层薄膜200的材料包括金属氧化物绝缘材料和其他绝缘材料时，并不是几种材料混合构成一层绝缘层薄膜200，而是每种绝缘材料构成绝缘层薄膜200的一层。
例如：所述绝缘层薄膜200可以具有单层结构，即，仅采用金属氧化物绝缘材料制备该绝缘层薄膜；或者，所述绝缘层薄膜200也可以具有多层结构，即，在靠近栅极的一侧以氮化硅或者氧化硅等非金属化合物绝缘材料制备非金属化合物薄膜，在远离栅极的一侧以金属氧化物绝缘材料制备金属氧化物绝缘薄膜。
S2、如图1B和1C所示，对所述绝缘层薄膜200的预定区域R进行离子注入，以使该预定区域R内部分厚度的所述绝缘层薄膜的金属氧化物绝缘材料转化为金属氧化物半导体材料，形成所述半导体有源层30，其余所述绝缘层薄膜形成所述栅绝缘层20。
这里，使预定区域R内部分厚度的所述绝缘层薄膜的金属氧化物绝缘材料转化为金属氧化物半导体材料，即：在离子注入时，不将所述预定区域R内的全部金属氧化物绝缘材料转化为金属氧化物半导体材料，这样可以保证经过离子注入所形成的金属氧化物半导体的下方仍保留有绝缘材料。
在本步骤中，所述离子注入工艺具体可以采用低能量浅层注入的方式进行。其中，所述离子注入的能量应以所述绝缘层薄膜200的实际材料和厚度为准，所述离子注入的剂量应以所要形成的半导体有源层30的掺杂离子浓度为准。
需要说明的是，第一，所述预定区域即为所述薄膜晶体管中需要形成半导体有源层30的区域。
第二，图1B中的虚线只为说明虚线上方的部分为需要离子注入的部分，在实际中该虚线并不存在，且本发明实施例中上述虚线仅为示意并不实际代表离子注入的深度，具体离子注入的深度可根据实际情况进行设定。
基于上述步骤S1-S2，便可同时形成栅绝缘层20和半导体有源层30。
相对现有技术中栅绝缘层和金属氧化物半导体有源层通过独立的步骤形成，本发明实施例中由于仅需在制备的包括金属氧化物绝缘材料的绝缘层薄膜200的基础上，对预定区域R进行离子注入即可同时形成栅绝缘层20和半导体有源层30，因而使得本发明实施例的工艺更为简化一些，从而达到节约成本的目的。
优选的，在对所述预定区域R进行离子注入之后，所述方法还可以包括：对经所述离子注入后的基板进行退火处理。
其中，所述退火处理的退火温度具体可以为250℃～350℃。
这样一来，通过退火处理可使注入离子与原有结构在熔融状态下达到稳态，从而形成性能稳定的半导体，进而改善TFT的性能。
在薄膜晶体管的传统制备工艺中，通常选用氮化硅或者氧化硅等非金属化合物绝缘材料来制备所述栅绝缘层；但是，随着显示技术的发展，高分辨率显示产品对于TFT的尺寸要求十分苛刻，无论是水平方向还是垂直方向，都需控制TFT的尺寸参数(例如沟道长度L和宽度W、栅绝缘层厚度等)越小越好；而传统的栅绝缘层材料在厚度急剧缩小的情况下可能会导致TFT器件发生漏电。
基于此，本发明的实施例优选采用相对介电常数K大于6的金属氧化物绝缘材料；也就是说，本发明的实施例所采用的金属氧化物绝缘材料的相对介电常数大于现有技术中常见的绝缘材料的相对介电常数。
在此基础上，本发明的实施例通过采用高K值绝缘材料制备所述栅绝缘层，其具有以下两方面的优势：
一方面，相对介电常数越大的材料，其绝缘性能越好。
在此情况下，由于金属氧化物绝缘材料的相对介电常数相对较大，其绝缘性能相对较好，因此可以将所述栅绝缘层的厚度设置的相对较薄；这样一来，不仅可以有效的减小栅绝缘层的厚度，同时也不会因栅绝缘层较薄而产生短路或漏电等问题，从而保证TFT具有良好的电学性能。
另一方面，电容的大小与材料的相对介电常数以及上下电极之间的间距有关；具体的，电容的大小与材料的相对介电常数成正比，与上下电极之间的间距成反比。
在此情况下，采用相对介电常数较大的绝缘材料制备相对较薄的栅绝缘层，不仅增大了相对介电常数，还减小了上下电极之间的间距，这样便可有效的提高存储电容，从而增强TFT基板的电学性能。
进一步的，所述金属氧化物绝缘材料可以为氧化铪(HfO2)，所述金属氧化物半导体材料相应的可以为铪镓锌氧化物(HfGZO)。也就是说，以HfO2为绝缘材料制备绝缘层薄膜，以镓离子和锌离子为掺杂离子对该绝缘层薄膜的预定区域R进行离子注入，以使该预定区域R部分厚度的HfO2材料转变为HfGZO材料，从而形成该薄膜晶体管的半导体有源层。
这里，由于HfO2具有高热稳定性、高相对介电常数、以及高致密性等优势，因此，以其作为绝缘层材料，可以很好的改善薄膜晶体管的性能。
或者，所述金属氧化物绝缘材料可以为氧化铝(Al2O3)，所述金属氧化物半导体材料相应的可以为铝锌氧化物(AZO)。也就是说，以Al2O3为绝缘材料制备绝缘层薄膜，以锌离子为掺杂离子对该绝缘层薄膜的预定区域进行离子注入，以使该预定区域R部分厚度的Al2O3材料转变为AZO材料，从而形成该薄膜晶体管的半导体有源层。
在本发明的实施例中，以高相对介电常数K的金属氧化物绝缘材料制备绝缘层薄膜，通过在预定区域对其部分厚度的金属氧化物绝缘材料进行离子注入，以使其转变成金属氧化物半导体材料，从而形成金属氧化物半导体有源层。这样一来，不仅可以简化薄膜晶体管的工艺制程，还能提高其存储电容，从而使得该薄膜晶体管具有良好的电学性能。
需要说明的是，所述绝缘层薄膜200可以按照如下两种方式进行沉积。
方式一：所述绝缘层薄膜200可以为厚度均匀的薄膜。
具体的，所述绝缘层薄膜200的厚度应等于所要形成的半导体有源层30的厚度与位于该半导体有源层30下方的栅绝缘层20的厚度之和；在此情况下，当形成半导体有源层30之后，位于其周围的绝缘层薄膜的厚度大于位于其下方的绝缘层薄膜的厚度。
方式二：所述绝缘层薄膜200可以为厚度不均的薄膜。
具体的，在所述预定区域R的对应位置处，所述绝缘层薄膜的厚度较大，在所述预定区域的周边位置处，所述绝缘层薄膜的厚度较小；其中，前者的厚度应等于所要形成的半导体有源层30的厚度与位于该半导体有源层30下方的栅绝缘层20的厚度之和，后者的厚度应等于位于半导体有源层30下方的栅绝缘层20的厚度；在此情况下，当形成半导体有源层30之后，位于其周围的绝缘层薄膜的厚度等于位于其下方的绝缘层薄膜的厚度。
在本发明的实施例中，优选采用第二种方式设置所述绝缘层薄膜200，这样可以保证不会因为要利用一部分绝缘层薄膜形成半导体有源层而导致其它区域的绝缘层薄膜也需设置的相对较厚。也就是说，经过离子注入之后，便可形成厚度均匀适宜的栅绝缘层20以及由绝缘层薄膜转换而成的半导体有源层30。基于此，若要形成厚度不均的绝缘层薄膜，则需对该绝缘层薄膜进行构图，从而获得预定区域R厚、其它区域薄的绝缘层薄膜。
进一步的，在形成所述半导体有源层30之后，所述源极401和所述漏极402的形成方法具体可以包括：在所述半导体有源层30的上方形成铜金属薄膜，并通过一次构图工艺形成源极401和漏极402。
由此可知，通过上述方法形成的源极401和漏极402均为电阻率较小的铜电极，这样可以有效的避免信号延迟现象。
进一步的，在所述源极401和所述漏极402的上方还可以形成钝化层(图中未示出)。
需要说明的是，在本发明的实施例中，虽然采用的是金属氧化物半导体有源层，但由于铜的刻蚀液属于双氧水系，其对金属氧化物半导体材料的影响可以忽略，因此本发明的实施例无需设置刻蚀阻挡层，从而达到简化薄膜晶体管工艺制程的效果。
基于上述，由于氮化硅(SiNX)薄膜比较致密，将其作为栅绝缘层20材料，可以使TFT特性更好，因此，本发明实施例优选所述绝缘层薄膜包括两层结构，即：所述绝缘层薄膜包括氮化硅薄膜和金属氧化物绝缘薄膜；其中，所述氮化硅薄膜靠近所述栅极形成，所述金属氧化物绝缘薄膜远离所述栅极形成。
下面提供一个具体的实施例对所述薄膜晶体管的制备过程进行详细的描述。
如图2所示，所述薄膜晶体管的制备方法包括如下步骤：
S10、如图3A所示，在基板50上方沉积栅金属层，并通过一次构图工艺形成栅极10。
S20、如图3B所示，在栅极10上方首先沉积一层SiNX薄膜，然后在该SiNX薄膜上方再沉积一层HfO2薄膜，并通过一次构图工艺使所述HfO2薄膜形成预定区域R厚、其它区域薄的图案。
这样一来，所述SiNX薄膜和所述HfO2薄膜形成具有双层结构的绝缘层薄膜200。
这里，图3B中的虚线只为说明虚线上方的部分为需要离子注入的部分，在实际中该虚线并不存在，且本发明实施例中上述虚线仅为示意并不实际代表离子注入的深度，具体离子注入的深度可根据实际情况进行设定。
S30、如图3C所示，以镓离子和锌离子为掺杂离子，对所述HfO2薄膜的预定区域R进行离子注入，以使该区域内部分厚度的HfO2绝缘材料转变为HfGZO半导体材料，从而形成该薄膜晶体管的半导体有源层30。
其中，所述离子注入工艺可以采用低能量浅层注入的方式进行。
S40、对所形成的HfGZO半导体材料进行退火处理。
其中，所述退火处理的退火温度具体可以为250℃～350℃。
S50、如图3D所示，在HfGZO半导体有源层30上方沉积铜金属薄膜，并通过一次构图工艺形成源极401和漏极402。
基于上述步骤S10-S50，便可制备出以HfGZO为有源层材料的金属氧化物薄膜晶体管。
需要说明的是，上述的HfO2薄膜可以替换为Al2O3薄膜，上述的镓离子和锌离子可以替换为锌离子，这样一来，所形成的HfGZO半导体有源层便可替换为AZO半导体有源层。
当然，以上材料仅是示例性的说明，这里并未列举全部的材料。基于此，本领域技术人员应该清楚，只要是可以通过离子注入以使金属氧化物绝缘材料转化为金属氧化物半导体材料的方案，均在本发明的保护范围之内。
本发明的实施例还提供一种阵列基板的制备方法，该方法包括上述的薄膜晶体管的制备方法。
其中，所述阵列基板可以为液晶显示装置的阵列基板，或者也可以为有机电致发光器件的阵列基板，且不限于此。只要是可能应用到上述薄膜晶体管的部件，均在本发明的保护范围之内。
本发明的实施例还提供一种薄膜晶体管，参考图3D所示，包括栅极10、栅绝缘层20、半导体有源层30、源极401和漏极402；所述半导体有源层30设置在所述栅绝缘层20的上方且与所述栅绝缘层20为一体结构。
其中，所述栅绝缘层20的材料包括金属氧化物绝缘材料；所述半导体有源层30的材料包括由所述金属氧化物绝缘材料经过离子注入而形成的金属氧化物半导体材料。
这里，所述一体结构即为：所述栅绝缘层20和半导体有源层30均是通过在先形成的绝缘层薄膜形成的。
优选的，本发明的实施例采用高相对介电常数K的金属氧化物绝缘材料制备所述栅绝缘层20。其中，所述金属氧化物绝缘材料的相对介电常数优选大于6。
由于高相对介电常数K的金属氧化物绝缘材料具有良好的绝缘性能，因此可将栅绝缘层20设置的相对较薄而不会产生短路或漏电等问题；并且，栅绝缘层20厚度的减小可使上下电极之间的间距也相应的减小，相比于现有技术中的栅绝缘层采用的氮化硅或者氧化硅材料，在栅绝缘层减小相同厚度时，采用高相对介电常数K的金属氧化物绝缘材料比氮化硅或者氧化硅可以更有效的提高存储电容，从而增强TFT基板的电学性能。从另一个角度考虑，相比于氮化硅或者氧化硅材料，相对介电常数大于6的金属氧化物绝缘材料具备更佳的绝缘性能，由其制成的栅绝缘层在不减薄厚度的情况下，可以达到氮化硅或者氧化硅制备的栅绝缘层减到很薄厚度时的相同电学效果。
优选的，所述金属氧化物绝缘材料可以为HfO2，所述金属氧化物半导体材料相应的可以为HfGZO；或者，所述金属氧化物绝缘材料可以为Al2O3，所述金属氧化物半导体材料相应的可以为AZO。
这里，所述HfO2和所述Al2O3均为高相对介电常数的金属氧化物材料，通过离子注入使其转变成相应的金属氧化物半导体材料，以作为薄膜晶体管的半导体有源层。
进一步优选的，所述源极401和所述漏极402设置在所述半导体有源层30的上方；其中，所述源极401和所述漏极402采用铜电极。
这里，由于铜电极具有较低的电阻率，因此以铜电极作为源漏电极可以有效的降低信号延迟。
进一步的，在所述源极401和所述漏极402的上方还设置有钝化层。
在本发明的实施例中，虽然采用的是金属氧化物半导体有源层，但由于铜的刻蚀液属于双氧水系，其对金属氧化物半导体材料的影响可以忽略，因此本发明的实施例无需设置刻蚀阻挡层，从而达到简化薄膜晶体管工艺制程的效果。
基于上述，优选的，所述栅绝缘层20至少包括两层结构；其中，采用金属氧化物绝缘材料制备的金属氧化物绝缘薄膜远离所述栅极10设置，采用氮化硅材料制备的氮化硅薄膜靠近所述栅极10设置。
示例的，所述栅绝缘层20可以设置为双层结构；在所述栅极10上方首先设置一层氮化硅绝缘层，然后在该氮化硅绝缘层上方再设置一层HfO2金属氧化物绝缘层。在此情况下，由于氮化硅材料的结构致密，将其作为绝缘层材料可以有效的改善薄膜晶体管的性能。
本发明的实施例还提供一种包括上述薄膜晶体管的阵列基板以及包括该阵列基板的显示装置。
其中，所述阵列基板可以为液晶显示装置的阵列基板，或者也可以为有机电致发光器件的阵列基板，且不限于此。只要是可能应用到上述薄膜晶体管的部件，均在本发明的保护范围之内。另外，所述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种薄膜晶体管的制备方法，包括在基板上形成栅极、栅绝缘层、半导体有源层、源极和漏极的步骤；其特征在于，形成所述栅绝缘层和所述半导体有源层的步骤包括：
制备绝缘层薄膜；其中，所述绝缘层薄膜的材料包括金属氧化物绝缘材料；
对所述绝缘层薄膜的预定区域进行离子注入，以使所述预定区域内的所述绝缘层薄膜的部分厚度的金属氧化物绝缘材料转化为金属氧化物半导体材料，形成所述半导体有源层，其余所述绝缘层薄膜形成所述栅绝缘层。
2.根据权利要求1所述的方法，其特征在于，在对所述预定区域进行离子注入之后，所述方法还包括：
对经所述离子注入后的基板进行退火处理。
3.根据权利要求1所述的方法，其特征在于，所述金属氧化物绝缘材料的相对介电常数大于6。
4.根据权利要求3所述的方法，其特征在于，所述金属氧化物绝缘材料包括氧化铪，所述金属氧化物半导体材料包括铪镓锌氧化物；或者，
所述金属氧化物绝缘材料包括氧化铝，所述金属氧化物半导体材料包括铝锌氧化物。
5.根据权利要求4所述的方法，其特征在于，形成所述源极和所述漏极的步骤包括：
在所述半导体有源层的上方形成铜金属薄膜，并通过一次构图工艺形成所述源极和所述漏极。
6.根据权利要求1-5任一项所述的方法，其特征在于，
所述绝缘层薄膜包括氮化硅薄膜和金属氧化物绝缘薄膜；其中，所述氮化硅薄膜靠近所述栅极形成，所述金属氧化物绝缘薄膜远离所述栅极形成。
7.一种薄膜晶体管，包括栅极、栅绝缘层、半导体有源层、源极和漏极；其特征在于，所述半导体有源层设置在所述栅绝缘层的上方且与所述栅绝缘层为一体结构；
其中，所述栅绝缘层的材料包括金属氧化物绝缘材料；
所述半导体有源层的材料包括由所述金属氧化物绝缘材料经过离子注入而形成的金属氧化物半导体材料。
8.根据权利要求7所述的薄膜晶体管，其特征在于，所述金属氧化物绝缘材料的相对介电常数大于6。
9.根据权利要求8所述的薄膜晶体管，其特征在于，所述金属氧化物绝缘材料包括氧化铪，所述金属氧化物半导体材料包括铪镓锌氧化物；或者，
所述金属氧化物绝缘材料包括氧化铝，所述金属氧化物半导体材料包括铝锌氧化物。
10.根据权利要求9所述的薄膜晶体管，其特征在于，所述源极和所述漏极设置在所述半导体有源层的上方；
其中，所述源极和所述漏极采用铜电极。
11.根据权利要求7-10任一项所述的薄膜晶体管，其特征在于，所述栅绝缘层包括氮化硅薄膜和金属氧化物绝缘薄膜；
其中，采用金属氧化物绝缘材料制备的金属氧化物绝缘薄膜远离所述栅极设置，采用氮化硅材料制备的氮化硅薄膜靠近所述栅极设置。
12.一种阵列基板的制备方法，其特征在于，包括权利要求1-6任一项所述的薄膜晶体管的制备方法。
13.一种阵列基板，其特征在于，包括权利要求7-11任一项所述的薄膜晶体管。
14.一种显示装置，其特征在于，包括权利要求13所述的阵列基板。
CN201510142322.4A 2015-03-27 2015-03-27 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 Active CN104752231B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510142322.4A CN104752231B (zh) 2015-03-27 2015-03-27 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
PCT/CN2015/086748 WO2016155189A1 (zh) 2015-03-27 2015-08-12 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
US14/905,982 US10204779B2 (en) 2015-03-27 2015-08-12 Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510142322.4A CN104752231B (zh) 2015-03-27 2015-03-27 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN104752231A CN104752231A (zh) 2015-07-01
CN104752231B true CN104752231B (zh) 2016-02-24

Family

ID=53591737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510142322.4A Active CN104752231B (zh) 2015-03-27 2015-03-27 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Country Status (3)

Country Link
US (1) US10204779B2 (zh)
CN (1) CN104752231B (zh)
WO (1) WO2016155189A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752231B (zh) 2015-03-27 2016-02-24 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN110349972A (zh) * 2019-06-20 2019-10-18 深圳市华星光电技术有限公司 一种薄膜晶体管基板及其制备方法
CN112635553B (zh) * 2020-12-25 2022-09-16 广东省科学院半导体研究所 薄膜晶体管的制作方法和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175232A (ja) * 1991-12-24 1993-07-13 Matsushita Electric Ind Co Ltd 薄膜トランジスター及びその製造方法
CN1560908A (zh) * 2004-02-25 2005-01-05 友达光电股份有限公司 薄膜晶体管的结构和制造方法
DE102004044667A1 (de) * 2004-09-15 2006-03-16 Infineon Technologies Ag Halbleiterbauelement sowie zugehöriges Herstellungsverfahren
CN103730346A (zh) * 2013-12-24 2014-04-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907780A (en) * 1998-06-17 1999-05-25 Advanced Micro Devices, Inc. Incorporating silicon atoms into a metal oxide gate dielectric using gas cluster ion beam implantation
KR100852894B1 (ko) * 2007-01-18 2008-08-19 삼성전자주식회사 반도체 장치의 불순물 영역 형성 방법.
JP5679622B2 (ja) 2008-01-31 2015-03-04 株式会社東芝 絶縁膜、およびこれを用いた半導体装置
KR101468594B1 (ko) * 2008-07-31 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
US7847588B2 (en) * 2008-08-14 2010-12-07 Nantero, Inc. Nonvolatile nanotube programmable logic devices and a nonvolatile nanotube field programmable gate array using same
TWI487104B (zh) * 2008-11-07 2015-06-01 Semiconductor Energy Lab 半導體裝置和其製造方法
JP6226518B2 (ja) * 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
CN102683424B (zh) * 2012-04-28 2013-08-07 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制作方法
TWI469194B (zh) * 2012-05-16 2015-01-11 Au Optronics Corp 有機電致發光裝置之畫素結構
JP6372848B2 (ja) * 2014-03-28 2018-08-15 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 Ｔｆｔイオンセンサ並びにこれを用いた測定方法及びｔｆｔイオンセンサ機器
CN104752231B (zh) * 2015-03-27 2016-02-24 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175232A (ja) * 1991-12-24 1993-07-13 Matsushita Electric Ind Co Ltd 薄膜トランジスター及びその製造方法
CN1560908A (zh) * 2004-02-25 2005-01-05 友达光电股份有限公司 薄膜晶体管的结构和制造方法
DE102004044667A1 (de) * 2004-09-15 2006-03-16 Infineon Technologies Ag Halbleiterbauelement sowie zugehöriges Herstellungsverfahren
CN103730346A (zh) * 2013-12-24 2014-04-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Also Published As

Publication number Publication date
WO2016155189A1 (zh) 2016-10-06
CN104752231A (zh) 2015-07-01
US10204779B2 (en) 2019-02-12
US20170250076A1 (en) 2017-08-31

Similar Documents

Publication Publication Date Title
CN103499906B (zh) 一种阵列基板、其制备方法及显示装置
CN103325841B (zh) 薄膜晶体管及其制作方法和显示器件
CN203521413U (zh) 一种阵列基板及显示装置
CN103700706B (zh) 薄膜晶体管制备方法和阵列基板制备方法
CN103681659B (zh) 一种阵列基板、制备方法以及显示装置
CN104022126A (zh) 一种阵列基板、其制作方法及显示装置
CN203871327U (zh) 一种阵列基板及显示装置
CN104952885A (zh) 一种显示基板及其制备方法、显示装置
CN103943628A (zh) Tft阵列基板、制造方法及其显示面板
CN105097941A (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN105655353A (zh) Tft阵列基板结构及其制作方法
CN104600123A (zh) 一种薄膜晶体管及其制作方法、阵列基板及显示装置
CN106298957A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN104752231B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
US11004980B2 (en) Thin film transistor having vertical channel and manufacturing method therefor, array substrate, display panel and display device
US10541287B2 (en) Display substrate with uniform gate insulation structure
CN103018977A (zh) 一种阵列基板及其制造方法
CN104090401A (zh) 阵列基板及其制备方法、显示装置
CN105789120A (zh) Tft基板的制作方法及tft基板
CN104409462A (zh) 阵列基板及其制造方法、显示装置
CN105957812A (zh) 场效应晶体管及其制造方法、阵列基板及其制造方法以及显示面板
CN108447874A (zh) 阵列基板及其制造方法、显示面板、电子装置
CN103676390A (zh) 一种阵列基板及其制作方法、显示装置
CN101620350B (zh) Tft-lcd阵列基板及其制造方法
CN105870132A (zh) Tft阵列基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant