CN106252395A - 一种薄膜晶体管及其制备方法 - Google Patents
一种薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN106252395A CN106252395A CN201610763431.2A CN201610763431A CN106252395A CN 106252395 A CN106252395 A CN 106252395A CN 201610763431 A CN201610763431 A CN 201610763431A CN 106252395 A CN106252395 A CN 106252395A
- Authority
- CN
- China
- Prior art keywords
- gate
- source electrode
- lap
- drain electrode
- raceway groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 152
- 238000002360 preparation method Methods 0.000 title claims abstract description 25
- 239000010408 film Substances 0.000 claims abstract description 178
- 230000004888 barrier function Effects 0.000 claims abstract description 115
- 239000012212 insulator Substances 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims description 93
- 229910052751 metal Inorganic materials 0.000 claims description 86
- 239000002184 metal Substances 0.000 claims description 86
- 230000008569 process Effects 0.000 claims description 62
- 238000000151 deposition Methods 0.000 claims description 22
- 230000008021 deposition Effects 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 229920001621 AMOLED Polymers 0.000 abstract description 36
- 239000013078 crystal Substances 0.000 description 15
- 230000009286 beneficial effect Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 238000010276 construction Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 8
- 230000027756 respiratory electron transport chain Effects 0.000 description 8
- 230000008901 benefit Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000001595 flow curve Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种薄膜晶体管及其制备方法。该薄膜晶体管包括：基板、底栅极、底栅极绝缘层、沟道、刻蚀阻挡层、源极、漏极、顶栅极绝缘层和顶栅极，其中，底栅极位于基板上，底栅极绝缘层位于底栅极上，沟道位于底栅极绝缘层上，刻蚀阻挡层位于沟道上，源极和漏极分别位于沟道的两侧，顶栅极绝缘层位于源极和漏极上，顶栅极位于顶栅极绝缘层上，且源极和漏极与顶栅极或底栅极之一有重叠部分。应用本发明提供的薄膜晶体管结构，避免了现有技术中的双栅极薄膜晶体管中的上沟道和下沟道很难同时导通的问题，即采用本发明提供的薄膜晶体管结构，可以产生相对较稳的电流/电压，进而提高了AMOLED显示屏的显示性能。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法。
背景技术
随着显示技术领域的不断发展，有源矩阵有机发光二极体(AMOLED)显示屏因为具有高清晰、高亮度和响应快等优点受到各界的广泛关注。
目前，大部分用户将大显示屏、高分辨率作为选择显示屏的两个常用标准，而显示屏背板的电子迁移能力的好坏直接影响显示屏的亮度和分辨率等，因此，在制备显示屏背板时提高电子迁移率是用户重点考虑的一方面。
在制备AMOLED显示屏的背板时，为了提高背板的电子迁移能力，通常采用的方法有两种：第一种，选择电子迁移率相对较高的背板材料，例如，采用低温多晶硅(LTPS)或氧化半导体作为背板材料，即：采用低温多晶硅技术和氧化物半导体技术来制备薄膜晶体管(TFT)，作为AMOLED显示屏的背板。第二种，采用双栅极结构的薄膜晶体管作为显示屏的背板，从而提高背板的电子迁移能力，例如，采用图1所示的双栅极薄膜晶体管的结构，可以提AMOLED显示屏背板的电子迁移能力。
应用双栅极结构的薄膜晶体管制作AMOLED显示屏的背板，的确可以有效地提高背板的电子迁移能力。但是，在双栅极薄膜晶体管工作时，通常要求薄膜晶体管中的上沟道和下沟道同时导通，否则会产生驼峰(Hump)效应，即导致薄膜晶体管中产生的工作电流不稳定，进而影响显示屏的显示性能。
但在实际应用中，即使同时给顶栅极和底栅极施加电压，有时也无法保证上沟道和下沟道同时导通，因此，采用现有技术中的双栅极薄膜晶体管结构，有时会导致薄膜晶体管输出的电流不稳定，使得显示屏的显示性能相对较低。
发明内容
鉴于上述问题，本发明提供了一种薄膜晶体管，用于解决现有技术中采用的双栅极薄膜晶体管作为AMOLED背板时，由于该双栅极薄膜晶体管中的上沟道和下沟道无法同时导通，而导致AMOLED显示屏的显示性能相对较低的问题。
本发明提供了一种薄膜晶体管，该薄膜晶体管包括：
基板、底栅极、底栅极绝缘层、沟道、刻蚀阻挡层、源极、漏极、顶栅极绝缘层和顶栅极，其中，所述底栅极位于所述基板上，所述底栅极绝缘层位于所述底栅极上，所述沟道位于所述底栅极绝缘层上，所述刻蚀阻挡层位于所述沟道上，所述源极和漏极分别位于所述沟道的两侧，所述顶栅极绝缘层位于所述源极和漏极上，所述顶栅极位于所述顶栅极绝缘层上，且所述源极和漏极与所述顶栅极或底栅极之一有重叠部分。
优选地，所述源极和漏极与所述顶栅极和底栅极有重叠部分包括：
所述顶栅极与所述源极或漏极有重叠部分，所述底栅极与所述源极和漏极均有重叠部分。
优选地，所述源极和漏极与所述顶栅极和底栅极有重叠部分包括：
所述顶栅极与所述源极和漏极均有重叠部分，所述底栅极与所述源极或漏极有重叠部分。
优选地，所述源极和漏极与所述顶栅极和底栅极有重叠部分包括：
所述顶栅极与所述源极有重叠部分且与所述漏极没有重叠部分，所述底栅极与所述源极没有重叠部分且与所述漏极有重叠部分。
优选地，所述源极和漏极与所述顶栅极和底栅极有重叠部分包括：
所述顶栅极与所述漏极有重叠部分且与所述源极没有重叠部分，所述底栅极与所述漏极没有重叠部分且与所述源极有重叠部分。
相应地，本发明还提供了一种薄膜晶体管的制备方法，该方法包括：
在基板上沉积第一金属膜，并对所述第一金属膜进行图形化处理，形成底栅极；
在所述底栅极上依次沉积底栅极绝缘膜和沟道膜，并分别对所述底栅极绝缘膜和沟道膜进行图形化处理，形成底栅极绝缘层和沟道；
在所述沟道上沉积刻蚀阻挡层，所述刻蚀阻挡层用于保护所述沟道；
在所述沟道上沉积第二金属膜，并对所述第二金属膜进行图形化处理，在所述沟道的两端上分别形成源极和漏极；
在所述源极和漏极上沉积顶栅极绝缘层；
在所述顶栅极绝缘层上沉积第三金属膜，并对所述第三金属膜进行图形化处理，形成顶栅极，使得所述源极和漏极与所述顶栅极或底栅极之一有重叠部分。
优选地，所述对所述第三金属膜进行图形化处理，形成顶栅极，使得所述源极和漏极与所述顶栅极或底栅极之一有重叠部分，包括：
对所述第三金属膜进行图像化处理，形成顶栅极，使得所述顶栅极与所述源极或漏极有重叠部分，则对所述第一金属膜进行图形化处理，形成底栅极包括：
对所述第一金属膜进行图形化处理，形成底栅极，使得所述底栅极与所述源极和漏极均有重叠部分。
优选地，所述对所述第三金属膜进行图形化处理，形成顶栅极，使得所述源极和漏极与所述顶栅极或底栅极之一有重叠部分，包括：
对所述第三金属膜进行图像化处理，形成顶栅极，使得所述顶栅极与所述源极和漏极均有重叠部分，则对所述第一金属膜进行图形化处理，形成底栅极包括：
对所述第一金属膜进行图形化处理，形成底栅极，使得所述底栅极与所述源极或漏极有重叠部分。
优选地，所述对所述第三金属膜进行图形化处理，形成顶栅极，使得所述源极和漏极与所述顶栅极或底栅极之一有重叠部分，包括：
对所述第三金属膜进行图像化处理，形成顶栅极，使得所述顶栅极与所述源极有重叠部分且与所述漏极没有重叠部分，则对所述第一金属膜进行图形化处理，形成底栅极包括：
对所述第一金属膜进行图形化处理，形成底栅极，使得所述底栅极与所述源极没有重叠部分且与所述漏极有重叠部分。
优选地，所述对所述第三金属膜进行图形化处理，形成顶栅极，使得所述源极和漏极与所述顶栅极或底栅极之一有重叠部分，包括：
对所述第三金属膜进行图形化处理，形成顶栅极，使得所述顶栅极与所述漏极有重叠部分且与所述源极没有重叠部分，则对所述第一金属膜进行图形化处理，形成底栅极包括：
对所述第一金属膜进行图形化处理，形成底栅极，使得所述底栅极与所述漏极没有重叠部分且与所述源极有重叠部分。
本发明提供了一种薄膜晶体管，该薄膜晶体管包括：基板、底栅极、底栅极绝缘层、沟道、刻蚀阻挡层、源极、漏极、顶栅极绝缘层和顶栅极，其中，底栅极位于基板上，底栅极绝缘层位于底栅极上，沟道位于底栅极绝缘层上，刻蚀阻挡层位于沟道上，源极和漏极分别位于沟道的两侧，顶栅极绝缘层位于源极和漏极上，顶栅极位于顶栅极绝缘层上，且源极和漏极与顶栅极或底栅极之一有重叠部分。相比现有技术中的双栅极薄膜晶体结构中，顶栅极和底栅极与源极和漏极均有重叠部分，而本发明中提供的双栅极薄膜晶体管结构中，在制备顶栅极和底栅极时，使得源极和漏极与顶栅极或底栅极之一有重叠部分，这样的薄膜晶体结构，可以使得薄膜晶体管中的上沟道和下沟道同时导通。因此，本方案提供的薄膜晶体管结构，避免了现有技术中的双栅极薄膜晶体管中由于顶栅极和底栅极均与源极和漏极有重叠部分，从而造成上沟道和下沟道很难同时导通的问题，即采用本发明提供的薄膜晶体管结构，可以产生相对较稳的电流/电压，进而提高了AMOLED显示屏的显示性能。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为现有技术中的一种薄膜晶体管结构；
图2为现有技术中的一种薄膜晶体管结构；
图3为现有技术中的一种薄膜晶体管结构；
图4为本发明实施例1提供的一种薄膜晶体管结构；
图5为本发明实施例1提供的一种薄膜晶体管结构；
图6为本发明实施例1提供的一种薄膜晶体管结构；
图7为本发明实施例1提供的一种薄膜晶体管结构；
图8为本发明实施例1提供的一种薄膜晶体管结构；
图9为本发明实施例1提供的一种薄膜晶体管的制备方法的流程示意图；
图10为本发明实施例2提供的一种薄膜晶体管结构；
图11为本发明实施例2提供的一种薄膜晶体管结构；
图12为本发明实施例2提供的一种薄膜晶体管结构；
图13为本发明实施例2提供的一种薄膜晶体管的制备方法的流程示意图；
图14为本发明实施例3提供的一种薄膜晶体管结构；
图15为本发明实施例3提供的一种薄膜晶体管结构；
图16为本发明实施例3提供的一种薄膜晶体管的制备方法的流程示意图；
图17为本发明实施例4提供的一种薄膜晶体管结构；
图18为本发明实施例4提供的一种薄膜晶体管结构；
图19为本发明实施例4提供的一种薄膜晶体管的制备方法的流程示意图；
图20为本发明提供的一种薄膜晶体管的电压-电流曲线图；
图21为现有技术中的一种薄膜晶体管结构。
具体实施方式
在前述背景技术中已经记载，现有技术中通过采用双栅极的薄膜晶体管，从而提高AMOLED显示屏背板的电子迁移能力，如图1所示为常用的双栅极薄膜晶体管结构，该薄膜晶体管具体包括：基板101、底栅极102、底栅极绝缘层103、沟道104、刻蚀阻挡层105、源极106、漏极107、顶栅极绝缘层108和顶栅极109，且沟道104的具体结构如图2所示，包括上沟道1041和下沟道1042，其中，顶栅极109与源极106和漏极107均有重叠部分，且底栅极102也与源极106和漏极107均有重叠部分。
因为现有技术中的双栅极薄膜晶体管中具有上述重叠部分，导致在给顶栅极109和底栅极102加电压后，无法保证沟道104中的上沟道1041与下沟道1042同时导通，从而产生驼峰效应。如图3所示，如果沟道104中的下沟1042道比上沟道1041先导通，则当给源极106通电流时，电流在沟道104中的路线为“OA—AC—CD”，然后，电流从漏极107中输出；这时沟道104中的上沟道再导通，电流会沿着路线OB，同样也从漏极107中输出，显然，由于上沟道1041和下沟道1042没有同时导通，导致从漏极107输出的电流会发生变化，即产生驼峰效应，这种驼峰效应将影响显示屏的显示性能。
另外，如图1所示，由于顶栅极109与源极106和漏极107均有重叠部分，且顶栅极109与源极106和栅极107之间只有相对较薄的顶栅极绝缘层108，这样很容易在顶栅极109与源极106和漏极107之间重叠的部分，产生寄生电容，这种寄生电容的产生，也会对显示屏的显示性能产生负面影响。
鉴于上述问题，本发明提供了一种薄膜晶体管，用于解决现有技术中采用的双栅极薄膜晶体管作为AMOLED背板时，由于该双栅极薄膜晶体管中的上沟道和下沟道无法同时导通，而导致AMOLED显示屏的显示性能相对较低的问题，该薄膜晶体管的结构具体包括：基板、底栅极、底栅极绝缘层、沟道、刻蚀阻挡层、源极、漏极、顶栅极绝缘层和顶栅极，其中，所述底栅极位于所述基板上，所述底栅极绝缘层位于所述底栅极上，所述沟道位于所述底栅极绝缘层上，所述刻蚀阻挡层位于所述沟道上，所述源极和漏极分别位于所述沟道的两侧，所述顶栅极绝缘层位于所述源极和漏极上，所述顶栅极位于所述顶栅极绝缘层上，且所述源极和漏极与所述顶栅极或底栅极之一有重叠部分。
相应地，本发明还提供了一种薄膜晶体管的制备方法，该方法具体包括：
在基板上沉积第一金属膜，并对所述第一金属膜进行图形化处理，形成底栅极；在所述底栅极上依次沉积底栅极绝缘膜和沟道膜，并分别对所述底栅极绝缘膜和沟道膜进行图形化处理，形成底栅极绝缘层和沟道；在所述沟道上沉积刻蚀阻挡层，所述刻蚀阻挡层用于保护所述沟道；在所述沟道上沉积第二金属膜，并对所述第二金属膜进行图形化处理，在所述沟道的两端上分别形成源极和漏极；在所述源极和漏极上沉积顶栅极绝缘层；在所述顶栅极绝缘层上沉积第三金属膜，并对所述第三金属膜进行图形化处理，形成顶栅极，使得所述源极和漏极与所述顶栅极或底栅极之一有重叠部分。
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施例1、2、3和4及相应的附图对本发明技术方案进行清楚、完整地描述，且实施例1、2、3和4中提供的薄膜晶体管的结构是基于相同的发明构思，即通过改变顶栅极和/或底栅极的结构，使得上沟道和下沟道同时导通，避免了驼峰效应的产生。
显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
以下结合附图，详细说明本发明各实施例提供的技术方案。
实施例1
本发明实施例提供了一种薄膜晶体管结构，用于解决现有技术中采用的双栅极薄膜晶体管作为AMOLED背板时，由于该双栅极薄膜晶体管中的上沟道和下沟道无法同时导通，而导致AMOLED显示屏的显示性能相对较低的问题。本发明提供的薄膜晶体管结构如图4和图5所示，该薄膜晶体管具体包括：
基板、底栅极、底栅极绝缘层、沟道、刻蚀阻挡层、源极、漏极、顶栅极绝缘层和顶栅极，其中，所述底栅极位于所述基板上，所述底栅极绝缘层位于所述底栅极上，所述沟道位于所述底栅极绝缘层上，所述刻蚀阻挡层位于所述沟道上，所述源极和漏极分别位于所述沟道的两侧，所述顶栅极绝缘层位于所述源极和漏极上，所述顶栅极位于所述顶栅极绝缘层上，且所述顶栅极与所述源极或漏极有重叠部分，所述底栅极与所述源极和漏极均有重叠部分。
具体地，如图4所示的薄膜晶体管，该薄膜晶体管具体包括：基板401、底栅极402、底栅极绝缘层403、沟道404、刻蚀阻挡层405、源极406、漏极407、顶栅极绝缘层408和顶栅极409，其中，底栅极402位于基板上401，底栅极绝缘层403位于底栅极上402，沟道404位于底栅极绝缘层403上，刻蚀阻挡层405位于沟道404上，源极406和漏极407分别位于沟道的两侧404，顶栅极绝缘层408位于源极406和漏极407上，顶栅极409位于顶栅极绝缘层408上，且底栅极402与源极406和漏极407均有重叠部分，顶栅极409与漏极407有重叠部分，但与源极406没有重叠部分。
具体地，如图5所示的薄膜晶体管，该薄膜晶体管具体包括：基板501、底栅极502、底栅极绝缘层503、沟道504、刻蚀阻挡层505、源极506、漏极507、顶栅极绝缘层508和顶栅极509，其中，底栅极502位于基板上501，底栅极绝缘层503位于底栅极上502，沟道504位于底栅极绝缘层503上，刻蚀阻挡层505位于沟道504上，源极506和漏极507分别位于沟道的两侧504，顶栅极绝缘层508位于源极506和漏极507上，顶栅极509位于顶栅极绝缘层508上，且底栅极502与源极506和漏极507均有重叠部分，顶栅极509与源极506有重叠部分，而与漏极507没有重叠部分。
相比于现有技术中的双栅极薄膜晶体管，顶栅极和底栅极与源极和漏极均有重叠部分，而图4中的双栅极薄膜晶体管中，顶栅极409与源极406没有重叠部分。
采用图4结构的薄膜晶体管获得的有益效果具体如下：
如图6所示，因为顶栅极409与源极406没有重叠部分，在给顶栅极409加电压后，这时顶栅极409在顶栅极绝缘层408产生电场，产生的电场范围是由顶栅极409的结构决定的。具体图6所示，根据顶栅极409的形状，在顶栅极绝缘层408产生的电场的范围为E～F，因此，在沟道404表面上产生的感应电荷也只分布在E～F范围中，随着顶栅极409的电压的增加，则沟道404中的上沟道EF被导通；而底栅极402与源极406和漏极407均有重叠部分，如图6所示的底栅极402结构，产生的电场范围为P～Q，即可以在底栅极绝缘层403产生的感应电荷的范围为P～Q，随着底栅极402的电压的增加，则沟道404中整个下沟道将会被导通。
当给源极406加电流时，如图6所示，从源极406的边缘O点输入沟道404的电流，会沿着下沟道一直通向漏极407，而上沟道因为O点与E点之间顶栅极409与源极406没有重叠部分，因此，从O点通入的电流无法直接沿着上沟道(OF)直接通向漏极407。但是从O点通入的电流可以沿着“OA-AB-BE-EF”(如图7所示)，从而，最终到达漏极407。
为明确起见，这里详细的说明图4中的薄膜晶体管中的电流走向，具体如图7所示，其中，沿下沟道的电流走向为“OA-AB-BC-CD”，沿上沟道的电流走向为“OA-AB-BE-EF”。
由此可知，由于顶栅极409与源极406没有重叠部分，因此，只有当沟道404中的下沟道被导通，上沟道才同时被导通，即：达到了上沟道和下沟道同时被导通的效果。
图5薄膜晶体管的沟道504中的电流走向原理与图4薄膜晶体管中的电流走向原理相同，为避免重复，这里就不再对图5中薄膜晶体管中的电流走向原理进行详细说明。具体的电流走向如图8所示：沿下沟道的电流走向为“OA-AD-DE”，沿上沟道的电流走向为“OB-BC-CD-DE”。
同理，因为顶栅极509与漏极507没有重叠部分，所以也只有沟道504中的下沟道被导通时，上沟道才会被导通，即同样达到了上沟道和下沟道同时被导通的效果。
另外，双栅极薄膜晶体管中的顶栅极与源极和漏极之间的距离通常很近，因此，在薄膜晶体管工作时，顶栅极与源极和漏极中的重叠部分，容易形成寄生电容，寄生电容的产生，同样会对薄膜晶体管中电流的输出造成影响。而本发明提供的薄膜晶体管中的顶栅极与源极或漏极没有重叠部分，因此会减少一部分寄生电容的产生，提高了薄膜晶体管的性能。
本发明提供了一种薄膜晶体管，该薄膜晶体管包括：基板、底栅极、底栅极绝缘层、沟道、源极、漏极、顶栅极绝缘层和顶栅极，其中，底栅极位于基板上，底栅极绝缘层位于底栅极上，沟道位于底栅极绝缘层上，源极和漏极分别位于沟道的两侧，顶栅极绝缘层位于源极和漏极上，顶栅极位于顶栅极绝缘层上，且底栅极与源极和漏极均有重叠部分，顶栅极与源极或漏极有重叠部分。相比现有技术中的双栅极薄膜晶体结构中顶栅极和底栅极与源极和漏极均有重叠部分，而本发明中提供的双栅极薄膜晶体管结构中，虽然底栅极与源极和漏极均有重叠部分，但顶栅极与源极或漏极没有重叠部分，采用本发明提供的薄膜晶体管作为AMOIED显示屏背板获得的有益效果是：
1、因为顶栅极与源极或漏极没有重叠部分，这样的薄膜晶体结构，在将下沟道导通的同时将上沟道导通。因此，本方案提供的薄膜晶体管结构，避免了现有技术中的双栅极薄膜晶体管中由于顶栅极和底栅极均与源极和漏极有重叠部分，从而造成上沟道和下沟道很难同时导通的问题，即采用本发明提供的薄膜晶体管结构，可以产生相对较稳的电流/电压，进而提高了AMOLED显示屏的显示性能。
2、因为顶栅极与源极或漏极没有重叠部分，减少了薄膜晶体管中一部分寄生电容的产生，提高了薄膜晶体管的性能，进而提高了AMOLED显示屏的显示性能。
相应地，本发明还提供了一种薄膜晶体管的制备方法，同样用于解决现有技术中采用的双栅极薄膜晶体管作为AMOLED背板时，由于该双栅极薄膜晶体管中的上沟道和下沟道无法同时导通，而导致AMOLED显示屏的显示性能相对较低的问题。该方法的具体流程如图9所示，该方法包括：
步骤901：在基板上沉积第一金属膜，并对所述第一金属膜进行图形化处理，形成底栅极。
在本步骤中，在基板上沉积一层金属膜，这里的金属可以是铜、铝等金属，且沉积的方式可以是气相沉积，具体可以是热蒸镀法，或者是磁控溅射法等将金属膜沉积在基板上。
在将第一金属膜沉积在基板上后，对该金属膜进行图形化处理，获得底栅极结构。这里图形化处理的方式可以是化学刻蚀或者物理刻蚀等等，常用的化学刻蚀可以采用酸性溶液与第一金属膜发生化学反应，且通常还会用到掩膜板，从而将第一金属膜刻蚀出底栅极的形状；常用的物理刻蚀可以采用等离子体等对第一金属膜进行轰击，在轰击的过程中有时也会用到掩膜板，从而获得底栅极。
步骤902：在所述底栅极上依次沉积底栅极绝缘膜和沟道膜，并分别对所述底栅极绝缘膜和沟道膜进行图形化处理，形成底栅极绝缘层和沟道。
在步骤901获得的底栅极的基础上，沉积底栅极绝缘膜和沟道膜(有源层)，这里的底栅极绝缘膜可以是SiNx膜，沟道膜可以是α-Si等等。且在底栅极上沉积底栅极绝缘层后，需要对该栅极绝缘层进行图形化处理，图形化后获得栅极绝缘层，然后，在栅极绝缘层上沉积沟道膜，同样，也要对该沟道膜进行图形化处理，获得沟道。
这里采用的图形化方法可以是与步骤901记载的图形化方法相同，或者还有其它的图形化方法，这里不作具体限定。
步骤903：在所述沟道上沉积刻蚀阻挡层，所述刻蚀阻挡层用于保护所述沟道。
在步骤中，在沟道上沉积刻蚀阻挡层，该刻蚀阻挡层用于保护该沟道，具体地，因为步骤904需要在沟道两侧上制备源极和漏极，在制备源极和漏极的过程中通常会用到刻蚀的方法，这时为了避免沟道受到刻蚀溶液等的腐蚀，因此在沟道上沉积一层刻蚀阻挡层避免沟道受到破坏。
步骤904：在所述沟道上沉积第二金属膜，并对所述第二金属膜进行图形化处理，在所述沟道的两端上分别形成源极和漏极。
在本步骤中，要在沟道上沉积第二金属膜，这里的第二金属膜也可以是铜或铝等导电金属膜，且这里的图形化的方法也可以与步骤901提到的图形化方法相同或相似的方法。
步骤905：在所述源极和漏极上沉积顶栅极绝缘层。
本步骤与步骤902相似，这里不再赘述，如图4或图5所示，沉积后的顶栅极绝缘层分布在整个器件的表面。
步骤906：在所述顶栅极绝缘层上沉积第三金属膜，并对所述第三金属膜进行图形化处理，形成顶栅极，且所述底栅极与所述源极和漏极均有重叠部分，所述顶栅极与所述源极或漏极有重叠部分。
本步骤与步骤901获得底栅极的方法相同或相似，这里也就不再赘述。
应用本发明提供的薄膜晶体管的制备方法所获得的有益效果，与前述应用本发明提供的薄膜晶体管所获得的有益效果相同或相似，为避免重复，这里不再详细说明。
实施例2
实施例2为本发明提供第二种薄膜晶体管结构，同样用于解决现有技术中采用的双栅极薄膜晶体管作为AMOLED背板时，由于该双栅极薄膜晶体管中的上沟道和下沟道无法同时导通，而导致AMOLED显示屏的显示性能相对较低的问题。本发明提供的薄膜晶体管结构如图10和图11所示，该薄膜晶体管具体包括：
基板、底栅极、底栅极绝缘层、沟道、刻蚀阻挡层、源极、漏极、顶栅极绝缘层和顶栅极，其中，所述底栅极位于所述基板上，所述底栅极绝缘层位于所述底栅极上，所述沟道位于所述底栅极绝缘层上，所述刻蚀阻挡层位于所述沟道上，所述源极和漏极分别位于所述沟道的两侧，所述顶栅极绝缘层位于所述源极和漏极上，所述顶栅极位于所述顶栅极绝缘层上，且所述顶栅极与所述源极和漏极均有重叠部分，所述底栅极与所述源极或漏极有重叠部分。
具体地，如图10所示的薄膜晶体管，该薄膜晶体管具体包括：基板1001、底栅极1002、底栅极绝缘层1003、沟道1004、刻蚀阻挡层1005、源极1006、漏极1007、顶栅极绝缘层1008和顶栅极1009，其中，底栅极1002位于基板上1001，底栅极绝缘层1003位于底栅极上1002，沟道1004位于底栅极绝缘层1003上，刻蚀阻挡层1005位于沟道1004上，源极1006和漏极1007分别位于沟道的两侧1004，顶栅极绝缘层1008位于源极1006和漏极1007上，顶栅极1009位于顶栅极绝缘层1008上，且所述顶栅极1009与所述源极1006和漏极1007均有重叠部分，所述底栅极1002与所述源极1006没有重叠部分。
具体地，如图11所示的薄膜晶体管，该薄膜晶体管具体包括：基板1101、底栅极1102、底栅极绝缘层1103、沟道1104、刻蚀阻挡层1105、源极1106、漏极1107、顶栅极绝缘层1108和顶栅极1109，其中，底栅极1102位于基板上1101，底栅极绝缘层1103位于底栅极上1102，沟道1104位于底栅极绝缘层1103上，刻蚀阻挡层1105位于沟道1104上，源极1106和漏极1107分别位于沟道的两侧1104，顶栅极绝缘层1108位于源极1106和漏极1107上，顶栅极1109位于顶栅极绝缘层1108上，且顶栅极1109与源极1106和漏极1107均有重叠部分，底栅极1102与源极1106有重叠部分，但与漏极1107没有重叠部分。
相比于现有技术中的双栅极薄膜晶体管，顶栅极和底栅极与源极和漏极均有重叠部分，而图10中的双栅极薄膜晶体管中，底栅极1002与源极1006没有重叠部分，且相比于现有技术中的双栅极薄膜晶体管，图11中的双栅极薄膜晶体管中，底栅极1102与漏极1107没有重叠部分。
采用图10和图11结构的薄膜晶体管获得的有益效果与实施例中采用图4和图5结构的薄膜晶体管获得的有益效果类似，图4和图5中的薄膜晶体管只有在下沟道导通的情况下，才能将上沟道导通，而图10和图11中的薄膜晶体管只有在上沟道导通的情况下，才能将下沟道导通。
为明确起见，针对图10中的薄膜晶体管中的电流走向进行说明，具体如图12所示，其中，沿下沟道的电流走向为“OA-AB-BC-CD”，沿上沟道的电流走向为“OA-AE”。根据图10中薄膜晶体管中电流的走向原理，很容易获知图11中薄膜晶体管中的电流的走向，这里就不再详细说明。
本发明提供了一种薄膜晶体管，该薄膜晶体管包括：基板、底栅极、底栅极绝缘层、沟道、源极、漏极、顶栅极绝缘层和顶栅极，其中，底栅极位于基板上，底栅极绝缘层位于底栅极上，沟道位于底栅极绝缘层上，源极和漏极分别位于沟道的两侧，顶栅极绝缘层位于源极和漏极上，顶栅极位于顶栅极绝缘层上；且顶栅极与源极和漏极均有重叠部分，底栅极与源极或漏极有重叠部分。相比现有技术中的双栅极薄膜晶体结构中，顶栅极和底栅极与源极和漏极均有重叠部分，而本发明中提供的双栅极薄膜晶体管结构中，虽然顶栅极与源极和漏极均有重叠部分，但底栅极与源极或漏极没有重叠部分，这样必须给顶栅极加电压，使得薄膜晶体管中的上沟道导通，才能将下沟道导通，即使得薄膜晶体管中的上沟道和下沟道同时导通。因此，本方案提供的薄膜晶体管结构，避免了现有技术中的双栅极薄膜晶体管中由于底栅极和底栅极全部闭合，造成上沟道和下沟道很难同时导通的问题，即使得薄膜晶体管中产生相对较稳的电流/电压，进而提高了AMOLED显示屏的显示性能。
相应地，本发明还提供了一种薄膜晶体管的制备方法，同样用于解决现有技术中采用的双栅极薄膜晶体管作为AMOLED背板时，由于该双栅极薄膜晶体管中的上沟道和下沟道无法同时导通，而导致AMOLED显示屏的显示性能相对较低的问题。该方法的具体流程如图13所示，该方法包括：
步骤1301：在基板上沉积第一金属膜，并对所述第一金属膜进行图形化处理，形成底栅极。
步骤1302：在所述底栅极上依次沉积底栅极绝缘膜和沟道膜，并分别对所述底栅极绝缘膜和沟道膜进行图形化处理，形成底栅极绝缘层和沟道。
步骤1303：在所述沟道上沉积刻蚀阻挡层，所述刻蚀阻挡层用于保护所述沟道。
步骤1304：在所述沟道上沉积第二金属膜，并对所述第二金属膜进行图形化处理，在所述沟道的两端上分别形成源极和漏极。
步骤1305：在所述源极和漏极上沉积顶栅极绝缘层。
步骤1306：在所述顶栅极绝缘层上沉积第三金属膜，并对所述第三金属膜进行图形化处理，形成顶栅极，且所述顶栅极与所述源极和漏极均有重叠部分，所述底栅极与所述源极或漏极有重叠部分。
本发明实施例提供的薄膜晶体的制备方法与实施例1提供的薄膜晶体的制备方法相同，这里不再赘述。且应用本发明提供的薄膜晶体管的制备方法所获得的有益效果，与前述应用本发明提供的薄膜晶体管所获得的有益效果相同或相似，为避免重复，这里也不再详细说明。
实施例3
实施例3为本发明提供第三种薄膜晶体管结构，同样用于解决现有技术中采用的双栅极薄膜晶体管作为AMOLED背板时，由于该双栅极薄膜晶体管中的上沟道和下沟道无法同时导通，而导致AMOLED显示屏的显示性能相对较低的问题。本发明提供的薄膜晶体管结构如图14所示，该薄膜晶体管具体包括：
基板、底栅极、底栅极绝缘层、沟道、刻蚀阻挡层、源极、漏极、顶栅极绝缘层和顶栅极，其中，所述底栅极位于所述基板上，所述底栅极绝缘层位于所述底栅极上，所述沟道位于所述底栅极绝缘层上，所述刻蚀阻挡层位于所述沟道上，所述源极和漏极分别位于所述沟道的两侧，所述顶栅极绝缘层位于所述源极和漏极上，所述顶栅极位于所述顶栅极绝缘层上；且所述底栅极与所述源极没有重叠部分且与所述漏极有重叠部分，所述顶栅极与所述源极有重叠部分且与所述漏极没有重叠部分。
具体地，如图14所示的薄膜晶体管，该薄膜晶体管具体包括：基板1401、底栅极1402、底栅极绝缘层1403、沟道1404、刻蚀阻挡层1405、源极1406、漏极1407、顶栅极绝缘层1408和顶栅极1409，其中，底栅极1402位于基板1401上，底栅极绝缘层1403位于底栅极1402上，沟道1404位于底栅极绝缘层1403上，刻蚀阻挡层1405位于沟道1404上，源极1406和漏极1407分别位于沟道的两侧1404，顶栅极绝缘层1408位于源极1406和漏极1407上，顶栅极1409位于顶栅极绝缘层1408上，且底栅极1402与源极1406没有重叠部分且与漏极1407有重叠部分，顶栅极1409与源极1406有重叠部分且与漏极1407没有重叠部分。
相比于现有技术中的双栅极薄膜晶体管，顶栅极和底栅极与源极和漏极均有重叠部分，而图14中的双栅极薄膜晶体管中，底栅极1402与源极1406没有重叠部分且与漏极1407有重叠部分，顶栅极1409与源极1406有重叠部分且与漏极1407没有重叠部分。
本发明实施例提供的薄膜晶体管，与实施例1和实施例2的发明构思类似，具体通过图15来说明本发明提供的薄膜晶体管的电流走向，当源极1406中通有电流时，沿下沟道的电流走向为“OA-AB-BD-DF”，沿上沟道的电流走向为“OA-AC-CE-ED-DF”。
由此可知，本发明提供的薄膜晶体管中，当只有上沟道导通时，给源极1406通以电流，漏极1407不会有电流输出，因为此时沟道中没有形成电流回路；同理，当只有下沟道导通时，给源极1406通以电流，漏极1407同样也不会有电流输出，只有当上沟道和下沟道同时导通时，在可以在沟道中形成闭合回路，此时给源极1406通以电流，漏极1407才会有电流输出，即采用本发明实施例提供的薄膜晶体管使得上沟道和下沟道同时导通。本发明提供了一种薄膜晶体管，该薄膜晶体管包括：基板、底栅极、底栅极绝缘层、沟道、刻蚀阻挡层、源极、漏极、顶栅极绝缘层和顶栅极，其中，底栅极位于基板上，底栅极绝缘层位于底栅极上，沟道位于底栅极绝缘层上，刻蚀阻挡层位于沟道上，源极和漏极分别位于沟道的两侧，顶栅极绝缘层位于源极和漏极上，顶栅极位于顶栅极绝缘层上，且顶栅极与源极和漏极均有重叠部分，底栅极与源极或漏极没有重叠部分。相比现有技术中的双栅极薄膜晶体结构中，顶栅极和底栅极与源极和漏极均有重叠部分，采用本发明提供的薄膜晶体管作为AMOIED显示屏背板获得的有益效果是：
1、当上沟道导通而下沟道没有导通时，给源极加电流时漏极不会有电流产生，且当下沟道导通而上沟道导通时，给源极加电流时漏极同样也不会有电流产生；只有当上沟道和下沟道同时导通时，给源极加电流时漏极才会有电流产生，即达到了上、下沟道同时导通的效果。因此，本方案提供的薄膜晶体管结构，避免了现有技术中的双栅极薄膜晶体管中由于顶栅极和底栅极均与源极和漏极有重叠部分，从而造成上沟道和下沟道很难同时导通的问题，即采用本发明提供的薄膜晶体管结构，可以产生相对较稳的电流/电压，进而提高了AMOLED显示屏的显示性能。
2、因为顶栅极与漏极没有重叠部分，减少了薄膜晶体管中一部分寄生电容的产生，提高了薄膜晶体管的性能，进而提高了AMOLED显示屏的显示性能。
相应地，本发明还提供了一种薄膜晶体管的制备方法，同样用于解决现有技术中采用的双栅极薄膜晶体管作为AMOLED背板时，由于该双栅极薄膜晶体管中的上沟道和下沟道无法同时导通，而导致AMOLED显示屏的显示性能相对较低的问题。该方法的具体流程如图16所示，该方法包括：
步骤1601：在基板上沉积第一金属膜，并对所述第一金属膜进行图形化处理，形成底栅极。
步骤1602：在所述底栅极上依次沉积底栅极绝缘膜和沟道膜，并分别对所述底栅极绝缘膜和沟道膜进行图形化处理，形成底栅极绝缘层和沟道。
步骤1603：在所述沟道上沉积刻蚀阻挡层，所述刻蚀阻挡层用于保护所述沟道。
步骤1604：在所述沟道上沉积第二金属膜，并对所述第二金属膜进行图形化处理，在所述沟道的两端上分别形成源极和漏极。
步骤1605：在所述源极和漏极上沉积顶栅极绝缘层。
步骤1606：在所述顶栅极绝缘层上沉积第三金属膜，并对所述第三金属膜进行图形化处理，形成顶栅极，且所述底栅极与所述源极没有重叠部分且与所述漏极有重叠部分，所述顶栅极与所述源极有重叠部分且与所述漏极没有重叠部分。
本发明实施例提供的薄膜晶体的制备方法与实施例1提供的薄膜晶体的制备方法相同，这里不再赘述。且应用本发明提供的薄膜晶体管的制备方法所获得的有益效果，与前述应用本发明提供的薄膜晶体管所获得的有益效果相同或相似，为避免重复，这里也不再详细说明。
实施例4
实施例4为本发明提供第四种薄膜晶体管结构，同样用于解决现有技术中采用的双栅极薄膜晶体管作为AMOLED背板时，由于该双栅极薄膜晶体管中的上沟道和下沟道无法同时导通，而导致AMOLED显示屏的显示性能相对较低的问题。本发明提供的薄膜晶体管结构如图17所示，该薄膜晶体管具体包括：
基板、底栅极、底栅极绝缘层、沟道、刻蚀阻挡层、源极、漏极、顶栅极绝缘层和顶栅极，其中，所述底栅极位于所述基板上，所述底栅极绝缘层位于所述底栅极上，所述沟道位于所述底栅极绝缘层上，所述刻蚀阻挡层位于所述沟道上，所述源极和漏极分别位于所述沟道的两侧，所述顶栅极绝缘层位于所述源极和漏极上，所述顶栅极位于所述顶栅极绝缘层上，且所述底栅极与所述漏极没有重叠部分且与所述源极有重叠部分，所述顶栅极与所述漏极有重叠部分且与所述源极没有重叠部分。
具体地，如图17所示的薄膜晶体管，该薄膜晶体管具体包括：基板1701、底栅极1702、底栅极绝缘层1703、沟道1704、刻蚀阻挡层1705、源极1706、漏极1707、顶栅极绝缘层1708和顶栅极1709，其中，底栅极1702位于基板上1701，底栅极绝缘层1703位于底栅极上1702，沟道1704位于底栅极绝缘层1703上，所述刻蚀阻挡层1705位于所述沟道上1704，源极1706和漏极1707分别位于沟道的两侧1704，顶栅极绝缘层1708位于源极1706和漏极1707上，顶栅极1709位于顶栅极绝缘层1708上，且底栅极1702与漏极1707没有重叠部分且与源极1706有重叠部分，顶栅极1709与漏极1707有重叠部分且与源极1706没有重叠部分。
相比于现有技术中的双栅极薄膜晶体管，顶栅极和底栅极与源极和漏极均有重叠部分，而图17中的双栅极薄膜晶体管中，底栅极1702与漏极1707没有重叠部分且与源极1706有重叠部分，顶栅极1709与漏极1707有重叠部分且与源极1706没有重叠部分。
本发明实施例提供的薄膜晶体管，与实施例3的发明构思类似，具体通过图18来说明本发明实施例提供的薄膜晶体管的电流走向，当源极1706中通有电流时，沿下沟道的电流走向为“OA-AB-BC-CD”，沿上沟道的电流走向为“OA-AB-BE-EF”。
本发明提供了一种薄膜晶体管，该薄膜晶体管包括：基板、底栅极、底栅极绝缘层、沟道、源极、漏极、顶栅极绝缘层和顶栅极，其中，底栅极位于基板上，底栅极绝缘层位于底栅极上，沟道位于底栅极绝缘层上，刻蚀阻挡层位于沟道上，源极和漏极分别位于沟道的两侧，顶栅极绝缘层位于源极和漏极上，顶栅极位于顶栅极绝缘层上，且底栅极与漏极没有重叠部分且与源极有重叠部分，顶栅极与漏极有重叠部分且与源极没有重叠部分。采用本发明提供的薄膜晶体管作为AMOIED显示屏背板获得的有益效果是：
1、当上沟道导通而下沟道没有导通时，给源极加电流时漏极不会有电流产生，且当下沟道导通而上沟道导通时，给源极加电流时漏极同样也不会有电流产生；只有当上沟道和下沟道同时导通时，给源极加电流时漏极才会有电流产生，即达到了上、下沟道同时导通的效果。因此，本方案提供的薄膜晶体管结构，避免了现有技术中的双栅极薄膜晶体管中由于顶栅极和底栅极均与源极和漏极有重叠部分，从而造成上沟道和下沟道很难同时导通的问题，即采用本发明提供的薄膜晶体管结构，可以产生相对较稳的电流/电压，进而提高了AMOLED显示屏的显示性能。
2、因为顶栅极与源极没有重叠部分，减少了薄膜晶体管中一部分寄生电容的产生，提高了薄膜晶体管的性能，进而提高了AMOLED显示屏的显示性能。
相应地，本发明还提供了一种薄膜晶体管的制备方法，同样用于解决现有技术中采用的双栅极薄膜晶体管作为AMOLED背板时，由于该双栅极薄膜晶体管中的上沟道和下沟道无法同时导通，而导致AMOLED显示屏的显示性能相对较低的问题。该方法的具体流程如图19所示，该方法包括：
步骤1901：在基板上沉积第一金属膜，并对所述第一金属膜进行图形化处理，形成底栅极。
步骤1902：在所述底栅极上依次沉积底栅极绝缘膜和沟道膜，并分别对所述底栅极绝缘膜和沟道膜进行图形化处理，形成底栅极绝缘层和沟道。
步骤1903：在所述沟道上沉积刻蚀阻挡层，所述刻蚀阻挡层用于保护所述沟道。
步骤1904：在所述沟道上沉积第二金属膜，并对所述第二金属膜进行图形化处理，在所述沟道的两端上分别形成源极和漏极。
步骤1905：在所述源极和漏极上沉积顶栅极绝缘层。
步骤1906：在所述顶栅极绝缘层上沉积第三金属膜，并对所述第三金属膜进行图形化处理，形成顶栅极，且所述底栅极与所述漏极没有重叠部分且与所述源极有重叠部分，所述顶栅极与所述漏极有重叠部分且与所述源极没有重叠部分。
本发明实施例提供的薄膜晶体的制备方法与实施例1提供的薄膜晶体的制备方法相同，这里不再赘述。且应用本发明提供的薄膜晶体管的制备方法所获得的有益效果，与前述应用本发明提供的薄膜晶体管所获得的有益效果相同或相似，为避免重复，这里也不再详细说明。
图20为本发明提供的薄膜晶体管的电压-电流曲线与普通结构的薄膜晶体管的电压-电流曲线的对比图，坐标轴中的横坐标对应的栅极电压，纵坐标为漏极产生的电流。且图20中的本发明的薄膜晶体管是采用实施例1、实施例2、实施3和实施例4中任意薄膜晶体管结构，具体地，通过大量实验获得的实施1、实施例2、实施例3和实施例4中薄膜晶体管的电压-电流曲线，与图20中的本发明的薄膜晶体管的电压-电流曲线大致相同。
这里的普通结构的薄膜晶体管如图21所示，具体包括：基板2101、底栅极2102、底栅极绝缘层2103、沟道2104、刻蚀阻挡层2105、源极2106和漏极2107，且图21为现有技术中常用的底栅极的薄膜晶体管结构。
由图21可知，当栅极电压大于2V时，本发明的薄膜晶体管对应漏极产生的电流大约为普通结构的薄膜晶体管漏极产生的电流的5倍左右，且根据计算可得：本发明的薄膜晶体管的电子迁移率大约为46.0cm2/VS，普通结构的薄膜晶体管的电子迁移率大于为19.3cm2/VS，即本发明的薄膜晶体管的电子迁移率大约为普通结构的薄膜晶体管电子迁移率的2.38倍。
因此，相对于现有技术中底栅极薄膜晶体管结构，应用本发明提供的薄膜晶体管结构，可以提高晶体管中的电子迁移能力。且由图20可知，本发明的薄膜晶体管的电压-电流曲线的形状与底栅极薄膜晶体管结构的电压-电流曲线的形状大致相同，说明应用本发明提供的薄膜晶体管结构，并没有给薄膜晶体管带来其它不良的效果。
以上所述仅为本发明的实施例而已，并不用于限制本发明。对于本领域技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。
Claims (10)
1.一种薄膜晶体管，其特征在于，包括：基板、底栅极、底栅极绝缘层、沟道、刻蚀阻挡层、源极、漏极、顶栅极绝缘层和顶栅极，其中，所述底栅极位于所述基板上，所述底栅极绝缘层位于所述底栅极上，所述沟道位于所述底栅极绝缘层上，所述刻蚀阻挡层位于所述沟道上，所述源极和漏极分别位于所述沟道的两侧，所述顶栅极绝缘层位于所述源极和漏极上，所述顶栅极位于所述顶栅极绝缘层上，且所述源极和漏极与所述顶栅极或底栅极之一有重叠部分。
2.根据权利要求1所述的方法，其特征在于，所述源极和漏极与所述顶栅极和底栅极有重叠部分包括：
所述顶栅极与所述源极或漏极有重叠部分，所述底栅极与所述源极和漏极均有重叠部分。
3.根据权利要求1所述的方法，其特征在于，所述源极和漏极与所述顶栅极和底栅极有重叠部分包括：
所述顶栅极与所述源极和漏极均有重叠部分，所述底栅极与所述源极或漏极有重叠部分。
4.根据权利要求1所述的方法，其特征在于，所述源极和漏极与所述顶栅极和底栅极有重叠部分包括：
所述顶栅极与所述源极有重叠部分且与所述漏极没有重叠部分，所述底栅极与所述源极没有重叠部分且与所述漏极有重叠部分。
5.根据权利要求1所述的方法，其特征在于，所述源极和漏极与所述顶栅极和底栅极有重叠部分包括：
所述顶栅极与所述漏极有重叠部分且与所述源极没有重叠部分，所述底栅极与所述漏极没有重叠部分且与所述源极有重叠部分。
6.一种薄膜晶体管的制备方法，其特征在于，该方法包括：
在基板上沉积第一金属膜，并对所述第一金属膜进行图形化处理，形成底栅极；
在所述底栅极上依次沉积底栅极绝缘膜和沟道膜，并分别对所述底栅极绝缘膜和沟道膜进行图形化处理，形成底栅极绝缘层和沟道；
在所述沟道上沉积刻蚀阻挡层，所述刻蚀阻挡层用于保护所述沟道；
在所述沟道上沉积第二金属膜，并对所述第二金属膜进行图形化处理，在所述沟道的两端上分别形成源极和漏极；
在所述源极和漏极上沉积顶栅极绝缘层；
在所述顶栅极绝缘层上沉积第三金属膜，并对所述第三金属膜进行图形化处理，形成顶栅极，使得所述源极和漏极与所述顶栅极或底栅极之一有重叠部分。
7.根据权利要求6所述的方法，其特征在于，所述对所述第三金属膜进行图形化处理，形成顶栅极，使得所述源极和漏极与所述顶栅极或底栅极之一有重叠部分，包括：
对所述第三金属膜进行图像化处理，形成顶栅极，使得所述顶栅极与所述源极或漏极有重叠部分，则对所述第一金属膜进行图形化处理，形成底栅极包括：
对所述第一金属膜进行图形化处理，形成底栅极，使得所述底栅极与所述源极和漏极均有重叠部分。
8.根据权利要求6所述的方法，其特征在于，所述对所述第三金属膜进行图形化处理，形成顶栅极，使得所述源极和漏极与所述顶栅极或底栅极之一有重叠部分，包括：
对所述第三金属膜进行图像化处理，形成顶栅极，使得所述顶栅极与所述源极和漏极均有重叠部分，则对所述第一金属膜进行图形化处理，形成底栅极包括：
对所述第一金属膜进行图形化处理，形成底栅极，使得所述底栅极与所述源极或漏极有重叠部分。
9.根据权利要求6所述的方法，其特征在于，所述对所述第三金属膜进行图形化处理，形成顶栅极，使得所述源极和漏极与所述顶栅极或底栅极之一有重叠部分，包括：
对所述第三金属膜进行图像化处理，形成顶栅极，使得所述顶栅极与所述源极有重叠部分且与所述漏极没有重叠部分，则对所述第一金属膜进行图形化处理，形成底栅极包括：
对所述第一金属膜进行图形化处理，形成底栅极，使得所述底栅极与所述源极没有重叠部分且与所述漏极有重叠部分。
10.根据权利要求6所述的方法，其特征在于，所述对所述第三金属膜进行图形化处理，形成顶栅极，使得所述源极和漏极与所述顶栅极或底栅极之一有重叠部分，包括：
对所述第三金属膜进行图形化处理，形成顶栅极，使得所述顶栅极与所述漏极有重叠部分且与所述源极没有重叠部分，则对所述第一金属膜进行图形化处理，形成底栅极包括：
对所述第一金属膜进行图形化处理，形成底栅极，使得所述底栅极与所述漏极没有重叠部分且与所述源极有重叠部分。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610763431.2A CN106252395B (zh) | 2016-08-30 | 2016-08-30 | 一种薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610763431.2A CN106252395B (zh) | 2016-08-30 | 2016-08-30 | 一种薄膜晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106252395A true CN106252395A (zh) | 2016-12-21 |
| CN106252395B CN106252395B (zh) | 2019-12-03 |
Family
ID=57596846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610763431.2A Active CN106252395B (zh) | 2016-08-30 | 2016-08-30 | 一种薄膜晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106252395B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107204309A (zh) * | 2017-05-22 | 2017-09-26 | 深圳市华星光电技术有限公司 | 双栅极金属氧化物半导体tft基板的制作方法及其结构 |
| CN107255710A (zh) * | 2017-06-01 | 2017-10-17 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 多通道微流控荧光检测装置和方法 |
| CN108122932A (zh) * | 2017-12-26 | 2018-06-05 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及制备方法 |
| US10593807B2 (en) | 2017-12-26 | 2020-03-17 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and fabricating method thereof |
| EP3719838A4 (en) * | 2017-11-27 | 2021-07-07 | Shenzhen Royole Technologies Co., Ltd. | TFT SUBSTRATE, ESD PROTECTION CIRCUIT, AND TFT SUBSTRATE MANUFACTURING PROCESS |
| WO2024000631A1 (zh) * | 2022-06-30 | 2024-01-04 | 武汉华星光电半导体显示技术有限公司 | 一种薄膜晶体管及其制备方法、显示面板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130201610A1 (en) * | 2010-05-13 | 2013-08-08 | Chikao Yamasaki | Circuit board and display device |
| CN104576652A (zh) * | 2013-10-23 | 2015-04-29 | 群创光电股份有限公司 | 薄膜晶体管基板、其制备方法、以及包含其的显示面板 |
| CN104795401A (zh) * | 2015-04-09 | 2015-07-22 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管阵列基板及其制造方法 |
| CN104952880A (zh) * | 2015-05-06 | 2015-09-30 | 深圳市华星光电技术有限公司 | 双栅极tft基板的制作方法及其结构 |
| CN104952879A (zh) * | 2015-05-05 | 2015-09-30 | 深圳市华星光电技术有限公司 | 采用coa技术的双栅极tft基板结构 |
-
2016
- 2016-08-30 CN CN201610763431.2A patent/CN106252395B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130201610A1 (en) * | 2010-05-13 | 2013-08-08 | Chikao Yamasaki | Circuit board and display device |
| CN104576652A (zh) * | 2013-10-23 | 2015-04-29 | 群创光电股份有限公司 | 薄膜晶体管基板、其制备方法、以及包含其的显示面板 |
| CN104795401A (zh) * | 2015-04-09 | 2015-07-22 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管阵列基板及其制造方法 |
| CN104952879A (zh) * | 2015-05-05 | 2015-09-30 | 深圳市华星光电技术有限公司 | 采用coa技术的双栅极tft基板结构 |
| CN104952880A (zh) * | 2015-05-06 | 2015-09-30 | 深圳市华星光电技术有限公司 | 双栅极tft基板的制作方法及其结构 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107204309A (zh) * | 2017-05-22 | 2017-09-26 | 深圳市华星光电技术有限公司 | 双栅极金属氧化物半导体tft基板的制作方法及其结构 |
| CN107204309B (zh) * | 2017-05-22 | 2019-09-24 | 深圳市华星光电技术有限公司 | 双栅极金属氧化物半导体tft基板的制作方法及其结构 |
| CN107255710A (zh) * | 2017-06-01 | 2017-10-17 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 多通道微流控荧光检测装置和方法 |
| CN107255710B (zh) * | 2017-06-01 | 2019-07-09 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 多通道微流控荧光检测装置和方法 |
| EP3719838A4 (en) * | 2017-11-27 | 2021-07-07 | Shenzhen Royole Technologies Co., Ltd. | TFT SUBSTRATE, ESD PROTECTION CIRCUIT, AND TFT SUBSTRATE MANUFACTURING PROCESS |
| CN108122932A (zh) * | 2017-12-26 | 2018-06-05 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及制备方法 |
| US10593807B2 (en) | 2017-12-26 | 2020-03-17 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and fabricating method thereof |
| CN108122932B (zh) * | 2017-12-26 | 2020-06-05 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及制备方法 |
| WO2024000631A1 (zh) * | 2022-06-30 | 2024-01-04 | 武汉华星光电半导体显示技术有限公司 | 一种薄膜晶体管及其制备方法、显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106252395B (zh) | 2019-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106252395A (zh) | 一种薄膜晶体管及其制备方法 | |
| CN104241298B (zh) | Tft背板结构及其制作方法 | |
| CN104752420B (zh) | 显示设备的抗静电装置及其制造方法 | |
| CN104064688B (zh) | 具有存储电容的tft基板的制作方法及该tft基板 | |
| CN104253159B (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
| CN105161503B (zh) | 非晶硅半导体tft背板结构 | |
| CN104183608B (zh) | Tft背板结构及其制作方法 | |
| CN104538429B (zh) | Amoled背板的制作方法及其结构 | |
| CN107527940A (zh) | 背板及其制造方法 | |
| CN106057735B (zh) | Tft背板的制作方法及tft背板 | |
| CN106129086B (zh) | Tft基板及其制作方法 | |
| CN103872060B (zh) | 阵列基板及其制造方法 | |
| CN104282769A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| CN105097841B (zh) | Tft基板的制作方法及tft基板 | |
| CN106128963A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板 | |
| CN104952880A (zh) | 双栅极tft基板的制作方法及其结构 | |
| CN108493236A (zh) | 薄膜晶体管及其制造方法、柔性显示屏及显示装置 | |
| WO2022252469A1 (zh) | 一种薄膜晶体管以及薄膜晶体管的制备方法 | |
| CN104966718A (zh) | Amoled背板的制作方法及其结构 | |
| CN106098560A (zh) | 顶栅型薄膜晶体管的制作方法 | |
| CN102646715A (zh) | 薄膜晶体管及其制造方法 | |
| CN110233156A (zh) | 薄膜晶体管基板的制作方法及薄膜晶体管基板 | |
| CN106298815A (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN109524476A (zh) | 氧化物薄膜晶体管的制备方法及阵列基板的制备方法 | |
| CN108269856A (zh) | 一种氧化物半导体薄膜晶体管及其制备方法、阵列基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |