CN102668015B - 带电粒子多子射束光刻***、调节装置及其制造方法 - Google Patents
带电粒子多子射束光刻***、调节装置及其制造方法 Download PDFInfo
- Publication number
- CN102668015B CN102668015B CN201080048345.4A CN201080048345A CN102668015B CN 102668015 B CN102668015 B CN 102668015B CN 201080048345 A CN201080048345 A CN 201080048345A CN 102668015 B CN102668015 B CN 102668015B
- Authority
- CN
- China
- Prior art keywords
- electrode
- sub
- interconnection structure
- hole
- conductive component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/02—Details
- H01J37/22—Optical or photographic arrangements associated with the tube
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
- H01J37/3177—Multi-beam, e.g. fly's eye, comb probe
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/02—Details
- H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement, ion-optical arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/02—Details
- H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement, ion-optical arrangement
- H01J37/045—Beam blanking or chopping, i.e. arrangements for momentarily interrupting exposure to the discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/02—Details
- H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement, ion-optical arrangement
- H01J37/06—Electron sources; Electron guns
- H01J37/07—Eliminating deleterious effects due to thermal effects or electric or magnetic fields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/02—Details
- H01J2237/026—Shields
- H01J2237/0262—Shields electrostatic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/04—Means for controlling the discharge
- H01J2237/043—Beam blanking
- H01J2237/0435—Multi-aperture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/04—Means for controlling the discharge
- H01J2237/043—Beam blanking
- H01J2237/0435—Multi-aperture
- H01J2237/0437—Semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31774—Multi-beam
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Analytical Chemistry (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Electron Beam Exposure (AREA)
Abstract
本发明涉及一种用于带电粒子多子射束光刻***中的调节装置。该装置包括包含互连结构(100)的本体,该互连结构设置有多个调节器及在所述互连结构内的不同层次处的互连,所述互连用于实现所述调节器与一个或多个图案数据接收组件的连接。一个调节器包括第一电极(132),第二电极(134),及延伸通过所述本体的孔(135)。所述电极位于所述孔的相对侧上以用于横越所述孔产生电场。所述第一电极和所述第二电极中的至少一个包括形成于所述互连结构的第一层次处的第一导电组件(110),和形成于所述互连结构的第二层次处的第二导电组件(110)。所述第一导电组件与所述第二导电组件彼此电连接。
Description
技术领域
本发明关于一种用于使用多个子射束将图案转印至目标的表面上的带电粒子多子射束光刻***。本发明进一步关于一种用于带电粒子多子射束光刻***中的调节装置,且关于一种制造此调节装置的方法。
背景技术
举例而言,自美国专利第6,958,804号已知带电粒子多子射束光刻***。该专利中所说明的***优选地使用多个电子子射束以将图案转印至目标表面。根据图案数据通过静电偏转而在调节装置中调节通过辐射源产生的电子子射束。接着将已调节的子射束转移至目标表面。为了实现图案至目标表面的高速转印,至少部分地通过使用已调节的光束的光学传输来转移用于控制静电偏转的图案数据。
自日本应用物理第32卷(1993年)第1部分第12B号的第6012页至第6017页已知另一带电粒子多子射束光刻***。该***的调节装置包括被配置成用于1024个子射束的独立偏转的阵列。出于此目的,调节装置包括具有1024个孔的基板,所述孔均呈25微米×25微米大小的正方形的形式。孔的间距为至少55微米。在孔的边缘处提供电极以用于横越孔产生电场来偏转通过的带电粒子子射束。将图案数据经由导线而转移至电极。
在欧洲专利申请案1 453 076中,已认识到,使用如上述文章中所述的多个电子射束会产生关于形成适合布线结构的困难,该多个电子射束包含呈阵列形式的多个独立控制熄灭电极(blanking electrode)。为了实现在有限空间内经由布线而使用更多互连,欧洲专利申请案1 453076建议形成布线基板及电极基板,该布线基板具有一多层布线结构,且该电极基板具有多个通孔及一在每一通孔的相对侧壁上的电极对以控制通过该通孔的带电粒子束的轨迹。接着将布线基板与电极基板结合,使得将布线基板的连接布线衬垫连接至电极基板的电极对。分离基板及后续结合的建构耗时且代价高的。此外,两个基板相对于彼此的对准是麻烦的。
发明内容
因此,本发明的目标是提供一种带电粒子多子射束光刻***,其允许将分离射束控制在一小于55微米的间距内,同时达成良好可靠性。出于此目的,本发明提供一种用于使用多个子射束将图案转印至目标的表面上的带电粒子多子射束光刻***,该***包括:射束产生器,其用于产生多个子射束;调节装置,其用于根据图案数据来图案化该多个子射束;及投影***,其用于将该经图案化的射束投影至所述目标表面上;其中所述调节装置包括包含互连结构的本体,该互连结构具备多个调节器及在该互连结构内的不同层次处的互连,该互连是用于实现所述调节器与一或多个图案数据接收组件的连接;其中一个调节器包括第一电极、第二电极,及延伸通过该本体的孔,所述电极位于所述孔的相对侧上以用于横越该孔产生电场;且其中所述第一电极和所述第二电极中的至少一个包括形成于所述互连结构的第一层次处的第一导电组件,及形成于该互连结构的第二层次处的第二导电组件,所述第一导电组件与所述第二导电组件彼此电连接。
使用具有多个调节器和在互连结构内的不同层次处互连的该光刻***会实现使用具有缩减间距的调节器阵列,因为可遍及所述多个层次而分布各连接。结果,可在有限空间内分布更多信息。适合地,调节器之间的间距小于25微米。优选地,该间距为16微米或16微米以下,且最佳地,该间距为10微米或10微米以下。该小尺寸对于该互连结构内的特征是兼容的。
此外,实现了通过该调节器的充分偏转强度,这是由于所述导电组件形成遍及该互连结构的一个以上层次延伸的电极。在该子射束的行进方向上的较长偏转区域可减小横越一个孔所需要的在该电极范围予以施加以获得特定偏转度的电压。此外或可选地,在所述子射束的该行进方向上的该较长偏转区域允许每单位电压更多偏转。
该第一导电组件与该第二导电组件可通过至少一连通部(via)而彼此连接,其中该至少一连通部曝露至该孔,以便形成该电极的部分。包括该至少一连通部会进一步加长在所述子射束的该行进方向上的主动偏转区域。因而,可实现偏转电压的进一步减少及/或每单位电压的更多偏转。
该多个调节器中的第一调节器可被配置成经由该互连结构的该第一层次处的该第一导电组件而连接至图案数据接收组件,且该多个调节器中的第二调节器可被配置成经由该互连结构的该第二层次处的该第二导电组件而连接至该图案数据接收组件。使用该互连结构内的不同层次来达成调节器与光接收组件之间的连接可减少需要为电连接而保留的该调节装置的区域。调节器与图案数据接收组件之间的互连可以可寻址阵列进行配置,其中该可寻址阵列设置有至少一字符线及至少一位线。此配置可进一步限制所需要的连接的数目。
该互连结构可通过基板支撑以改进结构完整性。该基板可为限定有多个半导体电路组件的半导体基板。
在一些实施例中,该互连结构的顶层为导电层。该导电顶层可限定可用于防止相邻调节器之间的串扰的屏蔽。该顶层可被配置成处于接地电位。在此状况下,该第一电极可被配置成用于与该图案数据接收组件连接,而所述第二电极可连接至所述顶层。
在一些实施例中,该互连结构为CMOS结构。
在一些实施例中,该数据接收组件为该调节装置的部分,且所述数据接收组件为用于将光信号转换成对应电信号的感光组件。所述感光组件可为提供于所述互连结构的顶部的Ge二极管。
本发明进一步关于一种用于使用多个子射束将图案转移至目标的表面上的带电粒子多子射束光刻***,该***包括:射束产生器,其用于产生多个子射束;根据前述技术方案中任一项所述的调节装置,其用于根据图案数据来偏转所述多个子射束;子射束挡止器阵列,其用于选择性阻挡所述经偏转子射束,以便形成经图案化的子射束;及投影***,其用于将所述经图案化子射束投影至所述目标表面上。在一些实施例中,所述光刻***被配置成允许一组子射束传递通过该子射束挡止器阵列中的单个孔。另外,该调节装置中的对应偏转器可被配置成使所述子射束朝向阻挡位置偏转至所述射束阵列上,使得所述阻挡位置围绕该子射束挡止器阵列中的所述单个孔基本上均质地散布。将经偏转射束引导朝向围绕该单一孔实质上均质地散布的阻挡位置会允许在环绕该单个孔的区域中的该子射束挡止器阵列的表面的相对均匀降低(degradation)。结果,可延长该子射束挡止器阵列的寿命。
本发明进一步关于一种制造调节装置的方法,该方法包括:提供包括互连结构的本体,该互连结构设置有多个调节器及在所述互连结构内的不同层次处的互连,所述互连是用于实现所述调节器与一个或多个图案数据接收组件的连接,其中所述调节器包括第一电极和第二电极,且其中所述第一电极和所述第二电极中的至少一个包括形成于所述互连结构的第一层次处的第一导电组件以及形成于所述互连结构的第二层次处的第二导电组件,所述第一导电组件与所述第二导电组件彼此电连接;和形成延伸通过所述本体的孔,使得所述多个调节器中的一个调节器的所述第一电极和所述第二电极位于所述孔的相对侧上以用于横越所述孔产生电场。
形成孔可包括:沉积第一抗蚀层;在所述第一抗蚀层的顶部沉积绝缘层;在所述第一抗蚀层的顶部沉积一第二抗蚀层;根据图案来曝光所述第二抗蚀层,使得可在待形成有孔的部位的顶部移除所述第二抗蚀层,且根据所述图案来选择性移除所述第二抗蚀层;使用所述第二抗蚀层作为第一蚀刻屏蔽来蚀刻所述绝缘层;使用所述经蚀刻的绝缘层作为第二蚀刻屏蔽来蚀刻所述第一抗蚀层;及使用所述经蚀刻的第一抗蚀层作为第三蚀刻屏蔽来蚀刻所述本体,以便形成所述孔。
在一些实施例中,其中所述形成孔包括以化学方式选择性蚀刻绝缘材料,以便曝露所述第一电极的表面、所述第二电极的表面及用于对所述电极中的一个内的导电组件进行连接的连通部中的至少一者。通过将一电极表面曝露于该孔内,各电极对通过的带电粒子子射束的影响得以改进。该以化学方式选择性蚀刻可包括湿式蚀刻。
在一些实施例中,所提供的本体进一步包括用于支撑该互连结构的基板。在该情况下,所述形成孔的实施例可包括在所述基板中蚀刻所述孔的步骤。适于在所述基板中蚀刻孔的程序流程可包括使用布氏(Bosch)程序的各向异性蚀刻。
在一些实施例中,所述图案数据接收组件为用于将光信号转换成电信号的二极管,且该方法进一步包括:将具有二极管材料的板结合至该互连结构上;及图案化该板以在预定部位处获得二极管。该板可包含锗(Ge)。所形成的二极管为Ge二极管。Ge二极管在需要高速操作的应用中可尤其有用,因为Ge二极管的反应时间相对较快。
附图说明
将参考附图中所示的实施方式对本发明的各方面进行进一步的说明,其中:
图1示意性地示出可用于本发明的实施例中的无屏蔽光刻***;
图2示意性地示出图1的光刻***中的子射束熄灭装置阵列的实施例的操作;
图3A及图3B示意性地示出子射束熄灭装置阵列内的电极的不同配置的俯视图;
图4示意性地示出子射束熄灭装置阵列内的电极的另一实施例的俯视图;
图5示意性地示出根据本发明的实施例的可用于子射束熄灭装置阵列中的组件的构形配置的俯视图;
图6示意性地示出可用于本发明的实施例中的具有字符线及位线的可寻址阵列的构形配置的俯视图;
图7示意性地示出根据本发明的一实施例的子射束熄灭装置阵列的横截面图;
图8A至图8F示意性地示出在制造图7的子射束熄灭装置阵列的一部分时的步骤的横截面图;
图9A至图9B示意性地示出在制造图7的熄灭装置配置时的另外步骤的横截面图;
图10示意性地示出包括屏蔽的熄灭装置配置的横截面图;
图11示意性地示出包括屏蔽的另一熄灭装置配置的横截面图;
图12示意性地示出装配有射束保护器的熄灭装置配置的实施例的横截面图;及
图13示意性地示出装配有射束保护器的熄灭装置配置的可选实施例的横截面图。
具体实施方式
下文为本发明的各种实施例的说明,其仅为参考附图的示例。附图未按比例绘制,且仅仅用于说明性目的。
如在本申请案的内容背景中所使用的表达“互连结构”(interconnect structure)指代诸如常规地应用于临界尺寸为0.25微米或0.25微米以下的集成电路的结构。其通常包含连接层次的自四个直至十个层次。各层次为使用垂直连接(亦被称作连通部)而相互互连。如下文所论述的互连可包括位于一个或多个连接层次内的部分,以及包括对应于一或多个连通部的部分。
图1示出了带电粒子多射束光刻***1的实施例的简化示意图。例如,该光刻***(lithography system)被描述于美国专利第6,897,458号、第6,958,804号、第7,084,414号及第7,129,502号中,该等专利已让与给本申请案的申请人,且其全文在此以引用的方式并入本文中。
此光刻***1适合地包含产生多个射束的射束产生器,图案化射束以形成经调节射束的射束调节器,及用于将经调节射束投影至目标的表面上的射束投影器。
射束产生器常规地包括源及至少一个射束***器。图1中的源为电子源3,其被设置成产生实质上均匀的散布电子射束4。使电子射束4的束能量优选地在约1keV至10keV的范围内维持相对较低。为了达成此目的,加速电压优选地较低,且可使电子源3相对于处于接地电位的目标保持处于在约1kV至10kV之间的电压,但亦可使用其它设定。
在图1中,来自电子源3的电子射束4通过用于准直电子射束4的准直器透镜5。准直器透镜5可为任何类型的准直光学***。在准直之前,电子射束4可通过双重八端网络(double octopole)(图中未示)。随后,电子射束4照射于射束***器上,在图1的实施例中为开口阵列6。开口阵列6优选地包括具有通孔的板。开口阵列6被设置成阻挡部分的射束4。另外,阵列6允许多条子射束7通过,以便产生多条平行的电子子射束7。
图1的光刻***1产生大量子射束7,优选地为约10,000至1,000,000条子射束,但当然有可能产生更多或更少子射束。应注意,亦可使用其它已知方法来产生经准直的子射束。可在***中添加第二开口阵列,以便自电子射束4产生分射束且自分射束产生电子子射束7。此情形允许操纵在下游更远处的分射束,其有益于***操作,尤其在***中的子射束数目为5,000或5,000以上时。
子射束调节器,在图1中被表示为调节***8,常规地包含子射束熄灭装置阵列9及子射束挡止器阵列10,子射束熄灭装置阵列9包含具有多个熄灭装置的配置。该熄灭装置能够偏转电子子射束7中的一或多者。在本发明的实施例中,更具体而言,熄灭装置为具备第一电极、第二电极及孔的静电偏转器。该电极则位于该孔的相对侧上以用于横越该孔产生电场。通常,第二电极为接地电极,亦即,连接至接地电位的电极。
为了将电子子射束7聚焦于熄灭装置阵列9的平面内,光刻***可进一步包括聚光器透镜阵列(图中未示)。
在图1的实施例中,子射束挡止器阵列10包括开口阵列以用于允许射束通过。子射束挡止器阵列10(以其基本形式)包括具备通孔的基板,该通孔常规地为圆孔,但亦可使用其它形状。在一些实施例中,子射束挡止器阵列10的基板由具有规则间隔的通孔阵列的硅片形成,且可通过覆有金属表面层以防止表面带电。在一些另外实施例中,金属为不会形成原生氧化物表皮的类型,诸如CrMo。
子射束熄灭装置阵列9及子射束挡止器阵列10共同地操作以阻挡子射束7或让子射束7通过。在一些实施例中,使子射束挡止器阵列10的孔与子射束熄灭装置阵列9中的静电偏转器的孔对准。若子射束熄灭装置阵列9偏转射束,则子射束将不通过子射束挡止器阵列10中对应的孔。取而代之,子射束将被射束阻挡器阵列10的基板阻挡。若子射束熄灭装置阵列9不偏转射束,则射束将通过子射束挡止器阵列10中的对应孔。在一些可选实施例中,子射束熄灭装置阵列9与子射束挡止器阵列10之间的配合使得:通过熄灭装置阵列9中的偏转器来偏转子射束会使得子射束通过子射束挡止器阵列10中对应的孔,而不偏转会导致由子射束挡止器阵列10的基板的阻挡。
调节***8被设置成基于通过控制单元60提供的输入而将图案添加至子射束7。控制单元60可包括数据储存单元61、读出单元62及数据转换器63。控制单元60可定位成远离***的其余部分,例如,在洁净室的内部部分之外。在使用光纤64的情况下,可将持有图案数据的经调节光束14传输至投影器(projector)65,投影器65将来自光纤阵列(被示意性地描绘为板15)内的光纤的末端的光投射至光刻***1的电子光学部分中,通过虚线框及参考数字18示意性地表示。
在图1的实施例中,将经调节的光束投影至子射束熄灭装置阵列9上。更具体地,将来自光纤末端的经调节光束14投射至位于子射束熄灭装置阵列9上的相应感光组件上。感光组件可被配置成将光信号转换成不同类型的信号,例如,电信号。调节光束14载运部分的图案数据,其用于控制连接至相应感光组件的一个或多个熄灭装置。适合地,为了将光束14投射至对应感光组件上,可使用诸如投影器65的光学组件。另外,为了允许以适合的入射角来投射光束14,可包括(例如)适合地置放于投影器65与子射束熄灭装置阵列9之间的镜面。
可在控制单元60的控制下通过投影器定位装置17而使投影器65与板15适当地对准。结果,投影器65与子射束熄灭装置阵列9内的感光组件之间的距离亦可变化。
在一些实施例中,可通过光波导管至少部分地使光束自板转移朝向感光组件。光波导管可将光导引至极接近于感光组件的位置,适合地相隔小于1厘米,优选地相隔大约1毫米。光波导管与相应感光组件之间的短距离减少光损失。另一方面,使用被定位成远离可被带电粒子射束占据的空间的板15及投影器65具有如下优点:射束干扰被最小化,且子射束熄灭装置阵列9的构造较不复杂。
通过子射束投影器将来自子射束调节器的已调节射束作为光点而投射至目标24的目标表面13上。子射束投影器常规地包括用于扫描目标表面13上的已调节射束的扫描偏转器,及用于将经调节射束聚焦至目标表面13上的投射透镜***。所述组件可存在于单个末端模块内。
此末端模块优选地被构造成可***式可更换单元。因此,末端模块可包含偏转器阵列11及投影透镜配置12。可***式可更换单元亦可包括如上文参考子射束调节器所说明的子射束挡止器阵列10。在离开末端模块之后,子射束7照射于定位在目标平面处的目标表面13上。对于光刻应用,目标通常包括具备带电粒子敏感层或抗蚀层(resist layer)的晶圆。
偏转器阵列11可采取被设置成对已通过子射束挡止器阵列10的每一子射束7进行偏转的扫描偏转器阵列的形式。偏转器阵列11可包括实现相对较小驱动电压的应用的多个静电偏转器。尽管将偏转器阵列11绘制为在投影透镜配置12上游,但偏转器阵列11亦可定位于投影透镜配置12与目标表面13之间。
投影透镜配置12被设置成在通过偏转器阵列11来偏转子射束7之前或之后聚焦子射束7。优选地,聚焦产生直径为约10奈米至30奈米的几何光点尺寸。在该优选实施例中,投影透镜配置12优选地被配置成提供约100倍至500倍的缩小率,优选地,尽可能地大,例如,在300倍至500倍的范围内。在该优选实施例中,投影透镜配置12可被有利地定位成接近于目标表面13。
在一些实施例中,射束保护器(图中未示)可位于目标表面13与投影透镜配置12之间。射束保护器可为具备多个合适地定位的孔的箔或板。射束保护器被配置成在所释放的抗蚀剂粒子可到达光刻***1中的任何敏感组件之前吸收该抗蚀剂粒子。
因此,投影透镜配置12可确保目标表面13上的单一像素的光点尺寸是正确的,而偏转器阵列11可通过适当扫描操作来确保目标表面13上的像素的位置在微尺度上是正确的。具体地,偏转器阵列11的操作使得像素适应于最终构成目标表面13上的图案的像素栅格。应理解,通过存在于目标24下方的晶圆定位***适合地实现目标表面13上的像素的大尺度定位。
通常,目标表面13包括在基板的顶部的抗蚀剂膜。将通过施加带电粒子(亦即,电子)子射束而以化学方式将部分抗蚀剂膜改质。由于该改质,故该膜的经辐照部分将或多或少可溶解于显影剂中,从而在晶圆上产生抗蚀剂图案。随后可将晶圆上的抗蚀剂图案转印至下面的层,即,通过如在半导体制造技术中所知的实施(implementation)、蚀刻及/或沉积步骤。显然,若辐照不均匀,则可能不以均匀方式显影抗蚀剂,从而导致图案中的错误。因此,高质量投影对于获得提供可重现结果的光刻***有重大意义。不应当由偏转步骤引起辐照差异。
图2示意性地示出图1的光刻***中的子射束熄灭装置阵列9的实施例的操作。具体地,图2示意性地示出包括子射束熄灭装置阵列9及子射束挡止器阵列10的射束调节器的一部分的横截面图。子射束熄灭装置阵列9设置有多个孔35。出于参考起见,亦已指示目标24。该图未按比例绘制。
射束调节器的所示出部分被配置成调节三个子射束7a、7b及7c。子射束7a、7b、7c可形成单个子射束组的部分,该组可由来自单一源的射束或由单个分射束产生。图2的子射束调节器被配置成用于使子射束组会聚朝向用于各组的共同会聚点P。该共同会聚点P优选地位于子射束组的光轴O上。
考虑图2中所示出的子射束7a、7b、7c,子射束7a、7c具有在子射束与光轴O之间延伸的入射角。子射束7b的定向实质上平行于光轴。对于每一子射束来说,用以建立通过子射束挡止器阵列10的基板对经偏转射束进行阻挡的射束偏转方向可不同。通过朝向左边,亦即,朝向图2中“-”方向(通过虚线7a-指示)的偏转来阻挡子射束7a。另一方面,朝向右边,即朝向“+”方向偏转子射束7b、7c,以建立各射束的阻挡。该阻挡方向系分别通过虚线7b+及7c+指示。应注意,偏转方向的选择可能不为任意的。举例而言,对于子射束7a,虚线7a+示出出子射束7a朝向右边的偏转将导致其通过子射束挡止器阵列10。因此,子射束7a沿着线7a+的偏转是不适当的。另一方面,子射束7b朝向左边的偏转,通过虚线7b-指示,将为一选项。
图3A示意性地示出子射束熄灭装置阵列内的电极的配置的俯视图,其中子射束熄灭装置阵列被配置成使射束阵列会聚朝向一共同会聚点。在该实施例中,子射束熄灭装置采取静电调节器30的形式,每一调节器30包含第一电极32、第二电极34,及延伸通过子射束熄灭装置阵列的本体的孔35。电极32、34位于孔35的相对侧上以用于横过孔35产生电场。各调节器30围绕经中心定位的光轴O形成径向配置。在图3A所示的实施例中,两个电极32、34具有凹入形状,其使电极32、34的形状符合圆柱形孔35。此圆柱形孔形状本身适于防止引入特定光学像差,诸如像散。
在此实施例中,旋转各调节器30的电极32、34,使得当偏转射束时,仍将沿着会聚至光轴上的会聚点的线引导射束。沿着自光轴延伸的径向线的此偏转有益于防止其它子射束的干扰,和/或任何不希望的经偏转子射束通过子射束挡止器阵列10。具体地,若相较于子射束熄灭装置阵列9与子射束挡止器阵列10之间的垂直距离,子射束之间以及子射束组之间的横向距离较小,则此干扰及/或不期望的通过可为显著的。尽管图3A示出在光轴O附近无调节器30的区域,但其并非此实施例的必要特征。
图3B示出子射束熄灭装置阵列内的电极的可选配置,其中子射束熄灭装置阵列被配置成使子射束组会聚朝向一共同会聚点。在该配置中,各调节器30再次围绕经中心定位的光轴O形成径向配置。然而,各调节器30未以围绕光轴的同心圆而布置,而是以通过基本上垂直于彼此地定向的行及列形成的阵列而设置。同时地,各调节器30的电极32、34具有可将子射束沿着自光轴O延伸的径向线偏转的定向。
详言之,当通过如图3A及图3B所示的电极配置的子射束被配置成被引导朝向如图2所示的子射束挡止器阵列中的单一孔时,偏转方向优选地为使得将待由子射束挡止器阵列阻挡的子射束朝向阻挡位置引导至子射束挡止器阵列上,该阻挡位置围绕各射束挡止器孔大致均质地散布。通过均匀地分布子射束组内的子射束的阻挡位置,使得由带电粒子的碰撞引起的射束挡止器阵列的受蚀降低(degradation)尽可能均匀地散布。
图4示意性地示出了子射束熄灭装置阵列内的电极的另一实施例的俯视图。在此实施例中,电极32、34再被定位成围绕孔35,但若干调节器30的第二电极34被集成为单条带。调节器30被按列进行配置。隔离区39适合地存在于调节器30的第一列37与调节器30的第二列38之间。隔离区39被设计成防止不当放电。
在许多应用中,将第二电极34的电位置于接地电位,亦即,0V。然而,亦可将由若干调节器30的第二电极34共享的电位设定于不同电位,例如,约1kV或约-1kV的参考电压。
图5示意性地示出根据本发明的实施例的可用于子射束熄灭装置阵列9中的组件的构形配置(topographic arrangement)的俯视图。将子射束熄灭装置阵列划分成射束区域51及非射束区域52。射束区域51表示被配置成接收及调节子射束的区域。非束区域52为被配置成提供用于为支撑射束区域51内组件所需要的组件的区域。
存在于射束区域51内的组件包括调节器30。调节器30可采取如参看图2至图4所论述的静电偏转器的形式。
非射束区域52内的组件可包括被配置成接收经调节光信号的感光组件40,例如,以参照图1所述的方式。感光组件40的适合实例包括但不限于光电二极管及光敏晶体管。图5所示的实施例中的非射束区域进一步包括多路分解器41。通过感光组件40接收的光信号可为用以包括用于一个以上调节器30的信息的多路传输信号。因此,在通过感光组件40接收到光信号之后,将光信号传递至多路分解器41,在多路分解器41中多路分解该信号。在多路分解之后,经由专用电连接42而将经多路分解的信号转递至正确的调节器30。
由于使用经多路传输的光信号以及具有感光组件40及多路分解器41的配置,故感光组件40的数目少于调节器30的数目。具有有限数目的感光组件40会实现非射束区域52的尺寸的减少。射束区域51则可被更接近地置放在一起以增加熄灭装置阵列中每单位面积的调节器30的数目。相较于非多路传输实施例,若将使用相同数目的调节器,则子射束熄灭装置阵列的布局将更紧凑。若熄灭装置阵列的尺寸保持大致相同,则可使用更多调节器。可选地,代替减小非射束区域52的尺寸,使用多路传输实施例可实现使用具有更大光接收区域的感光组件40。使用每感光组件40的更大光接收区域会减少为将光信号引导朝向正确感光组件40所需要的光学器件的复杂性,且使光接收结构更稳固。
调节器30可适合地以行和列进行配置以允许如图6所示的经由字线80及位线90的寻址。此按阵列寻址减少自多路分解器41延伸至调节器30的连接的数目。举例而言,在图6中,仅存在10个连接线,而个别寻址将产生25个连接线以寻址25个调节器30。连接线的该减少改进了子射束熄灭装置阵列9的可靠性,因为其变得较不易受归因于多路分解器41与调节器30之间的不正常工作连接的故障的影响。此外,该连接在置放于此按阵列寻址配置中时可占据较少空间。
尽管图5中的实施例示出每感光组件40存在四个偏转器30,而图6示出每感光组件40存在25个偏转器30,但偏转器30与感光组件40之间的比率可增加至高达100或甚至100以上,例如,250。多路分解器41与对应调节器30之间的连接的减少的优点则变得显著,在于子射束熄灭装置阵列9的稳固性及可靠性得到相当大地改进。
适合地,可将多路分解器41移动朝向射束区域51以缩短与各调节器30的连接。这在感光组件40与偏转器30之间的距离相对较大,例如,为大约100微米或100微米以上,时尤其有用。
为了确保调节器30在完整偏转周期期间偏转所通过的子射束,射束区域51可进一步包括连接至各调节器30的内存组件95,内存组件95用于在预定时间周期暂时地储存专用于各调节器30的控制信号。预定时间周期可对应于或大于完整偏转周期以确保控制信号可用于该整个偏转周期。该配置允许偏转步骤独立于控制信号按时间的传输。此外,可因此依序地进行控制信号传输,而同时进行射束偏转。
图7示意性地示出根据本发明的实施例的子射束熄灭装置阵列或调节装置的一部分的横截面图。尽管图中未示,但应理解,熄灭装置阵列在两个维度上(在进入及离开图7中页面的方向上)延伸,例如,根据如图5中示意性地示出的将子射束熄灭装置阵列划分成射束区域及非射束区域。
阵列9包括包含互连结构100的本体。互连结构100设置有多个调节器。该互连结构100提供实现该调节器至一或多个图案数据接收组件的连接的不同连接层次,例如,图5和图6所示的感光组件40。调节器与图案数据接收组件之间的连接被称作“互连”(interconnect)。
每一调节器包含第一电极132、第二电极134,及延伸通过该本体的孔135。电极132、134位于孔135的相对侧上以用于横越孔135产生电场。电极132、134通过在互连结构100的不同层次处的导电组件110形成,其中导电组件110通过一或多个连通部120而彼此连接。
可通过基板101(例如,硅基板)支撑互连结构100以用于增强子射束熄灭装置阵列的结构完整性。使用通过连通部120连接的在不同层次处的导电组件110形成的电极132、134具有如下优点:可使用已知半导体技术,例如,用于CMOS技术中的技术,来制造子射束熄灭装置阵列,其中CMOS代表互补金氧半导体(Complementary Metal-OxideSemiconductor)。此外,使用在多个层次处的导电组件110会实现在不同层次处调节器与图案数据接收组件的连接,该图案数据接收组件如早先所描述的感光组件。举例而言,在如图6所示的配置中,相较于位线,字符线可在互连结构内的不同层次处连接至电极。因而,子射束熄灭装置阵列的每单位面积的连接线的密度可得以改进,这提供了以比在所有连接皆位于同一层次时的间距更紧密的间距来置放调节器的机会。
可使用本体的顶层140来限定屏蔽。可将该屏蔽设定于与第二电极134的电位相同的电位,第二电极134可充当接地电极。屏蔽可用于防止相邻调节器之间的串扰。
如上文所提及,互连结构100可使用常规地应用于临界尺寸为0.25微米或0.25微米以下的集成电路的技术。在所述技术中的一些技术(例如,CMOS)中,该结构通常包含用于互连目的的4个至10个层次。各层次系使用垂直互连区域或连通部而相互互连。各层次的层次厚度常规地为约1微米。在可用于本发明的实施例中的一类型的互连结构中,该互连结构包括使用所谓的双金属蚀刻(dual damascene)技术所制造的铜(Cu)层次及Cu连通部。在可使用的另一类型的互连结构中,该互连结构包含铝(Al)层次及钨(W)连通部。可使用合金元素来优化所使用的材料。
另外,本领域技术人员应知道,可使用阻挡层。该阻挡层在互连结构中使用Cu的情况下尤其有用。Cu趋向于极容易地迁移且可污染该结构。Al较不易受由于在经曝露的Al表面上形成原生氧化物的迁移的影响。然而,此原生氧化物层的厚度通常相当薄,且可使用阻挡层来改进互连结构的性能。阻挡层可包含选自由TiN、TaN及TiW组成的材料组中的材料。为了获得所需功能性,互连结构内的每一层次常规地具有其自身的不同图案。可使用钝化层来覆盖互连结构的顶部以保护互连结构避免潮湿及污染。可在最上金属化层次中或甚至在钝化层的顶部限定用于提供互连结构与外部组件的电接触的结合衬垫。该结合衬垫可适于导线结合或焊料凸块制备。此外,互连结构的顶侧可适合地设置有金属化表面以避免带电粒子(例如,电子)的局部带电及吸引。
应注意,尽管图7所示的定向可以其它方式示意,但带电粒子射束可向下以及向上通过孔135。阵列9的实际定向可取决于可用空间及由带电粒子多子射束光刻***中的其它组件引起的其它约束。
图8A至图8F示意性地示出在制造图7的子射束熄灭装置阵列9时的步骤的横截面图。
图8A示出制造中的第一阶段,其包括提供包含互连结构100的本体。该互连结构包括限定层次136、137堆栈的层堆栈(stack)。每一层次可包括一或多个层。用于进行此层内的结构之间的连接的层被限定为金属化层次136的部分。被配置成实现堆栈内的不同层之间的连接的层被限定为连通部层次137的部分。互连结构100被设置有多个调节器及在互连结构内的不同层次处的互连。该互连实现该调节器与一或多个图案数据接收组件,例如参考图5所述的感光组件40,的连接。
该本体通常包括用于改进结构完整性且用以提供另外的电开关及连接能力的支撑基板101。出于此原因,可适合地在基板101内限定诸如晶体管、二极管及电容器的主动组件。基板101常规地包含硅,或绝缘体上硅(silicon-on-insulator),或另一改质型硅基板(诸如SiGe)。
可通过介电层105来覆盖面朝互连结构的基板表面,以防止扩散至基板101中。在此状况下,介电层105可设置有硅局部氧化(Localoxidation of Silicon,LOCOS)或浅沟槽绝缘(Shallow trenchinsulation,STI),或为本领域技术人员所知的任何其它适合技术。
在基板101及可选热氧化物层105的顶部上,限定多层次互连结构100。互连结构100包含多个层,其被常规地配置成使得金属化层次136通过连通部层次137而彼此连接。在不同层次中,存在根据通过绝缘材料145环绕的预定图案的导电结构。金属化层次136中的导电结构常规地采取诸如导线等的连接结构的形式,而连通部层次137中的导电结构常规地采取所谓的接触孔或连通部的形式。
金属化层次内的导电材料的图案以及连通部的位置及数目至少在互连结构内的一些部位处对应于待形成的调节器所要求的图案。出于此目的,使孔区域135保持无金属结构,且使孔区域135填充有绝缘材料145。另外,导电组件110在一或多个金属化层次内围绕孔区域135以圆周方式进行置放,且适合地经由连通部层次中的连通部120而彼此连接。
用于金属化层次136中(例如,用于导电组件110)的金属常规地包含铝(Al)。或者或可选地,该金属可包含铜(Cu)。用于连通部120的常规材料为以所谓的双金属蚀刻制造程序所制造的铋(W)或Cu。所使用的绝缘材料145常规地包括二氧化硅(SiO2)。
尽管图中未示,但可适合地使用钝化层来覆盖互连结构100以用于保护该结构。对于在用于带电粒子光刻的应用中的使用,优选地使用导电涂层来覆盖此钝化层以避免***内的任何不当电荷积聚。
可使用已知半导体处理技术,例如用以制造CMOS芯片的技术,来制造本体。使用已知半导体处理技术来提供子射束熄灭装置阵列的基本构建区块会显著地降低制造成本。此外,使用此本体会改进根据下文所描述的制造程序所制造的子射束熄灭装置阵列的可靠性。
在提供本体之后,可通过三个层来覆盖互连结构100,即,第一抗蚀层151、绝缘层153和第二抗蚀层155。图8B中示出在此步骤之后的最终结果。
第一抗蚀层151常规地为光阻层。第二抗蚀层155常规地为电子射束抗蚀层。绝缘层153常规地包含SiO2。可通过自旋来沉积抗蚀层151、155。可通过溅镀来沉积绝缘层153。
接着根据一图案来曝光第二抗蚀层155,且随后进行显影以获得图8C所示的结构。可使用电子射束图案产生器进行根据一图案的局部曝光,其中第二抗蚀层155包含电子射束抗蚀剂。可选地,本领域技术人员应理解,在第二抗蚀层155为光阻的状况下,可结合屏蔽而使用适合光源来执行通过图案的曝光。
现将经图案化的第二抗蚀层155用作绝缘层153的蚀刻屏蔽。接着可将经蚀刻的绝缘层153作为蚀刻第一抗蚀层151的蚀刻屏蔽。该蚀刻可包括使用诸如氟等离子和/或氧等离子的适合的等离子的感应耦合等离子(ICP)蚀刻。在第一抗蚀层151的蚀刻期间,可消耗第二抗蚀层155。图8D中示意性地示出上文所描述的程序步骤的最终结果。
紧接着,将第一抗蚀层151作为蚀刻屏蔽而用于移除绝缘材料。该蚀刻可再次包括以适合等离子(例如,氟等离子)的ICP蚀刻。图8E中示出该蚀刻步骤的结果。
随后,优选地通过使用各向异性(anisotropic)蚀刻技术而将孔160蚀刻至基板101中。详言之,若基板为硅基板,则适合蚀刻技术为所谓的布氏蚀刻(Bosch-etching)。布氏蚀刻为通过等离子环境中的循环蚀刻及沉积步骤进行各向异性蚀刻的方法,且在德国专利DE4241045及美国专利5,501,893中关于硅的蚀刻予以更详细地描述。可以类似方式蚀刻诸如GaAs、Ge及SiGe的其它材料。
另外,可使用以化学方式选择性蚀刻技术以通过移除绝缘材料同时使金属结构实质上完整来加宽互连结构100中的自由空间。适合的以化学方式选择性蚀刻技术包括湿式蚀刻。由于加宽互连结构100内的自由空间,故可曝露不同金属化层次中的导电组件110,以及连通部层次中的一个或多个连通部120。图8F中示意性地示出上述蚀刻步骤的结果。
曝露金属化层次中的导电组件110以及优选地曝露一或多个连通部层次中的至少一个连通部120会改进调节器的电极132、134的性能。通过电极132、134提供的横越孔135电场可更均一。此外,移除在使用期间可面朝电子射束的绝缘材料145会防止通过诸如电子的散射带电粒子而在使用期间使此材料带电。子射束熄灭装置阵列的孔内的电荷积聚趋向于随着时间而降低性能且因此是不希望的。
尽管图8E所示的结构建议需要移除绝缘材料145来曝露导电组件110的侧面,但可能已经在早先蚀刻步骤中达成该侧面中的一面或多面的曝露。
尽管该图中未指示,但至少导电组件110的已曝露表面以及优选地曝露至孔135的内部容积的一个或多个连通部120可设置有基本上惰性的导电涂层,例如,不会氧化或基本上不会氧化的材料的涂层。该涂层的实例包括但不限于CrMo、Au及Pt的涂层。
为了描绘另外的处理步骤,在图9A、图9B中提供子射束熄灭装置阵列的较大部分的横截面图。在此状况下,该横截面图包括如参看图8A至图8F所述的三个孔135。
在用以加宽互连结构100内的自由空间及基板101中的孔160的蚀刻的以化学地选择性步骤之后,通过自背对互连结构100的侧,即背侧(backside)进行蚀刻而将大孔170形成至半导体基板101中。对于此蚀刻,在基板101的背侧上选择性沉积第三抗蚀层157(见图9A)。接着将第三抗蚀层157用作蚀刻中的蚀刻屏蔽,其导致图9B所示的结果。随后移除第三抗蚀层157将导致图7所示的子射束熄灭装置阵列部分。对于背侧蚀刻,可利用干式蚀刻,例如反应性离子蚀刻(RIE),或为本领域技术人员所知的湿式蚀刻。
应注意,以化学方式选择性移除绝缘材料以便将导电材料曝露至孔的步骤不必须是在半导体基板101中蚀刻一个或多个孔之后予以实施,而亦可在参考图9A、图9B所论述的背部蚀刻(back-etching)步骤之后予以应用。
此外,尽管参考图9A、图9B所述的背部蚀刻步骤自背侧产生的孔具有足以限定通过用于一个以上调节器的整个结构的通孔的尺寸,但应理解,亦可每调节器设置该背部蚀刻孔。针对多个调节器使用单一背侧孔的优点在于:其由于用于背侧蚀刻步骤中的屏蔽的较低复杂性及较低对准要求而简化制造。
图10示出子射束熄灭装置阵列的另一部分的简化横截面图。具体地,图10示意性地示出包含感光组件的子射束熄灭装置阵列的一部分。在所示的实施例中,感光组件包含二极管241,二极管241具有第一区241P、第二区241N,及在该区241N、241P之间的结合部分242。抗反射涂层243存在于二极管241的顶部。此抗反射涂层243被设置成防止由于反射而使光强度降低。
在所示实施例中,已在二极管241的顶部移除互连结构100以产生空腔250。可在完成互连结构100之后通过蚀刻来执行此移除。可选地,可在为了获得图8E所示的结构而执行的蚀刻步骤期间产生空腔250。可在形成空腔250之前沉积抗反射涂层243。通过选择选择性蚀刻剂和/或向该涂层提供一适合且光学透明的蚀刻终止层,而在蚀刻步骤中将不移除涂层243。或者,可稍后,亦即在产生空腔250之后,沉积抗反射涂层243。
如图10的实施例中所示出,可将额外的导电层260添加至互连结构100。熟悉芯片尺度封装技术者应知道,此额外互连层260可充当所谓的再分布层及/或凸块金属化层。在一些实施例中,额外互连层260包括两个子层,亦即,底部钝化层及顶部导电层。钝化层被配置成保护互连结构100免受由外部影响(例如,在制造期间本体的其他机械处置)引起的损坏。顶部导电层可用以实现与其它结构的导电连接。此外,详言之,当在所有处理步骤之后将顶部导电层溅镀于本体的顶部时,顶部导电层可覆盖遍及***分布的绝缘粒子。该绝缘粒子的覆盖减少***内杂散场(stray field)来源的数目。
在另一适合实施中,第一边界区域247及第二边界区域248侧向地(laterally)存在于光电二极管241与互连结构100之间。第一边界区域247在本文中存在于朝向图中未示的偏转器的侧处。第一边界区域247在本文中小于第二边界区域248。此实施例允许传输具有稍微小于恰好90度的入射角的光束。
在如图10所示的空腔250内提供感光组件尤其适于直径小于空腔250的高度或与空腔250的高度相当的感光组件。在此状况下,空腔250的侧面有效地阻挡源自感光组件且尤其源自抗反射涂层243的电场。该场由于散射带电粒子的聚集。角度β的正切等于空腔的直径与高度的比率。角度β适合地大于约45度,更适合地大于约60度。
若感光组件开始作为带电粒子的来源,则这可干扰一或多个接近子射束的洁净传递(图10中未示)。省去抗反射涂层243可减少此不要求的效应。抗反射涂层243通常是由绝缘材料制成或主要包含绝缘材料,其中可相对容易地收集散射带电粒子。然而,省去抗反射涂层243将降低光耦合(light incoupling)的效率。详言之,如果光学地传输的数据的量被设计成较大(其可为每偏转器大约100兆位/秒),则光耦合效率系重要的。高效率实现以高频率(例如,为高于10MHz的频率,优选地高于100MHz的频率,且适合地高于1GHz的频率)调节的光束的传输。
在图10所示的实施例中,光学导电涂层270存在于抗反射涂层的顶部上以充当射束保护器。代替射束保护器的其它实施例,或除了射束保护器的其它实施例以外亦可使用此涂层270,该射束保护器的其它实施例中的一些实施例将在下文中予以描述。在空腔250内提供导电涂层270可以本领域技术人员已知的方式进行。举例而言,可以单一步骤来图案化抗反射涂层243及导电涂层270。或者,可使用适合的印刷程序来提供导电涂层270。导电涂层270可包含选自由氧化铟锡(ITO)及与多元酸组合的导电聚合物(诸如聚3,4-乙烯二氧噻吩)组成的材料组的材料。
图10所示的二极管241常规地为通过进行适合掺杂以获得掺杂区241P、241N而形成于支撑基板101中的二极管。常规地,基板101主要含有硅,且二极管241被称作硅二极管。硅二极管的反应时间对于需要高速操作的一些应用可能过慢。因此,详言之,对于较高速的应用,优选地使用Ge二极管。不必将Ge二极管整合于支撑基板101中。取而代之,可通过在互连结构100的顶部结合Ge板,如通过使用阳极结合,来形成Ge二极管。可通过在互连结构100的顶部沉积中间绝缘层(例如,二氧化硅层),接着进行适合抛光步骤以获得基本上平坦表面,来执行该结合。该基本上平坦表面则可用于接收Ge板以供结合。在结合Ge板之后,可适合地图案化该板以在预定部位处获得二极管,在下文中被称作Ge二极管。应注意,以此方式形成的Ge二极管不像图10中的Si二极管241那样位于空腔250中。因此,起源于Ge二极管的电场基本上不被互连结构100阻挡。对于该实施例,使用射束保护器是希望的。将参看图11、图12及图13来描述此射束保护器的实施例。
如上文所提及,该结构的实施例可设置有射束保护器。该射束保护器可采取基本上平行于子射束熄灭装置阵列9的基板101的板总成的形式。可选地,该射束保护器可体现为自此板延伸的侧壁。将参看图11至图13来论述射束保护器的不同实施例。
图11示出了图10所示的结构的另外实施例。在图11的实施例中,将本体280装配至互连结构100。利用焊球275进行装配。焊球275延伸通过通常用于IC制造中的钝化层265。将本体280适合地用作射束保护器,以便阻挡起源于感光组件的电场。图11中还示出表示该电场的场线290的例示性方向。
图12示出了具有射束保护器300的子射束熄灭装置阵列309的示意性横截面图。可将子射束熄灭装置阵列309再分成射束区域及非射束区域,如图5中示意性地示出。本文中的非射束区域包括被配置成接收光束317的多个感光组件340。射束区域包括多个相互邻近的偏转器330。在本文中通过虚点线箭头指示的光束317具有大约90度的入射角。应注意,这并非必需的。
图12所示的射束保护器300的实施例包括基板310,基板310设置有在其上延伸的侧壁320。设置在基板310上的侧壁320邻近于孔335,孔335是与射束307的轨迹对准。应注意,尽管图12中的子射束307垂直地通过子射束阵列309,但这并非必需的。
侧壁320适合地由导电材料制成。在一些实施例中,侧壁320围绕孔335圆周地配置。在另一些实施例中,侧壁320围绕通过一或多个感光组件340限定的侧向区域以圆周方式进行配置。在此状况下,可提供侧壁320的结构,其包括围绕感光组件的侧向区域延伸的侧壁,及围绕孔335延伸的侧壁。
图13示出具有射束保护器300的射束熄灭装置配置309的另一实施例。该实施例的射束熄灭装置配置309包含第一基板400及第二基板410。在第一基板400上限定偏转器330。在第二基板410的表面处限定感光组件340。焊球420或其它类型的连接器提供从第一基板400至第二基板的机械连接,及感光组件340与偏转器330及/或任何中间电路之间的电连接。光束317现从相反方向(例如,行的顶侧)到达感光组件340。此外,辐射孔435存在于第一基板400中。射束保护器300体现为围绕多个感光组件340以圆周方式延伸的侧壁。
已参考上文所论述的特定实施例而描述本发明。应认识到,此等实施例易受为本领域技术人员所熟知的各种修改及替代形式,而不脱离本发明的精神及范畴。因而,尽管已描述特定实施例,但此等实施例仅为实例且不限制本发明的范畴,本发明的范畴系界定于随附权利要求中。
Claims (21)
1.一种用于带电粒子多子射束光刻***中的调节装置,所述装置包括包含互连结构的本体,该互连结构包括多个通过连通部层彼此连接的金属化层次,该互连结构还设置有多个调节器及在所述互连结构内的不同层次处的互连,所述互连用于实现所述调节器与一个或多个图案数据接收组件的连接;
其中一个调节器包括第一电极、第二电极,及延伸通过所述本体的孔,所述电极位于所述孔的相对侧上以用于横越所述孔产生电场;且
其中所述第一电极和所述第二电极中的至少一个包括形成于所述互连结构的第一金属化层次处的第一导电组件,和形成于所述互连结构的多个金属化层次的第二金属化层次处的第二导电组件,形成于所述互连结构的多个金属化层次的第三金属化层次处的第三导电组件,所述第一导电组件、所述第二导电组件和第三导电组件彼此电连接;其中,所述第一、第二和第三导电组件彼此电连接使得所述第一电极和所述第二电极中的至少一个在所述互连结构的多个金属化层次中遍及多于两个金属化层次延伸;以及
其中所述第一、第二和第三导电组件曝露于所述孔以形成所述第一电极和所述第二电极的至少一个的部分。
2.如权利要求1所述的调节装置,其中所述第一导电组件与所述第二导电组件通过至少一个连通部而彼此连接,所述至少一个连通部曝露至所述孔,以形成所述第一电极和所述第二电极的至少一个的部分。
3.如权利要求1或2所述的调节装置,其中所述多个调节器中的第一调节器被配置成经由所述互连结构的在所述第一金属化层次处的所述第一导电组件而连接至图案数据接收组件,且所述多个调节器中的第二调节器被配置成经由所述互连结构的所述第二金属化层次处的所述第二导电组件而连接至所述图案数据接收组件。
4.如权利要求1所述的调节装置,其中所述多个调节器的所述互连以可寻址阵列进行配置,该可寻址阵列设置有至少一字符线及至少一位线。
5.如权利要求1所述的调节装置,其中所述互连结构通过基板支撑。
6.如权利要求5所述的调节装置,其中所述基板为其中限定有多个半导体电路组件的半导体基板。
7.如权利要求1所述的调节装置,其中所述互连结构的顶层为导电层。
8.如权利要求7所述的调节装置,其中所述顶层被配置成处于接地电位,其中所述第一电极被配置成用于与所述图案数据接收组件连接,且其中所述第二电极连接至所述顶层。
9.如权利要求1所述的调节装置,其中所述互连结构为CMOS结构。
10.如权利要求1所述的调节装置,其中所述数据接收组件为所述调节装置的部分,且所述数据接收组件为用于将光信号转换成对应电信号的感光组件。
11.如权利要求10所述的调节装置,其中所述感光组件为提供于所述互连结构顶部的Ge二极管。
12.一种用于使用多个子射束将图案转印至目标的表面上的带电粒子多子射束光刻***,该***包括:
射束产生器,其用于产生多个子射束;
如权利要求1中所述的调节装置,其用于根据图案数据来偏转所述多个子射束;
子射束挡止器阵列,其用于选择性阻挡根据图案数据偏转的所述多个子射束,以便形成图案化子射束;和
投影***,其用于将所述图案化子射束投影至所述目标表面上。
13.如权利要求12所述的光刻***,其中子射束组被配置成通过所述子射束挡止器阵列中的单个孔,且所述调节装置中的对应偏转器被配置成使所述子射束朝向阻挡位置偏转至所述子射束挡止器阵列上,使得所述阻挡位置均质地围绕所述单个孔散布。
14.一种制造调节装置的方法,包括:
提供包括互连结构的本体,该互连结构包括多个通过连通部层彼此连接的金属化层次,该互连结构还设置有多个调节器及在所述互连结构内的不同层次处的互连,所述互连是用于实现所述调节器与一个或多个图案数据接收组件的连接,其中所述调节器包括第一电极和第二电极,且其中所述第一电极和所述第二电极中的至少一个包括形成于所述互连结构的第一金属化层次处的第一导电组件以及形成于所述互连结构的多个金属化层次的第二金属化层次处的第二导电组件,和形成于所述互连结构的多个金属化层次的第三金属化层次处的第三导电组件,所述第一导电组件、所述第二导电组件和第三导电组件彼此电连接;形成延伸通过所述本体的孔,使得所述多个调节器中的一个调节器的所述第一电极和所述第二电极位于所述孔的相对侧上以用于横越所述孔产生电场,其中,所述第一、第二和第三导电组件彼此电连接使得所述第一电极和所述第二电极中的至少一个在所述互连结构的多个金属化层次中遍及多于两个金属化层次延伸;以及
其中所述第一、第二和第三导电组件曝露于所述孔以形成部分电极。
15.如权利要求14所述的方法,其中所述形成延伸通过所述本体的孔包括:
沉积第一抗蚀层;
在所述第一抗蚀层的顶部沉积绝缘层;
在所述第一抗蚀层的顶部沉积一第二抗蚀层;
根据图案来曝光所述第二抗蚀层,使得可在待形成有孔的部位的顶部移除所述第二抗蚀层,且根据所述图案来选择性移除所述第二抗蚀层;
使用所述第二抗蚀层作为第一蚀刻屏蔽来蚀刻所述绝缘层成为经蚀刻的绝缘层;
使用所述经蚀刻的绝缘层作为第二蚀刻屏蔽来蚀刻所述第一抗蚀层;及
使用所述经蚀刻的第一抗蚀层作为第三蚀刻屏蔽来蚀刻所述本体,以便形成所述孔。
16.如权利要求14或15所述的方法,其中所述形成延伸通过所述本体的孔包括以化学方式选择性蚀刻绝缘材料,以便曝露所述第一电极的表面、所述第二电极的表面及用于对所述第一电极和第二电极中的一个电极内的导电组件进行连接的连通部中的至少一者。
17.如权利要求16所述的方法,其中以化学方式选择性地蚀刻包括湿式蚀刻。
18.如权利要求14所述的方法,其中所述本体进一步包括用于支撑所述互连结构的基板,且其中所述形成延伸通过所述本体的孔包括在所述基板中蚀刻孔的步骤。
19.如权利要求18所述的方法,其中蚀刻孔包括使用布氏程序的各向异性蚀刻。
20.如权利要求14所述的方法,其中所述图案数据接收组件为用于将光信号转换成电信号的二极管,且所述方法进一步包括:
将具有二极管材料的板结合至所述互连结构上;
图案化所述板以在预定位置处获得二极管。
21.如权利要求20所述的方法,其中所述板包含锗。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US25477909P | 2009-10-26 | 2009-10-26 | |
US61/254,779 | 2009-10-26 | ||
PCT/EP2010/066195 WO2011051301A1 (en) | 2009-10-26 | 2010-10-26 | Charged particle multi-beamlet lithography system, modulation device, and method of manufacturing thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102668015A CN102668015A (zh) | 2012-09-12 |
CN102668015B true CN102668015B (zh) | 2015-06-17 |
Family
ID=43500320
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201080059454.6A Active CN102687233B (zh) | 2009-10-26 | 2010-10-26 | 具有调节装置的带电粒子多射束光刻*** |
CN201080048345.4A Active CN102668015B (zh) | 2009-10-26 | 2010-10-26 | 带电粒子多子射束光刻***、调节装置及其制造方法 |
CN2010800594527A Pending CN102687232A (zh) | 2009-10-26 | 2010-10-26 | 调节装置及使用其的带电粒子多射束光刻*** |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201080059454.6A Active CN102687233B (zh) | 2009-10-26 | 2010-10-26 | 具有调节装置的带电粒子多射束光刻*** |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010800594527A Pending CN102687232A (zh) | 2009-10-26 | 2010-10-26 | 调节装置及使用其的带电粒子多射束光刻*** |
Country Status (8)
Country | Link |
---|---|
US (4) | US8492731B2 (zh) |
EP (3) | EP2494579B1 (zh) |
JP (3) | JP5844269B2 (zh) |
KR (3) | KR20120088780A (zh) |
CN (3) | CN102687233B (zh) |
NL (2) | NL2005584C2 (zh) |
TW (2) | TW201142905A (zh) |
WO (3) | WO2011051305A1 (zh) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8258484B2 (en) * | 2008-04-15 | 2012-09-04 | Mapper Lithography Ip B.V. | Beamlet blanker arrangement |
US9341936B2 (en) | 2008-09-01 | 2016-05-17 | D2S, Inc. | Method and system for forming a pattern on a reticle using charged particle beam lithography |
WO2011051305A1 (en) * | 2009-10-26 | 2011-05-05 | Mapper Lithography Ip B.V. | Charged particle multi-beamlet lithography system, with modulation device |
JP6092111B2 (ja) * | 2010-10-26 | 2017-03-08 | マッパー・リソグラフィー・アイピー・ビー.ブイ. | リソグラフィシステム、変調装置およびファイバ固定基板を製造する方法 |
JP5679774B2 (ja) * | 2010-11-09 | 2015-03-04 | キヤノン株式会社 | 偏向器アレイ、荷電粒子描画装置、デバイス製造方法、偏向器アレイの製造方法 |
NL2007604C2 (en) * | 2011-10-14 | 2013-05-01 | Mapper Lithography Ip Bv | Charged particle system comprising a manipulator device for manipulation of one or more charged particle beams. |
NL2006868C2 (en) * | 2011-05-30 | 2012-12-03 | Mapper Lithography Ip Bv | Charged particle multi-beamlet apparatus. |
JP2013182945A (ja) * | 2012-02-29 | 2013-09-12 | Canon Inc | 描画装置および物品製造方法 |
WO2013142068A1 (en) * | 2012-03-19 | 2013-09-26 | Kla-Tencor Corporation | Pillar-supported array of micro electron lenses |
KR102154105B1 (ko) | 2012-04-18 | 2020-09-09 | 디2에스, 인코포레이티드 | 하전 입자 빔 리소그라피를 이용하여 패턴들을 형성하기 위한 방법 및 시스템 |
US9343267B2 (en) | 2012-04-18 | 2016-05-17 | D2S, Inc. | Method and system for dimensional uniformity using charged particle beam lithography |
NL2010759C2 (en) | 2012-05-14 | 2015-08-25 | Mapper Lithography Ip Bv | Modulation device and power supply arrangement. |
JP2014007013A (ja) * | 2012-06-22 | 2014-01-16 | Canon Inc | 静電レンズアレイ、マルチ荷電粒子光学系、及びフォーカス調整方法 |
WO2015090378A1 (en) * | 2013-12-18 | 2015-06-25 | Mapper Lithography Ip Bv | Modulation device and lithography system comprising such device |
JP5816739B1 (ja) * | 2014-12-02 | 2015-11-18 | 株式会社ニューフレアテクノロジー | マルチビームのブランキングアパーチャアレイ装置、及びマルチビームのブランキングアパーチャアレイ装置の製造方法 |
JP6426489B2 (ja) * | 2015-02-03 | 2018-11-21 | 東京エレクトロン株式会社 | エッチング方法 |
JP2017168574A (ja) * | 2016-03-15 | 2017-09-21 | 株式会社ニューフレアテクノロジー | マルチ荷電粒子ビームのブランキング装置、マルチ荷電粒子ビームのブランキング方法、及びマルチ荷電粒子ビーム描画装置 |
US9981293B2 (en) | 2016-04-21 | 2018-05-29 | Mapper Lithography Ip B.V. | Method and system for the removal and/or avoidance of contamination in charged particle beam systems |
US10079206B2 (en) | 2016-10-27 | 2018-09-18 | Mapper Lithography Ip B.V. | Fabricating unique chips using a charged particle multi-beamlet lithography system |
NL2019503B1 (en) | 2016-09-08 | 2018-08-31 | Mapper Lithography Ip Bv | Fabricating unique chips using a charged particle multi-beamlet lithography system |
US10522472B2 (en) | 2016-09-08 | 2019-12-31 | Asml Netherlands B.V. | Secure chips with serial numbers |
CN110268330B (zh) | 2016-12-23 | 2022-01-28 | Asml荷兰有限公司 | 一种使用无掩模光刻曝光***制造电子器件的方法和*** |
JP6720861B2 (ja) * | 2016-12-28 | 2020-07-08 | 株式会社ニューフレアテクノロジー | マルチビーム用アパーチャセット及びマルチ荷電粒子ビーム描画装置 |
US10840056B2 (en) * | 2017-02-03 | 2020-11-17 | Kla Corporation | Multi-column scanning electron microscopy system |
CN110574139B (zh) | 2017-04-28 | 2022-06-03 | Asml荷兰有限公司 | 使用多个带电粒子束的设备 |
KR102460680B1 (ko) | 2017-10-02 | 2022-10-28 | 에이에스엠엘 네델란즈 비.브이. | 하전 입자 빔들을 사용하는 장치 |
JP6966958B2 (ja) * | 2018-03-01 | 2021-11-17 | 株式会社荏原製作所 | めっき液を撹拌するために用いるパドルおよびパドルを備えるめっき装置 |
JP6847886B2 (ja) * | 2018-03-20 | 2021-03-24 | 株式会社東芝 | 荷電粒子ビーム偏向デバイス |
WO2019211072A1 (en) * | 2018-05-01 | 2019-11-07 | Asml Netherlands B.V. | Multi-beam inspection apparatus |
JP6965222B2 (ja) * | 2018-09-14 | 2021-11-10 | 株式会社東芝 | 半導体装置 |
EP3906578A1 (en) * | 2018-12-31 | 2021-11-10 | ASML Netherlands B.V. | Multi-beam inspection apparatus |
DE102019005362A1 (de) * | 2019-07-31 | 2021-02-04 | Carl Zeiss Multisem Gmbh | Verfahren zum Betreiben eines Vielzahl-Teilchenstrahlsystems unter Veränderung der numerischen Apertur, zugehöriges Computerprogrammprodukt und Vielzahl-Teilchenstrahlsystem |
US11120965B2 (en) * | 2019-12-04 | 2021-09-14 | ICT Integrated Circuit Testing Gesellschaft für Halbleiterprüftechnik mbH | Beam blanking device for a multi-beamlet charged particle beam apparatus |
JP7359050B2 (ja) * | 2020-03-18 | 2023-10-11 | 株式会社ニューフレアテクノロジー | マルチビーム用のブランキング装置及びマルチ荷電粒子ビーム描画装置 |
CA3235823A1 (en) | 2021-10-19 | 2023-04-27 | Marco Jan-Jaco Wieland | Detector assembly, charged particle device, apparatus, and methods |
EP4170695A1 (en) | 2021-10-19 | 2023-04-26 | ASML Netherlands B.V. | Detector assembly, charged particle device, apparatus, and methods |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5719416A (en) * | 1991-12-13 | 1998-02-17 | Symetrix Corporation | Integrated circuit with layered superlattice material compound |
CN1525259A (zh) * | 2003-02-28 | 2004-09-01 | ������������ʽ���� | 偏转器及其制造方法和应用偏转器的带电粒子束曝光装置 |
CN101414533A (zh) * | 2002-10-30 | 2009-04-22 | 迈普尔平版印刷Ip有限公司 | 电子束曝光*** |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS554011A (en) * | 1978-06-22 | 1980-01-12 | Nippon Telegr & Teleph Corp <Ntt> | Optical branching and receiving device |
JP3145149B2 (ja) * | 1991-10-17 | 2001-03-12 | 富士通株式会社 | 荷電粒子ビーム偏向装置 |
DE4241045C1 (de) | 1992-12-05 | 1994-05-26 | Bosch Gmbh Robert | Verfahren zum anisotropen Ätzen von Silicium |
GB9316280D0 (en) * | 1993-08-05 | 1993-09-22 | Capteur Sensors & Analysers | Gas sensors |
JP3311927B2 (ja) * | 1996-04-18 | 2002-08-05 | トヨタ自動車株式会社 | 光−磁気光学効果測定装置 |
JP4246401B2 (ja) * | 2001-01-18 | 2009-04-02 | 株式会社アドバンテスト | 電子ビーム露光装置及び電子ビーム偏向装置 |
KR100385228B1 (ko) * | 2001-04-18 | 2003-05-27 | 삼성전자주식회사 | 불휘발성 메모리를 프로그램하는 방법 및 장치 |
US6818911B2 (en) * | 2002-04-10 | 2004-11-16 | Canon Kabushiki Kaisha | Array structure and method of manufacturing the same, charged particle beam exposure apparatus, and device manufacturing method |
JP4248191B2 (ja) * | 2002-04-10 | 2009-04-02 | キヤノン株式会社 | アレイ構造体の製造方法 |
CN100337089C (zh) | 2002-09-20 | 2007-09-12 | Asml荷兰有限公司 | 器件检验 |
EP1554634B1 (en) * | 2002-10-25 | 2011-12-21 | Mapper Lithography Ip B.V. | Lithography system |
EP1602121B1 (en) | 2003-03-10 | 2012-06-27 | Mapper Lithography Ip B.V. | Apparatus for generating a plurality of beamlets |
KR101175523B1 (ko) | 2003-05-28 | 2012-08-21 | 마퍼 리쏘그라피 아이피 비.브이. | 대전 입자 빔렛 노광 시스템 |
JP4387755B2 (ja) * | 2003-10-14 | 2009-12-24 | キヤノン株式会社 | 偏向器アレイおよびその製造方法、ならびに該偏向器アレイを用いた荷電粒子線露光装置 |
US7394071B2 (en) * | 2004-12-20 | 2008-07-01 | Electronics And Telecommunications Research Institute | Micro column electron beam apparatus formed in low temperature co-fired ceramic substrate |
JP4652829B2 (ja) * | 2005-01-26 | 2011-03-16 | キヤノン株式会社 | 電子線露光装置およびデバイス製造方法 |
US20060204166A1 (en) * | 2005-03-14 | 2006-09-14 | Naugler W E Jr | Method and apparatus for monitoring and calibrating an emissive pixel |
JP2007019242A (ja) | 2005-07-07 | 2007-01-25 | Canon Inc | 偏向器、荷電粒子線露光装置及びデバイス製造方法 |
JP2007019248A (ja) | 2005-07-07 | 2007-01-25 | Canon Inc | 偏向器、荷電粒子線露光装置およびデバイス製造方法 |
JP4673170B2 (ja) * | 2005-09-12 | 2011-04-20 | 株式会社日立ハイテクノロジーズ | マルチ電子ビーム描画装置用デバイス及びその製造方法 |
DE102008010123A1 (de) * | 2007-02-28 | 2008-09-04 | Ims Nanofabrication Ag | Vielstrahl-Ablenkarray-Einrichtung für maskenlose Teilchenstrahl-Bearbeitung |
JP5491704B2 (ja) | 2007-05-14 | 2014-05-14 | イーエムエス ナノファブリカツィオン アーゲー | 対向電極アレイ板を有するパターン定義装置 |
JP5268170B2 (ja) * | 2008-04-15 | 2013-08-21 | マッパー・リソグラフィー・アイピー・ビー.ブイ. | 投影レンズ構成体 |
US8258484B2 (en) * | 2008-04-15 | 2012-09-04 | Mapper Lithography Ip B.V. | Beamlet blanker arrangement |
GB2459279A (en) * | 2008-04-16 | 2009-10-21 | Mapper Lithography B V | A projection system for charged particle multi-beams |
WO2009141428A1 (en) * | 2008-05-23 | 2009-11-26 | Mapper Lithography Ip B.V. | Imaging system |
EP2187427B1 (en) * | 2008-11-17 | 2011-10-05 | IMS Nanofabrication AG | Method for maskless particle-beam exposure |
US8198601B2 (en) * | 2009-01-28 | 2012-06-12 | Ims Nanofabrication Ag | Method for producing a multi-beam deflector array device having electrodes |
EP3144955A1 (en) * | 2009-05-20 | 2017-03-22 | Mapper Lithography IP B.V. | Method for exposing a wafer |
WO2011051305A1 (en) * | 2009-10-26 | 2011-05-05 | Mapper Lithography Ip B.V. | Charged particle multi-beamlet lithography system, with modulation device |
JP6092111B2 (ja) * | 2010-10-26 | 2017-03-08 | マッパー・リソグラフィー・アイピー・ビー.ブイ. | リソグラフィシステム、変調装置およびファイバ固定基板を製造する方法 |
TWI562186B (en) * | 2010-11-13 | 2016-12-11 | Mapper Lithography Ip Bv | Charged particle lithography system and method for transferring a pattern onto a surface of a target and modulation device for use in a charged particle lithography system |
-
2010
- 2010-10-26 WO PCT/EP2010/066199 patent/WO2011051305A1/en active Application Filing
- 2010-10-26 TW TW099136655A patent/TW201142905A/zh unknown
- 2010-10-26 CN CN201080059454.6A patent/CN102687233B/zh active Active
- 2010-10-26 WO PCT/EP2010/066195 patent/WO2011051301A1/en active Application Filing
- 2010-10-26 JP JP2012535797A patent/JP5844269B2/ja active Active
- 2010-10-26 KR KR1020127013931A patent/KR20120088780A/ko not_active Application Discontinuation
- 2010-10-26 TW TW099136453A patent/TWI498937B/zh active
- 2010-10-26 JP JP2012535794A patent/JP5781523B2/ja active Active
- 2010-10-26 US US12/911,911 patent/US8492731B2/en active Active
- 2010-10-26 NL NL2005584A patent/NL2005584C2/en not_active IP Right Cessation
- 2010-10-26 EP EP10773617.5A patent/EP2494579B1/en active Active
- 2010-10-26 CN CN201080048345.4A patent/CN102668015B/zh active Active
- 2010-10-26 KR KR1020127013930A patent/KR101609347B1/ko active IP Right Grant
- 2010-10-26 KR KR1020127013929A patent/KR20120098756A/ko not_active Application Discontinuation
- 2010-10-26 JP JP2012535796A patent/JP2013508992A/ja active Pending
- 2010-10-26 WO PCT/EP2010/066198 patent/WO2011051304A1/en active Application Filing
- 2010-10-26 US US12/911,861 patent/US8987677B2/en active Active
- 2010-10-26 NL NL2005583A patent/NL2005583C2/en not_active IP Right Cessation
- 2010-10-26 EP EP10773044.2A patent/EP2494578B1/en active Active
- 2010-10-26 US US12/911,859 patent/US8841636B2/en active Active
- 2010-10-26 EP EP10773891.6A patent/EP2494580B1/en active Active
- 2010-10-26 CN CN2010800594527A patent/CN102687232A/zh active Pending
-
2013
- 2013-07-09 US US13/937,321 patent/US8759787B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5719416A (en) * | 1991-12-13 | 1998-02-17 | Symetrix Corporation | Integrated circuit with layered superlattice material compound |
CN101414533A (zh) * | 2002-10-30 | 2009-04-22 | 迈普尔平版印刷Ip有限公司 | 电子束曝光*** |
CN1525259A (zh) * | 2003-02-28 | 2004-09-01 | ������������ʽ���� | 偏转器及其制造方法和应用偏转器的带电粒子束曝光装置 |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102668015B (zh) | 带电粒子多子射束光刻***、调节装置及其制造方法 | |
JP5641391B2 (ja) | 電極を有するマルチビーム・デフレクタアレー装置の製造方法、マルチビーム・デフレクタアレー装置、及び、照射リソグラフィシステム。 | |
JP6861683B2 (ja) | 変調装置およびそれを使用する荷電粒子マルチ小ビームリソグラフィシステム | |
US6953938B2 (en) | Deflector, method of manufacturing deflector, and charged particle beam exposure apparatus | |
NL1037417C2 (en) | A maskless lithography system, electronic device, and manufacturing thereof. | |
JP2007019196A (ja) | 配線基板、配線基板製造方法、及び荷電粒子線露光装置 | |
CN117957630A (zh) | 带电粒子束***、粒子束偏转器及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20190530 Address after: Holland Weide Eindhoven Patentee after: ASML Holland Co., Ltd. Address before: About Holland Patentee before: Mapper Lithography IP B. V. |