CN102664608B - 频率倍增器及频率倍增的方法 - Google Patents

频率倍增器及频率倍增的方法 Download PDF

Info

Publication number
CN102664608B
CN102664608B CN201010609376.4A CN201010609376A CN102664608B CN 102664608 B CN102664608 B CN 102664608B CN 201010609376 A CN201010609376 A CN 201010609376A CN 102664608 B CN102664608 B CN 102664608B
Authority
CN
China
Prior art keywords
signal
mos transistor
type mos
receiving
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010609376.4A
Other languages
English (en)
Other versions
CN102664608A (zh
Inventor
陶云彬
刘家洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beken Corp
Original Assignee
Beken Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beken Corp filed Critical Beken Corp
Priority to CN201010609376.4A priority Critical patent/CN102664608B/zh
Priority to US12/987,159 priority patent/US8269530B2/en
Publication of CN102664608A publication Critical patent/CN102664608A/zh
Application granted granted Critical
Publication of CN102664608B publication Critical patent/CN102664608B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00052—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter by mixing the outputs of fixed delayed signals with each other or with the input signal

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种频率倍增器，包括：非交叠信号产生电路，用于接收第一信号和第一控制信号，并生成第一非交叠信号和第二非交叠信号，所述第一非交叠信号和第二非交叠信号都具有所述第一信号的频率，其中所述第一非交叠信号的占空比和第二非交叠信号的占空比的平均值由所述第一控制信号决定；结合电路，用于接收并结合所述第一非交叠信号和第二非交叠信号，来生成频率倍增信号。本发明的频率倍增器能生成具有准确占空比的频率倍增信号。

Description

频率倍增器及频率倍增的方法
技术领域
本发明涉及一种频率倍增电路，特别涉及一种频率倍增器，包括频率倍增器的装置和频率倍增方法。
背景技术
锁相环(PLL)电路经常使用在常规的频率倍增器中。然而，PLL电路有着非常大的面积和复杂的结构。此外，PLL电路不能使用在一些功率消耗敏感的器件中。
因此，有着相对较小面积、较低复杂度和/或较低功耗的倍频器是理想。
发明内容
本发明要解决的技术问题是提供一种频率倍增器，其具有较低复杂度。
为解决上述技术问题，本发明的频率倍增器，包括：
非交叠信号产生电路，用于接收第一信号和第一控制信号，并生成第一非交叠信号和第二非交叠信号，所述第一非交叠信号和第二非交叠信号都具有所述第一信号的频率，其中所述第一非交叠信号的占空比和第二非交叠信号的占空比的平均值由所述第一控制信号决定；
结合电路，用于接收并结合所述第一非交叠信号和第二非交叠信号，来生成频率倍增信号。
本发明还提供了一种频率倍增的方法，包括：
用频率倍增器接收第一信号，所述频率倍增器包括：非交叠信号产生电路，用于接收第一信号和第一控制信号，并生成第一非交叠信号和第二非交叠信号，所述第一非交叠信号和第二非交叠信号都具有所述第一信号的频率，其中所述第一非交叠信号的占空比和第二非交叠信号的占空比的平均值由所述第一控制信号决定；结合电路，用于接收并结合所述第一非交叠信号和第二非交叠信号，来生成频率倍增信号；
用所述频率倍增器倍增所述第一信号的频率。
本发明的频率倍增器生成具有准确占空比的频率倍增信号。此外，本发明的频率倍增器具有相当小的面积，因而适用于集成电路。同样对比于具有锁相环的频率倍增电路，本发明的频率倍增器具有较低的功耗和复杂度。而且，在频率倍增器中输入信号的占空比突然变化对频率倍增信号并没有大的影响。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1为根据本发明的实例中，倍频器的示意框图；
图2为根据本发明的实例中，非交叠信号产生电路的示意框图；
图3为图2所示的非交叠信号产生电路的电路细节示意图；
图4为图2所示的非交叠信号产生电路的电路细节示意图；
图5为根据本发明的另一实例中，倍频器的示意框图；
图6为图5所示倍频器的电路示意图；
图7为根据本发明的又一实例中，倍频器的示意框图；
图8为根据本发明的实例中，占空比变换电路的示意框图；
图9为图8中占空比变换电路的电路细节示意图；
图10为根据本发明的另一实例中，占空比变换电路的示意框图；
图11为图10中占空比变换电路的电路细节示意图；
图12为根据本发明的实例中，倍频器内的信号波形示意图；
图13为根据本发明的实例中，占空比变换电路内的信号波形示意图；
图14为根据本发明的实例中，倍频方法的流程示意图。
具体实施方式
下面描述本发明的各种方面和例子。下面的描述为透彻地理解和能够实施这些实施例而提供了具体的细节。然而，本领域的一般技术人员应该理解，在省略了其中很多细节后，仍能实施本发明。此外，一些已知结构或功能可能没有详细显示或记述，以免混淆这几个实施例的相关描述。
对下文中使用的术语，即使其与本发明的某些具体实例的详细描述结合使用，也应对这些术语做最为广义而合理的解释。某些术语在下面甚至会被强调，但是，对任何有意以限定的方式来解释的术语，都将在具体描述部分明确而具体地给出这种定义。
图1为根据本发明的实例中，倍频器的示意框图。如图1所示，倍频器1包括非交叠信号产生电路2(下面称为产生电路)和结合电路3。
产生电路2用于接收第一信号41和第一控制信号42，并生成第一非交叠信号43和第二非交叠信号44。第一非交叠信号43和第二非交叠信号44都具有第一信号的频率，例如f。第一非交叠信号43的占空比和第二非交叠信号44的占空比的平均值至少部分由第一控制信号42决定。
结合电路3用于接收并结合两个非交叠信号。既然信号43和44都为有着相同的频率f的非交叠信号，结合后信号的频率为2f。根据本发明的实例中，结合电路3包括或门，将在下面进行讨论。
图2为在具体实例中的产生电路2。如图2所示，产生电路2包括输入模块21、第一可控延迟模块22、第二可控延迟模块23和输出模块24。
具体的，输入模块21用于接收第一信号41，并生成第一时钟信号a和第二时钟信号b。第一可控延迟模块22接收第一时钟信号a和第一控制信号42，而后将通过第一控制信号42决定的第一延迟应用到第一时钟信号a中，以生成第一延迟信号c。第二可控延迟模块23接收第二时钟信号b和第一控制信号42，然后将通过第一控制信号42决定的第二延迟应用到第二时钟信号b中，以生成第一延迟信号d。
输出模块24接收第一延迟信号c和第二延迟信号d，并根据信号c生成第一非交叠信号43和根据信号d生成第二非交叠信号44。
此外，如图2所示，输入模块21接收第一延迟信号c和第二延迟信号d，并使用延迟信号c和d，与第一信号41一起来生成第一时钟信号a和第二时钟信号b。
因此，两个非交叠信号都与至少部分是由第一控制信号42决定的第一延迟和第二延迟有关。这样，根据本发明的实例，第一非交叠信号43的占空比和第二非交叠信号44的占空比的平均值至少部分由第一控制信号42决定。
根据本发明的实例中，第一控制信号42可为DC电压信号，被设计来提供有着理想占空比均值的第一非交叠信号和第二非交叠信号44，举例来说，该控制信号为2V。根据本发明的实例，第一控制信号42能被手动或自动地控制，在下面进行进一步讨论。
根据本发明的非交叠信号产生电路2，可有不同的结构，下面将其中一个作为较佳实例。
如图3所示，输入模块21包括第一反相器211、第二反相器212、第三反相器213、第一与非门214和第二与非门215
第一反相器211的输入端和第一与非门214的一个输入端接收第一信号41/。第一与非门214的另一个输入端接收第二延迟信号d。第一反相器211翻转信号41，并提供反相信号到第二与非门215的一个输入端。第二与非门215的另一个输入端接收第一延迟信号c。第一与非门214的输出端连接至第二反相器212的输入端。第二与非门215的输出端连接至第三反相器213的输入端。第二反相器212用于输出第一时钟信号a。第三反相器用于输出第二时钟信号b。
根据图3所示的实例，输出模块24包括第四反相器241，用于接收第一延迟信号c，并生成第一非交叠信号43，因此，第一非交叠信号43为翻转后的第一延迟信号c。输出模块24进一步包括第五反相器，用于接收第二延迟信号d，并生成第二非交叠信号44，因此，第二非交叠信号44为翻转后的第二延迟信号d。关于第一可控延迟模块22和23将在下面详细说明。
参见图4，为本发明的实例非交叠信号产生电路2的电路示意图。第一可控延迟模块22包括第一P型MOS晶体管221(MOS晶体管221)、第一N型MOS晶体管222(MOS晶体管222)、第二N型MOS晶体管223(MOS晶体管223)和第一电容224。
具体地，在延迟模块22中，MOS晶体管221的源极接正电源，例如，Vdd。MOS晶体管221的栅极和MOS晶体管222的栅极用于接收第一时钟信号a。MOS晶体管221的漏极连接至MOS晶体管222的漏极和第一电容224的一端(图4中的上端)，来生成第一延迟信号c。MOS晶体管223的源极和第一电容224的另一端(图4中的下端)接地。MOS晶体管223的栅极用于接收第一控制信号42。
同样地，在延迟模块23中，MOS晶体管231的源极接正电源，例如，Vdd。MOS晶体管231的栅极和MOS晶体管232的栅极用于接收第二时钟信号b。MOS晶体管231的漏极连接至MOS晶体管232的漏极和第二电容234的一端(图4中的上端)，来生成第二延迟信号d。MOS晶体管233的源极和第二电容234的另一端(图4中的下端)接地。MOS晶体管233的栅极用于接收第一控制信号42。
研究图4和图12，当信号41为0时，例如在t1时刻，第一与非门214的输出为1。而后第二反相器212输出0。因此，MOS晶体管221导通，在第一电容224的上端的电势约为Vdd(例如，1)。因此，当信号41为0时，第一非交叠信号43为0，如图12所示。
当信号41从0变化为1，例如在t2时刻，第一与非门214的输出依赖于第二延迟信号d，能根据下列各项决定：既然信号41为1，反相器211输出0，那么第二与非门215输出为1，第二时钟信号b为0。通过信号bMOS晶体管231导通，因此，在第二电容234上端的电势为Vdd。也就是说，当信号41为1时，提供给第一与非门214和第五反相器242的信号d为1。从而，可见信号41为1时，第二非交叠信号44为0，第一与非门214输出0。因此，当信号41为1时第一时钟信号a为1。通过第一时钟信号a，MOS晶体管222导通，而MOS晶体管221断开。根据本发明的实例，第一控制信号42的电压为正，因此电容224的上端通过MOS晶体管222和MOS晶体管223放电。注意，MOS晶体管223的电流可由信号42的电压决定。电容224以由第一控制信号42决定的速度放电。当在电容224上端的电势达到第四反相器241的翻转电压时，例如，在t3时刻，第一非交叠信号43从0变为1。
当信号41从1变为0，例如在t4时刻，第一延迟信号c与上述类似，第二延迟信号d的电压开始降低。当信号d的电压达到第五反相器242的翻转电压时，如t5时刻，第二非交叠信号44将从0变为1。
以第一可控延迟模块为例，电容224到反相器241的翻转的持续时间由MOS晶体管222、MOS晶体管223、电容224和第一控制信号42来决定。可见，该持续时间随第一控制信号42变化。
一旦结合电路3包含或门，频率倍增信号45呈现如图12所示的形状。
研究以下两种情况：1第一控制信号42的电压值为2V；2.第一控制信号42的电压值为1V。可见，情况1中第四反相器241的翻转要早于情况2中第四反相器241的翻转，意味着在情况1中的第一非交叠信号43的占空比高于情况2中的第一非交叠信号43的占空比。
因此，两个非交叠信号的占空比均值至少部分由第一控制信号决定。根据本发明的实例中，一个用户输入装置被连接至生成第一控制信号的源头，操作者可通过操作用户输入装置来方便地控制占空比的平均值。
本发明的实例中，非交叠信号产生电路是对称的，举例来说，其中的元件一个接另一个毗邻放置，具有相应功能的元件(如与非门214和215，反相器212和213)大约具有相同电学参数。因此，频率倍增信号中邻近周期的误差被限制为相当低的数值，如约1％。
本发明的另一个实例中，电容224的一端(图4中的下端)连接至Vdd，另一端仍旧连接在MOS晶体管222和MOS晶体管221的漏极。电容234的一端(图4中的下端)连接至Vdd，另一端仍旧连接在MOS晶体管232和MOS晶体管231的漏极。
根据本发明的实例中，第一控制信号能被自动地控制。参见图5和6作详细的说明。
如图5所示，非交叠信号产生电路1a进一步包括第一反馈电路6，。第一反馈电路6用于接收并使用频率倍增信号45和第一参考信号46来生成第一控制信号42。
第一反馈电路6有不同的实施例，其中包括显示图6中的实施例。
图6中的第一反馈电路6包括第一误差信号放大器61、电容62和第一电阻63。误差信号放大器61接收来自第二电阻71和第三电阻72共用端的参考信号46。因为第二电阻71和第三电阻72串联连接在Vdd和地之间，在它们共用端的电势，举例来说，信号46的电压由它们的电阻决定。例如，假设电阻71的阻值为400Ω，而电阻72的阻值为600Ω，信号46的电压将为0.4Vdd。电容62和第一电阻63形成积分电路，提供频率倍增信号45的平均电压到误差信号放大器61的负输入端。信号45的平均电压能通过等式(1)计算出来：
Vaverage＝Duty45*Vdd  (1)
其中Duty45是信号45的占空比。
因此，信号46的电压和信号45的平均电压之间的误差被放大作为第一控制信号42。例如，当电阻71和电阻72具有相同阻值时，信号45的占空比为40％，第一控制信号42的电压约为Vdd。因此，电容224和234快速放电，反相器241和242比以前翻转的早些。结果为，信号45的占空比增加到50％。最后，第一控制信号42的电压保持在由信号46决定的某数值，该数值将信号45的占空比调整到50％。
可见，通过变化信号46的电压，信号45的平均占空比能被方便地控制。例如，当信号46的电压为0.3Vdd时，信号45的平均占空比将为0.3。
关于上述讨论的频率倍增器1或1a，虽然信号45的平均占空比被很好地控制，占空比可以在不同的周期里变化。
到最后，如图7所示，频率倍增器1b进一步包括占空比变换电路8。该占空比变换电路8用于接收第二信号47，并使第二信号47的占空比变化到预设值，以致于生成第一信号41。
根据本发明的实施例中，预设值可为50％左右。
如图8所示，根据本发明的实施例中，占空比变换电路8包括脉冲产生器81、充放电路82和模数转换器(ADC)83。
具体地，脉冲产生器81用于接收第二信号47，并使用第二信号来生成脉冲方波信号e，如图13所示。可见，在信号47的每个上升沿有负脉冲，例如在t7时刻。
充放电路82用于接收脉冲方波信号e和第二控制信号48，根据脉冲方波信号e，以至少部分由第二控制信号48决定的速度，改变充放电路输出端的电压，例如信号f的电压。根据本发明的实施例中，第二控制信号48的电压可为：(1)固定；(2)手动控制的；(3)自动控制，与第一控制信号42类似。
模数转换器83用于接收并将信号f从模拟转换到数字，来生成第一信号41。
充放电路82有不同的实施例，图9所示为其中一个实施例，其中在充放电路输出端的电压以一速度减少，该速度至少部分由第二控制信号48决定的。
如图9所示，充放电路82包括第三P型MOS晶体管821(MOS821)，第五N型MOS晶体管822(MOS822)，第六N型MOS晶体管823(MOS823)和第三电容824。P型MOS晶体管821的栅极和N型MOS晶体管822的栅极相互连接，用于接收脉冲方波信号e；P型MOS晶体管821的源极和第三电容824的一端连接，用于连接至正电源，如Vdd；P型MOS晶体管821的漏极连接至N型MOS晶体管822的漏极和第三电容824的另一端，来形成充放电路82的输出端并输出信号f。N型MOS晶体管822的源极连接至N型MOS晶体管823的漏极。N型MOS晶体管823的栅极接地。
本发明的另一实施例，第三电容824的一端(图9中的上端)为接地而不是连接Vdd，而第三电容824的另一端还是连接P型MOS晶体管821的漏极和N型MOS晶体管822的漏极。
在图9，模数转换器83包括施密特触发器83。在别的实施例中，模数转换器83可包括比较器或其他合适的模数转换器。
因此，在脉冲方波信号e的负脉冲，例如在t7时刻，P型MOS晶体管821导通，且电容824的较低端被充电到Vdd，也即信号f的电压为Vdd，因此信号41为0。当脉冲方波信号e变回1时，例如在t8时刻，P型MOS晶体管821截止而N型MOS晶体管822导通。同样N型MOS晶体管823通过第二控制信号48导通，电容824的较低端通过N型MOS晶体管822和N型MOS晶体管823放电。当N型MOS晶体管822、N型MOS晶体管823和电容824的参数已经特定，电容824的放电速度由第二控制信号48决定。因此当第二控制信号的电压增加时，施密特触发器83较早地翻转而输出1。
如图10所示的本发明实施例中，占空比变换电路8a进一步包括第二反馈电路84。第二反馈电路84用于接收第二参考信号49和由模数转换器83生成的信号41，以生成第二控制信号48，该信号是动态的。
第二反馈电路84有不同的实施例，图11所示为其中一个。
与上面讨论的第一反馈电路6类似，在占空比变换电路8b中的第二反馈电路84包括第二误差信号放大器841，用于接收第二参考信号49和第一信号41。电容842和电阻843形成积分电路，提供信号41的平均电压到误差信号放大器841的负输入端。信号41的平均电压能通过等式(2)计算出来：
Vaverage＝Duty41*Vdd  (2)
其中Duty41为信号41的占空比。因此，通过设置电阻87和电阻88的阻值，可产生有所需且确定的占空比的第一信号。例如，假如电阻87和电阻88有相同的阻值，信号41的占空比最终为0.5。
此外，本实施例中另外增加两个反相器85和86，来增加第一信号41驱动负载的能力。
本发明的实例中，频率倍增器1、1a或1b能被用在不同的设置中，包括但不限于电流泵。
本发明的实例中，提供一种频率倍增的方法90。在902，上面讨论的频率倍增器1、1a或1b接收第一信号41。在904，频率倍增器1、1a或1b倍增第一信号41的频率。
本说明书中使用例子来揭示本发明，包括最佳实施方式，也使本领域的一般技术人员能够实施本发明，包括制造和使用任何装置或***，并执行任何合成的方法。本发明的专利权的范围由权利要求来限定，可包括本领域的技术人员能想到的其他实施例。这种其他的实例确定为包括在权利要求的范围内，假如该实例中的结构部件与权利要求的文字语言并没有不同，或者假如包括与权利要求的文字语言无实质区别的等同结构部件。

Claims (19)

1.一种频率倍增器，其特征在于，包括：
非交叠信号产生电路，用于接收第一信号和第一控制信号，并生成第一非交叠信号和第二非交叠信号，所述第一非交叠信号和第二非交叠信号都具有所述第一信号的频率，其中所述第一非交叠信号的占空比和第二非交叠信号的占空比的平均值由所述第一控制信号决定；
结合电路，用于接收并结合所述第一非交叠信号和第二非交叠信号，来生成频率倍增信号；
所述非交叠信号产生电路包括：
输入模块，用于接收所述第一信号，并根据所述第一信号生成第一时钟信号和第二时钟信号；
第一可控延迟模块，用于接收所述第一时钟信号和第一控制信号，将至少部分由所述第一控制信号决定的第一延迟应用到所述第一时钟信号中，来生成第一延迟信号；
第二可控延迟模块，用于接收所述第二时钟信号和第一控制信号，将至少部分由所述第一控制信号决定的第二延迟应用到所述第二时钟信号中，来生成第二延迟信号；
输入模块进一步用于接收所述第一延迟信号和第二延迟信号，并根据所述第一信号、所述第一延迟信号和第二延迟信号来生成所述第一时钟信号和第二时钟信号；
输出模块，用于接收所述第一延迟信号并据此生成第一非交叠信号，接收所述第二延迟信号并据此生成第二非交叠信号；
所述输入模块包括第一反相器、第二反相器、第三反相器、第一与非门和第二与非门，所述第一反相器的一个输入端和所述第一与非门的输入端用于接收所述第一信号，所述第一与非门的另一输入端连接来接收所述第二延迟信号，所述第一反相器的输出端连接至所述第二与非门的一个输入端，所述第二与非门的另一输入端用于接收所述第一延迟信号，所述第一与非门的输出端连接至所述第二反相器的输入端，所述第二与非门的输出端连接至所述第三反相器的输入端，所述第二反相器用于输出所述第一时钟信号，所述第三反相器用于输出所述第二时钟信号；
所述输出模块包括第四反相器和第五反相器，所述第四反相器的输入端用于接收所述第一延迟信号，所述第五反相器的输入端用于接收所述第二延迟信号，所述第四反相器用于输出所述第一非交叠信号，所述第五反相器用于输出所述第二非交叠信号。
2.如权利要求1所述的频率倍增器，其特征在于：所述结合电路包括或门。
3.如权利要求1所述的频率倍增器，其特征在于：所述第一可控延迟模块和所述第二延迟模块一起用于：
当所述第一控制信号的电压增加时，降低所述第一非交叠信号的占空比和所述第二非交叠信号的占空比；
当所述第一控制信号的电压降低时，增加所述第一非交叠信号的占空比和所述第二非交叠信号的占空比。
4.如权利要求1所述的频率倍增器，其特征在于：
所述第一可控延迟模块包括：第一P型MOS晶体管、第一N型MOS晶体管、第二N型MOS晶体管和第一电容；
所述第一P型MOS晶体管的源极连接至正电源；所述第一P型MOS晶体管栅极和所述第一N型MOS晶体管的栅极相连接，用于接收第一时钟信号；所述第一N型MOS晶体管的源极连接至所述第二N型MOS晶体管的漏极，所述第一P型MOS晶体管的漏极连接至所述第一N型MOS晶体管的漏极和所述第一电容的一端，来生成所述第一延迟信号，所述第二N型MOS晶体管的源极和所述第一电容的另一端接地，所述第二N型MOS晶体管的栅极用于接收所述第一控制信号。
5.如权利要求1所述的频率倍增器，其特征在于：
所述第二延迟模块包括第二P型MOS晶体管、第三N型MOS晶体管、第四N型MOS晶体管和第二电容；
所述第二P型MOS晶体管的源极连接至正电源；所述第二P型MOS晶体管栅极和所述第三N型MOS晶体管的栅极相连接，用于接收第二时钟信号；所述第三N型MOS晶体管的源极连接至所述第四N型MOS晶体管的漏极，所述第二P型MOS晶体管的漏极连接至所述第三N型MOS晶体管的漏极和所述第二电容的一端，来生成所述第二延迟信号，所述第四N型MOS晶体管的源极和所述第二电容的另一端接地，所述第四N型MOS晶体管的栅极用于接收所述第一控制信号。
6.如权利要求1所述的频率倍增器，其特征在于，进一步包括：
第一反馈电路，用于接收所述频率倍增信号和第一参考信号，使用所述频率倍增信号和所述第一参考信号来生成第一控制信号。
7.如权利要求6所述的频率倍增器，其特征在于，所述第一反馈电路包括：
第一误差信号放大器，用于接收第一参考信号和所述频率倍增信号，根据所述第一参考信号和所述频率倍增信号的电压误差生成所述第一控制信号。
8.如权利要求7所述的频率倍增器，其特征在于：所述第一参考信号的电压为可调的。
9.如权利要求1所述的频率倍增器，其特征在于，进一步包括：
占空比变换电路，用于接收第二信号，并将所述第二信号的占空比变换到预设值，来生成第一信号。
10.如权利要求9所述的频率倍增器，其特征在于：所述预设值为50％。
11.如权利要求9所述的频率倍增器，其特征在于，所述占空比变换电路包括：
脉冲产生器，用于接收所述第二信号，并使用所述第二信号来生成脉冲方波信号；
充放电路，用于接收所述脉冲方波信号和第二控制信号，并根据所述脉冲方波信号，以至少部分由所述第二控制信号决定的速度，改变所述充放电路输出端的电压；
模数转换器，连接至所述充放电路的输出端，并将所述充放电路的输出从模拟信号转变为数字信号，来生成所述第一信号。
12.如权利要求11所述的频率倍增器，其特征在于：在所述充放电路的输出端的电压，以至少部分由所述第二控制信号决定的速度减少。
13.如权利要求11所述的频率倍增器，其特征在于：
所述充放电路包括：第三P型MOS晶体管、第五N型MOS晶体管、第六N型MOS晶体管和第三电容；
所述第三P型MOS晶体管的栅极与所述第五N型MOS晶体管的栅极相互连接，并用于接收所述脉冲方波信号；所述第三P型MOS晶体管的源极和所述第三电容的一端连接，连接至正电源；所述第三P型MOS晶体管的漏极连接至所述第五N型MOS晶体管的漏极和所述第三电容的另一端，来形成所述充放电路的输出端，所述第五N型MOS晶体管的源极连接至所述第六N型MOS晶体管的漏极，所述第六N型MOS晶体管的栅极用于接收所述第二控制信号，所述第六N型MOS晶体管的源极接地。
14.如权利要求11所述的频率倍增器，其特征在于：其中占空比变换电路进一步包括：
第二反馈电路，用于接收所生成的第一信号和第二参考信号，使用所述第一信号和所述第二参考信号来生成所述第二控制信号。
15.如权利要求14所述的频率倍增器，其特征在于，所述第二反馈电路包括：
第二误差信号放大器，用于接收第二参考信号和所述第一信号，根据所述第二参考信号和所述第一信号的电压误差生成所述第一控制信号。
16.如权利要求14所述的频率倍增器，其特征在于：所述第二参考信号的电压是可调的。
17.一种频率倍增的方法，其特征在于，包括：
用频率倍增器接收第一信号，所述频率倍增器包括：非交叠信号产生电路，用于接收第一信号和第一控制信号，并生成第一非交叠信号和第二非交叠信号，所述第一非交叠信号和第二非交叠信号都具有所述第一信号的频率，其中所述第一非交叠信号的占空比和第二非交叠信号的占空比的平均值由所述第一控制信号决定；结合电路，用于接收并结合所述第一非交叠信号和第二非交叠信号，来生成频率倍增信号；
用所述频率倍增器倍增所述第一信号的频率；
所述非交叠信号产生电路包括：
输入模块，用于接收所述第一信号，并根据所述第一信号生成第一时钟信号和第二时钟信号；
第一可控延迟模块，用于接收所述第一时钟信号和第一控制信号，将至少部分由所述第一控制信号决定的第一延迟应用到所述第一时钟信号中，来生成第一延迟信号；
第二可控延迟模块，用于接收所述第二时钟信号和第一控制信号，将至少部分由所述第一控制信号决定的第二延迟应用到所述第二时钟信号中，来生成第二延迟信号；
输入模块进一步用于接收所述第一延迟信号和第二延迟信号，并根据所述第一信号、所述第一延迟信号和第二延迟信号来生成所述第一时钟信号和第二时钟信号；
输出模块，用于接收所述第一延迟信号并据此生成第一非交叠信号，接收所述第二延迟信号并据此生成第二非交叠信号；
所述输入模块包括第一反相器、第二反相器、第三反相器、第一与非门和第二与非门，所述第一反相器的一个输入端和所述第一与非门的输入端用于接收所述第一信号，所述第一与非门的另一输入端连接来接收所述第二延迟信号，所述第一反相器的输出端连接至所述第二与非门的一个输入端，所述第二与非门的另一输入端用于接收所述第一延迟信号，所述第一与非门的输出端连接至所述第二反相器的输入端，所述第二与非门的输出端连接至所述第三反相器的输入端，所述第二反相器用于输出所述第一时钟信号，所述第三反相器用于输出所述第二时钟信号；
所述输出模块包括第四反相器和第五反相器，所述第四反相器的输入端用于接收所述第一延迟信号，所述第五反相器的输入端用于接收所述第二延迟信号，所述第四反相器用于输出所述第一非交叠信号，所述第五反相器用于输出所述第二非交叠信号。
18.如权利要求17所述的方法，其特征在于：所述频率倍增器包括第一反馈电路，用于接收所述频率倍增信号和第一参考信号，使用所述频率倍增信号和所述第一参考信号来生成所述第一控制信号。
19.如权利要求17所述的方法，其特征在于：所述频率倍增器进一步包括占空比变换电路，用于接收第二信号，并将所述第二信号的占空比变换到预设值，来生成第一信号。
CN201010609376.4A 2010-12-28 2010-12-28 频率倍增器及频率倍增的方法 Active CN102664608B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201010609376.4A CN102664608B (zh) 2010-12-28 2010-12-28 频率倍增器及频率倍增的方法
US12/987,159 US8269530B2 (en) 2010-12-28 2011-01-10 Frequency doubler, a device including the same and a method for frequency doubling

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010609376.4A CN102664608B (zh) 2010-12-28 2010-12-28 频率倍增器及频率倍增的方法

Publications (2)

Publication Number Publication Date
CN102664608A CN102664608A (zh) 2012-09-12
CN102664608B true CN102664608B (zh) 2015-03-11

Family

ID=46315894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010609376.4A Active CN102664608B (zh) 2010-12-28 2010-12-28 频率倍增器及频率倍增的方法

Country Status (2)

Country Link
US (1) US8269530B2 (zh)
CN (1) CN102664608B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102938635A (zh) * 2012-11-08 2013-02-20 华为技术有限公司 一种频率倍增电路
CN103166605B (zh) * 2013-01-25 2016-04-06 江苏芯力特电子科技有限公司 一种多相非交叠时钟电路
US8786329B1 (en) 2013-02-20 2014-07-22 Qualcomm Incorporated Method for doubling the frequency of a reference clock
CN103490728A (zh) * 2013-09-04 2014-01-01 苏州苏尔达信息科技有限公司 一种频率倍增电路
US9065449B2 (en) * 2013-10-28 2015-06-23 Avago Technologies General Ip (Singapore) Pte. Ltd. High-speed divide-by-1.5 circuit with 50 percent duty cycle
JP6354937B2 (ja) * 2014-03-20 2018-07-11 セイコーエプソン株式会社 駆動回路、集積回路装置及びチャージポンプ回路の制御方法
US9490784B2 (en) * 2014-12-09 2016-11-08 Qualcomm Incorporated Apparatus and method for generating quadrupled reference clock from single ended crystal oscillator
US9337820B1 (en) * 2015-02-23 2016-05-10 Qualcomm Incorporated Pulse width recovery in clock dividers
CN106130540B (zh) * 2016-07-05 2019-04-26 中国科学院上海微***与信息技术研究所 宽度可调的非交叠信号电路及***
CN110113009B (zh) * 2018-02-01 2023-05-23 长鑫存储技术有限公司 倍频电路及倍频器
US10447247B1 (en) * 2018-04-27 2019-10-15 Sandisk Technologies Llc Duty cycle correction on an interval-by-interval basis
CN109525224B (zh) * 2018-11-14 2020-08-04 上海客益电子有限公司 一种基于时钟周期的脉宽调制信号占空比倍增电路
TWI666871B (zh) * 2019-01-17 2019-07-21 瑞昱半導體股份有限公司 二倍頻裝置及方法
US11646919B2 (en) * 2020-01-08 2023-05-09 Mediatek Singapore Pte. Ltd. IQ generator for mixer
US11595028B2 (en) * 2020-06-30 2023-02-28 Qualcomm Incorporated Frequency doubler with duty cycle correction
US10944386B1 (en) * 2020-07-14 2021-03-09 Qualcomm Incorporated Frequency doubler based on phase frequency detectors using rising edge delay
CN117095729B (zh) * 2023-10-17 2023-12-26 江苏帝奥微电子股份有限公司 一种用于芯片测试模式的单Pin输入控制码产生电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1144926A (zh) * 1995-09-06 1997-03-12 三菱电机株式会社 时钟产生电路，锁相环电路，半导体装置以及设计方法
US6337588B1 (en) * 1998-07-17 2002-01-08 Oak Technology, Inc. Apparatus and method for doubling the frequency of a clock signal
CN1553571A (zh) * 2003-06-06 2004-12-08 丽台科技股份有限公司 脉冲间距电压转换器及其转换方法
EP1692765A1 (en) * 2003-12-10 2006-08-23 Telefonaktiebolaget LM Ericsson (publ) A freqency multiplier
CN2884690Y (zh) * 2005-11-11 2007-03-28 中兴通讯股份有限公司 时钟同步倍频电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2549953C3 (de) * 1975-11-07 1978-05-11 Wabco Westinghouse Gmbh, 3000 Hannover Schaltungsanordnung zur Gewinnung von Ausgangssignalen in Abhängigkeit von der Ausgangsspannung eines Sensors einer Blockierschutzeinrichtung für Kraftfahrzeuge
JPS6049365B2 (ja) * 1978-05-24 1985-11-01 沖電気工業株式会社 低消費電力水晶発振回路
DE19822373C2 (de) * 1998-02-20 2001-05-31 Ind Technology Res Inst Hsinch Frequenzvervielfachungsschaltung und -verfahren
US6091271A (en) * 1998-06-30 2000-07-18 Lucent Technologies, Inc. Frequency doubling method and apparatus
JP3592950B2 (ja) * 1999-03-11 2004-11-24 株式会社東芝 周波数逓倍回路
JP3753925B2 (ja) * 2000-05-12 2006-03-08 株式会社ルネサステクノロジ 半導体集積回路
US6815991B2 (en) * 2003-01-09 2004-11-09 Sun Microsystems, Inc. Clock frequency multiplier
KR100714586B1 (ko) * 2005-08-03 2007-05-07 삼성전기주식회사 듀티보정기능을 갖는 전압 제어 발진기
US7375599B2 (en) * 2006-06-06 2008-05-20 Texas Instruments Incorporated Analog circuit and method for multiplying clock frequency
US7535269B2 (en) * 2007-06-15 2009-05-19 Oki Semiconductor Co., Ltd. Multiplier circuit
US7786780B2 (en) * 2007-07-10 2010-08-31 Jennic Limited Clock doubler circuit and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1144926A (zh) * 1995-09-06 1997-03-12 三菱电机株式会社 时钟产生电路，锁相环电路，半导体装置以及设计方法
US6337588B1 (en) * 1998-07-17 2002-01-08 Oak Technology, Inc. Apparatus and method for doubling the frequency of a clock signal
CN1553571A (zh) * 2003-06-06 2004-12-08 丽台科技股份有限公司 脉冲间距电压转换器及其转换方法
EP1692765A1 (en) * 2003-12-10 2006-08-23 Telefonaktiebolaget LM Ericsson (publ) A freqency multiplier
CN2884690Y (zh) * 2005-11-11 2007-03-28 中兴通讯股份有限公司 时钟同步倍频电路

Also Published As

Publication number Publication date
US8269530B2 (en) 2012-09-18
CN102664608A (zh) 2012-09-12
US20120161824A1 (en) 2012-06-28

Similar Documents

Publication Publication Date Title
CN102664608B (zh) 频率倍增器及频率倍增的方法
CN208675109U (zh) 用于从/使用输入电压来生成输出电压的电路
EP3503369B1 (en) Direct current voltage conversion circuit
TWI273763B (en) Control apparatus and method for boost inverting converter
JP3919116B2 (ja) マルチ位相合成リプル電圧レギュレータの同期
KR102062541B1 (ko) 전하 펌프 레귤레이터 회로
CN1848683B (zh) 三角波发生器及包含它的脉宽调制信号发生电路
JPH07502879A (ja) 出力電流のコントロールを有する高電圧発生器
CN104410258B (zh) 一种基于飞跨电容多步放电的电荷泵纹波抑制方法
CN101119067A (zh) 开关调节器
CN104079167A (zh) 控制电路、开关电源和控制方法
JP2007528187A (ja) スイッチモード電源
CN103516203A (zh) 直流对直流控制器与其操作方法
CN205249160U (zh) 电子设备
US7635971B2 (en) DC-DC converter and power supply device capable of synchronizing frequencies of a plurality of DC-DC converters
CN103633831A (zh) 控制电路、时间计算单元及控制电路操作方法
JP2000217340A (ja) 最大デュ―ティ比の矩形波信号生成方法、デュ―ティ比設定回路及びｄｃ―ｄｃコンバ―タ
TWI362817B (en) Dc/dc converters and related methods
CN101783681B (zh) 倍频器与倍频方法
CN103929057A (zh) 具有电荷泵的切换式电源供应器
CN101355349B (zh) 三角波产生电路及其方法
JP5875073B2 (ja) スイッチング電源装置および該装置で使用されるパルス幅変調回路
CN101494415A (zh) 改善轻载效能的切换式电源供应器及其方法
CN112751480A (zh) 切换调节器控制
CN105634266A (zh) 直流-直流转换器的控制电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 201203 Pudong New Area, Zhang Dong Road, No. 41, building 1387, Shanghai

Patentee after: Broadcom integrated circuit (Shanghai) Limited by Share Ltd

Address before: 201203 Shanghai city Pudong New Area Keyuan Road No. 1278 3A

Patentee before: Beken Corporation (Shanghai Headquarters)