CN110113009B - 倍频电路及倍频器 - Google Patents
倍频电路及倍频器 Download PDFInfo
- Publication number
- CN110113009B CN110113009B CN201810103531.1A CN201810103531A CN110113009B CN 110113009 B CN110113009 B CN 110113009B CN 201810103531 A CN201810103531 A CN 201810103531A CN 110113009 B CN110113009 B CN 110113009B
- Authority
- CN
- China
- Prior art keywords
- signal
- stage
- nand gate
- stage nand
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 230000008054 signal transmission Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本发明涉及一种倍频电路及倍频器，其中，倍频电路包括至少两个第一级与非门，各第一级与非门均具有用于接收信号的第一输入端和第二输入端，第一级与非门对接收的信号进行与非逻辑运算，并通过第一输出端输出第一级逻辑运算结果；第二级与非门，第二级与非门具有至少两个第三输入端；各第一级与非门的第一输出端分别与第二级与非门的一个第三输入端连接，用于接收第一级与非门输出的第一级逻辑运算结果，经由第二级与非门对第三输入端接收的第一级逻辑运算结果进行倍频处理，并通过第二输出端输出倍频信号。倍频器包括上述倍频电路。本发明的倍频电路结构简单，在芯片上的占用面积小，并且信号传输质量高，传输延时小。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种倍频电路及倍频器。
背景技术
倍频器是集成电路或通信***中十分重要的组成部分。集成电路经常在不同模块使用不同频率的时钟信号。在数字电路中，倍频器常用来产生电路控制信号、采样时钟信号。现有的倍频器的倍频功能实现方式主要通过逻辑电路、锁相环倍频或直接数字频率合成等方式。其中，逻辑电路可以采用延时器11(delayer)和异或门12连接的方式(如图1所示)，或采用并联的与门逻辑元件21一端和移相器22(shifter)连接，另一端和或门逻辑元件23连接的方式(如图2所示)。而采用延时器11和异或门12组合的方式构成的逻辑电路，产生的倍频信号的占空比无法达到50％，容易影响信号输出质量。而采用与门逻辑元件21和或门逻辑元件23结合的方式，电路结构又过于复杂，由于没有天然的与门和或门，因此需要采用与非门和反相器构成与门逻辑元件21，采用或非门和反相器构成或门逻辑元件23。但是随着芯片体积的缩小，过于复杂的逻辑电路会占用芯片过多的空间，影响芯片中其他元件的设置。
在背景技术中公开的上述信息仅用于加强对本发明的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。
发明内容
有鉴于此，本发明实施例提供一种倍频电路及倍频器，以解决或缓解现有技术中存在的技术问题，至少提供一种有益的选择。
本发明实施例的技术方案是这样实现的：
根据本发明的一个实施例，提供一种倍频电路，包括：
至少两个第一级与非门，各所述第一级与非门均具有用于接收信号的第一输入端和第二输入端，所述第一级与非门对接收的所述信号进行与非逻辑运算，并通过所述第一级与非门的第一输出端输出第一级逻辑运算结果；以及
第二级与非门，具有至少两个第三输入端；各所述第一级与非门的所述第一输出端分别与所述第二级与非门的一个所述第三输入端连接，用于接收所述第一级与非门输出的所述第一级逻辑运算结果，其中，经由所述第二级与非门对所述第三输入端接收的所述第一级逻辑运算结果进行倍频处理，并通过所述第二级与非门的第二输出端输出倍频信号。
在一些实施例中，所述第一级与非门的所述第一输入端和所述第二输入端接收的所述信号之间具有相位差；
各所述第一级与非门接收的各所述信号的脉冲周期和脉冲宽度相同，且相位均不相同。
在一些实施例中，所述第一级与非门的数量为四个，所述第二级与非门具有对应的四个所述第三输入端，经由所述第二级与非门对各所述第三输入端接收的所述处理信号进行倍频处理，并通过所述第二输出端输出四倍频信号。
在一些实施例中，所述第一级与非门的数量为八个，所述第二级与非门具有对应的八个所述第三输入端，经由所述第二级与非门对各所述第三输入端接收的所述处理信号进行倍频处理，并通过所述第二输出端输出八倍频信号。
在一些实施例中，所述第一级与非门的所述第一输入端接收的所述信号和所述第二输入端接收的所述信号之间的相位差符合以下公式：
其中，X为所述第一级与非门的数量。
在一些实施例中，所述信号、所述第一级逻辑运算结果以及所述倍频信号均包括矩形波。
在一些实施例中，各所述第一级与非门接收的所述信号的占空比均为50％。
本发明还提供了一种倍频器，包括上述的倍频电路。
在一些实施例中，所述信号、所述第一级逻辑运算结果以及所述倍频信号均包括矩形波。
本发明实施例由于采用以上技术方案，其具有以下优点：本发明的倍频电路结构简单，不需要其他器件组合使用，只需要采用与非门即可实现倍频功能，降低了在芯片上的占用面积，并且信号传输质量高，传输延时小。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。
图1为现有技术的一种倍频器结构。
图2为现有技术的另一种倍频器结构。
图3为本发明实施例的倍频电路的结构图。
图4为本发明实施例的倍频信号的生成过程图。
图5为本发明实施例的倍频信号与第一级与非门接收信号的比对图。
图6为本发明实施例的另一倍频电路的结构图。
图7为本发明实施例的另一倍频信号与第一级与非门接收信号的比对图。
附图标号说明：
现有技术：
11-延时器；12-异或门；21-与门逻辑元件；
22-移相器；23-或门逻辑元件。
本发明：
100-第一级与非门；101-第一输入端；102-第二输入端；
103-第一输出端；200-第二级与非门；201-第二输出端；
202-第三输入端；300-信号；301-第一信号；
302-第二信号；303-第三信号；304-第四信号；
401-第一处理信号；402-第二处理信号；500-倍频信号。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或组件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个组件内部的连通或两个组件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
如图3所示，本发明实施例提供了一种倍频电路，包括：
至少两个第一级与非门100，各第一级与非门100均具有第一输入端101、第二输入端102和第一输出端103，第一输入端101和第二输入端102用于接收信号。第一级与非门100对接收的信号进行与非逻辑运算，并通过第一输出端103输出第一级逻辑运算结果。优选的，两个第一级与非门100并联设置。
需要说明的是，该信号可以是数字电路***直接输出的信号，也可以是数字电路***输出后由移相器、测试器等任一其他器件处理后的信号。
第二级与非门200，第二级与非门200具有第二输出端201和至少两个第三输入端202。各第一级与非门100的第一输出端103分别与第二级与非门200的一个第三输入端202连接。第三输入端202用于接收第一级与非门100输出的第一级逻辑运算结果。第二级与非门200的第三输入端202的数量与第一级与非门100的数量相匹配，每一个第三输入端202分别与一个第一级与非门100的第一输出端103连接。
第二级与非门200对第三输入端202接收的各第一级与非门100输出的第一级逻辑运算结果进行倍频处理，并通过第二输出端201输出倍频信号。倍频信号的频率与各第一输入端101和第二输入端102接收到的信号的频率呈偶数倍关系。
在一个实施例中，各第一级与非门100的第一输入端101和第二输入端102接收的信号之间具有相位差，且各第一级与非门100接收的信号的相位均不相同。各第一级与非门100接收的各信号的脉冲周期和脉冲宽度相同。
在一个优选的实施例中，各第一级与非门100接收的各信号的占空比均为50％。
在一个具体的实施方式中，如图3、图4所示，第一个第一级与非门100的第一输入端101接收的第一信号的脉冲宽度为180°，脉冲周期为360°，占空比为50％，且设定第一信号301的第一个高电平起始位置为0°(或360°)位置。第一个第一级与非门100的第二输入端102接收的第二信号302的脉冲宽度、脉冲周期以及占空比均匀第一信号301相同。第二信号302的第一个高电平起始位置与第一信号301的第一个高电平起始位置之间具有270°的相位差。
第二个第一级与非门100的第一输入端101接收的第三信号303的脉冲宽度、脉冲周期以及占空比均匀第一信号301相同。第三信号303的第一个高电平起始位置与第一信号301的第一个高电平起始位置之间具有90°的相位差。第二个第一级与非门100的第二输入端102接收的第四信号304的脉冲宽度、脉冲周期以及占空比均匀第一信号301相同。第四信号304的第一个高电平起始位置与第一信号301的第一个高电平起始位置之间具有180°的相位差。
如图4所示，经由第一个第一级与非门100对第一信号301和第二信号302进行与非逻辑运算后，输出第一级逻辑运算结果，即输出第一处理信号401，经由第二个第一级与非门100对第三信号303和第四信号304进行与非逻辑运算后，输出第一级逻辑运算结果，即输出第二处理信号402。假设把第一处理信号401和第二处理信号402每隔90°划分为一部分，则第一处理信号401需在1、5、9……(n+4)位置处为低电平，第二处理信号402需在3、7、11……(n+4)位置处为低电平，其中n表示第几个90°位置处。
经由第二级与非门200对第一处理信号401和第二处理信号402进行倍频处理后，输出倍频信号500。如图5所示，倍频信号500的脉冲宽度为90°，脉冲周期为180°，占空比为50％，由此可知，倍频信号500的频率变为信号300(第一信号301、第二信号302、第三信号303和第四信号304)的频率的两倍。
倍频电路可根据工作需要进行调整，进而改变最终由第二级与非门200生成的倍频信号的频率。
在一个实施例中，如图6所示，倍频电路包括并联设置的四个第一级与非门100，每个第一级与非门100均具有第一输入端101、第二输入端102以及第一输出端103。第二级与非门200具有四个第三输入端202，经由第二级与非门200对各第三输入端202接收的处理信号进行倍频处理，并通过第二输出端201输出四倍频信号。
在一个具体的实施方式中，如图6所示，第一个第一级与非门100的第一输入端101接收的第一信号的脉冲宽度为180°，脉冲周期为360°，占空比为50％，且设定第一信号的第一个高电平起始位置为0°(或360°)位置。第一个第一级与非门100的第二输入端102接收的第二信号的脉冲宽度、脉冲周期以及占空比均与第一信号相同。第二信号的第一个高电平起始位置与第一信号的第一个高电平起始位置之间具有135°的相位差。
第二个第一级与非门100的第一输入端101接收的第三信号的脉冲宽度、脉冲周期以及占空比均匀第一信号相同。第三信号的第一个高电平起始位置与第一信号的第一个高电平起始位置之间具有45°的相位差。第二个第一级与非门100的第二输入端102接收的第四信号304的脉冲宽度、脉冲周期以及占空比均匀第一信号相同。第四信号的第一个高电平起始位置与第一信号的第一个高电平起始位置之间具有270°的相位差。
第三个第一级与非门100的第一输入端101接收的第五信号的脉冲宽度、脉冲周期以及占空比均匀第一信号相同。第五信号的第一个高电平起始位置与第一信号的第一个高电平起始位置之间具有90°的相位差。第三个第一级与非门100的第二输入端102接收的第六信号的脉冲宽度、脉冲周期以及占空比均匀第一信号相同。第六信号的第一个高电平起始位置与第一信号的第一个高电平起始位置之间具有225°的相位差。
第四个第一级与非门100的第一输入端101接收的第七信号的脉冲宽度、脉冲周期以及占空比均匀第一信号相同。第七信号的第一个高电平起始位置与第一信号的第一个高电平起始位置之间具有180°的相位差。第四个第一级与非门100的第二输入端102接收的第八信号的脉冲宽度、脉冲周期以及占空比均匀第一信号相同。第八信号的第一个高电平起始位置与第一信号的第一个高电平起始位置之间具有315°的相位差。
经由第一个第一级与非门100对第一信号和第二信号进行与非逻辑运算后，输出第一级逻辑运算结果，即第一处理信号，经由第二个第一级与非门100对第三信号和第四信号进行与非逻辑运算后，输出第一级逻辑运算结果，即输出第二处理信号，经由第三个第一级与非门100对第五信号和第六信号进行与非逻辑运算后，输出第一级逻辑运算结果，即输出第三处理信号，经由第四个第一级与非门100对第七信号和第八信号进行与非逻辑运算后，输出第一级逻辑运算结果，即输出第四处理信号。经由第二级与非门200对第一、第二、第三、第四处理信号进行倍频处理后，输出倍频信号。如图7所示，倍频信号500的脉冲宽度为第一信号的脉冲宽度的四分之一，即45°，倍频信号500的脉冲周期为第一信号的脉冲周期的四分之一，即90°，倍频信号500的占空比为50％，由此可知，倍频信号500的频率变为信号300(第一信号、第二信号、第三信号和第四信号)的频率的四倍。
在一个实施例中，倍频器包括八个第一级与非门100，第二级与非门200具有八个第三输入端202，经由第二级与非门200对各第三输入端202接收的第一级逻辑运算结果进行倍频处理，并通过第二输出端21输出八倍频信号。八倍频的倍频电路与上述四倍频和两倍频的倍频电路的原理和工作模式相近似，故在此不再赘述。
在上述各实施例中，各第一级与非门100的第一输入端101和第二输入端102接收的两信号的组合方式可以参考上述各实施例的搭配方式，但是各组信号搭配的输入顺序可以改变。例如，第一信号和第二信号可由第二个第一级与非门100接收，第三信号和第四信号可由第一个第一级与非门100接收。各信号组的输入顺序根据工作需要进行选择，并不限于上述各实施例限定的范围。
在一个实施例中，第一级与非门100的第一输入端101接收的信号和第二输入端102接收的信号之间的相位差可以通过以下公式计算获取：
其中，X为第一级与非门的数量。
在一个具体的实施方式中，当倍频电路为两倍频电路时，第一级与非门100数量为两个，即X＝2，因此同一第一级与非门100的第一输入端101接收的信号和第二输入端102接收的信号的相位差为90°或270°(如图3所示)。当倍频电路为四倍频电路时，第一级与非门100数量为四个，即X＝4，因此第一输入端101接收的信号和第二输入端102接收的信号的相位差为135°或225°(如图6所示)。当倍频电路为八倍频电路时，第一级与非门100数量为八个，即X＝8，因此第一输入端101接收的信号和第二输入端102接收的信号的相位差为202.5°或157.5°。
需要说明的是，
和/>
互为组角，即90°与270°、135°与225°、202.5°与157.5°互为组角，因此可以理解为相位差90°和相位差270°时，相位差等同。
在上述实施例中，在同一个倍频电路中，信号、第一级逻辑运算结果以及倍频信号的波形相同。信号、第一级逻辑运算结果以及倍频信号的波形可为方波或正弦波。信号、第一级逻辑运算结果以及倍频信号为周期性脉冲信号。
本发明的实施例还提供了一种倍频器，倍频器包括上述任一实施例中的倍频电路。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (4)
1.一种倍频电路，其特征在于，包括：
X个第一级与非门，各所述第一级与非门均具有用于接收信号的第一输入端和第二输入端，所述第一级与非门对接收的所述信号进行与非逻辑运算，并通过所述第一级与非门的第一输出端输出第一级逻辑运算结果；以及
第二级与非门，具有至少两个第三输入端；各所述第一级与非门的所述第一输出端分别与所述第二级与非门的一个所述第三输入端连接，用于接收所述第一级与非门输出的所述第一级逻辑运算结果，其中，经由所述第二级与非门对所述第三输入端接收的所述第一级逻辑运算结果进行倍频处理，并通过所述第二级与非门的第二输出端输出倍频信号，所述倍频信号的脉冲宽度为所述第一级与非门接收的所述信号的脉冲宽度的X分之一，倍频信号的脉冲周期为所述第一级与非门接收的所述信号的脉冲周期的X分之一，倍频信号的占空比为50％，在同一个倍频电路中，所述第一级与非门接收的所述信号、所述第一级逻辑运算结果以及所述倍频信号的波形相同，且所述波形可为方波或正弦波，
其中，所述第一级与非门的所述第一输入端和所述第二输入端接收的所述信号之间具有相位差；各所述第一级与非门接收的各所述信号的脉冲周期和脉冲宽度相同，占空比均为50％，且相位均不相同，第一级与非门的所述第一输入端接收的所述信号和所述第二输入端接收的所述信号之间的相位差符合以下公式：
其中，
2.如权利要求1所述的倍频电路，其特征在于，所述第一级与非门的数量为四个，所述第二级与非门具有对应的四个所述第三输入端，经由所述第二级与非门对各所述第三输入端接收的处理信号进行倍频处理，并通过所述第二输出端输出四倍频信号。
3.如权利要求1所述的倍频电路，其特征在于，所述第一级与非门的数量为八个，所述第二级与非门具有对应的八个所述第三输入端，经由所述第二级与非门对各所述第三输入端接收的处理信号进行倍频处理，并通过所述第二输出端输出八倍频信号。
4.一种倍频器，其特征在于，包括如权利要求1-3任一项所述的倍频电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810103531.1A CN110113009B (zh) | 2018-02-01 | 2018-02-01 | 倍频电路及倍频器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810103531.1A CN110113009B (zh) | 2018-02-01 | 2018-02-01 | 倍频电路及倍频器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110113009A CN110113009A (zh) | 2019-08-09 |
| CN110113009B true CN110113009B (zh) | 2023-05-23 |
Family
ID=67483132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810103531.1A Active CN110113009B (zh) | 2018-02-01 | 2018-02-01 | 倍频电路及倍频器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110113009B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201122939Y (zh) * | 2007-09-25 | 2008-09-24 | 苏州市华芯微电子有限公司 | 低功耗无交叠四相时钟电路 |
| CN102158205A (zh) * | 2011-03-14 | 2011-08-17 | 北京龙芯中科技术服务中心有限公司 | 一种时钟倍频器和装置及时钟倍频方法 |
| CN104917496A (zh) * | 2015-05-26 | 2015-09-16 | 苏州固基电子科技有限公司 | 一种脉冲倍频器电路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2658370B1 (fr) * | 1990-02-13 | 1992-06-12 | Sgs Thomson Microelectronics | Doubleur de frequence d'horloge. |
| KR100493027B1 (ko) * | 2002-10-01 | 2005-06-07 | 삼성전자주식회사 | 외부클럭의 주파수 체배기와 테스트 데이터의 출력버퍼를 구비하는 반도체 장치 및 반도체 장치의 테스트 방법 |
| CN1879303B (zh) * | 2003-12-10 | 2010-06-23 | 艾利森电话股份有限公司 | 倍频器 |
| CN101764606A (zh) * | 2008-12-26 | 2010-06-30 | 浩凯微电子(上海)有限公司 | 高速可编程分频器 |
| CN101446843A (zh) * | 2008-12-30 | 2009-06-03 | 北京中星微电子有限公司 | 一种高频时钟发生器、时钟频率转换方法以及一种芯片 |
| CN102664608B (zh) * | 2010-12-28 | 2015-03-11 | 博通集成电路（上海）有限公司 | 频率倍增器及频率倍增的方法 |
| KR101276731B1 (ko) * | 2011-11-11 | 2013-06-20 | 연세대학교 산학협력단 | 주파수 체배기 및 주파수 체배 방법 |
| US9372499B2 (en) * | 2014-01-21 | 2016-06-21 | Advanced Micro Devices, Inc. | Low insertion delay clock doubler and integrated circuit clock distribution system using same |
-
2018
- 2018-02-01 CN CN201810103531.1A patent/CN110113009B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201122939Y (zh) * | 2007-09-25 | 2008-09-24 | 苏州市华芯微电子有限公司 | 低功耗无交叠四相时钟电路 |
| CN102158205A (zh) * | 2011-03-14 | 2011-08-17 | 北京龙芯中科技术服务中心有限公司 | 一种时钟倍频器和装置及时钟倍频方法 |
| CN104917496A (zh) * | 2015-05-26 | 2015-09-16 | 苏州固基电子科技有限公司 | 一种脉冲倍频器电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110113009A (zh) | 2019-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8462028B2 (en) | Parallel to serial conversion apparatus and method of converting parallel data having different widths | |
| US7948274B2 (en) | Frequency generation circuitry and method | |
| US6546048B1 (en) | Pulse width modulation waveform generating circuit | |
| JPWO2017158761A1 (ja) | 可変分周器 | |
| CN111030599B (zh) | 正交信号产生 | |
| CN110113009B (zh) | 倍频电路及倍频器 | |
| WO2010004747A1 (ja) | 多相クロック分周回路 | |
| CN112003593A (zh) | 一种数字信号的毛刺消除电路及毛刺消除方法 | |
| CN115412064A (zh) | 延时调制电路、方法、芯片及服务器 | |
| US7199626B2 (en) | Delay-locked loop device capable of anti-false-locking and related methods | |
| JP2007282080A (ja) | ４相出力２（２ｎ＋１）分周移相器 | |
| US6998882B1 (en) | Frequency divider with 50% duty cycle | |
| JP2005167317A (ja) | 発振器、周波数逓倍器、及び試験装置 | |
| CN216599578U (zh) | 小数分频器、芯片及电子设备 | |
| US8183895B2 (en) | Clock dividing circuit | |
| CN111492579B (zh) | 时钟信号极性控制电路 | |
| US11323102B2 (en) | Multiphase signal generators, frequency multipliers, mixed signal circuits, and methods for generating phase shifted signals | |
| CN107046414B (zh) | 相位与频率控制电路和包括其的*** | |
| KR20090124912A (ko) | Ｄｄｓ 회로 및 전자 장치 | |
| US20220209759A1 (en) | Clock sweeping system | |
| US7242231B2 (en) | Programmable fractional-N clock generators | |
| CN100379150C (zh) | 电压控制振荡器及使用其的电子*** | |
| EP2391007A2 (en) | Division circuit, division device, and electronic apparatus | |
| US20130176151A1 (en) | Serializer | |
| KR20050084153A (ko) | 진정한 난수 생성 방법 및 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231212 Address after: 2800 Wanyuan Road, Minhang District, Shanghai 201100 Patentee after: Changxin Minke Storage Technology (Shanghai) Co.,Ltd. Address before: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Patentee before: CHANGXIN MEMORY TECHNOLOGIES, Inc. |