CN102664158A - 基板处理装置、程序、计算机存储介质和基板的输送方法 - Google Patents

基板处理装置、程序、计算机存储介质和基板的输送方法 Download PDF

Info

Publication number
CN102664158A
CN102664158A CN2011103519967A CN201110351996A CN102664158A CN 102664158 A CN102664158 A CN 102664158A CN 2011103519967 A CN2011103519967 A CN 2011103519967A CN 201110351996 A CN201110351996 A CN 201110351996A CN 102664158 A CN102664158 A CN 102664158A
Authority
CN
China
Prior art keywords
substrate
wafer
unit
defective
defects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103519967A
Other languages
English (en)
Other versions
CN102664158B (zh
Inventor
早川诚
富田浩
吉田达平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102664158A publication Critical patent/CN102664158A/zh
Application granted granted Critical
Publication of CN102664158B publication Critical patent/CN102664158B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N2021/9563—Inspecting patterns on the surface of objects and suppressing pattern images

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种即时地判断处理部有无异常并防止产生有大量的次品晶片的涂敷显影处理装置，其包括：晶片输送机构；缺陷***；控制晶片的输送的输送控制单元(200)；基于缺陷的状态进行该缺陷的分类的缺陷分类单元(203)；存储晶片被处理单元处理时的晶片输送机构的晶片的输送路径的存储单元(202)；和缺陷处理指定单元(204)，其基于由缺陷分类单元(203)分类的缺陷的种类和存储在存储单元(202)的基板的输送路径，指定产生有该被分类的缺陷的处理单元，并判定该被指定的处理部有无异常，输送控制单元(200)以绕过被缺陷处理指定单元(204)判定为异常的处理单元输送晶片的方式来进行晶片输送机构的控制。

Description

基板处理装置、程序、计算机存储介质和基板的输送方法
技术领域
本发明涉及进行基板处理的基板处理装置、程序、计算机存储介质和基板的输送方法。
背景技术
例如在半导体装置的制造工序的光刻工序中，在晶片上依次进行涂敷抗蚀剂液形成抗蚀剂膜的抗蚀剂涂敷处理、将抗蚀剂膜曝光为规定的图案的曝光处理、对被曝光的抗蚀剂膜进行显影的显影处理等的一系列的处理，在晶片上形成规定的抗蚀剂图案。这些一系列的处理在搭载有处理晶片的各种处理部和输送晶片的输送机构等的基板处理装置即涂敷显影处理装置中进行。
但是，在上述的涂敷显影处理装置中，为了连续地输送多个晶片并对其进行处理，例如当在该涂敷显影处理装置产生有异常时，需要提前发现装置的异常。作为检测该装置异常的检查之一，例如有检查晶片表面的缺陷的表面缺陷检查。专利文献1提案有搭载有进行该表面缺陷检查的例如检测宏观缺陷等的表面缺陷检查装置的涂敷显影处理装置。
结束了一系列的处理的晶片，利用表面缺陷检查装置进行检查且使用该检查结果和作为设置于涂敷显影处理装置的外部的存储部的服务器所具有的功能即异常要因分析功能进行评价。而且，当检查结果异常即被判断为在基板产生有缺陷时，例如停止涂敷显影处理装置的运行等进行应对。
此外，当在涂敷显影处理装置产生异常而使装置停止时，停止的时间越长生产性越降低。因此，从生产性的观点出发，为了使得涂敷显影处理装置的停止时间变短，优选迅速地指定异常产生的原因并去除其原因。因此，例如在专利文献2提案有：合成无缺陷的教学用图像和缺陷模板制作缺陷模型，通过比较该缺陷模型和被摄影的基板的缺陷的特征，对基板的缺陷进行分类并进行指定。
现有技术文献
专利文献1：日本特开2009-64934号公报
专利文献2：日本特开2009-238992号公报
发明内容
发明想要解决的问题
然而，为了进行上述的异常要因分析，需要多批的检查结果。因此，即使在收集多批的检查结果期间产生异常，也不能适当地判断是否在处理部产生异常。在该情况下，直到判断为异常为止继续进行晶片处理，在其间产生有大量的次品的晶片。
本发明是基于上述情况而提生的，其目的在于即时地判断处理部有无异常并防止大量产生次品晶片。
用于解决课题的方法
为了达成上述目的，本发明是一种基板处理装置，其包括：处理基板的多个处理部；输送基板的基板输送机构；检查基板处理已结束的基板表面的缺陷的缺陷***；和控制所述基板处理输送机构的基板的输送的输送控制单元，该基板处理装置的特征在于，还包括：基于缺陷的检查结果进行缺陷的分类的缺陷分类单元；存储所述处理部进行基板处理时的所述基板输送机构的基板的输送路径的存储单元；和缺陷处理指定单元，其根据由所述缺陷分类单元分类的缺陷的种类和存储于所述存储单元的基板的输送路径，指定成为该被分类的缺陷产生原因的处理部，进而，判定该被指定的处理部有无异常，所述输送控制单元以绕过被所述缺陷处理指定单元判定为异常的处理单元而输送基板的方式来进行所述基板输送机构的控制。
根据本发明，存储进行基板处理时的基板输送结构的晶片W的输送路径，并基于该被存储的输送路径和由缺陷分离单元分类的缺陷的种类，能够指定在哪个处理部产生了异常。而且，绕过被指定的处理部输送基板，因此能够防止在其后面的晶片处理中大量产生次品。
上述缺陷处理指定单元可以在成为缺陷的产生原因的处理部中连续产生有缺陷时，将成为该缺陷的产生原因的处理部判定为异常。
上述缺陷处理指定单元可以在成为缺陷的产生原因的处理部中，缺陷的产生比率超过预先设定的比率时，将成为该缺陷的产生原因的处理部判断为异常。
本发明的另一方面是一种用于基板处理装置中的基板的输送方法，上述基板处理装置包括：处理基板的多个处理部；输送基板的基板输送机构；和检查基板处理已结束的基板表面有无缺陷的缺陷***，上述基板的输送方法特征在于：存储所述处理部进行基板处理时的所述基板输送机构的基板的输送路径；根据由所述缺陷分类单元分类的缺陷的种类和所述存储的基板的输送路径，指定成为该分类的缺陷产生原因的处理部，进而，判定该被指定的处理部有无异常，之后，以绕过被判定为异常的处理部的方式进行所述基板的输送。
可以在被指定为缺陷的产生原因的处理部中连续产生有缺陷时，判定该处理部为异常。
此外，可以在被指定为缺陷的产生原因的处理部中，当缺陷的产生比率在预先设定的比率以上时，判定该处理部为异常。
根据本发明的另一方面，提供有一种程序，在控制该基板处理装置的控制装置的计算机上运行，以通过上述基板装置实行上述基板的输送方法。
此外，根据本发明的另一方面，提供存储有上述程序的可读取的计算机存储介质。
根据本发明，能够即时地判断处理部有无异常并防止大量产生次品晶片。
附图说明
图1是表示本实施方式涉及的涂敷显影处理装置的内部结构的概略的俯视图。
图2是表示本实施方式涉及的涂敷显影处理装置的内部结构的概略的侧视图。
图3是表示本实施方式涉及的涂敷显影处理装置的内部结构的概略的侧视图。
图4是表示缺陷检查装置的结构的概略的横截面图。
图5是表示缺陷检查装置的结构的概略的纵截面图。
图6是表示控制部150的结构的概略的说明图。
图7是例示输送路径表的说明图。
图8是例示缺陷的分类的说明图，(a)是产生有飞溅形(splatters)时的说明图，(b)是表示产生有切楔形(wedging)时的说明图，(c)是产生有环形(rings)时的说明图。
图9是例示缺陷分类表的说明图。
图10是例示异常模块判定表的说明图。
图11是例示异常模块判定表的说明图。
图12是例示异常模块判定表的说明图。
图13是例示缺陷分类表的说明图。
符号说明
1涂敷显影处理***
2盒站
3处理站
4曝光装置
5接口站
10盒搬入部
11晶片输送部
12盒载置台
13盒载置板
20输送路
21晶片输送机构
30显影处理单元
31下部反射防止膜形成单元
32抗蚀剂涂敷单元
33上部反射防止膜形成单元
40～46热处理单元
50～56交接单元
60～62交接单元
70～73晶片输送机构
80往复输送机构
90晶片输送机构
91晶片输送机构
100缺陷***
101壳体
120载置台
121旋转驱动部
122导轨
123驱动装置
130摄像装置
131半反射镜
132照射装置
150控制部
200输送控制单元
201晶片处理控制单元
202存储单元
203缺陷分类单元
204缺陷处理指定单元
205输送路径表
206缺陷分类表
210异常模块判定表
W晶片
F1～F3杯具
D晶片输送区域
C盒
具体实施方式
以下，对本发明的实施方式进行说明。图1是表示本实施方式涉及的作为基板处理装置的涂敷显影处理装置1的内部结构的概略的说明图。图2和图3是表示涂敷显影处理装置1的内部结构的概略的侧视图。
如图1所示，涂敷显影处理装置1构成为一体地连接有：在与外部之间搬入搬出收纳有一批的多个晶片的盒C的盒站2；具有多个在光蚀刻处理中作为单个地实施规定处理的处理部的各种处理单元的处理站3；和在与处理站3相邻的曝光装置4之间进行晶片W的交接的接口站5。此外，涂敷显影处理装置1具有控制各种处理单元等的控制部150。
盒站2例如被分为盒搬入搬出部10和晶片输送部11。例如盒搬入搬出部10被设置于涂敷显影处理装置1的Y方向中的负方向(图1的左方向)一侧的端部。在盒搬入搬出部10设置有盒载置台12。在盒载置台12上设有多个例如4个载置板13。载置板13沿水平方向的X方向(图1中的上下方向)排成一列地设置。当相对于涂敷显影处理装置1的外部搬入搬出盒C时，能够将盒C载置在这些载置板13上。
如图1所示，在晶片输送部11设置有在沿X方向延伸的输送路20上自由移动的晶片输送机构21。晶片输送机构21也可以在上下方向以及围绕垂直轴轴(θ方向)自由移动，能够在各载置板13上的盒C与后述的处理站3的第三块G3的交接装置之间输送晶片W。
在与盒站2相邻的处理站3设置有具有各种单元的多个例如4个块G1、G2、G3、G4。在处理站3的正面一侧(图1的X方向的负方向侧)设置有第一块G1，在处理站3的背面一侧(图1的X方向的正方向侧)设置有第二块G2。此外，在处理站3的盒站2一侧(图1的Y方向的负方向侧)设置有第三块G3，在处理站3的接口站5一侧(图1的Y方向的正方向侧)设置有第四块G4。
例如如图2所示，在第一块G1从下方开始依次4层重叠有多个液处理单元例如对晶片W进行显影处理的显影处理单元30、在晶片W的抗蚀剂膜的下层形成反射防止膜(以下称为“下部发射防止膜”)的下部反射防止膜形成单元31、对晶片W涂敷抗蚀剂液形成抗蚀剂膜的抗蚀剂涂敷单元32、和在晶片W的抗蚀剂膜的上层形成反射防止膜(以下称为“上部发射防止膜”)的上部反射防止膜形成单元33。
例如如图2所示，第一块G1的各单元30～33按照水平方向的从左到右的顺序具有收纳晶片的例如三台杯具F1、F2、F3，能够同时进行多个晶片W的处理。
例如如图3所示，在第二块G2设置有进行晶片W的加热和冷却的热处理的多个热处理单元40～46。各热处理单元40～46从下方开始以热处理单元40～46的顺序叠层设置。如图3所示叠层设置的热处理单元40～46，沿水平方向从左侧向右侧以该顺序被分割为热处理模块A、热处理模块B、热处理模块C和热处理模块D，在各热处理模块A～D中能够独立进行热处理。
例如在第三块G3从下方开始依次设置有多个交接单元50、51、52、53、54、55、56。
例如在第四块G4从下方开始依次设置有多个交接单元60、61、62以及缺陷***100、100。
如图1所示，在第一块G1～第四块G4所包围的区域形成有晶片输送区域D。例如如图3所示，在晶片输送区域D从下方开始依次设置有晶片输送机构70、71、72、73。晶片输送机构70、71、72、73例如能够对各块G1～G4的同等程度的高度的规定的单元输送晶片W。
此外，在晶片输送区域D设置有在第三块G3与第四块G4之间直线地输送晶片W往复输送装置80。
往复输送装置80例如在图3的Y方向上直线地自由移动。往复输送装置80在支撑晶片W的状态下沿Y方向移动，能够在第三块G3的交接单元52与第四块G4的交接单元62之间输送晶片W。
如图1所示，在第三块G3的X方向中的正方向一侧设置有晶片输送结构90。晶片输送结构90具有例如在前后反向、θ方向以及上下方向上自由移动的输送臂。晶片输送结构90在支撑晶片W的状态下能够上下移动，能够向第三块G3内的各交接单元输送晶片W。
在接口站5设置有晶片输送结构91。晶片输送结构91具有例如在前后反向、θ方向以及上下方向上自由移动的输送臂。晶片输送结构91例如能够由输送臂支撑晶片W，向第四块G4内的各交接单元、曝光装置4输送晶片W。
接着，对缺陷***100的结构进行说明。
如图4所示，缺陷***100具有壳体101。在壳体101内如图5所示设置有载置晶片W的载置台120。该载置台120通过电动机等的旋转驱动部121而自由旋转、停止。在壳体101的底面设置有从壳体101内的一端侧(图5中的X方向的负方向一侧)延伸至另一端侧(图5中的X方向的正方向一侧)的导轨122。载置台120和旋转驱动部121被设置于导轨122上，通过驱动装置123能够沿导轨122移动。
在壳体101内的另一端侧(图5中的X方向的正方向一侧)的侧面设置有摄像装置130。摄像装置130例如使用广角型的CCD照相机。在壳体101的顶部中央附近设置有半反射镜131。半反射镜131设置于与摄像装置130相对的位置，以从铅直方向开始倾斜45度的方式设置。在半反射镜131的上方设置有照明装置132，半反射镜131和照明装置132被固定于壳体101的上表面。来自照明装置132的照明通过半反射镜131向下方照射。因此，由位于照明装置132的下方的物体反射的光，进一步被半反射镜131反射，进入摄像装置130。即，摄像装置130能够对照明装置132的照射区域中存在的物体进行摄像。而且，拍摄的晶片W的检查对象图像被输出到控制部150。
如图6所示，控制部150包括：控制晶片输送机构的动作的输送控制单元200；控制各种处理单元的动作的晶片处理控制单元201；存储单元202，其存储在各处理单元中处理晶片时由各晶片输送机构输送晶片W的路径，换言之，存储由哪个处理单元处理晶片W的经历；预先存储的晶片W的缺陷模型，根据该缺陷模型与由缺陷***100摄像的晶片W的检查对象的关系而进行缺陷的分类的缺陷分类单元203；和指定成为缺陷产生的原因的处理单元的缺陷处理指定单元204。
在存储单元202中将由涂敷显影处理装置1处理的晶片W的输送路径例如作为如图7所示那样的输送路径表205进行存储，在图7所示的输送路径表205的横列例如记载有从左侧向右侧进行晶片W的处理的处理单元的种类，在纵行以从上到下的顺序记载有进行完处理的晶片W的序号。另外，在图7所示的输送路径表中记录有，作为晶片W的输送路径按照热处理单元40、下部反射防止膜形成单元31、热处理单元41、热处理单元42、抗蚀剂涂敷单元32、热处理单元43、热处理单元44、上部反射防止膜形成单元33、热处理单元45的顺序进行输送的情况，但晶片W的输送路径并不限定于本实施方式的内容，能够任意设定。
输送路径表205的各格中的部分表示在各处理单元中进行完晶片W的处理的模块。在此，模块例如在显影处理单元30中为各杯具F1～F3。此外，模块在热处理单元40～45中为各热处理模块A～D。
例如如图8所示，在缺陷分类单元203预先存储有在晶片W的外周缘部放射状地产生缺陷P的飞溅形(图8(a))、仅在晶片W的单侧产生缺陷P的切楔形(图8(b))、在晶片W的外周缘部产生有环状的缺陷P的环形(图8(c))等的缺陷模型。该缺陷模型通过合成模拟的晶片W的缺陷的模板的图像和无缺陷的晶片W的图像而生成。缺陷分类单元203对该缺陷模型和由缺陷***100拍摄的晶片W的检查对象图像进行比较。而且，将与晶片W的检查对象图像最类似的缺陷模型作为该晶片W的缺陷进行分类。当晶片W的检查对象图像与任何缺陷都不类似时，被判断为在该晶片W没有产生缺陷。
通过缺陷分类单元203进行缺陷的分类时，由缺陷处理指定单元204指定成为缺陷产生的原因的处理单元。对于缺陷处理指定单元204的处理单元的指定进行说明。
在缺陷处理指定单元204预先存储有例如图9所示的缺陷分类表206，该缺陷分类表206显示被缺陷分类单元203分类的缺陷与成为该缺陷的产生原因的处理单元的关系。以缺陷的种类为图8(a)所示的飞溅形的情况为例时，作为成为该飞溅形缺陷的原因的处理单元列举有下部反射防止膜形成单元31、抗蚀剂涂敷单元32以及上部反射防止膜形成单元33。而且，在缺陷分类表中，这些处理单元作为对应飞溅形缺陷的处理单元预先被赋予关联。另外，在图9中，这些涂敷处理***的单元一并作为“COT”表示。另外，分别以“OVEN”表示进行各种热处理的热处理单元40～46，“DEV”表示进行显影处理的显影处理单元30。
图9中作为存储与缺陷分离表206的缺陷的分类，除了上述的飞溅形、切楔形以及环形之外，还表示色彩不良、彗星形(comet)、集中模式(center mode)、涂敷不足、EBR移位、EBR切除宽度以及WEE切除宽度，但“缺陷分类”以及“缺陷产生单元”的项目能够任意追加。另外，色彩不良是指由于任何的理由未在晶片W涂有涂敷液的情况。彗星形是指由于异物等产生有未涂敷涂敷膜的位置的情况。集中模式是指晶片W的中心部的涂敷量不均匀的情况。涂敷不足是指在晶片W整体涂敷液的涂敷量不均匀的情况。EBR移位是指晶片W外周缘部的膜除去宽度(EBR宽度)向任意方向移位的情况。EBR切除宽度是指晶片W外周缘部的膜除去宽度(EBR宽度)在晶片W的全周异常的情况。WEE切除宽度是指晶片W外周缘部的膜曝光宽度(EBR宽度)在晶片W的全周异常的情况。另外，图9记载的“EBR”表示进行晶片W的外周缘部的洗涤的边缘洗涤单元，“WEE”是晶片W的周缘曝光单元。
另外，缺陷处理指定单元204根据缺陷分类单元203的缺陷的分类结果、缺陷分类表206的信息以及输送路径表205的信息，生成图10所示的异常模块判定表210。对该异常模块判定表210的生成方法进行说明。
关于生成异常模块判定表210，首先，对在输送路径表205存储有输送路径的各晶片W，确认基于缺陷分类单元203的缺陷的分类。当被分类为任一种缺陷时，在“合格与否判定”的栏表示为NG，并从缺陷分类表206读出与缺陷的分类对应的处理单元的信息。而且，在“NG判定工序”的栏表示成为该缺陷的产生原因的处理单元的种类。当无缺陷时，在异常模块判定表210的“合格与否判定”的栏表示为OK。在图10所示的例中，描述晶片序号为1号和2号的晶片W的处理以及缺陷的分类完成的状态，例如晶片序号为1号的晶片W无缺陷，2号的晶片有缺陷，则在“NG判定工序”的栏中，作为成为该缺陷的产生原因的处理单元表示为COT。
接着，缺陷处理指定单元204从存储单元202读出输送路径表205的信息，例如如图11所示，例如以斜线显示对应COT的处理单元即下方反射防止膜形成单元31、抗蚀剂涂敷单元32以及上部反射防止膜形成单元33的栏。而且，通过对各晶片W依次进行该作业，依次生成异常模块判定表210。
依次生成异常模块判定表210时，缺陷处理指定单元204在斜线表示的模块中的相同的模块连续规定的次数显示为斜线的情况下，判定为在该模块产生有异常。具体而言，例如如图12所示，在下部反射防止膜形成单元31的杯具F1、抗蚀剂涂敷单元32的杯具F2以及上部反射防止膜形成单元33的杯具F3中，例如连续三次产生有缺陷时，判定为在这些单元产生有某些异常。
另外，在本实施方式的异常模块判定表210中，描述了表示在上部反射防止膜形成后直到进行热处理为止的输送路径的例子，但在异常模块判定表210所示的路径可以任意设定。另外，在本实施方式中，例如当连续三次产生有缺陷时将模块被判定为异常，但对于判定为异常的缺陷的产生次数并不限定于本实施方式，可以任意决定。
而且，如上述判定为异常的时，输送控制单元201以绕过被判定为异常的模块，在该情况为下部反射防止膜形成单元31的杯具F1、抗蚀剂涂敷单元32的杯具F2以及上部反射防止膜形成单元33的杯具F3进行晶片W的处理的方式，控制各晶片输送单元。另外，当被指定为产生了异常的模块时，也可以不通过输送控制单元201自动地绕过该被指定的模块，而是例如可以仅发出警报通知产生异常。这种情况下，作业员确认产生异常之后，判断是绕过该模块继续晶片W的处理，还是停止涂敷显影处理装置1进行异常位置的修复作业。
另外，上述的控制部150通过例如具有CPU或存储器等的计算机构成，通过例如执行存储于存储器的程序来实现涂敷处理装置1中的涂敷处理。另外，用于实现涂敷处理装置1中的涂敷处理的各种程序，例如被存储在计算机可读取的硬盘(HD)、软盘(FD)、光盘(CD)、磁盘(MO)存储卡等的存储介质H，从该存储介质H被安装到控制部150而被使用。
接着，对在如上方式构成的显影涂敷处理装置1进行的晶片W的输送方法，并同时说明在涂敷显影处理装置1整体进行的晶片处理的工序。另外，在以下的说明中，以沿图7所示的晶片序号为1号的晶片W的输送路径进行晶片W的处理的情况为例进行说明。
对于晶片W的处理，首先，将收纳有多个晶片W的盒C载置于盒站10的规定的盒载置板13。然后，通过基板搬状装置21依次取出盒C内的各晶片W，并输送到处理站11的第三处理装置组G3的例如交接装置53。
接着，晶片W被晶片输送机构71输送到第二块G2的热处理单元40进行温度调节处理。然后，通过输送机构71将晶片W输送到例如第一块G1的下部反射防止膜形成单元31，在晶片W上形成下部反射防止膜。然后，晶片W被输送到第二块G2的热处理单元41，进行加热处理。然后，晶片W返回到第三块G3的交接单元53。
接着，晶片W被晶片输送机构90同样输送到第三块G3的交接单元54。然后，晶片W被晶片输送机构72输送到第二块G2的热处理单元42，进行温度调节处理。然后，晶片W被晶片输送机构72输送到第一块G1的抗蚀剂涂敷单元32，在晶片W上形成抗蚀剂膜。然后，晶片W被晶片输送机构72输送到热处理单元43，进行预焙干处理。然后，晶片W被晶片输送机构72送回到第三块G3的交接单元55。
接着，晶片W被晶片输送机构90同样输送到第三块G3的交接单元54。然后，晶片W被晶片输送机构73输送到第二块G2的热处理单元44，进行温度调节处理。然后，晶片W被晶片输送机构73输送到第一块G1的上部反射防止膜形成装置33，在晶片W上形成上部反射防止膜。然后，晶片W被输送到第二块G2的热处理单元45，进行加热处理。然后，晶片W被晶片输送机构73送回到第三块G3的交接单元56。
接着，晶片W被晶片输送机构90输送到交接单元52，并被往复输送装置80输送到第四块G4的交接单元62。然后，晶片W被接口站7的晶片输送机构91输送到曝光装置6，进行曝光处理。
接着，晶片W被晶片输送机构91输送到第四块G4的交接单元60。然后，晶片W被晶片输送机构70输送到热处理单元46，进行曝光后的焙干处理。接着，晶片W由热处理单元45进行温度调节处理，然后，被晶片输送机构70输送到县涌处理单元30进行显影。在显影结束之后，晶片W被晶片输送机构70输送到热处理单元44，进行预焙干处理。然后，晶片W由热处理单元43进行温度调节，一系列的光蚀刻工序完成。另外，在此期间，该晶片W的输送路径在图7所示的输送路径表205中作为晶片序号为1号的晶片W的输送路径被存储单元202存储。
然后，晶片W被晶片输送机构70输送到第四块G4的交接单元62。而且，晶片W被晶片输送机构91输送到缺陷***100，进行晶片W的检查。然后，晶片W被晶片输送机构91输送到交接单元62，经由晶片输送机构70、晶片输送机构21被输送到规定的盒载置板13的盒C。
而且，该一系列的光蚀刻工序以及基于缺陷***100的晶片W的检查连续反复地进行。由此，异常模块判定表210依次被更新。而且，例如如图12所示，依次进行晶片处理以及缺陷检查直到10号的晶片W，当被判定为该时刻在下部反射防止膜形成单元31的杯具F1、抗蚀剂涂敷单元32的杯具F2以及上部反射防止膜形成单元33的杯具F3的任一个中产生有异常时，例如绕过该被判定为异常的模块继续进行晶片W的处理。
根据以上的实施方式，存储由各处理单元进行晶片W的处理时的各晶片输送结构的晶片W的输送路径，并基于该存储的输送路径和由缺陷分类单元203分类的缺陷的种类，由缺陷处理指定单元204生成异常模块判定表210。而且，使用该异常模块判定表210来指定产生有异常的处理单元或模块，能够绕过该被指定的模块进行晶片W的处理，因此，能够防止在之后的晶片处理中大量产生次品。
另外，根据以上的实施方式，基于异常模块判定表210能够简单地指定产生了异常的模块，因此能够以更短的时间进行恢复作业。
另外，产生了异常的处理单元和模块的指定，通过设置于涂敷显影处理装置1的内部的控制部150具有的功能而进行，因此不需要在外部设置专用的服务器，因此在费用方面也是有利的。
另外，在以上的实施方式中，生成异常模块判定表210，当由指定的模块处理过的晶片W中连续产生有缺陷时判定该模块为异常，但该异常判定方法并不限定于本实施方式。例如也可以由缺陷处理指定单元204算出各处理单元的各模块中的缺陷产生的比率，当缺陷产生的比率超过预先设定的比率时判定该模块具有异常。对于算出缺陷产生的比率，例如可以使用异常模块判定表210中表示的全部的晶片作为比率算出时的分母。另外，设定规定的晶片的数目，并按该被设定的晶片的数目来算出缺陷产生的比率。另外，当通过指定的模块而产生缺陷的晶片W的累计数目超过预先设定的数目时，也可以推定该模块的异常。
在以上的实施方式中，基于通过指定的模块产生缺陷的晶片W的数目进行异常判定，但也可以不指定模块，当在检查过的晶片W中连续规定的数目产生有缺陷时判定为异常。在该情况下，推测有与各模块的共有部分相关的异常原因，因此，通过绕过该共有部分进行晶片W的输送，能够抑制次品的产生。
另外，除缺陷分类表206之外，还可以基于晶片W的检查对象图像的其他的特征量，更加详细地指定异常模块。例如基于检查对象图像的颜色信息，能够判别异常模块是下部反射防止膜形成单元31或者是上部反射防止膜形成单元33。
在以上的实施方式中，当作成异常模块判定表210时，基于由缺陷分类表206表示的全部的缺陷的分类来指定“NG判定工序”，但对于缺陷分类表206表示的缺陷分类中的规定的分类，也可以不用于异常模块判定表210的作成。在这种情况下，例如在图13由“ON/OFF”所示的方式，按缺陷分类表206表示的各缺陷的分类，设置有设定是否用于异常模块判定表210的作成的功能。
另外，也可以设定为绕过被推定为异常的模块或进行警报的发出的功能的有效、无效的选择。
以上，参照附图对本发明的优选的实施方式进行了说明，但本发明并不限定于涉及的例子。若为本领域技术人员，在专利申请的范围内记载的思想的范围内，可以想到各种变更例或修正例的情况，对于这些例子当然也属于本发明的技术范围。本发明并不限于该例，也可以采用各种方式。本发明也能够适用于基板是晶片以外的FPD(平板显示器)、光掩膜用的中间掩膜等的其他的基板的情况。
工业上的可利用性
本发明例如在对半导体晶片等的基板进行处理时是有用的。

Claims (8)

1.一种基板处理装置，其包括：处理基板的多个处理部；输送基板的基板输送机构；检查基板处理已结束的基板表面的缺陷的缺陷***；和控制所述基板处理输送机构的基板的输送的输送控制单元，该基板处理装置的特征在于，还包括：
基于缺陷的检查结果进行缺陷的分类的缺陷分类单元；
存储所述处理部进行基板处理时的所述基板输送机构的基板的输送路径的存储单元；和
缺陷处理指定单元，其根据由所述缺陷分类单元分类的缺陷的种类和存储于所述存储单元的基板的输送路径，指定成为该被分类的缺陷产生原因的处理部，进而，判定该被指定的处理部有无异常，
所述输送控制单元以绕过被所述缺陷处理指定单元判定为异常的处理单元而输送基板的方式来进行所述基板输送机构的控制。
2.如权利要求1所述的基板载置装置，其特征在于：
在成为缺陷的产生原因的处理部中连续产生缺陷时，所述缺陷处理指定单元判定成为该缺陷的产生原因的处理部为异常。
3.如权利要求1所述的基板载置装置，其特征在于：
在成为缺陷的产生原因的处理部中，缺陷的产生比率超过预先设定的比率时，所述缺陷处理指定单元判定成为该缺陷的产生原因的处理部为异常。
4.一种基板的输送方法，其用于基板处理装置，所述基板处理装置包括：处理基板的多个处理部；输送基板的基板输送机构；和检查基板处理已结束的基板表面有无缺陷的缺陷***，所述基板的输送方法特征在于：
存储所述处理部进行基板处理时的所述基板输送机构的基板的输送路径；
根据由所述缺陷分类单元分类的缺陷的种类和所述存储的基板的输送路径，指定成为该分类的缺陷产生原因的处理部，进而，判定该被指定的处理部有无异常，
之后，以绕过被判定为异常的处理部的方式进行所述基板的输送。
5.如权利要求4所述的基板的输送方法，其特征在于：
在被指定为缺陷的产生原因的处理部中连续产生有缺陷时，判定该处理部为异常。
6.如权利要求4所述的基板载置装置，其特征在于：
在被指定为缺陷的产生原因的处理部中，当缺陷的产生比率在预先设定的比率以上时，判定该处理部为异常。
7.一种程序，其特征在于：
在控制装置的计算机上运行，该控制装置控制该基板处理装置，以通过基板处理装置实施权利要求4～6中任一项的基板的输送方法。
8.一种计算机存储介质，其特征在于：
其存储权利要求7所述的程序并能够进行读取。
CN201110351996.7A 2010-11-09 2011-11-09 基板处理装置、程序、计算机存储介质和基板的输送方法 Active CN102664158B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010250909A JP5566265B2 (ja) 2010-11-09 2010-11-09 基板処理装置、プログラム、コンピュータ記憶媒体及び基板の搬送方法
JP2010-250909 2010-11-09

Publications (2)

Publication Number Publication Date
CN102664158A true CN102664158A (zh) 2012-09-12
CN102664158B CN102664158B (zh) 2015-12-16

Family

ID=46020376

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110351996.7A Active CN102664158B (zh) 2010-11-09 2011-11-09 基板处理装置、程序、计算机存储介质和基板的输送方法

Country Status (5)

Country Link
US (1) US9026240B2 (zh)
JP (1) JP5566265B2 (zh)
KR (1) KR101670940B1 (zh)
CN (1) CN102664158B (zh)
TW (1) TWI503534B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107636450A (zh) * 2015-06-08 2018-01-26 东京毅力科创株式会社 基板的检查方法、计算机存储介质以及基板检查装置
CN109685756A (zh) * 2017-10-16 2019-04-26 乐达创意科技有限公司 影像特征自动辨识装置、***及方法
CN110047770A (zh) * 2018-01-17 2019-07-23 东京毅力科创株式会社 基片的缺陷检查装置、基片的缺陷检查方法和存储介质
CN110870401A (zh) * 2018-06-28 2020-03-06 株式会社高永科技 确定贴装在基板部件的贴装不合格原因的电子装置及方法
CN111009486A (zh) * 2018-10-05 2020-04-14 东京毅力科创株式会社 基片处理装置、基片处理方法和存储介质
CN111982927A (zh) * 2015-05-12 2020-11-24 东京毅力科创株式会社 基板处理***
US11395450B2 (en) 2018-06-28 2022-07-19 Koh Young Technology Inc. Electronic apparatus and method for determining cause of mounting failure for component mounted on substrate
US11428644B2 (en) 2018-11-27 2022-08-30 Koh Young Technology Inc. Method and electronic apparatus for displaying inspection result of board

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6221461B2 (ja) * 2013-07-25 2017-11-01 大日本印刷株式会社 欠陥解析方法、凹凸パターン構造体の製造方法及びインプリントシステム
DE102018106751A1 (de) 2017-07-31 2019-01-31 Taiwan Semiconductor Manufacturing Co. Ltd. Automatisiertes inspektionswerkzeug
US10490463B2 (en) * 2017-07-31 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Automated inspection tool
JP7105135B2 (ja) * 2018-08-17 2022-07-22 東京エレクトロン株式会社 処理条件補正方法及び基板処理システム
JP7308337B2 (ja) * 2018-08-17 2023-07-13 東京エレクトロン株式会社 異常判定方法及び基板処理システム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252263A (ja) * 2001-02-23 2002-09-06 Tokyo Electron Ltd 処理システム及び処理システムの被処理体の搬送方法
JP2006278619A (ja) * 2005-03-29 2006-10-12 Hitachi Kokusai Electric Inc 半導体製造装置
US20080232674A1 (en) * 2003-11-20 2008-09-25 Kaoru Sakai Method and apparatus for inspecting pattern defects
CN101432864A (zh) * 2006-04-27 2009-05-13 夏普株式会社 缺陷分布分类方法及***、故障源设备确定方法及***、计算机程序、以及存储介质
CN101432863A (zh) * 2006-04-25 2009-05-13 夏普株式会社 故障源设备确定***
CN101840853A (zh) * 2009-03-13 2010-09-22 东京毅力科创株式会社 基板处理装置、基板处理方法、涂敷、显影装置、涂敷、显影方法和存储介质

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS3812185B1 (zh) * 1961-12-30 1963-07-15
US3781117A (en) * 1972-03-31 1973-12-25 United States Steel Corp Apparatus for surface inspection of moving material
US4644172A (en) * 1984-02-22 1987-02-17 Kla Instruments Corporation Electronic control of an automatic wafer inspection system
US4618938A (en) * 1984-02-22 1986-10-21 Kla Instruments Corporation Method and apparatus for automatic wafer inspection
US4771468A (en) * 1986-04-17 1988-09-13 International Business Machines Corporation System for automatic inspection of periodic patterns
US5086397A (en) * 1989-07-18 1992-02-04 Schuster Pamela K Method and apparatus for data collection of testing and inspection of products made on a production assembly line
JP2986868B2 (ja) * 1990-03-14 1999-12-06 株式会社日立製作所 外観検査方法及びその装置
JPH0480939A (ja) * 1990-07-24 1992-03-13 Hitachi Ltd 半導体集積回路装置の製造方法
US5081965A (en) * 1990-08-15 1992-01-21 Warr Valves, Inc. Intake valve for internal combustion engine
JP3472600B2 (ja) * 1993-08-25 2003-12-02 株式会社日立製作所 半導体デバイスの製造方法
JPH07201946A (ja) * 1993-12-28 1995-08-04 Hitachi Ltd 半導体装置等の製造方法及びその装置並びに検査方法及びその装置
DE19502434A1 (de) * 1994-04-29 1995-11-02 Hewlett Packard Co System und Verfahren zur inkrementalen Herstellung von Schaltungsplatinen
US5539752A (en) * 1995-06-30 1996-07-23 Advanced Micro Devices, Inc. Method and system for automated analysis of semiconductor defect data
US6021512A (en) * 1996-11-27 2000-02-01 International Business Machines Corporation Data processing system having memory sub-array redundancy and method therefor
US5910895A (en) * 1997-06-13 1999-06-08 Teradyne, Inc. Low cost, easy to use automatic test system software
JP2000077609A (ja) * 1998-08-28 2000-03-14 Hitachi Ltd 半導体集積回路装置
US6466314B1 (en) * 1998-09-17 2002-10-15 Applied Materials, Inc. Reticle design inspection system
JP3812185B2 (ja) * 1998-12-01 2006-08-23 株式会社日立製作所 欠陥分類方法およびその装置
US6539106B1 (en) * 1999-01-08 2003-03-25 Applied Materials, Inc. Feature-based defect detection
US6449749B1 (en) * 1999-11-18 2002-09-10 Pdf Solutions, Inc. System and method for product yield prediction
KR100341821B1 (ko) * 2000-02-02 2002-06-26 윤덕용 펄스형 반도체 광원 어레이를 이용한 저장형광스크린판독장치 및 방법
JP3555859B2 (ja) * 2000-03-27 2004-08-18 広島日本電気株式会社 半導体生産システム及び半導体装置の生産方法
US6566017B1 (en) * 2000-08-14 2003-05-20 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor wafer imaging mask having uniform pattern features and method of making same
JP2002196469A (ja) * 2000-12-25 2002-07-12 Hitachi Ltd デバイスの製造方法、それに用いるホトマスク、およびそのホトマスクの製造方法
WO2002056332A1 (fr) * 2001-01-10 2002-07-18 Ebara Corporation Appareil et procede d'inspection a faisceau d'electrons, et procede de fabrication de dispositif comportant l'appareil d'inspection
US20020147960A1 (en) * 2001-01-26 2002-10-10 Applied Materials, Inc. Method and apparatus for determining scheduling for wafer processing in cluster tools with integrated metrology and defect control
WO2003021642A2 (en) * 2001-08-31 2003-03-13 Applied Materials, Inc. Method and apparatus for processing a wafer
JP3870052B2 (ja) * 2001-09-20 2007-01-17 株式会社日立製作所 半導体装置の製造方法及び欠陥検査データ処理方法
JP3916468B2 (ja) * 2002-01-11 2007-05-16 東京エレクトロン株式会社 基板処理装置および基板処理方法
JP2003287875A (ja) * 2002-01-24 2003-10-10 Hitachi Ltd マスクの製造方法および半導体集積回路装置の製造方法
US6774990B2 (en) * 2002-08-23 2004-08-10 Intel Corporation Method to inspect patterns with high resolution photoemission
US20040086166A1 (en) * 2002-11-01 2004-05-06 Photon Dynamics, Inc. Method and apparatus for flat patterned media inspection
JP4357861B2 (ja) 2003-04-07 2009-11-04 大日本スクリーン製造株式会社 基板処理装置
KR100500526B1 (ko) * 2003-06-26 2005-07-12 삼성전자주식회사 반도체소자 검사장치
JP2005217062A (ja) * 2004-01-28 2005-08-11 Matsushita Electric Ind Co Ltd フォトリソプロセス装置および欠陥検査方法
US7099729B2 (en) * 2004-02-20 2006-08-29 Powerchip Semiconductor Corp. Semiconductor process and yield analysis integrated real-time management method
JP2006277298A (ja) * 2005-03-29 2006-10-12 Tokyo Electron Ltd 基板処理装置、履歴情報記録方法、履歴情報記録プログラム及び履歴情報記録システム
JP4596144B2 (ja) 2005-04-21 2010-12-08 株式会社東京精密 ウェーハ搬送方法及びウェーハ搬送装置
JP4716362B2 (ja) * 2005-06-07 2011-07-06 東京エレクトロン株式会社 基板処理システム及び基板処理方法
JP2007194262A (ja) * 2006-01-17 2007-08-02 Olympus Corp 欠陥判定システムおよび基板処理システム
TWI431380B (zh) * 2006-05-12 2014-03-21 Photon Dynamics Inc 沉積修復設備及方法
JP4388563B2 (ja) * 2007-03-27 2009-12-24 東京エレクトロン株式会社 基板の処理方法、基板処理装置及びコンピュータ読み取り可能な記憶媒体
JP5002380B2 (ja) 2007-09-06 2012-08-15 東京エレクトロン株式会社 処理装置の異常検出方法、処理装置及びコンピュータ読み取り可能な記憶媒体
JP5344734B2 (ja) * 2007-12-28 2013-11-20 株式会社Ｓｏｋｕｄｏ 基板処理装置
JP5156452B2 (ja) * 2008-03-27 2013-03-06 東京エレクトロン株式会社 欠陥分類方法、プログラム、コンピュータ記憶媒体及び欠陥分類装置
JP5243335B2 (ja) * 2009-04-21 2013-07-24 東京エレクトロン株式会社 欠陥検査方法、欠陥検査装置、欠陥検査プログラム、及びそのプログラムを記録した記録媒体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252263A (ja) * 2001-02-23 2002-09-06 Tokyo Electron Ltd 処理システム及び処理システムの被処理体の搬送方法
US20080232674A1 (en) * 2003-11-20 2008-09-25 Kaoru Sakai Method and apparatus for inspecting pattern defects
JP2006278619A (ja) * 2005-03-29 2006-10-12 Hitachi Kokusai Electric Inc 半導体製造装置
CN101432863A (zh) * 2006-04-25 2009-05-13 夏普株式会社 故障源设备确定***
CN101432864A (zh) * 2006-04-27 2009-05-13 夏普株式会社 缺陷分布分类方法及***、故障源设备确定方法及***、计算机程序、以及存储介质
CN101840853A (zh) * 2009-03-13 2010-09-22 东京毅力科创株式会社 基板处理装置、基板处理方法、涂敷、显影装置、涂敷、显影方法和存储介质

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111982927A (zh) * 2015-05-12 2020-11-24 东京毅力科创株式会社 基板处理***
CN111982927B (zh) * 2015-05-12 2023-12-15 东京毅力科创株式会社 基板处理***
CN107636450A (zh) * 2015-06-08 2018-01-26 东京毅力科创株式会社 基板的检查方法、计算机存储介质以及基板检查装置
CN107636450B (zh) * 2015-06-08 2020-09-08 东京毅力科创株式会社 基板的检查方法、计算机存储介质以及基板检查装置
CN109685756A (zh) * 2017-10-16 2019-04-26 乐达创意科技有限公司 影像特征自动辨识装置、***及方法
CN110047770A (zh) * 2018-01-17 2019-07-23 东京毅力科创株式会社 基片的缺陷检查装置、基片的缺陷检查方法和存储介质
CN110870401A (zh) * 2018-06-28 2020-03-06 株式会社高永科技 确定贴装在基板部件的贴装不合格原因的电子装置及方法
US11395450B2 (en) 2018-06-28 2022-07-19 Koh Young Technology Inc. Electronic apparatus and method for determining cause of mounting failure for component mounted on substrate
CN111009486A (zh) * 2018-10-05 2020-04-14 东京毅力科创株式会社 基片处理装置、基片处理方法和存储介质
US11428644B2 (en) 2018-11-27 2022-08-30 Koh Young Technology Inc. Method and electronic apparatus for displaying inspection result of board

Also Published As

Publication number Publication date
TWI503534B (zh) 2015-10-11
KR20120049803A (ko) 2012-05-17
US9026240B2 (en) 2015-05-05
US20120116567A1 (en) 2012-05-10
JP5566265B2 (ja) 2014-08-06
CN102664158B (zh) 2015-12-16
JP2012104593A (ja) 2012-05-31
KR101670940B1 (ko) 2016-10-31
TW201229498A (en) 2012-07-16

Similar Documents

Publication Publication Date Title
CN102664158A (zh) 基板处理装置、程序、计算机存储介质和基板的输送方法
TWI676799B (zh) 基板之檢查方法、基板處理系統及電腦記錄媒體
TWI476847B (zh) Defect classification method and defect classification device
CN102338990B (zh) 基板处理装置和基板处理方法
CN107636450B (zh) 基板的检查方法、计算机存储介质以及基板检查装置
KR101951054B1 (ko) 기판의 기준 화상 작성 방법, 기판의 결함 검사 방법, 기판의 기준 화상 작성 장치, 기판의 결함 검사 유닛 및 컴퓨터 기억 매체
JP2011174757A (ja) 欠陥検査方法、プログラム、コンピュータ記憶媒体及び欠陥検査装置
TWI823942B (zh) 基板的缺陷檢測方法及基板的缺陷檢測裝置
WO2014091928A1 (ja) 基板の欠陥検査方法、基板の欠陥検査装置及びコンピュータ記憶媒体
JP5837649B2 (ja) 基板処理装置、異常処理部判定方法、プログラム及びコンピュータ記憶媒体
US20140152807A1 (en) Substrate defect inspection method, substrate defect inspection apparatus and non-transitory computer-readable storage medium
JP6423064B2 (ja) 基板処理システム
JP7090005B2 (ja) 基板処理装置及び検査方法
JP6524185B2 (ja) 基板処理システム
KR102687102B1 (ko) 기판 처리 장치 및 검사 방법
WO2023120189A1 (ja) 情報処理方法、情報処理装置及び記憶媒体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant