CN106601669A - 一种薄膜晶体管阵列基板的制造方法 - Google Patents
一种薄膜晶体管阵列基板的制造方法 Download PDFInfo
- Publication number
- CN106601669A CN106601669A CN201611184209.3A CN201611184209A CN106601669A CN 106601669 A CN106601669 A CN 106601669A CN 201611184209 A CN201611184209 A CN 201611184209A CN 106601669 A CN106601669 A CN 106601669A
- Authority
- CN
- China
- Prior art keywords
- layer
- pixel electrode
- film transistor
- thin
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种薄膜晶体管阵列基板的制造方法,包括在形成有半导体层的基板上依次形成有第一及第二金属层;在第二金属层上形成光阻材料层,并图案化光阻材料层形成光阻层;光阻层包括与半导体层相对的通孔、位于通孔两侧的源、漏极区及与漏极区相邻的像素电极区;蚀刻第二及第一金属层,以将光阻层的图案转移至第一及第二金属层上,以形成源漏极和像素电极图案;去除像素电极区的光阻层;去除像素电极区的第二金属层,以形成像素电极层;去除剩余的光阻层。本发明进行一次光罩工艺来同时形成源、漏极区及像素电极区,即可以同时形成源漏极及像素电极,简化了薄膜晶体管阵列基板的工艺步骤,降低薄膜晶体管阵列基板的制作成本。
Description
技术领域
本发明涉及液晶生产技术领域,尤其涉及一种薄膜晶体管阵列基板的制造方法。
背景技术
随着液晶显示器的不断推广和普及,对液晶显示器的显示性能提出了很高的要求。目前,在液晶显示器的薄膜晶体管阵列基板制程中,需要使用多道光罩来进行光刻制程,然而,光罩成本较高,光罩次数越多则薄膜晶体管制程所需的成本越高,且增加制程时间及复杂度。
发明内容
本发明提供一种薄膜晶体管的制造方法,能够简化制造工艺,降低成本。
本发明提供一种薄膜晶体管阵列基板的制造方法,所述薄膜晶体管阵列基板的制造方法包括:
在形成有半导体层的基板上依次形成有第一及第二金属层;
在所述第二金属层上形成光阻材料层,并图案化所述光阻材料层形成光阻层;所述光阻层包括与所述半导体层相对的通孔、位于所述通孔两侧的源极区、漏极区及与所述漏极区相邻的像素电极区;
蚀刻所述第二及第一金属层,以将所述光阻层的图案转移至第一及第二金属层上,以形成源漏极和像素电极图案;
去除所述像素电极区的光阻层;
去除所述像素电极区的第二金属层,以形成像素电极层;
去除剩余的光阻层。
其中,所述制作方法在所述去除剩余的光阻层之后还包括:
在去除光阻层阵列基板上形成绝缘层,并进行图案化处理。
其中,所述制作方法在所述在形成有半导体层的基板上依次形成有第一及第二金属层之前还包括:
提供一基板;
在所述基板上形成栅极及公共电极;
在形成有栅极及公共电极的基板上形成有绝缘层;
在所述绝缘层上形成有半导体层。
其中,所述第一及第二金属层的形成是通过物理气相沉积的方式将第一金属及第二金属分别溅射至形成有半导体层的基板上。
其中,所述第一金属为钼钛,所述第二金属为铜。
其中,所述第一金属层的厚度为150-500埃,所述第二金属层的厚度为2000-5000埃。
其中,所述图案化所述光阻材料层形成光阻层包括:
通过半色调掩膜光罩工艺对所述光阻材料层进行图案化形成所述光阻层,其中位于所述像素电极区域的光阻层的厚度小于所述源漏极上的光阻层的厚度。
其中,在步骤蚀刻所述第二及第一金属层,以将所述光阻层的图案转移至第一及第二金属层上,以形成源漏极和像素电极图案中,采用含氟的双氧水对所述第二及第一金属层进行蚀刻。
其中,在步骤去除所述像素电极区的第二金属层,以形成像素电极层中,采用不含氟的双氧水去除所述像素电极区的第二金属层。
其中,所述像素电极层中的图案线条宽度小于2um。
本发明的薄膜晶体管阵列基板的制造方法包括在形成有半导体层的基板上依次形成有第一及第二金属层;在所述第二金属层上形成光阻材料层,并图案化所述光阻材料层形成光阻层;所述光阻层包括与所述半导体层相对的通孔、位于所述通孔两侧的源极区、漏极区及与所述漏极区相邻的像素电极区;蚀刻所述第二及第一金属层,以将所述光阻层的图案转移至第一及第二金属层上,以形成源漏极和像素电极图案;去除所述像素电极区的光阻层;去除所述像素电极区的第二金属层,以形成像素电极层;去除剩余的光阻层。因此,本发明需要进行一次光罩工艺来同时形成源极区、漏极区及像素电极区,即可以同时形成源极、漏极及像素电极,相对于现有技术节省了光罩次数,简化了薄膜晶体管阵列基板的工艺步骤,降低薄膜晶体管阵列基板的制作成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种薄膜晶体管阵列基板的制造方法的流程图。
图2至图8为本发明实施例的薄膜晶体管阵列基板的各个制造流程中薄膜晶体管阵列基板的剖面图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参阅图1,本发明实施方式提供一种薄膜晶体管阵列基板的制造方法。所述薄膜晶体管阵列基板的制造方法包括如下步骤。
请一并参阅图2,步骤101、在形成有半导体层11的基板10上依次形成有第一金属层12及第二金属层13。
其中,在步骤101之前还可以包括如下步骤。
提供一基板10。
在本实施方式中,所述基板10为一玻璃基板。可以理解地,在其他实施例中,所述基板10并不仅限于为玻璃基板。
在所述基板10上形成栅极14及公共电极15。
在形成有栅极14及公共电极15的基板上形成有绝缘层16。
在所述绝缘层上形成有半导体层11。
其中,所述半导体层的材料为氧化锌(ZnO)、氧化铟锌(InZnO)、氧化锌锡(ZnSnO)、镓铟锌氧化物(GaInZnO)与锆铟锌氧化物(ZrInZnO)中的一种制成。
需要说明的是,在本实施例中,所述第一及第二金属层12及13的形成是通过物理气相沉积的方式将第一金属及第二金属分别溅射至形成有半导体层11的基板10上。其中,所述第一金属为钼钛,所述第二金属为铜。所述第一金属层12的厚度可以为150-500埃。所述第二金属层13的厚度可以为2000-5000埃。
请一并参阅图3及图4,步骤102、在所述第二金属层13上形成光阻材料层17,并图案化所述光阻材料层形成光阻层。其中,所述光阻层包括与所述半导体层11相对的通孔171、位于所述通孔两侧的源极区172、漏极区173及与所述漏极区173相邻的像素电极区174。
具体地,在步骤102中,所述图案化所述光阻材料层17形成光阻层包括:
通过半色调掩膜进行一次光罩工艺对所述光阻材料层17进行图案化形成所述光阻层,其中位于所述像素电极区174的光阻层的厚度小于所述源极区172及漏极区173上的光阻层的厚度。
请一并参阅图5,步骤103、蚀刻所述第二及第一金属层13及12,以将所述光阻层的图案转移至第一及第二金属层12及13上,以形成源极18、漏极19和像素电极图案。
需要说明的是,在步骤103中,采用含氟的双氧水对所述第二及第一金属层13及12进行蚀刻。由于含含氟的双氧水对所述第一及第二金属均有蚀刻作用,可以将未被所述光阻层遮挡的第一及第二金属层12及13蚀刻掉。
请一并参阅图6,步骤104、去除所述像素电极区174的光阻层。
请一并参阅图7,步骤105、去除所述像素电极区174的第二金属层13,以形成像素电极20。
需要说明的是,在步骤105中,采用不含氟的双氧水去除所述像素电极区172的第二金属层13。
需要说明的是,不含氟的双氧水可以对第二金属蚀刻完全,而对所述第一金属没有影响,从而形成了像素电极20。其中,所述像素电极20中的图案线条宽度小于2um。
请一并参阅图8,步骤106、去除剩余的光阻层。
进一步地,所述薄膜晶体管阵列基板的制作方法在步骤106之后还包括:
在去除光阻层17阵列基板上形成绝缘层,并进行图案化处理。
在本实施例中,所述薄膜晶体管阵列的制造方法包括在所述第二金属层13上形成光阻材料层17,并图案化所述光阻材料层17形成光阻层;所述光阻层包括与所述半导体层11相对的通孔171、位于所述通孔两侧的源极区172、漏极区173及与所述漏极区173相邻的像素电极区174;蚀刻所述第二及第一金属层13及12,以将所述光阻层的图案转移至第一及第二金属层12及13上,以形成源漏极19、20和像素电极图案;去除所述像素电极区174的光阻层;去除所述像素电极区174的第二金属层13,以形成像素电极20。因此,本实施仅需要进行一次光罩工艺来同时形成源极区、漏极区及像素电极区174,即可以同时显示源极18、漏极19及像素电极20,相对于现有技术节省了光罩次数,简化了薄膜晶体管阵列基板的工艺步骤,降低薄膜晶体管阵列基板的制作成本。
本发明针对上述两种实施例还提供了薄膜晶体管的制造方法,在阐述具体制备方法之前,应该理解,在本发明中,所述图案化即是指构图工艺,可包括光刻工艺,或,包括光刻工艺以及刻蚀步骤,同时还可以包括打印、喷墨等其他用于形成预定图形的工艺;光刻工艺,是指包括成膜、曝光、显影,等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
通过本发明实施例薄膜晶体管阵列的制造方法形成的显示器件,可以为:液晶面板、液晶电视、液晶显示器、OLED面板、OLED电视、电子纸、数码相框、手机等。
以上所揭露的仅为本发明一种较佳实施例而已,当然不能以此来限定本发明之权利范围,本领域普通技术人员可以理解实现上述实施例的全部或部分流程,并依本发明权利要求所作的等同变化,仍属于发明所涵盖的范围。
Claims (10)
1.一种薄膜晶体管阵列基板的制造方法,其特征在于,所述薄膜晶体管阵列基板的制造方法包括:
在形成有半导体层的基板上依次形成有第一及第二金属层;
在所述第二金属层上形成光阻材料层,并图案化所述光阻材料层形成光阻层;所述光阻层包括与所述半导体层相对的通孔、位于所述通孔两侧的源极区、漏极区及与所述漏极区相邻的像素电极区;
蚀刻所述第二及第一金属层,以将所述光阻层的图案转移至第一及第二金属层上,以形成源漏极和像素电极图案;
去除所述像素电极区的光阻层;
去除所述像素电极区的第二金属层,以形成像素电极层;
去除剩余的光阻层。
2.如权利要求1所述的薄膜晶体管阵列基板的制造方法,其特征在于,所述制作方法在所述去除剩余的光阻层之后还包括:
在去除光阻层阵列基板上形成绝缘层,并进行图案化处理。
3.如权利要求1所述的薄膜晶体管阵列基板的制造方法,其特征在于,所述制作方法在所述在形成有半导体层的基板上依次形成有第一及第二金属层之前还包括:
提供一基板;
在所述基板上形成栅极及公共电极;
在形成有栅极及公共电极的基板上形成有绝缘层;
在所述绝缘层上形成有半导体层。
4.如权利要求1所述的薄膜晶体管阵列基板的制造方法,其特征在于,所述第一及第二金属层的形成是通过物理气相沉积的方式将第一金属及第二金属分别溅射至形成有半导体层的基板上。
5.如权利要求4所述的薄膜晶体管阵列基板的制造方法,其特征在于,所述第一金属为钼钛,所述第二金属为铜。
6.如权利要求4或5所述的薄膜晶体管阵列基板的制造方法,其特征在于,所述第一金属层的厚度为150-500埃,所述第二金属层的厚度为2000-5000埃。
7.如权利要求1所述的薄膜晶体管阵列基板的制造方法,其特征在于,所述图案化所述光阻材料层形成光阻层包括:
通过半色调掩膜光罩工艺对所述光阻材料层进行图案化形成所述光阻层,其中位于所述像素电极区域的光阻层的厚度小于所述源漏极上的光阻层的厚度。
8.如权利要求1所述的薄膜晶体管阵列基板的制造方法,其特征在于,在步骤蚀刻所述第二及第一金属层,以将所述光阻层的图案转移至第一及第二金属层上,以形成源漏极和像素电极图案中,采用含氟的双氧水对所述第二及第一金属层进行蚀刻。
9.如权利要求1所述的薄膜晶体管阵列基板的制造方法,其特征在于,在步骤去除所述像素电极区的第二金属层,以形成像素电极层中,采用不含氟的双氧水去除所述像素电极区的第二金属层。
10.如权利要求1所述的薄膜晶体管阵列基板的制造方法,其特征在于,所述像素电极层中的图案线条宽度小于2um。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611184209.3A CN106601669A (zh) | 2016-12-20 | 2016-12-20 | 一种薄膜晶体管阵列基板的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611184209.3A CN106601669A (zh) | 2016-12-20 | 2016-12-20 | 一种薄膜晶体管阵列基板的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106601669A true CN106601669A (zh) | 2017-04-26 |
Family
ID=58599902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611184209.3A Pending CN106601669A (zh) | 2016-12-20 | 2016-12-20 | 一种薄膜晶体管阵列基板的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106601669A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111477638A (zh) * | 2020-04-28 | 2020-07-31 | Tcl华星光电技术有限公司 | 阵列基板及其制造方法、显示装置 |
CN114171457A (zh) * | 2021-12-07 | 2022-03-11 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1992290A (zh) * | 2005-12-26 | 2007-07-04 | 群康科技(深圳)有限公司 | 薄膜晶体管基板及其制造方法 |
CN102569188A (zh) * | 2012-02-06 | 2012-07-11 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
US20120193624A1 (en) * | 2011-02-01 | 2012-08-02 | Samsung Mobile Display Co., Ltd. | Thin-Film Transistor Array Substrate and Method of Fabricating the Same |
KR20120116649A (ko) * | 2011-04-13 | 2012-10-23 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
CN104217994A (zh) * | 2014-08-29 | 2014-12-17 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制备方法、显示装置 |
CN105679773A (zh) * | 2016-01-29 | 2016-06-15 | 深圳市华星光电技术有限公司 | 阵列基板及阵列基板的制备方法 |
CN105977265A (zh) * | 2016-07-13 | 2016-09-28 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法 |
-
2016
- 2016-12-20 CN CN201611184209.3A patent/CN106601669A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1992290A (zh) * | 2005-12-26 | 2007-07-04 | 群康科技(深圳)有限公司 | 薄膜晶体管基板及其制造方法 |
US20120193624A1 (en) * | 2011-02-01 | 2012-08-02 | Samsung Mobile Display Co., Ltd. | Thin-Film Transistor Array Substrate and Method of Fabricating the Same |
KR20120116649A (ko) * | 2011-04-13 | 2012-10-23 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
CN102569188A (zh) * | 2012-02-06 | 2012-07-11 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
CN104217994A (zh) * | 2014-08-29 | 2014-12-17 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制备方法、显示装置 |
CN105679773A (zh) * | 2016-01-29 | 2016-06-15 | 深圳市华星光电技术有限公司 | 阵列基板及阵列基板的制备方法 |
CN105977265A (zh) * | 2016-07-13 | 2016-09-28 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111477638A (zh) * | 2020-04-28 | 2020-07-31 | Tcl华星光电技术有限公司 | 阵列基板及其制造方法、显示装置 |
CN111477638B (zh) * | 2020-04-28 | 2023-10-17 | Tcl华星光电技术有限公司 | 阵列基板及其制造方法、显示装置 |
CN114171457A (zh) * | 2021-12-07 | 2022-03-11 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103219391B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
KR100865451B1 (ko) | 박막 트랜지스터 lcd 화소 유닛 및 그 제조방법 | |
CN105914183B (zh) | Tft基板的制造方法 | |
US10916568B2 (en) | Manufacturing method of display substrate, array substrate and display device | |
WO2016004692A1 (zh) | 阵列基板制备方法 | |
CN105390443B (zh) | Tft基板的制作方法 | |
CN103227148B (zh) | 一种阵列基板制备方法及阵列基板和显示装置 | |
CN106847704B (zh) | 对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法 | |
US20190043898A1 (en) | Array substrate motherboard, method for manufacturing the same, and display device | |
US11018165B2 (en) | Manufacturing method of array substrate and array substrate | |
JP2014140033A (ja) | 薄膜トランジスタ及びアレイ基板の製造方法 | |
CN105047607A (zh) | 氧化物半导体tft基板的制作方法及其结构 | |
WO2021120378A1 (zh) | 一种阵列基板及其制作方法 | |
CN102254861B (zh) | 薄膜晶体管矩阵基板及显示面板的制造方法 | |
CN106601669A (zh) | 一种薄膜晶体管阵列基板的制造方法 | |
CN105629598A (zh) | Ffs模式的阵列基板及制作方法 | |
CN103779232B (zh) | 一种薄膜晶体管的制作方法 | |
JP2010272691A (ja) | 薄膜トランジスタ基板の製造方法、薄膜トランジスタ基板、及び表示装置 | |
CN102709329A (zh) | 薄膜晶体管及其制造方法 | |
CN109037151B (zh) | 一种阵列基板的制备方法 | |
CN108493197B (zh) | 顶栅型阵列基板制备工艺 | |
CN107564854B (zh) | Oled背板制作方法 | |
CN102655116A (zh) | 阵列基板的制造方法 | |
WO2016011685A1 (zh) | 共平面型氧化物半导体tft基板的制作方法 | |
CN101197332A (zh) | 像素结构的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170426 |
|
RJ01 | Rejection of invention patent application after publication |