CN103137497A - 低温多晶硅晶体管的制作方法 - Google Patents
低温多晶硅晶体管的制作方法 Download PDFInfo
- Publication number
- CN103137497A CN103137497A CN2013100597766A CN201310059776A CN103137497A CN 103137497 A CN103137497 A CN 103137497A CN 2013100597766 A CN2013100597766 A CN 2013100597766A CN 201310059776 A CN201310059776 A CN 201310059776A CN 103137497 A CN103137497 A CN 103137497A
- Authority
- CN
- China
- Prior art keywords
- polycrystalline silicon
- temperature polycrystalline
- low
- layer
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000011733 molybdenum Substances 0.000 claims abstract description 17
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 17
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000010936 titanium Substances 0.000 claims abstract description 16
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 15
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 230000004913 activation Effects 0.000 claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 36
- 239000004411 aluminium Substances 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims description 7
- 238000003475 lamination Methods 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 claims description 5
- 238000007715 excimer laser crystallization Methods 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 7
- 230000004044 response Effects 0.000 abstract description 7
- 230000003213 activating effect Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 239000010409 thin film Substances 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 206010070834 Sensitisation Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007775 late Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000008313 sensitization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种低温多晶硅晶体管的制作方法，包括以下步骤：步骤1、在基板上形成低温多晶硅层，并图案化该低温多晶硅层；步骤2、在低温多晶硅层上形成第一绝缘层；步骤3、在第一绝缘层上依次形成第一、第二与第三金属层，并通过光罩制程形成栅极；步骤4、活化该低温多晶硅层，其活化温度介于20℃-370℃之间。本发明的低温多晶硅晶体管的制作方法，其通过小于370℃的温度对低温多晶硅层进行活化，使得栅极可为钼/铝/钼或钛/铝/钛的叠层结构，有效降低栅极的电阻阻值，进而极大地提高晶体管的响应速率，且，利于平面显示器的解析度的提高与平面显示器的尺寸的扩大。
Description
技术领域
本发明涉及平面显示领域，尤其涉及一种低温多晶硅晶体管的制作方法。
背景技术
液晶显示装置（LCD，Liquid Crystal Display）具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组（backlight module）。液晶面板的工作原理是在两片平行的玻璃基板中放置液晶分子，通过给玻璃基板的电路通电来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。
请参阅图1，所述液晶显示面板一般包括：TFT（薄膜晶体管）基板100、与TFT基板100相对贴合设置的CF基板300及设于TFT基板100与CF基板300之间的液晶500。
请参阅图2，现有的薄膜晶体管主要包括：基板102、形成于基板102上的第一绝缘层104、形成于第一绝缘层104上的有源层（active layer）106、形成于有源层106上的栅极绝缘层108、形成于栅极绝缘层108上的栅极110、形成于栅极110上的第二绝缘层112及形成于第二绝缘层112上的源/漏极114，其中有源层106和栅极绝缘层108是决定薄膜晶体管性能的两个关键层。根据有源层106的材料不同，可以将薄膜晶体管分为单晶硅薄膜晶体管（c-Si TFT）、非晶硅薄膜晶体管（a-Si TFT）、多晶硅薄膜晶体管（p-Si TFT）、有机薄膜晶体管（OTFT）和氧化锌薄膜晶体管（ZnO TFT）。
多晶硅（Polysilicon）是一种约为0.1至数个μm大小、以硅为基底的材料，由许多硅粒子组合而成，其通常经由LPCVD（low pressure chemical vapordeposition，低压化学气相沉积）处理后，再以高于900℃的退火程序SPC（SolidPhase Crystallization，固相晶化法）制得，然而，由于玻璃的最高承受温度只有650℃，所以该多晶硅并不适用于平面显示器的制造上。
低温多晶硅（low temperature poly-silicon，LTPS）的制程温度一般低于600℃，适用于制造平面显示器，且由低温多晶硅制成的晶体管具有较高的迁移率、响应速度较快、易高度集成化、具有P/N型导电模式、自对准结构、省电、抗光干扰能力强、分辨率高、可以制作集成化驱动电路等优点，更加适合于大容量的高频显示，尺寸可以做得更小，有利于提高成品率和降低生产成本，而且P/N型导电模式可以实现LCD、OLED的驱动等优点，得到了广泛的应用。
由于低温多晶硅需要高温活化，其活化温度一般大于500℃，所以现有的低温多晶硅晶体管的栅极一般由耐高温的金属钼（Mo）通过沉积、黄光及蚀刻工艺形成，但，由于金属钼的电阻阻值较高，会导致严重的RC-Delay（延迟效应），进而影响平面显示器的响应速度，同时，导致无法提高平面显示器的解析度与平面显示器的尺寸。
发明内容
本发明的目的在于，提供一种低温多晶硅晶体管的制作方法，其用钼/铝/钼或钛/铝/钛的叠层结构的栅极代替现有的全钼结构的栅极，有效降低栅极阻值，进而提高晶体管的响应速率，利于平面显示器的解析度的提高与平面显示器的尺寸的扩大。
为实现上述目的，本发明提供一种低温多晶硅晶体管的制作方法，其包括以下步骤：
步骤1、在基板上形成低温多晶硅层，并图案化该低温多晶硅层；
步骤2、在低温多晶硅层上形成第一绝缘层；
步骤3、在第一绝缘层上依次形成第一、第二与第三金属层，并通过光罩制程形成栅极；
步骤4、活化该低温多晶硅层，其活化温度介于20℃-370℃之间。
所述所述第二金属层为铝层，第一与第三金属层为钼层或钛层。
所述步骤4中，该低温多晶硅层的活化时间为1-2小时。
所述步骤4中，在室温下，通过准分子激光晶化工艺对低温多晶硅层进行活化。
所述基板为玻璃基板或塑胶基板。
所述步骤1中，先在基板上依次形成第二与第三绝缘层，再在第三绝缘层上形成低温多晶硅层。
所述第二绝缘层为氮化硅层，所述第三绝缘层为氧化硅层。
所述栅极上还依次形成有第四与第五绝缘层，该第五绝缘层上还形成有源/漏极。
所述第四绝缘层为氧化硅层，所述第五绝缘层为氮化硅层。
所述步骤1中，低温多晶硅层图案化后，还对其进行掺杂工艺。
本发明的有益效果：本发明的低温多晶硅晶体管的制作方法，其通过小于370℃的温度对低温多晶硅层进行活化，使得栅极可为钼/铝/钼或钛/铝/钛的叠层结构，有效降低栅极的电阻阻值，进而极大地提高晶体管的响应速率，且，利于平面显示器的解析度的提高与平面显示器的尺寸的扩大。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为液晶显示面板的结构示意图；
图2为现有的低温多晶硅晶体管的结构示意图；
图3为本发明低温多晶硅晶体管的制作方法的流程图；
图4为用本发明低温多晶硅晶体管的制作方法制成的低温多晶硅晶体管的结构示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图3及图4，本发明提供一种低温多晶硅晶体管的制作方法，其包括以下步骤：
步骤1、在基板200上形成低温多晶硅层202，并图案化该低温多晶硅层202。
在本实施例中，所述基板200为透明基板，其可为玻璃基板或塑胶基板，优选玻璃基板，其透光性好，以保证显示面板的光照强度。
所述低温多晶硅层202的图案化一般通过光罩制程实现，其具体方式可为：在低温多晶硅层202上覆一层感光（photo-sensitive）材料，该层即所谓的光致抗蚀剂层，然后使得光线通过灰阶掩膜或半灰阶掩膜照射于光致抗蚀剂层上以将该光致抗蚀剂层曝光。由于灰阶掩膜或半灰阶掩膜上具有有源区域的图案，将使部分光线得以穿过灰阶掩膜或半灰阶掩膜而照射于光致抗蚀剂层上，使得光致抗蚀剂层的曝光具有选择性，同时借此将灰阶掩膜或半灰阶掩膜上的图案完整的复印至光致抗蚀剂层上。然后，利用合适的显影液剂（developer）除去部分光致抗蚀剂，使得光致抗蚀剂层显现所需要的图案。接着，通过蚀刻工艺将部分低温多晶硅层202去除，在此的蚀刻工艺可选用湿式蚀刻、干式蚀刻或两者配合使用。最后，将剩余的图案化的光致抗蚀剂层全部去除，进而完成低温多晶硅层202的图案化制程。
图案化后的低温多晶硅层202，还需要还对其进行掺杂工艺，如：注入N+离子、N-离子及P+离子，以形成N型半导体及P型半导体。
步骤2、在低温多晶硅层202上形成第一绝缘层204。
在本实施例中，该第一绝缘层204为栅极绝缘层，其由氧化硅层（SiOx）与氮化硅层（SiNx）层叠形成，其通过化学气相沉积（Chemical vapor deposition，CVD）形成于低温多晶硅层202上。
步骤3、在第一绝缘层204上依次形成第一、第二与第三金属层206、208、210，并通过光罩制程形成栅极212。
所述第一金属层206通过溅射（Sputtering）工艺形成于第一绝缘层204，所述第二金属层208通过溅射工艺形成于第一金属层206上，所述第三金属层210通过溅射工艺形成于第二金属层208上，然后，在通过光罩制程形成栅极212，即，该栅极212为该第一、第二与第三金属层206、208、210的叠层。
在本实施例中，所述第二金属层208为铝（Al）层，第一与第三金属层206、210为钼（Mo）层或钛（Ti）层。铝的电阻阻值相对钼、钛的电阻阻值小，能有效降低栅极212的电阻阻值，进而极大地提高晶体管的响应速率，且，利于用该晶体管的平面显示器的解析度的提高与平面显示器的尺寸的扩大。
步骤4、活化该低温多晶硅层202，其活化温度介于20℃-370℃之间。
由于栅极212为钼/铝/钼或钛/铝/钛的叠层结构，其中铝的熔点较低，为660.37℃，所以在活化该低温多晶硅层202时，其活化温度要相对较小，以免影响栅极212，在发明中，所述活化温度小于370℃，其活化时间为1-2小时，在保证栅极212不受影响的同时，有效降低栅极212的阻值。
且，还可以在室温（20℃）下，通过准分子激光晶化（ELA）对低温多晶硅层202进行活化，同样可以达到本发明的技术效果。
值得一提的是，在本实施例中，所述步骤1中，先在基板200上依次形成第二与第三绝缘层216、218，再在第三绝缘层218上形成低温多晶硅层202，该第二与第三绝缘层216、218均可为氮化硅（SiNx）层或氧化硅（SiOx）层，在本实施例中，所述第二绝缘层216为氮化硅层，所述第三绝缘层218为氧化硅层。
所述栅极212上还依次形成有第四与第五绝缘层220、222，该第五绝缘层222上还形成有源/漏极224。
该第四与第五绝缘层220、222均可为氮化硅层或氧化硅层，在本实施例中，所述第四绝缘层220为氧化硅层，所述第五绝缘层222为氮化硅层，所述源/漏极224含有钼层、铝层、钛层或铜（Cu）层其中之一或其叠层。
综上所述，本发明的低温多晶硅晶体管的制作方法，其通过小于370℃的温度对低温多晶硅层进行活化，使得栅极可为钼/铝/钼或钛/铝/钛的叠层结构，有效降低栅极的电阻阻值，进而极大地提高晶体管的响应速率，且，利于平面显示器的解析度的提高与平面显示器的尺寸的扩大。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
Claims (10)
1.一种低温多晶硅晶体管的制作方法，其特征在于，包括以下步骤：
步骤1、在基板上形成低温多晶硅层，并图案化该低温多晶硅层；
步骤2、在低温多晶硅层上形成第一绝缘层；
步骤3、在第一绝缘层上依次形成第一、第二与第三金属层，并通过光罩制程形成栅极；
步骤4、活化该低温多晶硅层，其活化温度介于20℃-370℃之间。
2.如权利要求1所述的低温多晶硅晶体管的制作方法，其特征在于，所述所述第二金属层为铝层，第一与第三金属层为钼层或钛层。
3.如权利要求2所述的低温多晶硅晶体管的制作方法，其特征在于，所述步骤4中，该低温多晶硅层的活化时间为1-2小时。
4.如权利要求2所述的低温多晶硅晶体管的制作方法，其特征在于，所述步骤4中，在室温下，通过准分子激光晶化工艺对低温多晶硅层进行活化。
5.如权利要求1所述的低温多晶硅晶体管的制作方法，其特征在于，所述基板为玻璃基板或塑胶基板。
6.如权利要求1所述的低温多晶硅晶体管的制作方法，其特征在于，所述步骤1中，先在基板上依次形成第二与第三绝缘层，再在第三绝缘层上形成低温多晶硅层。
7.如权利要求6所述的低温多晶硅晶体管的制作方法，其特征在于，所述第二绝缘层为氮化硅层，所述第三绝缘层为氧化硅层。
8.如权利要求1所述的低温多晶硅晶体管的制作方法，其特征在于，所述栅极上还依次形成有第四与第五绝缘层，该第五绝缘层上还形成有源/漏极。
9.如权利要求8所述的低温多晶硅晶体管的制作方法，其特征在于，所述第四绝缘层为氧化硅层，所述第五绝缘层为氮化硅层。
10.如权利要求1所述的低温多晶硅晶体管的制作方法，其特征在于，所述步骤1中，低温多晶硅层图案化后，还对其进行掺杂工艺。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013100597766A CN103137497A (zh) | 2013-02-26 | 2013-02-26 | 低温多晶硅晶体管的制作方法 |
| PCT/CN2013/072030 WO2014131189A1 (zh) | 2013-02-26 | 2013-02-28 | 低温多晶硅晶体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013100597766A CN103137497A (zh) | 2013-02-26 | 2013-02-26 | 低温多晶硅晶体管的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103137497A true CN103137497A (zh) | 2013-06-05 |
Family
ID=48497142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013100597766A Withdrawn CN103137497A (zh) | 2013-02-26 | 2013-02-26 | 低温多晶硅晶体管的制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103137497A (zh) |
| WO (1) | WO2014131189A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104143533A (zh) * | 2014-08-07 | 2014-11-12 | 深圳市华星光电技术有限公司 | 高解析度amoled背板制造方法 |
| WO2019085267A1 (zh) * | 2017-11-06 | 2019-05-09 | 武汉华星光电半导体显示技术有限公司 | Tft基板及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6905920B2 (en) * | 2000-09-04 | 2005-06-14 | Seiko Epson Corporation | Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature |
| US20060267015A1 (en) * | 2005-05-31 | 2006-11-30 | Toshiba Matsushita Display Technology Co., Ltd. | Thin film transistor, production method thereof and liquid crystal display device |
| TWI316295B (en) * | 2006-05-17 | 2009-10-21 | Au Optronics Corp | Thin film transistor |
| US8012817B2 (en) * | 2008-09-26 | 2011-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transistor performance improving method with metal gate |
| KR101876819B1 (ko) * | 2011-02-01 | 2018-08-10 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판 및 그의 제조방법 |
-
2013
- 2013-02-26 CN CN2013100597766A patent/CN103137497A/zh not_active Withdrawn
- 2013-02-28 WO PCT/CN2013/072030 patent/WO2014131189A1/zh active Application Filing
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104143533A (zh) * | 2014-08-07 | 2014-11-12 | 深圳市华星光电技术有限公司 | 高解析度amoled背板制造方法 |
| CN104143533B (zh) * | 2014-08-07 | 2017-06-27 | 深圳市华星光电技术有限公司 | 高解析度amoled背板制造方法 |
| WO2019085267A1 (zh) * | 2017-11-06 | 2019-05-09 | 武汉华星光电半导体显示技术有限公司 | Tft基板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014131189A1 (zh) | 2014-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105390451B (zh) | 低温多晶硅tft基板的制作方法 | |
| CN103390592B (zh) | 阵列基板制备方法、阵列基板以及显示装置 | |
| WO2016070505A1 (zh) | Amoled背板的制作方法 | |
| WO2016173322A1 (zh) | 一种阵列基板及其制作方法、及显示装置 | |
| CN105702623B (zh) | Tft阵列基板的制作方法 | |
| CN104659285A (zh) | 适用于amoled的tft背板制作方法及结构 | |
| CN105552027A (zh) | 阵列基板的制作方法及阵列基板 | |
| CN103700665A (zh) | 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置 | |
| CN104538429A (zh) | Amoled背板的制作方法及其结构 | |
| CN104599959A (zh) | 低温多晶硅tft基板的制作方法及其结构 | |
| CN105374749B (zh) | 一种薄膜晶体管及其制造方法 | |
| CN102723279A (zh) | 一种金属氧化物薄膜晶体管的制作方法 | |
| CN103123910A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN103489828B (zh) | 薄膜晶体管阵列基板的制造方法 | |
| CN104600028A (zh) | 低温多晶硅tft基板的制作方法及其结构 | |
| CN106601754A (zh) | 一种薄膜晶体管阵列基板及其制备方法、显示装置 | |
| CN104167365A (zh) | 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置 | |
| CN104143533A (zh) | 高解析度amoled背板制造方法 | |
| CN102544029A (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
| CN104167349A (zh) | 低温多晶硅薄膜的制备方法 | |
| CN105390443A (zh) | Tft基板的制作方法 | |
| CN104733323A (zh) | 一种低温多晶硅薄膜晶体管的制造方法 | |
| CN102299104A (zh) | Tft阵列基板的制作方法及tft阵列基板 | |
| CN104505372A (zh) | 金属氧化物薄膜晶体管阵列基板的制作方法 | |
| US10629746B2 (en) | Array substrate and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C04 | Withdrawal of patent application after publication (patent law 2001) | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20130605 |