CN102598283B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102598283B
CN102598283B CN201080050485.5A CN201080050485A CN102598283B CN 102598283 B CN102598283 B CN 102598283B CN 201080050485 A CN201080050485 A CN 201080050485A CN 102598283 B CN102598283 B CN 102598283B
Authority
CN
China
Prior art keywords
insulating barrier
layer
oxide semiconductor
semiconductor layer
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080050485.5A
Other languages
English (en)
Other versions
CN102598283A (zh
Inventor
山崎舜平
坂田淳一郎
野田耕生
坂仓真之
及川欣聪
丸山穗高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201610240258.8A priority Critical patent/CN105810753A/zh
Publication of CN102598283A publication Critical patent/CN102598283A/zh
Application granted granted Critical
Publication of CN102598283B publication Critical patent/CN102598283B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明的一个目的是制造含有电特性稳定的薄膜晶体管的高度可靠的半导体器件。覆盖薄膜晶体管的氧化物半导体层的绝缘层含有硼元素或铝元素。通过使用含有硼元素或铝元素的硅靶或氧化硅靶的溅射法来形成含有硼元素或铝元素的绝缘层。可选地，含有替代硼元素的锑(Sb)元素或磷(P)元素的绝缘层覆盖薄膜晶体管的氧化物半导体层。

Description

半导体器件及其制造方法
技术领域
本发明涉及包括氧化物半导体的半导体器件及其制造方法。
在此说明书中，半导体器件一般地意味着通过利用半导体特性而可起作用的器件，并且电泳器件、半导体电路，以及电子器件都是半导体器件。
背景技术
近年来，通过使用在衬底上形成的半导体薄膜(具有约数纳米到数百纳米的厚度)而制造具有绝缘表面的薄膜晶体管(TFT)的技术吸引了人们的注意力。薄膜晶体管被应用于广泛的电子器件，诸如IC或电光器件，且推进了特别是用作作为图像显示设备中的开关元件的薄膜晶体管的迅速发展。各种金属氧化物被用于广泛的应用中。
一些金属氧化物具有半导体特性。这类有半导体特性的金属氧化物的示例包括氧化钨、氧化锡、氧化铟、和氧化锌。已知其中由这种具有半导体特性的金属氧化物来形成沟道形成区的薄膜晶体管(专利文献1和2)。
[参考文献]
[专利文献]
[专利文献1]
日本已公开专利申请No.2007-123861
[专利文献2]
日本已公开专利申请No.2007-096055
本发明的公开内容
本发明的一个目的是制造含有电特性稳定的薄膜晶体管的高度可靠的半导体器件。
在薄膜晶体管中，覆盖氧化物半导体层的绝缘层被制造为含有硼元素或铝元素。通过使用含有硼元素或铝元素的硅靶或氧化硅靶的溅射法来形成含有硼元素或铝元素的绝缘层。
在含有硼元素的绝缘层中的硼的浓度为大于等于1×1018cm-3且小于等于1×1022cm-3，优选地为大于等于1×1020cm-3小于等于5×1020cm-3。此外，在含有铝元素的绝缘层中的铝的浓度为大于等于3×1019cm-3且小于等于1×1022cm-3，优选地为大于等于1×1020cm-3小于等于5×1020cm-3。
可通过二次离子质谱法(SIMS)或在SIMS的数据的基础上获得这样的浓度范围。
在形成含有硼元素或铝元素的绝缘层之前，执行使用诸如N2O，N2，或Ar之类的气体的等离子体处理。使用诸如N2O，N2，或Ar之类的气体的等离子体处理移除了在氧化物半导体层上的所吸收的水或氢，且减少了进入位于氧化物半导体层与含有硼元素或铝元素的绝缘层之间的界面处的湿气等。
可选地，含有替代硼元素的锑(Sb)元素或磷(P)元素的绝缘层可覆盖薄膜晶体管的氧化物半导体层。进一步可选地，含有选自如下元素：硼元素、锑元素、铝元素、以及磷元素中的多个元素的绝缘层，例如，含有硼元素和磷元素的绝缘层可覆盖薄膜晶体管的氧化物半导体层。含有锑(Sb)元素的绝缘层中锑的浓度为大于等于1×1019cm-3且小于等于3×1021cm-3。含有磷(P)元素的绝缘层中磷的浓度为大于等于1×1019cm-3且小于等于3×1021cm-3。
相比于由不含有硼元素、锑元素、铝元素、或磷元素中任何元素的氧化硅形成的绝缘层，由含有上述元素的氧化硅形成的绝缘层更可能被玻璃化。因此，在从室温到150℃的潮湿条件下水不易被吸收，且可防止湿气、氢等进入氧化物半导体层与绝缘层之间的界面。注意，在此说明书中，玻璃化是指没有结晶情况下的氧化硅的硬化。
此外，薄膜晶体管的氧化物半导体层可被夹在各自由含有硼元素、锑元素、铝元素、或磷元素的氧化硅形成的绝缘层之间，藉此防止水的进入从而改进薄膜晶体管的可靠性。当含有硼元素、锑元素、铝元素、或磷元素的绝缘层被放置在氧化物半导体层之下时，与衬底接触的基绝缘层和覆盖栅电极层的栅绝缘层中的一个或二者被用作这个绝缘层。
进一步，可使用通过改变溅射法的沉积条件所沉积的单个绝缘层或通过改变溅射法的沉积条件所堆叠的绝缘层。例如，可使用其中硼元素的浓度具有梯度的由氧化硅制成的绝缘层。此外，可采用由含有硼元素的氧化硅制成的绝缘层以及由不含有硼元素的氧化硅形成的绝缘层的两层结构。进一步，可采用含有三层或更多层的层叠结构，该层叠结构中有由含有硼元素的氧化硅制成的绝缘层以及由不含有硼元素的氧化硅形成的绝缘层重复地排列。
根据在此说明书中公开的本发明的一实施例，半导体器件包括在衬底上的第一绝缘层、在该第一绝缘层上的氧化物半导体层、以及在该氧化物半导体层上的第二绝缘层。第一绝缘层和第二绝缘层各自含有硼元素或铝元素在大于等于1×1018cm-3且小于等于1×1022cm-3。
此外，根据本发明的另一实施例，半导体器件包括在衬底上的第一绝缘层、在该第一绝缘层上的氧化物半导体层、以及在该氧化物半导体层上的第二绝缘层。第一绝缘层和第二绝缘层各自含有磷元素或锑元素在大于等于1×1019cm-3且小于等于3×1021cm-3。
在上述结构的每一个中，第二绝缘层与氧化物半导体层相接触。
此外，在上述结构的每一个中，半导体器件进一步包括位于该第二绝缘层和氧化物半导体层之间的由氧化硅制成的第三绝缘层，且该第三绝缘层不含有硼元素、铝元素、磷元素、或锑元素。
通过上述结构，可实现那些目的中的至少一个。
为了实现上述结构，根据本发明的另一个实施例，制造半导体器件的方法包括下述步骤：在衬底上形成栅电极层；在该栅电极层上形成氧化物半导体层；使该氧化物半导体层经受脱水或脱氢，其中在脱水或脱氢之后不将氧化物半导体层暴露于空气而防止水或氢进入氧化物半导体层；使得该氧化物半导体层经受使用N2O，N2，或Ar的等离子体处理；且在该等离子体处理之后，形成与该氧化物半导体层的至少一部分相接触的绝缘层。
上述制造方法进一步包括通过溅射法在该绝缘层上形成含有硼元素、铝元素、磷元素、或锑元素的第二绝缘层。使用含有硼元素、铝元素、磷元素、或锑元素的该第二绝缘层，在从室温到150℃的湿度条件下水不易被吸收，且可防止湿气、氢等进入与氧化物半导体层的界面。
根据本发明的另一个实施例，用于制造半导体器件的方法包括如下步骤：在衬底上形成栅电极层；通过溅射法在该栅电极层上形成第一绝缘层；在该第一绝缘层上形成氧化物半导体层；使该氧化物半导体层经受脱水或脱氢，其中在脱水或脱氢之后不将氧化物半导体层暴露于空气而防止水或氢进入氧化物半导体层；使得该氧化物半导体层经受使用N2O，N2，或Ar的等离子体处理；并通过溅射法在该氧化物半导体层上形成第二绝缘层。通过使用硅靶的溅射法形成第一绝缘层和第二绝缘层的每一个，且第一绝缘层和第二绝缘层的每一个含有硼元素、铝元素、磷元素、或锑元素。
上述制造方法进一步包括在等离子体处理之后形成与该氧化物半导体层的至少一部分相接触的第三绝缘层，且通过使用硅靶的溅射法制成氧化硅的第三绝缘层。注意，在该第三绝缘层中，硼元素、铝元素、磷元素、和锑元素中每一个的浓度低于在第一和第二绝缘层中的浓度、或者这些元素的浓度被设置为低于测量的下限。
氧化物半导体层是InMO3(ZnO)m(m＞0)的薄膜。使用这个薄膜作为氧化物半导体层来制造薄膜晶体管。注意，M表示从Ga、Fe、Ni、Mn以及Co中选择的一种金属元素或多种金属元素。例如，M可以是Ga或M可含有除了Ga之外的上述金属元素，例如M可以是Ga和Ni、或者Ga和Fe。另外，在上述氧化物半导体中，在某些情况下，除被包含作为M的金属元素之外，还包含诸如Fe或Ni之类的过渡金属元素或过渡金属的氧化物作为杂质元素。在本说明书中，对于组合式被表达为InMO3(ZnO)m(m＞0)的氧化物半导体层，包括Ga作为M的氧化物半导体被称作In-Ga-Zn-O基氧化物半导体，且其薄膜也被称作In-Ga-Zn-O基膜。
作为施加到氧化物半导体层的金属氧化物，除了上述之外，还可使用下述金属氧化物中的任意：In-Sn-O基金属氧化物，In-Sn-Zn-O基金属氧化物，In-Al-Zn-O基金属氧化物，Sn-Ga-Zn-O基金属氧化物，Al-Ga-Zn-O基金属氧化物，Sn-Al-Zn-O基金属氧化物，In-Zn-O基金属氧化物，Sn-Zn-O基金属氧化物，Al-Zn-O基金属氧化物，In-O基金属氧化物，Sn-O基金属氧化物，和Zn-O基金属氧化物。氧化硅可被包含在使用上述金属氧化物中的任意项所形成的氧化物半导体层中。
脱水或脱氢是热处理，在诸如氮气或稀有气体(诸如氩或氦)之类的惰性气体的气氛中、在高于或等于400℃且小于或等于750℃的温度(优选为高于或等于425℃且小于或等于衬底的应变点)下被执行，利用这个热处理减少了氧化物半导体层中含有的诸如湿气之类的杂质。
进一步，可使用利用电炉的加热方法、诸如利用被加热的气体的气体快速热退火(GRTA)或利用灯光的灯快速热退火(LRTA)等之类的快速加热方法用于脱水或脱氢的热处理。
在这样的条件下执行上述热处理：使得即使在经受脱水或脱氢的氧化物半导体层上在高达450℃下执行TDS，也检测不到在300℃附近的水的两个峰值或水的至少一个峰值。因此，即使当在使用经脱水或脱氢的氧化物半导体层的薄膜晶体管上在高达450℃下执行TDS，也检测不到在300℃附近的水的至少一个峰值。
此外，当温度从在氧化物半导体层上执行脱水或脱氢的加热温度T被降低时，重要的是通过将衬底保留在被用于脱水或脱氢的炉内而防止水的进入，这样该氧化物半导体层没有被暴露于空气。通过执行脱水或脱氢，氧化物半导体层被变化为n-型(如，n--型或n+-型)氧化物半导体层，即，低电阻氧化物半导体层，且然后该n-型氧化物半导体层被变化为i-型半导体层，成为较高电阻的氧化物半导体层。当使用这样的氧化物半导体层形成薄膜晶体管时，该薄膜晶体管的阈值电压可以是正的，这样可实现被称为常态截止的开关元件。在显示设备中，优选的是，在薄膜晶体管中沟道被形成为具有尽可能接近于0V的正阈值电压。如果薄膜晶体管的阈值电压是负的，其易于被常态导通；换言之，即使当栅电压为0V时，电流在源电极和漏电极之间流过。在有源矩阵显示设备中，电路中所包括的薄膜晶体管的电特性是重要的，且该显示设备的性能取决于薄膜晶体管的电特性。在薄膜晶体管的电特性中，特别地，阈值电压(Vth)是重要的。当即使在场效应迁移率较高时阈值电压值为高或负时，难以控制电路。当薄膜晶体管具有较高阈值电压且具有其阈值电压的较大绝对值时，当该薄膜晶体管被以低电压驱动时该薄膜晶体管不可如TFT那样执行开关功能，且该薄膜晶体管可能是负载。在n-沟道薄膜晶体管的情况下，优选的是在施加正电压作为栅极电压后形成沟道且漏电流开始流过。除非增加驱动电压否则不形成沟道的晶体管，以及即使在负电压状态的情况下也形成沟道且有漏电流流过的晶体管，对于用在电路中的薄膜晶体管是不合适的。
在本说明书中，其中在诸如氮气或稀有气体(诸如氩或氦)之类的惰性气体气氛中执行的热处理被称为用于脱水或脱氢的热处理。在本说明书中，“脱氢”并不仅表示用热处理消除H2。为方便起见，消除H、OH等也被称为“脱水或脱氢”。
此外，可使用含有氧化物半导体层的薄膜晶体管作为电子器件或光学器件。例如，可使用含有氧化物半导体层的薄膜晶体管作为液晶显示设备的开关元件、光发射设备的开关元件、电子纸的开关元件等。
此外，在不限于显示设备的情况下，使用含有氧化物半导体层的薄膜晶体管可制造用于控制大量电力的绝缘栅半导体器件，特定地，是被称为功率MOS器件的半导体器件。功率MOS器件的示例包括MOSFET和IGBT。
在薄膜晶体管的氧化物半导体层之上或之下提供用含有硼元素、锑元素、铝元素、或磷元素的氧化硅制成的绝缘层，藉此防止水等进入从而改进薄膜晶体管的可靠性。
附图简述
图1A到1D是示出本发明的实施例的截面示图。
图2A到2D是示出本发明的实施例的截面示图。
图3A到3D是示出本发明的实施例的截面示图。
图4是根据本发明的实施例的像素的等效电路图。
图5A到5C每一个是示出根据本发明实施例的显示设备的截面图。
图6A是俯视图，图6B是截面图，示出根据本发明的实施例的显示设备。
图7A和7C是俯视图，图7B是截面图，示出根据本发明的实施例的显示设备。
图8是示出了本发明的实施例的截面图。
图9是示出了本发明的实施例的俯视图。
图10是示出了本发明的实施例的俯视图。
图11是示出根据本发明的实施例的像素的等效电路图。
图12是示出了本发明的实施例的截面图。
图13A和13B每一个是示出电子器件的示例的图。
图14A和14B每一个是示出电子器件的示例的图。
图15是示出电子器件的示例的示图。
图16是示出电子器件的示例的示图。
图17是示出电子器件的示例的示图。
图18是示出氧化硅膜中的硼元素的浓度的图。
用于实现本发明的最佳模式
在下文中，将参考附图详细描述本发明的各个实施例。然而，本发明并不限于以下描述，且本领域技术人员容易理解的是可以各种方法修改其中的模式和细节。因此，本发明不应被解释为限于以下诸实施例的描述。
(实施例1)
图1D示出形成在衬底上的薄膜晶体管的截面结构的示例，该薄膜晶体管是一种底栅薄膜晶体管。
图1D中所示的薄膜晶体管410是沟道蚀刻的薄膜晶体管，且在具有绝缘表面的衬底400上包括，栅电极层411；第一栅绝缘层402a；第二栅绝缘层402b；含有至少沟道形成区413、高电阻源区414a、以及高电阻漏区414b的氧化物半导体层；源电极层415a；以及漏电极层415b。另外，提供了覆盖薄膜晶体管410且与该沟道形成区413相接触的氧化物绝缘层416，且在氧化物绝缘层416上提供保护绝缘层403。
通过溅射法使用由含有硼元素、锑元素、铝元素、或磷元素的氧化硅形成的绝缘层，作为保护绝缘层403。相比于由不含有硼元素、锑元素、铝元素、或磷元素中任何一种的氧化硅形成的绝缘层，由含有上述元素的氧化硅形成的保护绝缘层更可能被玻璃化。因此，在从室温到150℃的潮湿条件下水不易被吸收，且可防止湿气、氢等进入与氧化物半导体层的界面。
首先，通过溅射法使用由含有硼元素、锑元素、铝元素、或磷元素的氧化硅制成的绝缘层可形成第一栅绝缘层402a，从而薄膜晶体管的氧化物半导体层可被夹在各自由含有硼元素、锑元素、铝元素、或磷元素的氧化硅制成的绝缘层之间，藉此可防止水等进入从而改进该薄膜晶体管的可靠性。
使用单栅薄膜晶体管来描述薄膜晶体管410；当需要时可形成含有多个沟道形成区的多栅薄膜晶体管。
下文将参考图1A到1D而描述在衬底上用于形成薄膜晶体管410的工艺。
首先，在具有绝缘表面的基板400上形成导电膜，且然后，通过第一光刻步骤中形成栅电极层411。注意，可通过喷墨法形成抗蚀剂掩模。当用喷墨法形成抗蚀剂掩模时不使用光掩模，这导致减少制造成本。
虽然对可用作具有绝缘表面的衬底400的衬底没有特定限制，但是衬底必须具有至少足够高的耐热性来抵抗后来要进行的热处理。作为具有绝缘表面的衬底400，可使用由钡硼硅玻璃、铝硼硅玻璃等制成的玻璃衬底。
在稍后进行热处理的温度较高的情况下，优选使用其应变点大于或等于730℃的玻璃衬底。例如，可使用诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃或溴硼硅酸盐玻璃之类的玻璃材料的衬底作为玻璃衬底。注意，通过含有相比硼酸更大量的氧化钡(BaO)，可获得耐热且更实用的玻璃衬底。因此，优选使用含有BaO和B2O3的玻璃衬底以使BaO的量大于的B2O3的量。
注意，可使用由诸如陶瓷基板、石英基板、或兰宝石基板之类的绝缘体形成的基板来代替以上玻璃基板。可选地，可使用结晶化玻璃等。
从Al、Cr、Cu、Ta、Ti、Mo以及W中选择的元素、包含上述这些元素中的任意作为其组分的合金、包含上述元素中的任意的组合的合金等，作为栅电极层411的材料。
接着，在栅电极层411之上形成栅绝缘层。
栅绝缘层可通过等离子体CVD法、溅射法等使用氧化硅层、氮化硅层、氧氮化硅层、和氮氧化硅层形成为单层或叠层。例如，可使用SiH4、氧气和氮气作为沉积气体通过等离子体CVD法来形成氧氮化硅层。
在这个实施例中，栅绝缘层是具有大于等于50nm且小于等于200nm厚度的第一栅绝缘层402a和具有大于等于50nm且小于等于300nm厚度的第二栅绝缘层402b的堆叠。通过使用利用含有硼元素的柱状多晶硅靶(电阻率：1Ωcm到10Ωcm)的溅射法在氧气氛中沉积而形成具有100nm厚度的氧化硅膜，作为第一栅绝缘层402a。被用作第一栅绝缘层402a的氧化硅膜含有硼元素。不限于硼元素，可使用铝元素、磷元素、或锑元素。
进一步，对于栅绝缘层402b，通过PCVD方法形成100nm厚的氧化硅膜。
进一步，可在衬底400与栅电极层411之间提供用作基膜的绝缘膜。该基膜具有防止杂质元素从基板400扩散的功能，并且可形成为使用氮化硅膜、氧化硅膜、氮氧化硅膜、以及氧氮化硅膜中的一种或多种的单层结构或叠层结构。此外，通过使用其中使用含有硼元素的硅靶的溅射法在氧气氛中沉积获得的氧化硅膜可被形成为基膜。
在第二栅绝缘层402b上形成厚度为大于或等于2nm且小于或等于200nm的氧化物半导体膜430。氧化物半导体膜430的厚度优选为小于或等于50nm，从而即使当在形成氧化物半导体膜430之后执行用于脱水或脱氢的热处理时也保持在非晶状态中。氧化物半导体膜的薄厚度可在形成氧化物半导体膜之后执行热处理时防止氧化物半导体膜结晶。
注意，在通过溅射法形成氧化物半导体膜430之前，优选地通过其中通过氩气的引入而生成等离子体的反溅射来去除附连到栅绝缘层402b的表面的灰尘。反溅射是指其中不向靶侧施加电压，使用RF电源在氩气氛中向衬底侧施加电压来在衬底附近产生等离子体并修整表面的方法。应注意，替代氩气氛，可使用氮、氦、氧等气体。
在这个实施例中，通过使用In-Ga-Zn-O基氧化物半导体沉积靶的溅射法来形成氧化物半导体膜430。图1A是此阶段的截面图。此外，可在稀有气体(通常是氩)气氛、氧气氛、或包含稀有气体(通常是氩)和氧的气氛中通过溅射法形成氧化物半导体膜430。当采用溅射法时，优选使用包含大于等于2wt％且小于等于10wt％的SiO2的靶来执行沉积，并且防止结晶的SiOX(X＞0)被包含在氧化物半导体膜430中，从而可防止在后续步骤中的脱水或脱氢的热处理期间的结晶。
接着，通过第二光刻步骤将氧化物半导体膜430处理成岛状氧化物半导体层。可通过喷墨法形成用于形成岛状氧化物半导体层的抗蚀剂掩模。当用喷墨法形成抗蚀剂掩模时不使用光掩模，这导致减少制造成本。
然后，氧化物半导体层经受脱水或脱氢。脱水或脱氢的第一热处理的温度高于或等于400℃且低于或等于750℃，优选高于或等于400℃且低于衬底板的应变点。此处，衬底被放在作为一种热处理装置的电炉中，且在氮气氛中在450℃在氧化物半导体层上执行热处理达一小时，且然后，在不暴露给空气的情况下防止水或氢进入氧化物半导体层；因此，获得氧化物半导体层431(见图1B)。
热处理装置不限于电炉，并且可设置有通过来自诸如电阻加热器等加热器的热传导或热辐射对要处理的对象加热的设备。例如，可使用诸如气体快速热退火(GRTA)装置或灯快速热退火(LRTA)装置之类的快速热退火(RTA)装置。LRTA装置是用于通过从诸如卤素灯、卤化金属灯、氙弧灯、碳弧灯、高压钠灯、或高压汞灯之类的灯发射的光(电磁波)辐射来对要处理对象加热的装置。GRTA装置是通过使用高温气体来执行热处理的装置。可使用不与要通过热处理处理的对象反应的惰性气体(像氮气或稀有气体(诸如氩气))作为气体。
例如，GRTA可如下执行，作为第一热处理。转移衬底并将其放在被加热至650℃到700℃的高温的惰性气体中，加热达数分钟，并转移且将其从被加热至高温的惰性气体中取出。GRTA能使高温热处理达较短的时间。
注意，在第一热处理中，优选在氮或诸如氦、氖或氩之类的稀有气体的气氛中不包含水、氢等。可选地，优选的是被引入热处理装置的氮或诸如氦、氖、或氩之类的稀有气体具有大于或等于6N(99.9999％)、优选大于或等于7N(99.99999％)的纯度；即，杂质浓度被设置为低于或等于1ppm、优选低于或等于0.1ppm。
根据第一热处理的条件或氧化物半导体层的材料，氧化物半导体层可被结晶化并变化为微晶膜或多晶膜。例如，可将氧化物半导体层结晶化为微晶氧化物半导体膜，其中结晶化的程度大于或等于90％或者大于或等于80％。进一步，根据第一热处理的条件或氧化物半导体层的材料，氧化物半导体层可以是不含有晶体成分的非晶氧化物半导体膜。
可在将氧化物半导体膜430被处理成岛状氧化物半导体层之前，在氧化物半导体膜430上执行氧化物半导体层的第一热处理。在此情况下，在第一热处理之后，从热处理装置取出衬底，且执行光刻步骤。
接着，在第二栅绝缘层402b和氧化物半导体层431上形成金属导电膜，且随后，通过第三光刻步骤形成抗蚀剂掩模，并选择性蚀刻该金属导电膜以形成岛状金属电极层。金属导电膜的材料的示例包括从Al、Cr、Cu、Ta、Ti、Mo以及W中选择的元素；包含上述这些元素中的任意作为其组分的合金；包含上述元素中的任意的组合的合金等。
金属导电膜优选地具有其中在钛层上堆叠铝层且在该铝层上堆叠钛层的三层结构，或者其中在钼层上堆叠铝层且在该铝层上堆叠钼层的三层结构。不言而喻，金属导电膜可具有单层结构、或者两层或更多层的叠层结构。
然后，移除抗蚀剂掩模，通过第四光刻步骤形成另一个抗蚀剂掩模，且选择性地执行蚀刻来形成源电极层415a和漏电极层415b；此后，移除该抗蚀剂掩模(见图1C)。注意，在该第四光刻步骤中，在一些情况下，仅蚀刻了氧化物半导体层431的一部分，藉此形成具有凹槽(凹入部分)的氧化物半导体层。此外，可通过喷墨法形成用于形成源电极层415a和漏电极层415b的抗蚀剂掩模。当用喷墨法形成抗蚀剂掩模时不使用光掩模，这导致减少制造成本。
为了减少光刻步骤中光掩模的数量和步骤，蚀刻步骤可使用通过使用多色调掩模而形成的抗蚀剂掩模来执行，该多色调掩模是透射光以使其具有多个强度的曝光掩模。由于使用灰色调掩模制成的抗蚀剂掩模具有多个厚度且可通过执行蚀刻而在形状上进一步变化，可在多个蚀刻步骤中使用这样的抗蚀剂掩模来提供不同图案。因此，与至少两种不同的图案相对应的抗蚀剂掩模可通过使用一个多色调掩模来形成。由此，可减少曝光掩模的数量，并且还可减少相应的光刻步骤的数量，因此可实现工艺的简化。
然后，使用诸如N2O、N2、或Ar之类的气体来执行等离子体处理。这个等离子体处理移除了被吸收在被暴露的氧化物半导体层的表面上的水等。此外，可使用氧和氩的混合气体来执行等离子体处理。
在等离子体处理之后，在不暴露给空气的情况下形成用作保护绝缘膜且与氧化物半导体层的部分相接触的氧化物绝缘层416。
氧化物绝缘层416的厚度为至少1nm，并且可适当地通过使诸如水或氢之类的杂质不进入氧化物绝缘层416的方法(诸如溅射法)来形成。在这个实施例中，通过溅射法沉积200nm厚的氧化硅膜作为氧化物绝缘层416。成膜中的衬底温度可被设定为大于等于室温且小于等于300℃，且在这个实施例中是100℃。可在稀有气体(通常是氩)气氛、氧气氛、或包含稀有气体(通常是氩)和氧的气氛中通过溅射法形成氧化硅膜。进一步，可使用氧化硅靶或硅靶作为靶。例如，可通过在含有氧和氮的气氛中使用硅靶的溅射法形成氧化硅膜。氧化物绝缘层416被形成为与在脱水或脱氢同时已经是氧气不足的氧化物半导体层且成为n-型(低电阻)氧化物半导体层的氧化物半导体层相接触。使用不包括诸如水分、氢离子和OH-之类的杂质且阻挡这些杂质从外部进入的无机绝缘膜作为这个氧化物绝缘层416。特定地，使用氧化硅膜、氮氧化硅膜、氧化铝膜、或氧氮化铝膜等。
接着，在惰性气体气氛或氧气气氛(优选在大于等于200℃且小于等于400℃的温度，例如，在大于等于250℃且小于等于350℃)中执行第二热处理。例如，在氮气氛中，在250℃执行第二热处理达1小时。在执行第二热处理时，当氧化物半导体层的部分(沟道形成区)与氧化物绝缘层416相接触时施加热。
通过上述步骤，被沉积之后的氧化物半导体膜，在脱水或脱氢的热处理的同时，成为将是n-型(低电阻)氧化物半导体膜的氧不足的氧化物半导体膜，且然后，该氧化物半导体膜的部分选择性地在氧过量状态中被制成。因此，与栅电极层411交迭的沟道形成区413变成i型，并且以自对准方式形成与源电极层415a交迭的高电阻源区414a和与漏电极层415b交迭的高电阻漏区414b。通过上述步骤，形成薄膜晶体管410。
在与漏电极层415b(或源电极层415a)交迭的氧化物半导体层的部分中形成高电阻的漏区414b(或高电阻的源区414a)，从而可增加薄膜晶体管的可靠性。特定地，随着高电阻漏区414b的形成，导电率从漏电极415b到高电阻漏区414b和沟道形成区413而逐渐地变化。因此，在晶体管与连接至用于提供高电源电势VDD的引线的源电极层一起操作的情况下，高电阻的漏区414b用作缓存，且因此，即使当高电压被施加在栅电极层411和漏电极层415b之间时，不易于导致电场的局部集中，这导致晶体管的耐压的增加。
接着，通过第五光刻步骤形成抗蚀剂掩模，且选择性地执行蚀刻，这样氧化物绝缘层416的一部分被移除，且第二栅绝缘层402b的一部分被暴露。
接着，在氧化物绝缘层416上形成保护绝缘层403。提供保护绝缘层403与第二栅绝缘层402b的被暴露的区域相接触。使用通过使用硅靶的溅射法使用由含有硼元素、锑元素、铝元素、或磷元素的氧化硅形成的绝缘层，形成保护绝缘层403。在这个实施例中，在氧气氛中使用含有硼元素的柱状多晶硅靶(电阻率：0.01Ωcm)形成厚度100nm的氧化硅膜作为保护绝缘层403。
注意，在硅晶片上形成具有300nm厚度的含有硼元素的硅氧化物形成的绝缘膜，且由二次离子质谱法(SIMS)测量硼元素的浓度。在下列条件下通过在氧气氛(氧流速为100％)中使用含有硼元素的柱状多晶硅靶(电阻率：0.01Ωcm)以脉冲方式施加偏压的脉冲DC溅射法形成绝缘膜：压力为0.4Pa、DC电源为6kW、衬底和靶之间的距离为89mm、且衬底温度为100℃。图18示出测量结果。如图18中所示，氧化硅膜中的硼元素的浓度的平均值或峰值为大于等于1×1018cm-3且小于等于1×1019cm-3。图18中的测量结果包括不仅分析硼元素还分析了铁元素、铬元素和铝元素的结果。
采用图1D中所示的薄膜晶体管410的结构，可在形成含有硼元素的保护绝缘层403之后的制造工艺中防止湿气从外界进入。进一步，还在器件被完成作为含有使用含有硼元素的保护绝缘层403的薄膜晶体管的半导体器件(诸如液晶显示设备)之后，可长期防止湿气从外部进入；因此，可改进该器件的长期可靠性。进一步，可形成氮化硅膜来覆盖含有硼元素的保护绝缘层403，从而可进一步防止湿气从外部进入。
此外，这个实施例描述了其中一个薄膜晶体管的氧化物半导体层被夹在各自含有硼元素的氧化硅膜(第一栅绝缘层402a和保护绝缘层403)之间的结构，但不限于此；可采用其中多个薄膜晶体管的氧化物半导体层被夹在各自含有硼元素的氧化硅膜之间的结构。
进一步，这个实施例不限于其中薄膜晶体管的氧化物半导体层被夹在各自含有硼元素的氧化硅膜之间的结构；可采用其中至少在氧化物半导体层上提供含有硼元素的氧化硅膜的结构。例如，当衬底400是含有硼元素的玻璃衬底时，由于玻璃衬底的主要组分是氧化硅，通过在薄膜晶体管的氧化物半导体层上提供含有硼元素的氧化硅膜而将薄膜晶体管的氧化物半导体层加载含有硼元素的氧化硅中。
(实施例2)
在这个实施例中，将描述具有不同于实施例1中结构的薄膜晶体管的示例。图2D示出该薄膜晶体管的截面结构的示例。
图2D中所示的薄膜晶体管460是倒置共面薄膜晶体管(也被称为底部接触式薄膜晶体管)，且在具有绝缘表面的衬底450上包括，栅电极层451、第一栅绝缘层452a、第二栅绝缘层452b、含有至少沟道形成区454的氧化物半导体层、源电极层455a、以及漏电极层455b。另外，提供了覆盖薄膜晶体管460且与沟道形成区454相接触的氧化物绝缘层456。进一步，在图2D中所示的薄膜晶体管460中，在氧化物绝缘层456上提供保护绝缘层457。
通过溅射法使用由含有硼元素、锑元素、铝元素、或磷元素的氧化硅形成的绝缘层，形成保护绝缘层457。在这个实施例中，使用含有硼元素的氧化硅膜用于氧化物绝缘层456和保护绝缘层457。
下文中，将参考图2A到2D而描述在衬底上的薄膜晶体管460的制造步骤。
如实施例1中，在具有绝缘表面的衬底450上提供栅电极层451。此外，可在衬底450与栅电极层451之间提供用作基膜的绝缘膜。
然后，如实施例1中，在栅电极层451上形成第一栅绝缘层452a和第二栅绝缘层452b。通过使用利用含有硼元素的柱状多晶硅靶(电阻率：1Ωcm到10Ωcm)的溅射法在氧气氛中形成50nm厚的氧化硅膜，作为第一栅绝缘层452a。被用作第一栅绝缘层452a的氧化硅膜含有硼元素。通过PCVD方法形成100nm厚的氧氮化硅膜作为第二栅绝缘层452b。
接着，在第二栅绝缘层452b上形成金属导电膜。此后，通过第二光刻步骤形成抗蚀剂掩模，且选择性地蚀刻金属导电膜来形成源电极层455a和漏电极层455b。金属导电膜的材料的示例包括从Al、Cr、Cu、Ta、Ti、Mo以及W中选择的元素；包含上述这些元素中的任意作为其组分的合金；包含上述元素中的任意的组合的合金等。
然后，移除抗蚀剂掩模，且在第二栅绝缘层452b、源电极层455a、以及漏电极层455b上形成氧化物半导体膜459。
在这个实施例中，通过使用In-Ga-Zn-O基氧化物半导体沉积靶的溅射法来形成氧化物半导体膜459。这个阶段的截面视图对应于图2A。此外，可在稀有气体(通常是氩)气氛、氧气氛、或包含稀有气体(通常是氩)和氧的气氛中通过溅射法形成氧化物半导体膜459。此外，在采用溅射法的情况下，优选使用包含大于等于2wt％且小于等于10wt％的SiO2的靶来执行沉积，并且防止结晶的SiOX(X＞0)被包含在氧化物半导体膜459中，从而在后续步骤中执行的脱水或脱氢的热处理时，可抑制结晶。
注意，在通过溅射法形成氧化物半导体膜459之前，优选通过其中通过氩气的引入而生成等离子体的反溅射来去除附连到栅绝缘层452b的表面的灰尘。反溅射是指其中不向靶侧施加电压，使用RF电源在氩气氛中向衬底侧施加电压来在衬底附近产生等离子体从而修整表面的方法。应注意，替代氩气氛，可使用氮、氦、氧等气体。
接着，通过第三光刻步骤将氧化物半导体膜459处理成岛状氧化物半导体层453。可通过喷墨法形成用于形成岛状氧化物半导体层的抗蚀剂掩模。当用喷墨法形成抗蚀剂掩模时不使用光掩模，这导致减少制造成本。
然后，氧化物半导体层经受脱水或脱氢。脱水或脱氢的第一热处理的温度高于或等于400℃且低于或等于750℃，优选高于或等于400℃且低于衬底板的应变点。此处，在衬底被放在作为一种热处理装置的电炉中，且在氮气氛中在450℃在氧化物半导体层上执行热处理达一小时然后，在不暴露给空气的情况下防止水或氢进入氧化物半导体层；因此，获得氧化物半导体层453(见图2B)。
例如，GRTA可如下执行，作为第一热处理。转移衬底并将其放在被加热至650℃到700℃的高温的惰性气体中，加热达数分钟，并转移且将其从被加热至高温的惰性气体中取出。GRTA能实现高温热处理达较短的时间。
根据第一热处理的条件或氧化物半导体层的材料，在一些情况下氧化物半导体层被结晶化并变化为微晶膜或多晶膜。
可在将氧化物半导体膜459被处理成岛状氧化物半导体层之前，在氧化物半导体层上执行氧化物半导体层的第一热处理。在此情况下，在第一热处理之后，从热处理装置取出衬底，且执行光刻步骤。
然后，使用诸如N2O、N2、或Ar之类的气体来执行等离子体处理。这个等离子体处理移除了被吸收在被暴露的氧化物半导体层的表面上的水等。此外，可使用氧和氩的混合气体来执行等离子体处理。
在等离子体处理之后，在不暴露给空气的情况下形成用作保护绝缘膜且与氧化物半导体层相接触的氧化物绝缘层456(见图2C)。适当地通过溅射法等可将氧化物绝缘层456形成为厚度至少1nm，所述方法是其中诸如水或氢之类的杂质不进入氧化物绝缘层456的方法。
溅射法的示例包括高频电源被用作溅射电源的RF溅射法、使用DC电源的直流溅射法、以及以脉冲方式施加偏压的脉冲DC溅射法。
另外，还存在其中可设置不同材料的多个靶的多源溅射装置。通过多源溅射装置，可形成在同一腔室中堆叠的不同材料的膜，或者可在同一腔室中通过放电同时形成多种材料的膜。
此外，存在室中设置有磁铁***且用于磁控管溅射法的溅射装置，以及在不使用辉光放电的情况下使用微波产生等离子体的用于ECR溅射法的溅射装置。
此外，作为使用溅射法的沉积方法，还存在靶物质和溅射气体组分在沉积期间相互化学反应以形成它们的化合物薄膜的反应溅射法，以及在沉积期间也对基板施加电压的偏置溅射法。
然后，在氧化物绝缘层456上形成保护绝缘层457(参见图2D)。使用通过使用硅靶的溅射法使用由含有硼元素、锑元素、铝元素、或磷元素的氧化硅形成的绝缘层，形成保护绝缘层457。
在这个实施例中，如下堆叠氧化物绝缘层456和保护绝缘层457。两个靶子，含有硼元素的第一硅靶和含有比第一硅靶的硼元素更大量的硼元素的第二硅靶，被放在同一室中，且通过使用遮蔽物(shutter)切换靶在氧气氛在同一室中连续形成氧化物绝缘层456和保护绝缘层457。
在这个实施例中，形成200nm厚含有硼元素的氧化硅膜和100nm厚的含有硼元素的氧化硅膜分别作为氧化物绝缘层456和保护绝缘层457。注意，在保护绝缘层457中含有的硼元素的浓度高于氧化物绝缘层456中的浓度。这些绝缘层的沉积中的衬底温度可为大于等于室温且小于等于300℃，且在这个实施例中为100℃。可在稀有气体(通常是氩)气氛、氧气氛、或包含稀有气体(通常是氩)和氧的气氛中通过溅射法形成氧化硅膜。进一步，可使用氧化硅靶或硅靶作为靶。
此外，在氧气氛中可使用遮蔽物将所用靶切换数次，且保护绝缘层457可具有包括四层或更多层的层叠结构，包括具有较高硼元素浓度的绝缘层和具有较低硼元素浓度的绝缘层。
进一步，使用所谓的共同溅射来形成其中硼元素浓度具有梯度的保护绝缘层457。在共同溅射中，两个靶，不含有硼元素的硅靶和含有硼元素的硅靶，被放置在同一室中，其同时执行使用这些靶的溅射。
接着，在惰性气体气氛或氧气气氛(优选在大于等于200℃且小于等于400℃的温度，例如，在大于等于250℃且小于等于350℃)中执行第二热处理。例如，在氮气氛中，在250℃执行第二热处理达1小时。利用第二热处理，在氧化物半导体层与氧化物绝缘层456相接触时施加热。
通过上述步骤，形成薄膜晶体管460。
利用图2C中所示的薄膜晶体管460的结构，可在形成含有硼元素的保护绝缘层457之后的制造工艺中防止湿气从外界进入。此外，可能即使在器件被完成作为含有使用含有硼元素的保护绝缘层457的薄膜晶体管的半导体器件(例如液晶显示设备)之后，防止湿气从外部进入；因此，可改进该器件的长期可靠性。
此外，这个实施例描述了其中一个薄膜晶体管的氧化物半导体层被夹在各自含有硼元素的氧化硅膜(第一栅绝缘层452a和保护绝缘层457)之间的结构，但不限于此；可采用其中多个薄膜晶体管的氧化物半导体层被夹在每一个含有硼元素的氧化硅膜之间的结构。
这个实施例可随意地与实施例1相组合。
(实施例3)
在这个实施例中，将描述具有不同于实施例1中结构的薄膜晶体管的示例。图3D示出该薄膜晶体管的截面结构的示例。
图3D中所示的薄膜晶体管310是沟道停止型薄膜晶体管，且在具有绝缘表面的衬底300上包括，栅电极层311、第一栅绝缘层302a、第二栅绝缘层302b、含有至少沟道形成区313c的氧化物半导体层、源电极层315a、以及漏电极层315b。另外，提供了位于沟道形成区313c上且与该沟道形成区相接触的氧化物绝缘层316，且在氧化物绝缘层316上提供保护绝缘层307。
通过溅射法使用由含有硼元素、锑元素、铝元素、或磷元素的氧化硅形成的绝缘层，形成保护绝缘层307。在这个实施例中，使用了由含有磷元素的氧化硅形成的绝缘层。
下文将参考图3A到3D而描述在衬底上用于形成薄膜晶体管310的工艺。
如实施例1中，在具有绝缘表面的衬底311上提供栅电极层300。进一步，可在衬底300与栅电极层311之间提供用作基膜的绝缘膜。
然后，如实施例1中，在栅电极层311上形成第一栅绝缘层302a和第二栅绝缘层302b。通过使用利用含有硼元素的柱状多晶硅靶(电阻率：1Ωcm到10Ωcm)的溅射法在氧气氛中形成50nm厚的氧化硅膜，作为第一栅绝缘层302a。被用作第一栅绝缘层302a的氧化硅膜含有硼元素。通过PCVD方法形成100nm厚的氧氮化硅膜作为第二栅绝缘层302b。
接着，在第二栅绝缘层302b上形成氧化物导电膜330。
在这个实施例中，通过使用In-Ga-Zn-O基氧化物半导体沉积靶的溅射法来形成氧化物半导体膜330。这个阶段的截面视图对应于图3A。此外，可在稀有气体(通常是氩)气氛、氧气氛、或包含稀有气体(通常是氩)和氧的气氛中通过溅射法形成氧化物半导体膜330。
然后，使用诸如N2O、N2、或Ar之类的气体来执行等离子体处理。这个等离子体处理移除了被吸收在被暴露的氧化物半导体膜330的表面上的水等。此外，可使用氧和氩的混合气体来执行等离子体处理。
在等离子体处理之后，在不暴露给空气的情况下形成用作沟道保护绝缘膜且与氧化物半导体膜330相接触的氧化物绝缘层316。适当地通过溅射法等可将氧化物绝缘层316形成为厚度至少1nm，所述方法是其中诸如水或氢之类的杂质不进入氧化物绝缘层316的方法。在这个实施例中，通过使用硅靶的溅射法形成氧化硅膜，然后通过光刻步骤选择性地蚀刻来形成氧化物绝缘层316。
接着，通过光刻步骤将氧化物半导体膜330处理成岛状氧化物半导体层(见图3B)。
接着，在岛状氧化物半导体层和氧化物绝缘层316上堆叠氧化物导电膜和金属导电膜，且通过光刻步骤形成抗蚀剂掩模334。接着，选择性地执行蚀刻来形成氧化物导电层314a和314b、源电极层315a、以及漏电极层315b(见图3C)。氧化物导电膜的材料的示例包括氧化锌、氧化锌铝、氧氮化锌铝、以及氧化锌镓。金属导电膜的材料的示例包括从Al、Cr、Cu、Ta、Ti、Mo以及W中选择的元素；包含上述这些元素中的任意作为其组分的合金；包含上述元素中的任意的组合的合金等。
氧化物导电层314a形成在源电极层315a下且与源电极层315a相接触，且氧化物导电层314b形成在源电极层315b下且与源电极层315b相接触。通过在源电极层315a和氧化物半导体层之间提供氧化物导电层314a，可降低接触电阻，这导致电阻下降，从而可形成可以高速操作的薄膜晶体管。
接着，移除抗蚀剂掩模334，且在惰性气体气氛或氧气氛(优选在大于等于200℃且小于等于400℃的温度，例如，在大于等于250℃且小于等于350℃)中执行第二热处理。例如，在氮气氛中，在250℃执行第二热处理达1小时。利用第二热处理，当氧化物半导体层的部分(沟道形成区)与氧化物绝缘层316相接触时施加热。
接着，在源电极层315a和漏电极层315b上形成保护绝缘层307。此外，提供保护绝缘层307与第二栅绝缘层302b的被暴露的区域相接触。使用通过使用硅靶的溅射法使用由含有硼元素、锑元素、铝元素、或磷元素的氧化硅形成的绝缘层，形成保护绝缘层307。在这个实施例中，在氧气氛中使用含有磷元素的柱状多晶硅靶(电阻率：小于或等于5Ωcm)形成厚度100nm的氧化硅膜作为保护绝缘层307。
通过上述步骤，形成薄膜晶体管310。
利用图3D中所示的薄膜晶体管310的结构，可在形成含有磷元素的保护绝缘层307之后的制造工艺中防止湿气从外界进入。此外，可能即使在器件被完成作为含有使用含有磷元素的保护绝缘层307的薄膜晶体管的半导体器件(例如液晶显示设备)之后，防止湿气从外部进入；因此，可改进该器件的长期可靠性。
本实施例能自由地与任何其它实施例结合。
例如，在实施例1的结构中，可在氧化物半导体层和源电极层(或漏电极层)之间提供氧化物导电层。通过提供氧化物导电层，可降低接触电阻，这导致电阻下降，从而可形成可以高速操作的薄膜晶体管。
(实施例4)
在这个实施例中，将描述使用了在实施例2中所描述的多个薄膜晶体管和使用电致发光的发光元件的有源矩阵发光显示设备制造的示例。
利用电致发光的发光元件是根据发光材料是有机化合物还是无机化合物来分类的。一般而言，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子和空穴分别从一对电极注入包含发光有机化合物的层中，且电流流动。然后载流子(电子和空穴)重新组合，因此激发发光有机化合物。发光有机化合物从激发态返回基态，从而发射光。由于这种机制，这样的发光元件被称为电流激发发光元件。
无机EL元件根据它们的元件结构分类为分散型无机EL元件和薄膜无机EL元件。分散型无机EL元件具有发光材料的粒子分散在粘合剂中的发光层，而且其发光机制是利用施主能级和受主能级的施主-受主重新组合型发光。薄膜无机EL元件具有发光层夹在介电层之间的结构，而介电层又进一步夹在电极之间，其发光机制是利用金属离子的内层电子跃迁的局部型发光。注意，此处将描述作为发光元件的有机EL元件的示例。
图4示出可应用数字时间灰度驱动的作为半导体器件的示例的像素结构的示例。
描述可应用数字时间灰度驱动的像素的结构和操作。此处，一个像素包括两个n-沟道晶体管，其中每一个包括氧化物半导体层作为沟道形成区。
像素6400包括开关晶体管6401、驱动晶体管6402、发光元件6404以及电容器6403。开关晶体管6401的栅极连接至扫描线6406，开关晶体管6401的第一电极(源电极和漏电极中的一个)连接至信号线6405，而开关晶体管6401的第二电极(源电极和漏电极中的另一个)连接至驱动晶体管6402的栅极。驱动晶体管6402的栅极经由电容器6403连接至电源线6407，驱动晶体管6402的第一电极连接至电源线6407，以及驱动晶体管6402的第二电极连接至发光元件6404的第一电极(像素电极)。发光元件6404的第二电极对应于公共电极6408。公共电极6408电连接至设置在同一衬底上的公共电势线。
发光元件6404的第二电极(公共电极6408)被设置为低电源电势。注意，该低电源电位是满足低电源电势＜高电源电势的电势，而该高电源电势被为电源线6407而设置。例如可采用GND、0V等作为低电源电位。高电源电势与低电源电势之间的电势差被施加给发光元件6404，且电流被提供给发光元件6404，从而发光元件6404发光。此处，为了使发光元件6404发光，设置每一个电势以使高电源电势与低电源电势之间的电势差大于或等于发光元件6404的正向阈值电压。
注意，驱动晶体管6402的栅极电容可用作电容器6403的替代物，因此可省去电容器6403。可在沟道区与栅电极之间形成驱动晶体管6402的栅电容。
在电压输入电压驱动方法的情况下，视频信号被输入驱动晶体管6402的栅极，从而使驱动晶体管6402处于充分导通和截止这两种状态中的任一种。即，驱动晶体管6402在线性区中工作。因为驱动晶体管6402在线性区中工作，因此高于电源线6407电压的电压被施加给驱动晶体管6402的栅极。注意，大于或等于(驱动晶体管6402的电源线电压+Vth)的电压被施加给信号线6405。
在执行模拟灰度驱动法而非数字时间灰度法的情况下，通过改变信号输入可使用如图4中一样的像素结构。
在使用模拟灰度驱动方法的情况下，大于或等于(发光元件6404的正向电压+驱动晶体管6402的Vth)的电压被施加给驱动晶体管6402的栅极。发光元件6404的正向电压指的是获得期望照度的电压，且包括至少正向阈值电压。输入了驱动晶体管6402在饱和区操作的视频信号，从而可将电流提供给发光元件6404。为了使驱动晶体管6402在饱和区操作，电源线6407的电势被设置为高于驱动晶体管6402的栅极电势。当使用模拟视频信号时，可能根据该视频信号而将电流馈入发光元件6404并执行模拟灰度驱动。
注意，本发明的像素结构不限于图4中所示的像素结构。例如，可向图4中的像素添加开关、电阻器、电容器、晶体管、逻辑电路等。
接着，将参照图5A到5C描述发光元件的结构。这里，将采取n-沟道驱动TFT为例而描述像素的截面结构。图5A、5B和5C中所示的用在半导体器件中的驱动TFT7011、7021、和7001，各自可以类似于实施例2中所描述的薄膜晶体管的方式而被形成，且是各自含有氧化物半导体层的高度可靠的薄膜晶体管。
为提取从发光元件发出的光，阳极或阴极中的至少一个是透明的。在衬底上形成薄膜晶体管和发光元件。发光元件可具有通过与衬底相对的表面提取光发射的顶发射结构；通过衬底一侧上的表面提取光发射的底发射结构；或通过与衬底相对的表面和衬底一侧上的表面提取光发射的双发射结构。可将像素结构应用于具有这些发射结构中的任一种的发光元件。
接下来参考图5A描述具有底发射结构的发光元件。
图5A示出其中驱动TFT7011是n-沟道晶体管且光从发光元件7012发射至第一电极7013侧的情况下的像素的截面图。在图5A中，在电连接至驱动TFT7011的漏电极层的透光导电膜7017上形成发光元件7012的第一电极7013，而EL层7014和第二电极7015以此顺序堆叠在第一电极7013上。
作为透光导电膜7017，可使用包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡、氧化铟锌、添加了氧化硅的氧化铟锡等的膜之类的透光导电膜。
可使用多种材料形成发光元件的第一电极7013；当该第一电极7013被用作阴极时，优选的是使用具有低功函数的材料，具体地，诸如Li或Cs之类的碱性金属、诸如Mg、Ca、或Sr之类的碱土金属、含有这些金属中的任意的合金(如，Mg:Ag或Al:Li，等)；或者诸如Yb或Er之类的稀土金属。在图5A中，第一电极7013的厚度是光可透射通过其的厚度(优选地，约5nm到30nm)。例如，具有20nm厚度的铝膜可用作第一电极7013。
注意，可堆叠透光导电膜和铝膜，然后选择性地蚀刻，从而形成透光导电膜7017和第一电极7013。在这个情况下，可使用同一个掩模进行蚀刻，这是优选的。
进一步，第一电极7013的周边由划分件7019所覆盖。划分件7019是使用聚酰亚胺、丙烯酸、聚酰胺、或环氧树脂的有机树脂膜、无机绝缘膜或有机聚硅氧烷形成。尤其优选地，使用光敏树脂材料形成划分件7019以在第一电极层7013上具有开口部分，以使开口部分的侧壁被形成为具有连续弯曲的倾斜表面。在为划分件7019使用感光树脂材料的情况下，可省略形成抗蚀剂掩模的步骤。
此外，在第一电极7013和划分件7019上形成的EL层7014需要包括至少发光层，且EL层7014可被形成为单层或多层堆叠。当使用多层形成EL层7014时，则通过依序在用作阴极的第一电极7013上堆叠电子注入层、电子传输层、发光层、空穴传输层、以及空穴注入层而形成EL层7014。然而，不一定要形成所有这些层。
此外，EL层7014并不限于具有上述层叠结构；第一电极7013可被制为用作阳极，且可依序在第一电极7013上堆叠空穴注入层、空穴传输层、发光层、电子传输层、以及电子注入层。然而，考虑到功耗，优选的是将第一电极7013制为阴极，且依序在第一电极7013上堆叠电子注入层、电子传输层、发光层、空穴传输层、以及空穴注入层，从而可抑制驱动器电路部分的电压的上升并可减少功耗。
此外，可使用多种材料在EL层7014上形成第二电极7015。例如，当第二电极7015被用作阳极时，诸如ZrN，Ti，W，Ni，Pt或Cr之类的具有高功函数的材料、或者诸如ITO，IZO，或ZnO之类的透明导电材料是优选的。进一步，在第二电极7015之上，使用例如阻挡光的金属、反射光的金属等形成挡光膜7016。在这个实施例中，使用ITO膜形成第二电极7015，且使用Ti膜形成挡光膜7016。
发光元件7012对应于第一电极7013与第二电极7015夹住含有发光层的EL层7014的区域。在图5A中所示像素结构的情况下，如箭头所示，光从发光元件7012发射至第一电极7013侧。
注意图5示出了其中将发光导电膜用作栅电极层、且光从发光元件7012穿过滤色层7033和衬底的示例。
用诸如喷墨法之类的液滴排放法、印刷法、使用光刻技术的蚀刻法等形成滤色层7033。
滤色层7033由外涂层7034所覆盖，还由保护绝缘层7035所覆盖。注意，图5A中示出了具有较小厚度的外涂层7034；然而，外涂层7034具有平面化由于滤色层7033而具不均匀性的表面的功能。
形成在保护绝缘层7035、绝缘层7032、绝缘层7031中且到达源电极层的接触孔被提供在与划分件7019交迭的部分中。
接着，将参考图5B描述具有双发射结构的发光元件。
在图5B中，在电连接至驱动TFT7021的漏电极层的透光导电膜7027上形成发光元件7022的第一电极7023，且EL层7024和第二电极7025以此顺序堆叠在第一电极7023上。
作为透光导电膜7027，可使用包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡、氧化铟锌、添加了氧化硅的氧化铟锡等的膜之类的透光导电膜。
此外，可使用多种材料形成第一电极7023。例如当该第一电极7023被用作阴极时，优选的是使用具有低功函数的材料，具体地，诸如Li或Cs之类的碱性金属、诸如Mg、Ca、或Sr之类的碱土金属、含有这些金属中的任意的合金(如，Mg:Ag或Al:Li，等)；或者诸如Yb或Er之类的稀土金属等。在这个实施例中，第一电极7023被用作阴极，且具有可透光的厚度(优选地，约5nm到30nm)。例如，具有20nm厚度的铝膜被用作第一电极7023。
注意，可堆叠透光导电膜和铝膜，然后选择性地蚀刻它们从而形成透光导电膜7027和第一电极7023。在这个情况下，可使用同一个掩模执行蚀刻，这是优选的。
第一电极7023的周边由划分件7029所覆盖。划分件7029是使用聚酰亚胺、丙烯酸、聚酰胺、或环氧树脂的有机树脂膜、无机绝缘膜或有机聚硅氧烷形成。尤其优选地，使用光敏树脂材料形成划分件7029以在第一电极层7023上具有开口部分，以使开口部分的侧壁被形成为具有连续弯曲的倾斜表面。在为划分件7029用感光树脂材料的情况下，可省略形成抗蚀剂掩模的步骤。
此外，在第一电极7024和划分件7023上形成的EL层7029需要包括至少发光层，且EL层7024可被形成为单层或多层堆叠。当使用多层形成EL层7024时，则通过依序在用作阴极的第一电极7023上堆叠电子注入层、电子传输层、发光层、空穴传输层、以及空穴注入层而形成EL层7014。然而，不一定要形成所有这些层。
此外，EL层7024并不限于具有上述层叠结构；第一电极7023可被用作阳极，且可依序在该阳极上堆叠空穴注入层、空穴传输层、发光层、电子传输层、以及电子注入层。然而，考虑到功耗，优选的是将第一电极7023用作阴极，且依序在该阴极上堆叠电子注入层、电子传输层、发光层、空穴传输层、以及空穴注入层，从而可减少功耗。
此外，可使用多种材料在EL层7025上形成第二电极7024。例如，当第二电极7025被用作阳极时，具有高功函数的材料、或者诸如ITO，IZO，或ZnO之类的透明导电材料是优选的。在这个实施例中，第二电极7025被用作阳极，且使用含有氧化硅的ITO膜而形成。
发光元件7022对应于第一电极7023与第二电极7025夹住含有发光层的EL层7024的区域。在图5B中所示像素结构的情况下，如箭头所示，光从发光元件7022发射向第二电极7025侧和第一电极7023侧。
注意图5B示出了其中将发光导电膜用作栅电极层、且光从发光元件7022穿过滤色层7043和衬底发射至第一电极侧7023的示例。
用诸如喷墨法之类的液滴排放法、印刷法、使用光刻技术的蚀刻法等形成滤色层7043。
滤色层7043由外涂层7044所覆盖，还由保护绝缘层7045所覆盖。
形成在保护绝缘层7045、绝缘层7042、绝缘层7041中且到达源电极层的接触孔被提供在与划分件7029交迭的部分中。
注意，当使用具有双发射结构的发光元件且在两个显示表面上都进行全色显示时，来自第二电极7025侧的光没有穿过滤色层7043；因此，优选地在第二电极7025上提供具有另一个滤色层的密封衬底。
接着，将参考图5C描述具有顶发射结构的发光元件。
图5C示出其中驱动TFT7001是n-沟道晶体管且光从发光元件7002发射至第二电极7005侧的情况下的像素的截面图。在图5C中，形成电连接至驱动TFT7001的漏电极层的发光元件7002的第一电极7003，且EL层7004和第二电极7005依序堆叠在第一电极7003上。
可使用多种材料形成第一电极7003。例如当该第一电极7003被用作阴极时，具有低功函数的材料，具体地，诸如Li或Cs之类的碱性金属、诸如Mg、Ca、或Sr之类的碱土金属、含有这些金属中的任意的合金(如，Mg:Ag或Al:Li，等)；诸如Yb或Er之类的稀土金属等是优选的。
第一电极7003的周边由划分件7009所覆盖。划分件7009是使用聚酰亚胺、丙烯酸、聚酰胺、或环氧树脂的有机树脂膜、无机绝缘膜或有机聚硅氧烷形成。尤其优选地，使用光敏树脂材料形成划分件7009以在第一电极层7003上具有开口部分，以使开口部分的侧壁被形成为具有连续弯曲的倾斜表面。在为划分件7009用感光树脂材料的情况下，可省略形成抗蚀剂掩模的步骤。
在第一电极7003和划分件7009上形成的EL层7004需要包括至少发光层，且EL层7004可被形成为单层或多层堆叠。当使用多层形成EL层7004时，则通过依序在用作阴极的第一电极7003上堆叠电子注入层、电子传输层、发光层、空穴传输层、以及空穴注入层而形成EL层7014。然而，不一定要形成所有这些层。
此外，EL层7004并不限于具有上述层叠结构；在用作阳极的第一电极7003上可依序堆叠空穴注入层、空穴传输层、发光层、电子传输层、以及电子注入层。
在图5C中，空穴注入层、空穴传输层、发光层、电子传输层、以及电子注入层依序堆叠在其中以Ti膜、铝膜、以及Ti膜顺序堆叠的层叠膜上，且在其上，形成Mg:Ag合金薄膜和ITO的堆叠层。
注意，当TFT7001是n-沟道晶体管时，优选的是以电子注入层、电子传输层、发光层、空穴传输层、以及空穴注入层为顺序在第一电极7003上堆叠，从而可防止驱动器电路的电压上升且可减少功耗。
使用诸如包含氧化钨的氧化铟膜、包含氧化钨的氧化铟锌膜、包含氧化钛的氧化铟膜、包含氧化钛的氧化铟锡膜、氧化锡铟膜、氧化铟锌、或其中添加了氧化硅的氧化铟锡膜之类的透光导电膜形成第二电极7005。
含有发光层的EL层7004被夹在第一电极7003和第二电极7005之间的区域对应于发光元件7002。在图5C中所示像素的情况下，如箭头所示，光从发光元件7002发射至第二电极7005侧。
在图5C中，示出了其中将薄膜晶体管460用作TFT7001的示例；然而，没有特殊限制，且可使用薄膜晶体管410。当薄膜晶体管410被用作TFT7001时，第一电极7003和漏电极层被电连接，从而彼此接触。
在图5C中，通过设置在氧化物绝缘层7051、保护绝缘层7052、和绝缘层7055中的接触孔，TFT7001的漏电极层电连接至第一电极7003。使用诸如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或环氧树脂之类的树脂材料形成平面化绝缘层7053。除了这些有机材料以外，有可能使用低介电常数材料(低k材料)、硅氧烷基树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。注意，可通过堆叠使用这些材料形成的多层绝缘膜来形成平面化绝缘层7053。对于形成平面化绝缘层7053的方法没有特殊限制。取决于材料，可用诸如溅射法、SOG法、旋涂法、浸渍法、喷涂法、液滴排放法(例如喷墨法、丝网印刷、胶版印刷等)之类的方法、或者诸如刮刀、辊筒、幕涂机、刮刀式涂胶机之类的工具(设备)形成平面化绝缘层7053。
提供划分件7009来使第一电极7003和相邻像素的第一电极绝缘。划分件7009是使用聚酰亚胺、丙烯酸、聚酰胺、或环氧树脂的有机树脂膜、无机绝缘膜或有机聚硅氧烷形成。尤其优选地，使用光敏树脂材料形成划分件7009以在第一电极层7003上具有开口部分，以使开口部分的侧壁被形成为具有连续弯曲的倾斜表面。在为划分件7009使用感光树脂材料的情况下，可省略形成抗蚀剂掩模的步骤。
在图5C的结构中，当执行全色显示时，例如，发光元件7002被用作绿色发光元件、相邻发光元件之一被用作红色发光元件、且另一个相邻发光元件被用作蓝色发光元件。可选地，能全色显示的发光显示设备可用四种类型的发光元件制成，其包括白色发光元件以及三种类型的发光元件。
在图5C的结构中，可以这样的方式制造能全色显示的发光显示设备：被安排的多个发光元件的所有都是白色发光元件且具有滤色器等的密封衬底被设置在发光元件7002上。当形成表现出诸如白色之类的单色彩的材料且与滤色器或色彩转换器相组合时，可执行全色显示。
毋庸赘言，还可执行单色发光的显示。例如，可使用白光发射形成照明***，或可使用单色发光形成区域色彩发光设备。
如果必要的话，可提供诸如具有圆形极化板的极化膜之类的光学膜。
注意，尽管有机EL元件在此处被描述为发光元件，无机EL元件可被提供为发光元件。
注意，描述了控制发光元件的驱动的薄膜晶体管(驱动TFT)电连接至发光元件的示例；不过，可采用用于电流控制的TFT连接在驱动TFT与发光元件之间的结构。
(实施例5)
在这个实施例中，将参考图6A和6B而描述发光显示面板(也被称为发光面板)的外观和截面。图6A是使用密封剂将形成在第一衬底上的薄膜晶体管和发光元件密封在第一衬底与第二衬底之间的面板的俯视图。图6B是沿图6A的线H-I所取的截面图。
提供密封剂4505以围绕提供在第一衬底4501上的像素部分4502、信号线驱动器电路4503a和4503b、以及扫描线驱动器电路4504a和4504b。此外，第二衬底4506设置在像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b上。相应地，像素部分4502、信号线驱动器电路4503a和4503b、以及扫描线驱动器电路4504a和4504b连同填充物4507被第一衬底4501、密封剂4505以及第二衬底4506密封到一起。优选的是，面板被保护膜(诸如复合膜或紫外可固化树脂膜)或具有高气密性和几乎无除气的覆盖材料封装(密封)，以此方式，从而面板不被暴露给外部空气。
形成在第一衬底4501上的像素部分4502、信号线驱动器电路4503a和4503b、以及扫描线驱动器电路4504a和4504b，其各自包括多个薄膜晶体管。包括在像素部分4502中的薄膜晶体管4510和包括在信号线驱动器电路4503a中的薄膜晶体管4509被图示为图6B中所示的示例。
对于薄膜晶体管4509和4510，可采用含有实施例1中所述的氧化物半导体层的高度可靠的薄膜晶体管410用于像素的薄膜晶体管4510，且驱动器电路的薄膜晶体管4509具有位于与实施例1中所描述的薄膜晶体管中的氧化物半导体层的沟道形成区相交迭的位置处的导电层。在此实施例中，薄膜晶体管4509和4510是n沟道薄膜晶体管。
在绝缘层4544的部分上提供导电层4540，且与在驱动器电路的薄膜晶体管4509中的氧化物半导体层的沟道形成区相交迭。当在与氧化物半导体层的沟道形成区相交迭的位置处提供导电层4540时，可减少在BT测试之前和之后薄膜晶体管4509的阈值电压的变化量。导电层4540的电势可与薄膜晶体管4509中的栅电极层的电势相同或不同。导电层4540还可用作第二栅电极层。此外，导电层4540的电势可为GND或0V，或者导电层4540可被置于浮动状态。
进一步，薄膜晶体管4510电连接至第一电极4517。进一步，形成覆盖薄膜晶体管4510的氧化物半导体层的氧化物绝缘层4542。
可使用与实施例1中所描述的氧化物绝缘层416类似的材料和方法形成氧化物绝缘层4542。此外，形成覆盖氧化物绝缘层4542的绝缘层4547。可以类似于实施例1中所描述的保护绝缘层403类似的方式，通过溅射法使用含有硼元素的氧化硅膜形成绝缘层4547。
在薄膜晶体管4510上形成滤色层4545从而与发光元件4511的发光区域相交迭。
进一步，为了减少滤色层4545的表面粗糙度，将用作平面化绝缘膜的外涂层4543来覆盖滤色层4545。
进一步，在外涂层4543上形成绝缘层4544。
此外，附图标记4511表示发光元件。包括在发光元件4511中的作为像素电极的第一电极4517电连接至薄膜晶体管4510的源或漏电极层。注意，尽管发光元件4511的结构是第一电极层4517、电致发光层4512、以及第二电极层4513的堆叠结构，发光元件4511的结构并不限于这个实施例中所描述的结构。可根据从发光元件4511提取光的方向等酌情改变发光元件4511的结构。
使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成划分件4520。尤其优选地，使用光敏材料形成划分件4520以在第一电极层4517上具有开口部分，以使开口部分的侧壁被形成为具有连续弯曲的倾斜表面。
电致发光层4512可用单层或堆叠的多层而形成。
为了防止氧、氢、湿气、二氧化碳等进入发光元件4511，可在第二电极层4513和划分件4520上形成保护膜。可形成氮化硅膜、氮氧化硅膜、DLC膜等作为保护膜。
此外，从FPC4518a和4518b将多个信号和电势提供给信号线驱动器电路4503a和4503b、扫描线驱动器电路4504a和4504b、或像素部分4502。
使用与发光元件4511中所包括的第一电极层4517相同的导电膜形成连接端子电极4515，而使用与薄膜晶体管4509中包括的源和漏电极层相同的导电膜形成端子电极4516。
连接端子电极4515经由各向异性导电膜4519电连接至FPC4518a中包括的端子。
位于从发光元件4511提取光的方向的第二衬底4506应该具有透光性质。在该情况下，使用诸如玻璃板、塑料板、聚酯膜或丙烯酸膜之类的透光材料用于第二衬底4506。
作为填充物4507，除诸如氮气或氩气之类的惰性气体之外，还可使用紫外可固化树脂或热固性树脂。例如，可使用PVC(聚氯乙烯)、丙烯酸、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯乙酸乙烯酯)。例如，使用氮气作为填充物。
此外，在需要时，可在发光元件的发光表面上酌情设置诸如极化板、圆形极化板(包括椭圆极化板)、阻滞板(四分之一波板或半波板)或滤色器之类的光学膜。此外，极化板或圆形极化板可设置有抗反射膜。例如，可执行抗眩光处理，通过该处理能通过表面上的凸起和凹陷漫射反射光以减少眩光。
信号线驱动器电路4503a和4503b和扫描线驱动器电路4504a和4504b可作为使用单晶半导体膜或多晶半导体膜形成的驱动器电路安装在被单独制备的衬底上。可选地，可单独形成和安装信号线驱动器电路及其部分或扫描线驱动器电路及其部分。此实施例不限于图6A和6B中所示的结构。
通过上述工艺，可将高可靠的发光显示器件(显示面板)制造为半导体器件。
(实施例6)
将参照图7A到7C而描述作为半导体器件的一实施例的液晶显示面板的外观和截面。图7A和7C是面板的平面图，在每一个平面图中薄膜晶体管4010和4011以及液晶元件4013被用密封剂4005密封在第一衬底4001和第二衬底4006之间。图7B是沿图7A和图7C中线M-N的截面图。
提供了密封剂4005以包围提供在第一衬底4001上的像素部分4002和扫描线驱动器电路4004。在像素部分4002和扫描线驱动器电路4004之上设置第二衬底4006。因此，通过第一衬底4001、密封剂4005以及第二衬底4006使像素部分4002和扫描线驱动器电路4004以及液晶层4008密封到一起。使用单晶半导体膜或多晶半导体膜在单独制备的衬底上形成的信号线驱动器电路4003被安装在第一衬底4001上与被密封剂4005包围的区域不同的区域中。
要注意，对于单独形成的驱动器电路的连接方法并不限于特定方法，而且可使用COG方法、引线接合方法、TAB方法等。图7A示出通过COG方法安装信号线驱动器电路4003的示例，而图7C示出通过TAB方法安装信号线驱动器电路4003的示例。
在第一衬底4001上设置的像素部分4002和扫描线驱动器电路4004各自包括多个薄膜晶体管。图7B示出像素部分4002中包括的薄膜晶体管4010和扫描线驱动器电路4004中包括的薄膜晶体管4011，作为示例。绝缘层4041、4042、和4021被提供在薄膜晶体管4010和4011上。
可使用如实施例1到3中所描述的含有氧化物半导体层的高度可靠的薄膜晶体管中任意用作薄膜晶体管4010和4011。可使用实施例1到3中所描述的薄膜晶体管410、460和310中的任意用作驱动器电路的薄膜晶体管4011和像素的薄膜晶体管4010。在此实施例中，薄膜晶体管4010和4011是n沟道薄膜晶体管。
在绝缘层4021的部分上设置导电层4040，其与驱动器电路的薄膜晶体管4011中的氧化物半导体层的沟道形成区相交迭。在与氧化物半导体层的沟道形成区相交迭的位置处提供导电层4040，藉此可减少在BT测试之前和之后薄膜晶体管4011的阈值电压的变化量。导电层4040的电势可与薄膜晶体管4011的栅电极层的电势相同或不同。导电层4040还可用作第二栅电极层。此外，导电层4040的电势可为GND或0V，或者导电层4040可被置于浮动状态。
液晶元件4013中包括的像素电极层4030电连接至薄膜晶体管4010。在第二衬底4006上提供液晶元件4013的对电极层4031。像素电极层4030、对电极层4031、以及液晶层4008相互交迭的部分对应于液晶元件4013。注意，像素电极层4030和对电极层4031分别被提供有各自作为对齐膜的绝缘层4032和绝缘层4033，且液晶层4008被夹在具有位于其中的绝缘层4032和4033的像素电极层4030和对电极层4031之间。
注意，可使用透光衬底作为第一衬底4001和第二衬底4006；可使用玻璃、陶瓷、或塑料。作为塑料，可使用玻璃纤维增强塑料(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸类树脂膜。
参考标号4035表示通过选择性蚀刻绝缘膜而获得的柱状隔离件，而且柱状隔离件被提供以控制像素电极层4030与对电极层4031之间的距离(单元间隙)。替换地，可使用球形间隔物。此外，对电极层4031电连接至形成在与薄膜晶体管4010相同的衬底上的公共电势线。通过使用公共连接部分，对电极层4031与公共电势线可通过设置在该对衬底之间的导电粒子彼此电连接。注意，这些导电粒子包含在密封剂4005中。
可选地，可使用不需要对准膜的、表现出蓝相的液晶。蓝相是液晶相之一，当胆甾型液晶的温度升高时，蓝相刚好在胆甾相变成各向同性相之前产生。因为仅在窄温度范围中产生蓝相，将用于拓宽该温度范围的包含5％或更多重量百分比的手性剂的液晶组分用于液晶层4008。包括示出蓝相的液晶和手性剂的液晶组合物具有小于或等于1毫秒的较短的响应时间，具有不需要对准工艺的光学各向同性，并且具有小的视角依赖性。
除了透射液晶显示器之外，可将本发明的实施例应用于半透射液晶显示器。
描述了其中将极化板提供在衬底的外表面(在观看者一侧)上且用于显示元件的着色层和电极层被依序提供在衬底的内表面上的液晶显示器的示例；然而，极化板可被设置在衬底的内表面上。另外，极化板和着色层的层叠结构不限于此实施例，而可根据极化板和着色层的材料或制造工艺的条件来按需设置。进一步，用作黑矩阵的挡光膜被提供在非显示部分的部分中。
在薄膜晶体管4011和4010上，提供绝缘层4041与氧化物半导体层相接触。可使用与实施例1中所描述的氧化物绝缘层416类似的材料和方法形成绝缘层4041。此处，作为绝缘层4041，通过溅射法形成氧化硅膜。进一步，在绝缘层4041上形成保护绝缘层4042且与绝缘层4041相接触。类似于实施例1中所描述的保护绝缘层403，保护绝缘层4042是由含有硼元素的氧化硅形成的绝缘层。为了减少由薄膜晶体管引起的表面粗糙度，在保护绝缘层4042上形成用作平面化绝缘膜的绝缘层4021。
作为绝缘层4021，可使用诸如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或环氧树脂之类的具有耐热性的有机材料。除了这些有机材料以外，有可能使用低介电常数材料(低k材料)、硅氧烷基树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。注意，可通过堆叠由这些材料组成的多层绝缘膜来形成绝缘层4021。
对于形成绝缘层4021的方法没有特殊限制。取决于材料，可用诸如溅射法、SOG法、旋涂法、浸渍法、喷涂法、液滴排放法(例如喷墨法、丝网印刷、胶版印刷等)之类的方法、或者诸如刮刀、辊筒、幕涂机、刮刀式涂胶机之类的工具(设备)形成绝缘层4021。绝缘层4021的烘焙步骤也用作半导体层的退火，藉此可高效地制造半导体器件。
可从诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡、氧化铟锌、或添加了氧化硅的氧化锡铟之类的透光导电材料形成像素电极层4030和对电极层4031。
包含导电高分子(也称为导电聚合物)的导电组合物可用于像素电极层4030和对电极层4031。使用导电组合物形成的像素电极优选具有小于或等于10000欧姆每平方的薄层电阻、以及在550nm的波长处大于或等于70％的透射率。进一步，导电组合物中包含的导电高分子的电阻率优选地为小于或等于0.1Ω·cm。
作为该导电高分子，可使用所谓的π电子共轭导电聚合物。例如，可给出其聚苯胺和/或衍生物、其聚吡咯和/或衍生物、其聚噻吩和/或衍生物、或这些材料中的两种或更多种的共聚物等。
进一步，通过FPC4018对单独形成的信号线驱动器电路4003、扫描线驱动器电路4004、或像素部分4002提供多个信号和电势。
连接端子电极4015由与液晶元件4013中所包括的像素电极层4030相同的导电膜形成，而端子电极4016由与薄膜晶体管4010和4011的源和漏电极层相同的导电膜形成。
连接端子电极4015经由各向异性导电膜4019电连接至FPC4018中包括的端子。
注意图7A到7C示出其中在第一衬底4001上单独形成并安装信号线驱动器电路4003的示例；然而，本发明不限于这个结构。可单独形成扫描线驱动器电路然后安装，或单独形成仅信号线驱动器电路的一部分或扫描线驱动器电路的一部分，然后安装。
进一步，对于液晶显示模块，可使用扭曲向列(TN)模式、共面切换(IPS)模式、边缘场切换(FFS)模式、多畴垂直取向(MVA)模式、图像垂直调整(PVA)模式、轴对称排列微单元(ASM)模式、光学补偿双折射(OCB)模式、铁电液晶(FLC)模式、反铁电液晶(AFLC)模式等。
下文将描述VA液晶显示器的示例。
VA液晶显示器具有一种形式，其中液晶显示面板的液晶分析的对齐是受控的。在VA液晶显示器中，在没有电压被施加时，液晶分子相对于面板表面以垂直方向被对齐。在这个实施例中，具体地，像素被分为数个区域(子像素)，且在它们各自区域中分子在不同方向中被对齐。这被称为多畴或多畴设计。下文中，将描述具有多畴设计的液晶显示器。
图8和图9示出VA液晶显示器面板的像素结构。图9是衬底600的平面图。图8示出沿图9中线Y-Z的截面结构。下文将参考这两个图而给出描述。
在这个像素结构中，在一个像素中提供多个像素电极，且TFT连接至每一个像素电极。构建多个TFT以使其由不同栅极信号所驱动。即，可独立于彼此而控制施加给多畴像素中独立像素电极的信号。
经由接触孔623，像素电极624通过引线618连接至TFT628。进一步，经由形成在绝缘层620、覆盖绝缘层620的保护绝缘层621、以及覆盖保护绝缘层621的绝缘层622中的接触孔627，像素电极626通过引线619连接至TFT629。TFT628的栅引线602分离于TFT629的栅引线603，从而可将不同栅极信号施加给这些栅引线。另一方面，用作数据线的引线616由TFT628和629所共享。在实施例1到3中的任意中所描述的薄膜晶体管可被按需用作TFT628和629。
薄膜晶体管的第一栅绝缘层606a是用溅射法获得的含有硼元素的氧化硅膜，且第二栅绝缘层606b是通过PCVD法获得的氧化硅膜。与引线618和氧化物半导体层相接触的绝缘层是通过溅射法获得的氧化硅膜，且在其上提供的保护绝缘层621是通过溅射法获得的含有硼元素的氧化硅膜。经由形成于绝缘层620、覆盖绝缘层620的保护绝缘层621、以及覆盖保护绝缘层621的绝缘层622中的接触孔623，像素电极624电连接至引线618。
进一步，使用电容器引线690、第一栅绝缘层606a和第二栅绝缘层606b的叠层作为介电、以及像素电极或电连接至像素电极的电容器电极，形成存储电容器。
像素电极624的形状不同于像素电极626的形状，且像素电极由裂口625所间隔。像素电极626围绕着为V-形的像素电极624。TFT628和629使得施加电压至像素电极624和626的时序彼此不同，藉此控制液晶的对齐。图11示出这个像素结构的等效电路。TFT628连接至栅引线602，且TFT629连接至栅引线603。如果不同的栅极信号被提供给栅引线602和603，TFT628和629的操作时序可以是不同的。
对衬底601被设置有挡光膜632、着色膜636、以及对电极640。此外，在着色膜636和对电极640之间形成也被称为外涂层膜的平面化膜637以防止液晶的对齐失序。图10示出了对衬底侧的结构。对电极640由多个像素所分享，且在对电极640中形成裂口641。可选地设置裂口641和在像素电极层624和626侧上的裂口，从而有效产生倾斜电场，藉此可控制液晶的对齐。相应地，在不同的地方液晶的对齐是不同的，这样可拓宽视角。
像素电极624、液晶层650、和对电极640彼此交迭，由此形成第一液晶元件。进一步，像素电极626、液晶层650、和对电极640彼此交迭，由此形成第二液晶元件。采用其中为一个像素提供第一液晶元件和第二液晶元件的多畴结构。
可与实施例1到3中的任意所描述的结构以适当的组合来实现此实施例。
(实施例7)
在这个实施例中，将描述电子纸的示例作为本发明实施例的半导体器件。
图12示出有源矩阵电子纸，作为应用了本发明的实施例的半导体器件的示例。可用与实施例1所描述的薄膜晶体管410类似的方式来制造半导体器件所用的薄膜晶体管581，且薄膜晶体管581是具有较高电特性的薄膜晶体管，含有用含有硼元素的氧化硅形成的保护绝缘层584所覆盖的氧化物半导体层。
图12中的电子纸是使用扭转球显示***的显示设备的示例。扭转球显示***指的是一种方法，其中每一个着色为黑色和白色的球状粒子被用于显示元件且被安排在作为电极层的第一电极层与第二电极层之间、而且在第一电极层与第二电极层之间产生电势差以控制球状粒子取向从而实现显示。
形成在衬底580上的薄膜晶体管581具有底栅结构，其中源和漏电极层经由形成于氧化物绝缘层583、保护绝缘层584、以及绝缘层585中的开口电连接至第一电极层587。在第一电极层587和第二电极层588之间提供有球状颗粒。每一个球状颗粒包括黑区590a、白区590b、以及围绕着黑区590a和白区590b的被填充液体的腔体594。球状颗粒的周围被诸如树脂之类的填充物595填充(参见图12)。在这个实施例中，第一电极层587对应于像素电极，而在对衬底596上提供的第二电极层588对应于公共电极。
进一步，代替扭转球，可使用电泳元件。使用了具有约10μm到200μm直径、且其中密封了透明液体、带正电的白色微粒以及带负电的黑色微粒的微胶囊。在设置在第一电极层与第二电极层之间的微胶囊中，当通过第一电极层和第二电极层施加电场时，白色微粒和黑色微粒在与彼此相反的相反方向移动，从而可显示白色或黑色。使用此原理的显示元件是电泳显示元件，而且一般称为电子纸。电泳显示元件比液晶显示元件具有更高反射率，因此不需要辅助光、功耗低、而且可在暗处识别显示部分。此外，即使在没有提供电源给显示部分时，可维持曾经显示过的图像。因此，即使具有显示功能的半导体装置(可简单称为显示装置或设置有显示装置的半导体装置)远离电波源，也能保存已显示的图像。
通过此工艺，可制造作为半导体装置的高度可靠的电子纸。
可与实施例1到3中的任意所描述的薄膜晶体管以适当的组合来实现此实施例。
(实施例8)
在这个实施例中，描述了其中形成绝缘栅半导体器件，具体地，被称为功率MOS器件的半导体器件的示例。一般地，功率MOS器件意味着被用作电子器件等的开关元件的半导体器件(半导体元件)。诸如功率MOSFET和IGBT之类的高速MOS功率器件是已知的。
取代实施例1到3中的任意所描述的薄膜晶体管，制造了具有更厚的氧化物半导体层的晶体管，且藉此形成了功率MOS器件。进一步，含有硼元素的氧化硅膜被用作作为堆叠层的一层栅绝缘层。
因此所形成的功率MOS器件用于控制照明***的反相器，例如，作为结合到照明***的集成电路的一部分。此外，可使用功率MOS器件用于各种领域中的产品，例如汽车的车辆控制***和车体设备、电视机、照相机、计算机的电源、空调、以及可编程逻辑控制器。
(实施例9)
此说明书中公开的半导体器件可应用到多种电子设备(包括娱乐机)。电子设备的示例是电视机(也称为电视或电视接收机)、计算机等的监视器、诸如数码相机或数字摄像机的摄影机、数码相框、移动电话(也称为移动电话或移动电话设备)、便携式游戏控制台、便携式信息终端、音频再现设备、诸如弹球盘机器的大尺寸游戏机等。
图13A示出移动电话的示例。移动电话1100设置有包括在外壳1101中的显示部分1102、操作按钮1103、外部连接端口1104、扬声器1105、话筒1106等。
通过用手等触摸显示部分可将数据输入图13A中所示的移动电话1100中。此外，可通过手指等触摸显示部分1102来执行诸如打电话和编辑邮件之类的操作。
显示部分1102主要有三种屏幕模式。第一种模式是主要用于显示图像的显示模式。第二种模式是主要用于输入诸如文字之类的数据的输入模式。第三种模式是组合显示模式和输入模式这两种模式的显示-输入模式。
例如，在打电话或编辑邮件的情况下，为显示部分1102选择主要用于输入文字的文字输入模式，从而可输入显示在屏幕上的字符。在该情况下，优选地在显示部分1102的屏幕的几乎整个区域上显示键盘或数字按钮。
当包括用于检测倾斜的传感器(诸如陀螺仪或加速度传感器之类)的检测设备设置在移动电话1100内部时，可通过确定移动电话1102的取向(无论移动电话1100被放置成水平还是垂直以用于景色模式或肖像模式)自动切换显示部分1100的屏幕上的显示内容。
通过触摸显示部分1102或操作外壳1101的操作按钮1103切换屏幕模式。可选地，可根据显示部分1102上显示的图像类型切换屏幕模式。例如，当显示在显示部分上的图像信号是移动图像数据的信号时，屏幕模式被切换成显示模式。当该信号是文字数据信号时，屏幕模式被切换成输入模式。
进一步，在输入模式中，当在特定时间段内未进行通过触摸显示部分1102的输入、同时显示部分1102中的光传感器检测到信号时，可控制屏幕模式从输入模式改变至显示模式。
显示部分1102可用作图像传感器。例如，当用手掌或手指触摸显示部分1102时掌纹、指纹等图像被采集，藉此可进行个人识别。进一步，通过在显示部分中提供背光或发射近红外光的感测光源，也能采集指纹、掌纹等图像。
在显示部分1102中，提供实施例1中所描述的多个薄膜晶体管410作为像素的开关元件。
图13B示出便携式信息终端的示例。其示例在图13B中示出的便携式信息终端可具有多个功能。例如，除了电话功能外，这样的便携式信息终端通过结合计算机可具有处理多个数据的功能。
图13B中所示的便携式信息终端具有两个外壳，外壳1800和外壳1801。外壳1801包括显示面板1802、扬声器1803、话筒1804、指向设备1806、摄像头透镜1807、外部连接端子1808等。外壳1800包括键盘1810、外部存储器槽1811等。另外，在外壳1801中结合有天线。
显示面板1802被提供有触摸面板。被显示为图像的多个操作键1805在图13B中图示为虚线。
进一步，除了上述结构，还可结合非接触式IC芯片、小型存储设备等。
可为显示面板1802使用发光器件，且取决于应用模式适当地改变显示的方向。进一步，该便携式信息终端在显示面板1802的同一个表面上提供有摄像头透镜1807，且因此其可被用于视频呼叫。可将扬声器1803和话筒1804用作视频呼叫和语音呼叫的记录、以及播放声音等另外，处于被发展为图13B中所示的状态的外壳1800和1801可变化，这样一个可通过滑动覆盖在另一个上；因此，可减少便携式信息终端的尺寸，这使得便携式信息终端适于被携载。
外部连接端子1808可连接至AC适配器和诸如USB电缆之类的各种电缆，并可能用个人计算机等进行充电与数据通信。另外，可将存储媒介***外部存储器槽1811中，这样可存储和移动大量输数据。
进一步，除了上述功能外，可提供红外通信功能、电视接收功能等。
图14A示出电视机的示例。在电视机9600中，显示部分9603被包括在外壳9601中。显示部分9603可显示图像。这里，外壳9601由支架9605支承。
可利用外壳9601的操作开关或独立的遥控器9610操作电视机9600。可利用遥控器9610的操作键9609控制频道和音量，从而控制显示部分9603上显示的图像。此外，遥控器9610可设置有用于显示从遥控器9610输出的数据的显示部分9607。
注意，电视机9600设置有接收器、调制解调器等。通过利用该接收器，可接收一般的电视广播。另外，当显示设备经由调制解调器使用或不使用电缆连接至通信网络时，可实现单向(从发射器到接收器)或双向(发射器与接收器之间、接收器之间等)数据通信。
在显示部分9603中，提供实施例1中所描述的多个薄膜晶体管410作为像素的开关元件。
图14B示出数码相框的一示例。例如，在数码相框9700中，显示部分9703被包括在外壳9701中。显示部分9703可显示各种图像。例如，显示部分9703可显示用数码相机等拍摄的图像的数据且用作普通相框。
在显示部分9703中，提供实施例1中所描述的多个薄膜晶体管410作为像素的开关元件。
注意，数码相框9700设置有操作部分、外部连接部分(USB端子、可连接至诸如USB电缆之类的多种电缆的端子等)、记录介质***部分等。虽然这些组件可被设置于设置有显示部分的表面上，但优选地，针对数码相框9700的设计而将它们设置在侧面或后面。例如，存储用数码相机拍摄的图像的数据的存储器被***数码相框的记录介质***部分中，藉此图像数据可被传送并显示在显示部分9703上。
数码相框9700可被配置成无线地发送和接收数据。可采用其中无线地传送所需图像数据以进行显示的结构。
图15示出便携式娱乐机，含有两个外壳，通过连接件9893结合的外壳9881和外壳9891，从而能打开和关闭。显示部分9882和显示部分9883分别被包括在外壳9881和外壳9891中。
在显示部分9883中，提供实施例1中所描述的多个薄膜晶体管410作为像素的开关元件。
此外，图15中所示的便携式娱乐机包括扬声器部分9884、记录媒介***部分9886、LED灯9890、输入装置(操作键9885、连接端子9887、传感器9888(具有测量力、位移、位置、速度、加速度、角速度、旋转频率、距离、光、液体、磁性、温度、化学物质、声音、时间、硬度、电场、电流、电压、电功率、辐射、流速、湿度、梯度、振动、气味或红外线功能的传感器))和话筒9889)等。不言而喻，该便携式娱乐机的结构不限于上述结构，而且可采用设置有此说明书中公开的至少一个薄膜晶体管的其它结构。该便携式娱乐机可酌情包括其它附加设备。图15中所示的便携式娱乐机具有读取存储在记录媒介中的程序或数据以显示在显示部分上的功能，以及通过无线通信与另一便携式娱乐机共享信息的功能。注意，图15所示的便携式娱乐机不限于具有这些功能，并且可具有各种功能。
图16是一示例，其中根据上述实施例形成的发光器件用作室内发光器件3001。由于实施例4或5中所描述的发光器件可在面积上被增加，该发光器件可被用作具有较大面积的发光器件。进一步，实施例4中所描述的发光器件可被用作台灯3000。注意，该发光器件，在其范畴中，除了顶灯和台灯之外，还包括壁灯、车内灯、应急灯等。
以此方式，可在如上所述的各种电子设备的显示面板中提供实施例1到3中的任意所描述的薄膜晶体管。通过将该薄膜晶体管410用作显示面板中的开关元件而提供高度可靠的电子设备。
(实施例10)
此说明书中公开的半导体器件可应用于电子纸。电子纸可用于多种领域的电子器件，只要它们能显示数据即可。例如，电子纸可应用于电子书阅读器(电子书)、海报、诸如火车之类的车辆中的广告、或诸如***之类的多种卡的显示器。电子设备的一示例在图17中示出。
图17示出电子书阅读器的示例。例如，电子书阅读器2700包括两个外壳，外壳2701和外壳2703。外壳2701和外壳2703与枢纽2711组合，从而该电子书阅读器2700可以该枢纽2711为轴打开和关闭。利用这样的结构，电子书阅读器2700可类似于纸书一样操作。
显示部分2705和显示部分2707分别被包括在外壳2701和外壳2703中。显示部分2705和显示部分2707可显示一幅图像或不同图像。例如，在显示部分2705和显示部分2707显示不同图像的情况下，可在右边的显示部分(图17中的显示部分2705)上显示文字，而在左边的显示部分上显示图像(图17中的显示部分2707)。
图17示出外壳2701设置有操作部分等的示例。例如，外壳2701设置有电源开关2721、操作键2723、扬声器2725等。利用操作键2723可翻页。注意，可在外壳的显示部分的同一表面上设置键盘、指向装置等。此外，可在外壳的后面或侧面上设置外部连接端子(耳机端子、USB端子、可连接至诸如AC适配器和USB电缆之类的各种电缆的端子等)、记录媒介***部分等。而且，电子书阅读器2700可具有电子词典功能。
电子书阅读器2700可具有能无线发送和接收数据的配置。通过无线通信，可从电子书服务器购买和下载想要的图书数据等。
可与实施例1到3中的任意所描述的薄膜晶体管以适当的组合来实现此实施例。
本申请基于2009年9月4日向日本专利局提交的日本专利申请no.2009-205222，该申请的全部内容通过引用结合于此。
附图标记说明300：衬底，302a：栅绝缘层，302b：栅绝缘层，307：保护绝缘层，310：薄膜晶体管，311：栅电极层，313c：沟道形成区，314a：氧化物导电层，314b：氧化物导电层，315a：源电极层，315b：漏电极层，316：氧化物绝缘层，330：氧化物半导体膜，334：抗蚀剂掩模，400：衬底，402a：栅绝缘层，402b：栅绝缘层，403：保护绝缘层，410：薄膜晶体管，411：栅电极层，413：沟道形成区，414a：高电阻源区，414b：高电阻漏区，415a：源电极层，415b：漏电极层，416：氧化物绝缘层，430：氧化物半导体膜，431：氧化物半导体层，450：衬底，451：栅电极层，452a：栅绝缘层，452b：栅绝缘层，453：氧化物半导体层，454：沟道形成区，455a：源电极层，455b：漏电极层，456：氧化物绝缘层，457：保护绝缘层，459：氧化物半导体膜，460：薄膜晶体管，580：衬底，581：薄膜晶体管，583：氧化物绝缘层，584：保护绝缘层，585：绝缘层，587：电极层，588：电极层，590a：黑区，590b：白区，594：腔体，595：填充物，596：对衬底，600：衬底，601：对衬底，602：栅引线，603：栅引线，606a：栅绝缘层，606b：栅绝缘层，616：引线，618：引线，619：引线，620：绝缘层，621：保护绝缘层，622：绝缘层，623：接触孔，624：像素电极，625：裂口，626：像素电极，627：接触孔，628：TFT，629：TFT，632：挡光膜，636：着色膜，637：平面化膜，640：对电极，641：裂口，650：液晶层，690：电容器引线，1100：移动电话，1101：外壳，1102：显示部分，1103：操作按钮，1104：外部连接端口，1105：扬声器，1106：话筒，1800：外壳，1801：外壳，1802：显示面板，1803：扬声器，1804：话筒，1805：操作键，1806：指向设备，1807：摄像头透镜，1808：外部连接端子，1810：键盘，1811：外部存储器槽，2700：电子书阅读器，2701：外壳，2703：外壳，2705：显示部分，2707：显示部分，2711：枢纽，2721：电源开关，2723：操作键，2725：扬声器，3000：台灯，3001：照明设备，4001：衬底，4002：像素部分，4003：信号线驱动器电路，4004：扫描线驱动器电路，4005：密封剂，4006：衬底，4008：液晶层，4010：薄膜晶体管，4011：薄膜晶体管，4013：液晶元件，4015：连接端子电极，4016：端子电极，4018：FPC，4019：各向异性导电膜，4021：绝缘层，4030：pixel电极层，4031：对电极层，4032：绝缘层，4040：导电层，4041：绝缘层，4042：保护绝缘层，4501：衬底，4502：像素部分，4503a：信号线驱动器电路，4503b：信号线驱动器电路，4504a：扫描线驱动器电路，4504b：扫描线驱动器电路，4505：密封剂，4506：衬底，4507：填充物，4509：薄膜晶体管，4510：薄膜晶体管，4511：发光元件，4512：电致发光层，4513：第二电极，4515：连接端子电极，4516：端子电极，4517：第一电极，4518a：FPC，4518b：FPC，4519：各向异性导电膜，4520：划分件，4540：导电层，4542：氧化物绝缘层，4543：外涂层，4544：绝缘层，4545：滤色层，4547：绝缘层，6400：像素，6401：开关晶体管，6402：驱动晶体管，6403：电容器，6404：发光元件，6405：信号线，6406：扫描线，6407：电源线，6408：公共电极，7001：TFT，7002：发光元件，7003：电极，7004：EL层，7005：电极，7009：划分件，7011：驱动TFF，7012：发光元件，7013：电极，7014：EL层，7015：电极，7016：挡光膜，7017：导电膜，7019：划分件，7021：驱动TFT，7022：发光元件，7023：电极，7024：EL层，7025：电极，7026：电极，7027：导电膜，7029：划分件，7031：绝缘层，7032：绝缘层，7033：滤色层，7034：外涂层，7035：保护绝缘层，7041：绝缘层，7042：绝缘层，7043：滤色层，7044：外涂层，7045：保护绝缘层，7051：氧化物绝缘层，7052：保护绝缘层，7053：平面化绝缘层，7055：绝缘层，9600：电视机，9601：外壳，9603：显示部分，9605：支架，9607：显示部分，9609：操作键，9610：遥控器，9700：数码相框，9701：外壳，9703：显示部分，9881：外壳，9882：显示部分，9883：显示部分，9884：扬声器部分，9885：输入装饰，9886：记录媒介***部分，9887：连接端子，9888：传感器，9889：话筒，9890：LED等9891：外壳，9893：连接件。

Claims (4)

1.一种用于制造半导体器件的方法，包括以下步骤：
在衬底上形成栅电极层；
在所述栅电极层上形成氧化物半导体层；
通过在400℃或更高的温度下的第一热处理使所述氧化物半导体层经受脱水或脱氢使得一部分所述氧化物半导体层变为处于氧不足状态中，其中在所述脱水或脱氢之后不将所述氧化物半导体层暴露于空气以防止水或氢进入所述氧化物半导体层；
使得所述氧化物半导体层经受使用N2O、N2、或Ar的等离子体处理；
在所述等离子体处理之后，形成与所述氧化物半导体层的至少一部分相接触的绝缘层；以及
在200℃至400℃的温度下执行所述绝缘层和所述氧化物半导体层的第二热处理以解决所述一部分所述氧化物半导体层的氧不足状态。
2.如权利要求1所述的用于制造半导体器件的方法，其特征在于，还包括通过溅射法在所述绝缘层上形成含有硼元素、铝元素、磷元素、或锑元素的第二绝缘层的步骤。
3.一种用于制造半导体器件的方法，包括以下步骤：
在衬底上形成栅电极层；
通过溅射方法在所述栅电极层上形成第一绝缘层；
在所述第一绝缘层上形成氧化物半导体层；
通过在400℃或更高的温度下的第一热处理使所述氧化物半导体层经受脱水或脱氢使得一部分所述氧化物半导体层变为处于氧不足状态中，其中在所述脱水或脱氢之后不将所述氧化物半导体层暴露于空气以防止水或氢进入所述氧化物半导体层；
使得所述氧化物半导体层经受使用N2O、N2、或Ar的等离子体处理；
通过溅射法在所述氧化物半导体层上形成第二绝缘层；以及
在200℃至400℃的温度下执行所述绝缘层和所述氧化物半导体层的第二热处理以解决所述一部分所述氧化物半导体层的氧不足状态，
其中所述第一绝缘层和所述第二绝缘层各自通过使用硅靶的溅射法形成，且所述第一绝缘层和所述第二绝缘层各自含有硼元素、铝元素、磷元素、或锑元素。
4.如权利要求3所述的用于制造半导体器件的方法，其特征在于，还包括在所述等离子体处理之后形成与所述氧化物半导体层的至少一部分相接触的第三绝缘层的步骤，
其中所述第三绝缘层通过使用硅靶的溅射法由氧化硅形成。
CN201080050485.5A 2009-09-04 2010-08-23 半导体器件及其制造方法 Active CN102598283B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610240258.8A CN105810753A (zh) 2009-09-04 2010-08-23 半导体器件及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-205222 2009-09-04
JP2009205222 2009-09-04
PCT/JP2010/064652 WO2011027723A1 (en) 2009-09-04 2010-08-23 Semiconductor device and method for manufacturing the same

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201610240258.8A Division CN105810753A (zh) 2009-09-04 2010-08-23 半导体器件及其制造方法
CN2013100604242A Division CN103151387A (zh) 2009-09-04 2010-08-23 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102598283A CN102598283A (zh) 2012-07-18
CN102598283B true CN102598283B (zh) 2016-05-18

Family

ID=43647005

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2013100604242A Pending CN103151387A (zh) 2009-09-04 2010-08-23 半导体器件及其制造方法
CN201080050485.5A Active CN102598283B (zh) 2009-09-04 2010-08-23 半导体器件及其制造方法
CN201610240258.8A Pending CN105810753A (zh) 2009-09-04 2010-08-23 半导体器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2013100604242A Pending CN103151387A (zh) 2009-09-04 2010-08-23 半导体器件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610240258.8A Pending CN105810753A (zh) 2009-09-04 2010-08-23 半导体器件及其制造方法

Country Status (6)

Country Link
US (3) US8541780B2 (zh)
JP (9) JP4967053B2 (zh)
KR (2) KR101269812B1 (zh)
CN (3) CN103151387A (zh)
TW (3) TWI604617B (zh)
WO (1) WO2011027723A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151387A (zh) * 2009-09-04 2013-06-12 株式会社半导体能源研究所 半导体器件及其制造方法
TWI605590B (zh) 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
SG11201505088UA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
US8658444B2 (en) 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
JP6015389B2 (ja) 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US8981359B2 (en) * 2012-12-21 2015-03-17 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
KR102061306B1 (ko) * 2013-06-14 2019-12-31 한국전자통신연구원 트랜지스터 및 그 제조방법
CN104465799B (zh) * 2013-09-25 2017-04-05 比亚迪股份有限公司 一种晶体硅太阳能电池及其制备方法
JP6394171B2 (ja) 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US9960280B2 (en) 2013-12-26 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9443876B2 (en) * 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
TWI545733B (zh) 2014-02-11 2016-08-11 群創光電股份有限公司 顯示面板
CN104102402B (zh) * 2014-06-25 2017-01-25 京东方科技集团股份有限公司 触控基板及显示装置
US10269293B2 (en) 2015-10-23 2019-04-23 Ricoh Company, Ltd. Field-effect transistor (FET) having gate oxide insulating layer including SI and alkaline earth elements, and display element, image display and system including FET
DE112016004928B4 (de) 2015-10-29 2020-08-06 Mitsubishi Electric Corporation Dünnschichttransistor-Substrat
US11302717B2 (en) 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
WO2018051208A1 (en) 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TWI745515B (zh) * 2017-12-22 2021-11-11 啟耀光電股份有限公司 電子裝置與其製造方法
US11430897B2 (en) 2018-03-23 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6985431B2 (ja) * 2020-01-06 2021-12-22 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型記憶装置
CN111970816B (zh) * 2020-08-27 2022-01-25 合肥鑫晟光电科技有限公司 驱动电路背板、及其制备方法、背光模组
US11373705B2 (en) * 2020-11-23 2022-06-28 Micron Technology, Inc. Dynamically boosting read voltage for a memory device
KR20230078575A (ko) * 2021-11-26 2023-06-02 한국세라믹기술원 산화물 반도체, 이의 제조방법 및 이를 포함하는 반도체 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232016A (zh) * 2007-01-23 2008-07-30 联华电子股份有限公司 具有双重全金属硅化物栅极的半导体元件及其制造方法
CN101404294A (zh) * 2007-10-05 2009-04-08 株式会社半导体能源研究所 薄膜晶体管、及具有其的显示装置、和其制造方法
CN101447412A (zh) * 2007-11-27 2009-06-03 株式会社半导体能源研究所 半导体装置的制造方法

Family Cites Families (166)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2903134B2 (ja) * 1990-11-10 1999-06-07 株式会社 半導体エネルギー研究所 半導体装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3158749B2 (ja) 1992-12-16 2001-04-23 ヤマハ株式会社 半導体装置
JP3420653B2 (ja) * 1995-03-16 2003-06-30 株式会社東芝 薄膜トランジスタおよび液晶表示素子
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4472064B2 (ja) 1998-08-31 2010-06-02 株式会社半導体エネルギー研究所 半導体装置の製造方法
EP0984492A3 (en) 1998-08-31 2000-05-17 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising organic resin and process for producing semiconductor device
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3143610B2 (ja) * 1998-12-08 2001-03-07 株式会社半導体エネルギー研究所 薄膜絶縁ゲイト型半導体装置およびその作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3308512B2 (ja) * 1999-11-08 2002-07-29 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP2001326069A (ja) * 2000-05-15 2001-11-22 Idemitsu Kosan Co Ltd 有機エレクトロルミネッセンス素子及びその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6436799B1 (en) * 2000-09-26 2002-08-20 Cypress Semiconductor, Corporation Process for annealing semiconductors and/or integrated circuits
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3948220B2 (ja) * 2001-04-23 2007-07-25 セイコーエプソン株式会社 成膜方法、電気光学装置の製造方法、および常圧ｃｖｄ装置
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4492783B2 (ja) * 2001-09-12 2010-06-30 日本電気株式会社 半導体装置及びその製造方法
JP2005514783A (ja) * 2001-10-11 2005-05-19 アリゾナ ボード オブ リージェンツ 超硬質誘電体化合物および調製方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2003149681A (ja) * 2002-07-18 2003-05-21 Seiko Epson Corp 液晶パネル用基板、液晶パネル及び投射型表示装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP3987418B2 (ja) * 2002-11-15 2007-10-10 株式会社東芝 半導体記憶装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4329445B2 (ja) 2003-08-04 2009-09-09 セイコーエプソン株式会社 電気光学装置並びに電子機器
JP4511307B2 (ja) 2004-02-10 2010-07-28 セイコーエプソン株式会社 ゲート絶縁膜、半導体素子、電子デバイスおよび電子機器
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4932173B2 (ja) * 2004-03-25 2012-05-16 株式会社半導体エネルギー研究所 膜パターンの形成方法
JP4785396B2 (ja) 2004-03-26 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7223641B2 (en) 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
KR200374579Y1 (ko) * 2004-11-19 2005-02-02 툴디자인 (주) 영상-음향 기기의 회전식 벽체 내장 시스템
JP5094019B2 (ja) 2005-01-21 2012-12-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP2007043113A (ja) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置の作製方法
JP4224044B2 (ja) 2005-07-19 2009-02-12 株式会社東芝 半導体装置の製造方法
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP2007115808A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5224676B2 (ja) * 2005-11-08 2013-07-03 キヤノン株式会社 表示装置の製造方法
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4930704B2 (ja) 2006-03-14 2012-05-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及び電子機器
US7435633B2 (en) 2006-03-14 2008-10-14 Seiko Epson Corporation Electroluminescence device, manufacturing method thereof, and electronic apparatus
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5298407B2 (ja) * 2006-04-28 2013-09-25 凸版印刷株式会社 反射型表示装置および反射型表示装置の製造方法
JP2007298602A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008112909A (ja) 2006-10-31 2008-05-15 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP4645581B2 (ja) 2006-11-30 2011-03-09 富士ゼロックス株式会社 画像処理装置、画像読取装置及び画像形成装置
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US7947981B2 (en) 2007-01-30 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008114588A1 (ja) 2007-03-20 2008-09-25 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、酸化物半導体膜及び半導体デバイス
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
US8173487B2 (en) * 2007-04-06 2012-05-08 Sharp Kabushiki Kaisha Semiconductor element, method for manufacturing same, and electronic device including same
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP2009031742A (ja) 2007-04-10 2009-02-12 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP2008311212A (ja) 2007-05-14 2008-12-25 Sony Corp 有機エレクトロルミネッセンス表示装置
US7915816B2 (en) 2007-05-14 2011-03-29 Sony Corporation Organic electroluminescence display device comprising auxiliary wiring
KR101345378B1 (ko) * 2007-05-17 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
CN101743629B (zh) * 2007-07-17 2012-06-13 夏普株式会社 具备薄膜晶体管的半导体装置及其制造方法
JP5489445B2 (ja) 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US8319214B2 (en) 2007-11-15 2012-11-27 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
KR101413655B1 (ko) * 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5219529B2 (ja) 2008-01-23 2013-06-26 キヤノン株式会社 電界効果型トランジスタ及び、該電界効果型トランジスタを備えた表示装置
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
TWI469354B (zh) 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR101343570B1 (ko) * 2008-12-18 2013-12-20 한국전자통신연구원 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
KR101201891B1 (ko) * 2009-03-26 2012-11-16 한국전자통신연구원 투명 비휘발성 메모리 박막 트랜지스터 및 그의 제조 방법
CN103151387A (zh) * 2009-09-04 2013-06-12 株式会社半导体能源研究所 半导体器件及其制造方法
JP5679143B2 (ja) * 2009-12-01 2015-03-04 ソニー株式会社 薄膜トランジスタならびに表示装置および電子機器
JP5330603B2 (ja) * 2010-08-07 2013-10-30 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置
CN102655165B (zh) * 2011-03-28 2015-04-29 京东方科技集团股份有限公司 一种非晶氧化物薄膜晶体管及其制作方法、显示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232016A (zh) * 2007-01-23 2008-07-30 联华电子股份有限公司 具有双重全金属硅化物栅极的半导体元件及其制造方法
CN101404294A (zh) * 2007-10-05 2009-04-08 株式会社半导体能源研究所 薄膜晶体管、及具有其的显示装置、和其制造方法
CN101447412A (zh) * 2007-11-27 2009-06-03 株式会社半导体能源研究所 半导体装置的制造方法

Also Published As

Publication number Publication date
JP2011077515A (ja) 2011-04-14
TW201628201A (zh) 2016-08-01
TW201334195A (zh) 2013-08-16
KR101836532B1 (ko) 2018-04-19
CN105810753A (zh) 2016-07-27
JP6994553B2 (ja) 2022-01-14
CN102598283A (zh) 2012-07-18
KR20130032916A (ko) 2013-04-02
JP5205529B2 (ja) 2013-06-05
US20110057188A1 (en) 2011-03-10
JP2021052191A (ja) 2021-04-01
JP6553773B2 (ja) 2019-07-31
US20150187955A1 (en) 2015-07-02
JP2022036112A (ja) 2022-03-04
JP6097343B2 (ja) 2017-03-15
JP2017098586A (ja) 2017-06-01
JP4967053B2 (ja) 2012-07-04
US20130228782A1 (en) 2013-09-05
US9537012B2 (en) 2017-01-03
KR20120050513A (ko) 2012-05-18
JP2018148236A (ja) 2018-09-20
TWI418040B (zh) 2013-12-01
JP6359702B2 (ja) 2018-07-18
JP2015195392A (ja) 2015-11-05
JP2019186567A (ja) 2019-10-24
TWI539604B (zh) 2016-06-21
JP2013149982A (ja) 2013-08-01
JP2012147013A (ja) 2012-08-02
JP5775891B2 (ja) 2015-09-09
CN103151387A (zh) 2013-06-12
TWI604617B (zh) 2017-11-01
TW201126721A (en) 2011-08-01
JP7275241B2 (ja) 2023-05-17
US9130041B2 (en) 2015-09-08
WO2011027723A1 (en) 2011-03-10
KR101269812B1 (ko) 2013-05-30
US8541780B2 (en) 2013-09-24
JP6802330B2 (ja) 2020-12-16

Similar Documents

Publication Publication Date Title
CN102598283B (zh) 半导体器件及其制造方法
CN101640220B (zh) 半导体装置及其制造方法
CN101783368B (zh) 半导体器件及其制造方法、以及具有该半导体器件的电子设备
CN101645462B (zh) 半导体装置及半导体装置的制造方法
CN102598284B (zh) 半导体器件
CN102648524B (zh) 半导体器件、显示装置和电子电器
CN102779844B (zh) 半导体装置及其制造方法
CN102549758B (zh) 半导体器件及其制造方法
CN101794818B (zh) 半导体器件及其制造方法
CN101645463B (zh) 半导体装置及其制造方法
CN101740632B (zh) 半导体装置及其制造方法
CN101764091B (zh) 半导体设备及其制造方法
CN103022053B (zh) 显示装置、半导体装置及该半导体装置的制造方法
CN101740633B (zh) 半导体器件及其制造方法
CN102498553B (zh) 晶体管及显示设备
CN102593051B (zh) 半导体装置的制造方法
CN102160102B (zh) 显示装置
CN101740634B (zh) 半导体装置及其制造方法
CN102460713B (zh) 用于制造半导体器件的方法
CN101826559B (zh) 半导体装置及其制造方法
CN104733540B (zh) 半导体器件
CN101866952A (zh) 半导体装置及其制造方法
CN101789451A (zh) 半导体装置及其制造方法
CN104332472A (zh) 显示装置
CN102598282A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant