CN101794818B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101794818B
CN101794818B CN200910262557.1A CN200910262557A CN101794818B CN 101794818 B CN101794818 B CN 101794818B CN 200910262557 A CN200910262557 A CN 200910262557A CN 101794818 B CN101794818 B CN 101794818B
Authority
CN
China
Prior art keywords
layer
film
semiconductor
electrode
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910262557.1A
Other languages
English (en)
Other versions
CN101794818A (zh
Inventor
秋元健吾
津吹将志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101794818A publication Critical patent/CN101794818A/zh
Application granted granted Critical
Publication of CN101794818B publication Critical patent/CN101794818B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

使其中形成了沟道的第一半导体层与源和漏电极层之间的界面处的接触电阻增大的因素之一是由作为源和漏电极层的金属材料的表面的灰尘或杂质污染形成的具有高电阻的膜。作为解决方案，在不暴露给空气的情况下在源和漏电极层上连续堆叠包括电导率小于或等于第一半导体层的第二半导体的第一保护层和第二保护层，这些膜的叠层用于源和漏电极层。

Description

半导体器件及其制造方法
技术领域
本发明涉及包括半导体器件及其制造方法。例如，本发明涉及在沟道形成区中包括氧化物半导体膜的薄膜晶体管或半导体器件。而且，本发明涉及例如以包括薄膜晶体管的液晶显示面板为代表的电光器件，或包括薄膜晶体管和有机发光元件的发光显示器件。此外，本发明涉及其中将上述电光器件或发光显示器件引入作为部件的电子设备。
本说明书中的半导体器件指的是能通过利用半导体特性起作用的所有器件；半导体元件、电光器件、半导体电路以及包括半导体元件的电子设备都是半导体器件。
背景技术
近年来，已经积极开发了其中对排列成矩阵的显示像素的每一个设置包括薄膜晶体管(以下称为TFT)的开关元件的有源矩阵显示器件(诸如液晶显示器件、发光显示器件或电泳显示器件)。在这些有源矩阵显示器件中，对每个像素(或每个点)设置了开关元件，因此，在像素密度增加的情况下，存在能使用比无源矩阵显示器件更低的电压来驱动有源矩阵显示器件的优点。
同时，存在为多种用途而设计的多种类型的金属氧化物。氧化铟是众所周知的材料，且用作液晶显示器等所必需的透明电极材料。
此外，某些金属氧化物具有半导体特性。具有半导体特性的金属氧化物是一种类型的化合物半导体。化合物半导体是通过结合到一起的两种或多种类型的原子形成的半导体。一般而言，金属氧化物是绝缘体；然而，已知金属氧化物根据其中所包括的元素的组合而成为半导体。
例如，在金属氧化物中，已知氧化钨、氧化锡、氧化铟、氧化锌等是具有半导体特性的金属氧化物。以上的金属氧化物用于薄膜晶体管中起沟道形成区作用的透明半导体层(如专利文献1到4和非专利文献1所公开的那样)。
金属氧化物的示例不仅包括单金属元素的氧化物，还包括多种金属元素的氧化物。例如，作为同系化合物的InGaO3(ZnO)m(m为自然数)是已知的材料(非专利文献2到4)。
然后，已经确认上述的这样的In-Ga-Zn基氧化物可应用于薄膜晶体管的沟道层(专利文献5与非专利文献5和6)。
专利文献6和7等公开了应用于图像显示器件的开关元件等的技术，其中在透光衬底上形成了包括这样的氧化物半导体膜的薄膜晶体管。此外，专利文献8和9公开了通过将透光导电膜用于栅电极、源电极以及漏电极中的每一个来制造透光薄膜晶体管的尝试。专利文献10公开了其中在氧气气氛中处理栅绝缘膜以提高与氧化物半导体膜的界面的特性的技术。
[参考文献]
[专利文献]
[专利文献1]日本公开专利申请No.S60-198861
[专利文献2]日本公开专利申请No.H8-264794
[专利文献3]PCT国际申请No.H11-505377的日文译文
[专利文献4]日本公开专利申请No.2000-150900
[专利文献5]日本公开专利申请No.2004-103957
[专利文献6]日本公开专利申请No.2007-123861
[专利文献7]日本公开专利申请No.2007-96055
[专利文献8]日本公开专利申请No.2007-123700
[专利文献9]日本公开专利申请No.2007-81362
[专利文献10]日本公开专利申请No.2006-165531
[非专利文献]
[非专利文献1]M.W.Prins、K.O.Grosse-Holz、G.Muller、J.F.M.Cillessen、J.B.Giesbers、R.P.Weening以及R.M.Wolf，“铁电透明薄膜晶体管(A ferroelectric transparent thin-film transistor)”，应用物理快报(Appl.Phys.Lett.)，1996年6月17日第68卷第3650-3652页
[非专利文献2]M.Nakamura、N.Kimizuka以及T.Mohri，“In2O3-Ga2ZnO4-ZnO***在1350℃下的相态关系(The Phase Relations inthe In2O3-Ga2ZnO4-ZnO System at 1350℃)”，J.Solid State Chem.，1991，第93卷第298-315页
[非专利文献3]N.Kimizuka、M.Isobe以及M.Nakamura，“In2O3-ZnGa2O4-ZnO系中的同系化合物——In2O3(ZnO)m(m＝3，4，和5)、InGaO3(ZnO)3、以及Ga2O3(ZnO)m(m＝7，8，9，和16)的合成和单晶数据(Syntheses and Single-Crystal Data of Homologous Compounds，In2O3(ZnO)m(m＝3，4，and 5)，InGaO3(ZnO)3，and Ga2O3(ZnO)m(m＝7，8，9，and 16)in the In2O3-ZnGa2O4-ZnO System)”，J.Solid State Chem.，1995，第116卷第170-178页
[非专利文献4]M.Nakamura、N.Kimizuka、T.Mohri以及M.Isobe，“InFeO3(ZnO)m(m：自然数)及其同构化合物的同系系列、合成以及晶体结构(Homologous Series，Synthesis and Crystal Structure of InFeO3(ZnO)m(m：natural number)and its Isostructural Compound)”，KOTAI BUTSURI固态物理(SOLID STATE PHYSICS)，1993，第28卷，No.5，第317-327页
[非专利文献5]K.Nomura、Ohta、K.Ueda、T.Kamiya、M.Hirano以及H.Hosono，“在单晶透明氧化物半导体中制造的薄膜晶体管(Thin-filmtransistor fabricated in single-crystalline transparent oxide semiconductor)”，SCIENCE，2003年，第300卷，第1269-1272页
[非专利文献6]K.Nomura、H.Ohta、A.Takagi、T.Kamiya、M.Hirano以及H.Hosono，“使用非晶氧化物半导体的透明柔性薄膜晶体管的室温制造(Room-temperature fabrication of transparent flexible thin-film transistorsusing amorphous oxide semiconductors)”，NATURE，2004年，第432卷，第488-492页
发明内容
对于其中使用半导体膜形成沟道形成区的薄膜晶体管而言，需要高速工作、相对简单的制造工艺以及充分的可靠性。
在形成薄膜晶体管时，将具有低电阻的金属材料用于源电极层和漏电极层。具体而言，当制造具有大面积显示的显示器件时，由于引线的电阻引起的信号延迟问题变得突出。因此，优选将具有低电阻值的金属材料用于引线和电极的材料。
而且，在包括有机发光元件的液晶显示器件或显示器件中，例如，在半导体器件的晶体管特性具有大差异的情况下，存在由于该差异引起的显示不均匀的风险。具体而言，在包括发光元件的显示器件中，在排列成使像素电极层中的电流恒定的TFT(向驱动器电路或在像素中排列的发光元件提供电流的TFT)的导通电流(I导通)存在大变化的情况下，存在在显示屏上产生亮度变化的风险。
在包括沟道形成区的半导体层与源和漏电极层之间的界面处的接触电阻高的情况下，按照类似于引线电阻的情况的方式会引起信号延迟问题。此外，接触电阻的变化导致晶体管特性的变化，这会引起显示不均匀。
有多种因素会增大接触电阻。例如，存在由于用于源和漏电极层的金属材料的表面的灰尘或杂质污染而形成的具有高电阻的膜的现象。
本发明的实施例的目的是提供一种半导体器件及其制造方法，在该半导体器件中，作为源和漏电极层的第一电极层和第二电极层经由在第一电极层和第二电极层上形成的包括第二半导体的保护层与其中形成了沟道的包括第一半导体的层接触。以下，包括第一半导体的层也称为第一半导体层，而包括第二半导体的层也称为第二半导体层。
在本说明书中使用的第一半导体和第二半导体的示例包括：含有以Si、Ge或SiC为代表的14族元素的半导体；诸如GaAs、InP、ZnSe、CdS或CuAlOS之类的化合物半导体；诸如GaN、AlN或InN之类的氮化物半导体；以及诸如ZnO或CuAlO2之类的氧化物半导体。此外，第一半导体和第二半导体中的每一种可以是非晶、微晶、多晶或单晶。
第一半导体和第二半导体中的每一个的示例是包括铟、镓、锌以及锡中的任一种的氧化物半导体；例如，可使用通过InMO3(ZnO)m(m＞0)表示的氧化物半导体的薄膜作为用于制造薄膜晶体管的第一半导体层和第二半导体层中的每一个。注意M代表从Ga、Fe、Ni、Mn或Co中选择的一种或多种金属元素。例如，在某些情况下，M仅代表Ga，或可代表除Ga之外的上述金属元素中的任一种，例如Ga和Ni或Ga和Fe。而且，在该氧化物半导体中，在某些情况下，除包含金属元素作为M之外，还包含诸如Fe或Ni之类的过渡金属元素或过渡金属的氧化物作为杂质元素。在本说明书中，该薄膜也称为包括铟、镓以及锌的氧化物半导体膜或In-Ga-Zn-O基非单晶膜。注意，该In-Ga-Zn-O基非单晶膜中包括的钠(Na)被设置成5×1018/cm3或更低，优选1×1018/cm3或更低。
在作为第一电极层和第二电极层的导电膜上形成的包括第二半导体的保护层防止引起接触电阻增大的膜在导电膜上形成，并使导电膜的表面均匀。因此，无变化地抑制了半导体器件的源区和漏区的寄生电阻，从而提供了具有高场效应迁移率的薄膜晶体管。
本发明的一个实施例是一种半导体器件，该半导体器件包括：栅电极层；在该栅电极层上的栅绝缘膜；在该栅绝缘膜上的第一和第二电极层，它们的末端与栅电极层交迭；分别设置在第一或第二电极层上的保护层；以及与栅电极层交迭且与栅绝缘膜、第一和第二电极层的侧面部分以及保护层的侧面部分和顶面部分接触的第一半导体层，其中该保护层的电导率低于或等于第一半导体层的电导率。
本发明的另一实施例是一种半导体器件，其中使用包括与第一半导体层相同的元素的组合物形成保护层。
本发明的另一实施例是其中使用氧化物半导体形成第一半导体层的一种半导体器件。
本发明的一个实施例是其中使用包括铟、镓以及锌的氧化物半导体形成第一半导体层的一种半导体器件。
本发明的另一实施例是一种半导体器件，在该半导体器件中，在第一和第二电极层上形成了电导率小于或等于第一半导体层且厚度小于第一半导体层的第二半导体层。
本发明的另一实施例是一种半导体器件，该半导体器件包括：第一和第二电极层；分别设置在第一或第二电极层上的保护层；与第一和第二电极层的侧面部分以及保护层的侧面部分和顶面部分接触的第一半导体层；在第一半导体层上的栅绝缘膜；以及经由栅绝缘膜与第一和第二电极层的端部交迭的栅电极层，其中保护层的电导率小于或等于第一半导体层的电导率。
本发明的另一实施例是一种半导体器件，其中使用包括与第一半导体层相同的元素的组合物形成保护层。
本发明的另一实施例是其中使用氧化物半导体形成第一半导体层的一种半导体器件。
本发明的另一实施例是其中使用包括铟、镓以及锌的氧化物半导体形成第一半导体层的一种半导体器件。
本发明的另一实施例是一种半导体器件，在该半导体器件中，在第一和第二电极层上形成了电导率小于或等于第一半导体层且厚度小于第一半导体层的第二半导体层。
本发明的另一实施例是一种用于制造半导体器件的方法，该方法包括以下步骤：形成栅电极层；在该栅电极层上形成栅绝缘膜；在该栅绝缘膜上形成第一和第二电极层；形成分别设置在第一或第二电极层上的保护层；以及形成与栅电极层交迭且与栅绝缘膜、第一和第二电极层的侧面部分以及保护层的侧面部分和顶面部分接触的第一半导体层，其中该保护层的电导率小于或等于第一半导体层的电导率。
本发明的另一实施例是一种用于制造半导体器件的方法，该方法包括以下步骤：形成第一和第二电极层；形成分别设置在第一或第二电极层上的保护层；形成与第一和第二电极层的侧面部分以及保护层的侧面部分和顶面部分接触的第一半导体层；在第一半导体层上形成栅绝缘膜；以及形成经由栅绝缘膜与第一和第二电极层的端部交迭的栅电极层，其中保护层的电导率小于或等于第一半导体层的电导率。
本发明的另一实施例是用于制造半导体器件的方法，该方法还包括以下步骤：通过形成导电膜然后在不使该导电膜暴露给空气的情况下在该导电膜上连续形成第二半导体层来形成膜的叠层，其中通过使用膜的该叠层形成分别包括保护层的第一和第二电极层。
根据本发明的一个实施例，能提供一种半导体器件及其制造方法，在该半导体器件中，作为源和漏电极层的第一电极层和第二电极层经由各自在第一电极层或第二电极层上形成的包括第二半导体的保护层与其中形成了沟道的包括第一半导体的层接触。
附图说明
图1A和图1B分别是用于描述本发明的实施例的半导体器件的平面图和截面图。
图2A到2C是用于描述制造本发明的实施例的半导体器件的步骤的截面图。
图3A到3C是用于描述制造本发明的实施例的半导体器件的步骤的截面图。
图4A是电路图，图4B是平面图，以及图4C是截面图，它们用于描述本发明的实施例的半导体器件。
图5A到5C是用于描述制造本发明的实施例的半导体器件的步骤的截面图。
图6A和图6B分别是用于描述本发明的实施例的半导体器件的平面图和截面图。
图7是本发明的实施例的电子纸的截面图。
图8A和8B均是描述本发明的半导体器件的框图。
图9示出信号线驱动器电路的结构。
图10是用于描述信号线驱动器电路的操作的时序图。
图11是用于描述信号线驱动器电路的操作的时序图。
图12示出移位寄存器的构造。
图13示出图11中所示的触发器的连接结构。
图14A1和14A2是俯视图，而图14B是截面图，它们都用于描述本发明的实施例的半导体器件。
图15是用于描述本发明的实施例的半导体器件的截面图。
图16示出本发明的实施例的半导体器件的像素等效电路。
图17A到17C分别示出本发明的实施例的半导体器件。
图18A和图18B分别是用于描述本发明的实施例的半导体器件的俯视图和截面图。
图19A和19B分别示出电子纸的使用模式的示例。
图20是示出电子书的示例的外部视图。
图21A是电视机的示例的外部视图，而图21B是数码相框的示例的外部视图。
图22A和22B是娱乐机的示例的外部视图。
图23是蜂窝电话的示例的外部视图。
图24是实施例1的薄膜晶体管的截面图。
图25示出实施例1的薄膜晶体管的电特性。
具体实施方式
以下将参照附图详细描述本发明的实施例和示例。然而，本发明不限于以下给出的描述，而且本领域技术人员容易理解，可按照多种方式修改本文中公开的模式和细节，而不背离本发明的精神和范围。因此，本发明不应当被解释为受限于对以下实施例和示例的描述。注意，在以下描述的本发明的结构中，不同附图中相同的附图标记表示相同部分或具有相似功能的部分，而且将不再重复其说明。
[实施例1]
实施例1描述作为半导体器件的示例的薄膜晶体管及其制造方法。具体而言，描述了用于制造包括薄膜晶体管的显示器件的像素部分的工艺。
图1A和1B示出实施例1的薄膜晶体管。图1A是平面图，而图1B是沿图1A中的线A1-A2和B1-B2所取的截面图。
在图1A和1B中所示的薄膜晶体管151中，在衬底100上形成了栅电极层111，在栅电极层111上形成了栅绝缘膜102，以及在栅绝缘膜102上形成了作为源电极层和漏电极层的第一电极层115a和第二电极层115b，以使第一电极层115a和第二电极层115b的端部与栅电极层111交迭。第一氧化物半导体层113被设置成与栅电极层111交迭，并且与栅绝缘膜102、第一电极层115a和第二电极层115b的侧面部分、以及第一保护层114a和第二保护层114b的侧面部分和顶面部分接触。
换言之，栅绝缘膜102存在于包括薄膜晶体管151的整个区域中，在栅绝缘膜102与衬底100之间设置了栅电极层111，在栅绝缘膜102上除作为源电极层和漏电极层的第一电极层115a和第二电极层115b之外还设置了引线，在第一电极层115a和第二电极层115b上设置了第一氧化物半导体层113，在第一氧化物半导体层113与第一电极层115a之间设置了第一保护层114a，在第一氧化物半导体层113与第二电极层115b之间设置了第二保护层114b，以及引线延伸超过第一氧化物半导体层113的外边界。
使用In-Ga-Zn-O基非单晶膜形成实施例1的第一氧化物半导体层113。In-Ga-Zn-O基非单晶膜的组分比取决于沉积条件。在沉积条件的示例中，使用了包括氧化铟(In2O3)、氧化镓(Ga2O3)以及氧化锌(ZnO)被设为1∶1∶1(＝In2O3∶Ga2O3∶ZnO)的靶(In∶Ga∶Zn＝1∶1∶0.5)，而且将溅射法中的氩气流速设置为40sccm。该沉积条件被定义为条件1。在沉积条件的另一示例中，使用了相同的靶，而将溅射法中的氩气流速和氧气流速分别设置为10sccm和5sccm。后一种沉积条件被定义为条件2。
通过感应耦合等离子质谱测量(ICP-MS)测得的氧化物半导体膜的典型组分比在条件1下沉积的情况下为InGa0.95Zn0.41O3.33，而在条件2下沉积的情况下为InGa0.94Zn0.40O3.31。
通过卢瑟福背散射质谱测量(RBS)测得的氧化物半导体膜的典型组分比在条件1下沉积的情况下为InGa0.93Zn0.44O3.49，而在条件2下沉积的情况下为InGa0.92Zn0.45O3.86。
根据通过X射线衍射(XRD)的分析中的观测，In-Ga-Zn-O基非单晶膜的晶体结构为非晶。注意，以这样的方式形成作为待测样本的In-Ga-Zn-O基非单晶膜：在通过溅射法沉积之后，在200℃到500℃下、通常在300℃到400℃下执行热处理10分钟到100分钟。
该氧化物半导体的上述测量值仅仅是示例，而且可将作为InMO3(ZnO)m(m＞0)的氧化物半导体用于第一氧化物半导体层113。注意M代表从Ga、Fe、Ni、Mn或Co中选择的一种或多种金属元素。
第一保护层114a被设置在第一氧化物半导体层113与第一电极层115a之间并与它们接触，而第二保护层114b被设置在第一氧化物半导体层113与第二电极层115b之间并与它们接触。而且，第一保护层114a和第二保护层114b分别包括电导率小于或等于第一氧化物半导体层113的半导体。在实施例1中，形成了包含与第一氧化物半导体层113相同组分的铟、镓以及锌的氧化物半导体膜作为第二氧化物半导体膜，并将其用作保护层。
在形成作为第一电极层115a和第二电极层115b的导电膜之后，在不暴露给空气的情况下在导电膜上连续形成作为保护层的第二半导体层，藉此形成膜的叠层。因此，未在导电膜与第二氧化物半导体层之间的界面处形成使接触电阻增大的受灰尘和杂质污染的膜。
以此方式，第一保护层114a和第二保护层114b防止在第一电极层115a和第二电极层115b的表面上形成引起接触电阻增大的膜；因此，无变化地抑制了薄膜晶体管151的源区和漏区的寄生电阻。因此，能提供具有诸如优秀的导通/截止比、减小的变化以及高可靠性之类的高电特性的薄膜晶体管。
注意，导通/截止比指的是当晶体管导通时在源电极与漏电极之间流动的导通电流(I导通)与当晶体管截止时在源电极与漏电极之间流动的截止电流之比(I导通/I截止)。可以认为，导通/截止比越高开关特性越好，而且高导通/截止比有助于例如显示对比度的提高。
接着，参照图2A到2C以及图3A到3C描述了用于制造图1A和1B中的薄膜晶体管151的方法。
在图2A中，可使用以下衬底中的任一种作为衬底100：通过熔融法或浮动法使用钡硼硅玻璃、铝硼硅玻璃、铝硅玻璃等形成的无碱玻璃衬底；陶瓷衬底；具有足以承受该制造工艺的处理温度的耐热性的塑料衬底；等等。例如，优选包括氧化钡(BaO)组分比氧化硼(B2O3)更多、而且应变点为730℃或更高的玻璃衬底。这是因为，即使在约700℃的高温下热处理氧化物半导体层，该玻璃衬底也不会应变。
或者，可使用表面设置有绝缘膜的诸如不锈钢合金衬底之类的金属衬底。当衬底100是样品玻璃时，该衬底可具有以下尺寸中的任一种：第一代(320mm×400mm)、第二代(400mm×500mm)第三代(550mm×650mm)、***(680mm×880mm，或730mm×920mm)、第五代(1000mm×1200mm，或1100mm×1250mm)、第六代(1500mm×1800mm)、第七代(1900mm×2200mm)、第八代(2160mm×2460mm)、第九代(2400mm×2800mm，或2450mm×3050mm)、第十代(2950mm×3400mm)等。
此外，可在衬底100上设置绝缘膜作为基膜。可通过CVD方法、溅射方法等将该基膜形成为具有氧化硅膜、氮化硅膜、氧氮化硅膜、和/或氮氧化硅膜的单层结构或叠层结构。
接着，形成包括栅电极层111的作为栅极引线的导电膜、电容器引线以及端子部分。可使用钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)等形成该导电膜。首先，优选诸如铝(Al)或铜(Cu)之类的低阻导电材料；然而，因为铝本身具有诸如低耐热性和易受腐蚀之类的缺点，所以将铝与具有耐热性和导电性的材料组合使用以形成该导电膜。
当该导电膜包括铝作为第一组分时，优选使用诸如钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、钪(Sc)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、碳(C)或硅之类的元素、包括这些元素中的任一种作为其主要组分的合金材料；或添加了化合物的铝合金。
或者，可使用其中在低阻导电膜上形成了包括耐热导电材料的导电膜的叠层。作为该耐热导电材料，可使用以下材料中的任一种：从钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)以及钪(Sc)中选择的元素、包括这些元素中的任一种作为组分的合金、包括这些元素的任一种的组合的合金、以及包括这些元素中的任一种作为组分的氮化物。
此外，该导电膜可以是透明导电膜，而且作为其材料，可使用氧化锡铟(In2O3-SnO2，简称为ITO)、包括硅或氧化硅的氧化锡铟、氧化锌铟、氧化锌等等。
通过溅射法或真空蒸镀法将作为栅电极层111的导电膜形成为具有50nm或更大以及300nm或更小的厚度。通过将栅电极层111形成为300nm或更小的厚度，能防止半导体膜与稍后要形成的引线的断开。此外，通过将栅电极层111形成为50nm或更大的厚度，能减小栅电极层111的电阻，从而可增大衬底的尺寸。
在实施例1中，通过溅射法在衬底100的整个表面上堆叠包括铝作为第一组分的膜和钛膜以形成为导电膜。
接着，使用利用实施例1中的第一光掩模形成的抗蚀剂掩模并蚀刻在衬底100上形成的导电膜的不必要部分，藉此形成包括栅电极层111的栅极引线、电容器引线以及端子。在该情况下，执行蚀刻以使栅电极层111的至少端部楔化。
接着，在栅电极层111上形成栅绝缘膜102。作为可用作栅绝缘膜102的绝缘膜的示例，有氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧化镁膜、氧化钇膜、氧化铪膜以及氧化钽膜。
注意这里氧氮化硅膜表示含氧多于氮的膜，且包括浓度范围分别为55％到65％原子百分比、1％到20％原子百分比、25％到35％原子百分比以及0.1％到10％原子百分比的氧、氮、硅以及氢。而且，氮氧化硅膜表示含氮多于含氧的膜，且包括浓度范围分别为15％到30％原子百分比、20％到35％原子百分比、25％到35％原子百分比以及15％到25％原子百分比的氧、氮、硅以及氢。
栅绝缘膜102可以是单层或两层或三层绝缘膜的叠层。例如，当使用氮化硅膜或氮氧化硅膜形成与衬底接触的栅绝缘膜102时，增强了衬底100与栅绝缘膜102之间的粘附。在将玻璃衬底用作衬底100的情况下，能防止衬底100中的杂质扩散到第一氧化物半导体层113中，而且能防止栅电极层111被氧化。也就是说，能防止膜脱落，从而能提高稍后完成的薄膜晶体管的电特性。
将栅绝缘膜102形成为具有50nm到250nm的厚度。栅绝缘膜102的厚度优选为50nm或更大，因为这样能减小栅电极层111的不平整性。
在实施例1中，通过等离子体CVD法或溅射法形成厚度为100nm的氧化硅膜作为栅绝缘膜102。
在形成导电膜105之前，可使栅绝缘膜102经受等离子体处理。在实施例1中，通过利用在引入氧气和氩气之后产生的等离子体对栅绝缘膜102的表面执行反溅射，并用氧自由基或氧气照射暴露的栅绝缘膜102。以此方式，去除了表面上的灰尘等。
接着，通过溅射方法或真空蒸镀方法在栅绝缘膜102上形成导电膜105。可使用类似于栅电极的导电材料形成用于引线和电极的导电膜105。用于源电极层和漏电极层的导电膜的厚度优选为50nm或更厚以及500nm或更薄。500nm或更薄的厚度能有效防止半导体膜与稍后形成的引线之间的断开。在实施例1中，导电膜105具有其中钛膜、包含钕的铝膜(Al-Nd膜)以及钛膜按此顺序堆叠的三层结构。
接着，形成作为保护层的第二半导体膜104。期望在不使导电膜105暴露给空气的情况下连续沉积第二半导体膜104。通过该连续沉积步骤，能防止导电膜与用作保护层的第二半导体膜104之间的界面被空气污染。
在实施例1中，在以下条件下形成第二半导体膜104，以使其具有与在稍后步骤中形成的第一氧化物半导体层113一样高的电阻：氧化物半导体靶是包括In、Ga和Zn(在组分比上In2O3∶Ga2O3∶ZnO＝1∶1∶1)的直径为8英寸的氧化物半导体靶，衬底与靶之间的距离是170mm，压力是0.4Pa，直流(DC)功率源是0.5kW，以及气氛是氩气或氧气。注意，优选地使用脉冲直流(DC)功率源，这样可减少灰尘并使厚度分布均匀。第二半导体膜104的厚度被设置在1nm到10nm的范围内。在实施例1中，第二半导体膜104具有5nm的厚度。图2A是在此步骤完成时的截面图。
此外，在不暴露给空气的情况下不能在导电膜105之后连续形成第二半导体膜104的情况下，可通过反溅射清洗暴露给空气的导电膜105的表面，然后形成第二半导体膜104。
接着，通过使用实施例1中的第二光掩模，在作为保护层的第二半导体膜104上形成抗蚀剂掩模131。在使用抗蚀剂掩模131的情况下，通过选择性蚀刻去除第二半导体膜104的不必要部分，藉此形成第一保护层114a和第二保护层114b。这时使用湿法蚀刻或干法蚀刻作为蚀刻方法。在实施例1中，通过使用ITO-07N(KANTO CHEMICAL公司)的湿法蚀刻形成第一保护层114a和第二保护层114b。
接着，使用用于形成第一保护层114a和第二保护层114b的同一抗蚀剂掩模131来去除导电膜105的不必要部分；从而形成第一电极层115a和第二电极层115b。在实施例1中，利用SiCl4、Cl2以及BCl3的混合气体作为反应气体执行干法蚀刻，以蚀刻其中钛膜、铝膜以及钛膜以此顺序堆叠的导电膜，从而形成第一电极层115a和第二电极层115b。注意，该蚀刻不限于干法蚀刻，而可替代地采用湿法蚀刻。图2B是在此步骤完成时的截面图。
接着，通过与形成第二半导体膜104的方法相似的方法形成包括铟、镓以及锌的氧化物半导体膜作为用作第一氧化物半导体层113的第一半导体膜103。第一半导体膜103的厚度被设置为5nm到200nm。实施例1中的第一半导体膜103的厚度为50nm。图2C是在此步骤完成时的截面图。注意，因为使用相同组分形成了第一半导体膜103和第一保护层114a以及第二保护层114b，所以用虚线表示它们之间的界面。
注意，在形成第一半导体膜103之前，可使第一保护层114a和第二保护层114b以及栅绝缘膜102的暴露表面经受等离子体处理。引入了氧气和氩气而且执行了反溅射，并用氧自由基或氧气执行了照射；因此，能去除表面上的灰尘。
在不使经过等离子处理的衬底暴露给空气的情况下连续沉积第一半导体膜103提供了防止灰尘和水分粘在第一保护层114a与第一半导体膜103之间的界面上、第二保护层114b与第一半导体膜103之间的界面上、以及栅绝缘膜102与第一半导体膜103之间的界面上的有益效果。可在之前执行反溅射的同一腔室中形成第一半导体膜103，或可在与之前执行反溅射不同的腔室中形成第一半导体膜103，只要能在不暴露给空气的情况下执行该沉积。
接着，使用利用第三光掩模形成的抗蚀剂掩模132来通过蚀刻去除第一半导体膜103和第一保护层114a以及第二保护层114b的不必要部分。在实施例1中，通过使用ITO-07N(KANTO CHEMICAL公司)的湿法蚀刻去除这些不必要部分。注意，该蚀刻不限于湿法蚀刻，而可替代地采用干法蚀刻。图3A是在此步骤完成时的截面图。
接着，去除抗蚀剂掩模132。在去除抗蚀剂掩模132之后，可使第一氧化物半导体层113经受等离子体处理。通过该等离子体处理，能修复由于蚀刻引起的第一氧化物半导体层113的损伤。优选地在O2或N2O的气氛下、或优选在包含氧气的N2、包含氧气的He、或包含氧气的Ar的气氛下执行等离子体处理。或者，可在向上述气氛中添加了Cl2或CF4的气氛中执行该等离子体处理。注意，优选地在未施加偏置的情况下执行该等离子体处理。
然后，优选地在200℃到600℃下、通常在300℃到500℃下执行热处理。例如，在氮气气氛或空气气氛中在350℃下执行热处理一小时。通过此热处理，在氧化物半导体膜中包括的In-Ga-Zn-O基非单晶膜中发生原子级重排。因为该热处理释放了阻止载流子运动的应变，所以这里的热处理(包括光退火)是重要的。对何时执行该热处理并无特定限制，只要在形成氧化物半导体膜之后执行该热处理既可；例如，优选在稍后执行的形成像素电极层128之后执行该热处理。
通过上述工艺，完成了其中第一氧化物半导体层113作为沟道形成区的薄膜晶体管151。
接着，形成覆盖薄膜晶体管151的层间绝缘膜109。可通过溅射方法等使用氮化硅膜、氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜、氧化钽膜等形成层间绝缘膜109。
接着，使用利用实施例1中的第四光掩模形成的抗蚀剂掩模来蚀刻层间绝缘膜109，藉此形成达到引线和第二电极层115b的接触孔(124和125)。为减少掩模数量，优选进一步使用同一抗蚀剂掩模来蚀刻栅绝缘膜102，以形成达到引线118的接触孔126。图3B是在此步骤完成时的截面图。
接着，在去除该抗蚀剂掩模之后，除栅电极层111和第一电极层115a以及第二电极层115b之外，还形成作为像素电极层128的透明导电膜。通过溅射方法、真空蒸镀方法等使用氧化铟(In2O3)、氧化铟-氧化锡合金(In2O3-SnO2，简称为ITO)等形成该透明导电膜。使用盐酸基溶液对这样的材料执行蚀刻处理。替代地，因为在蚀刻ITO时尤其倾向于产生残留物，所以可使用氧化铟和氧化锌的合金(In2O3-ZnO)以提高蚀刻可加工性。
接着，使用利用第五光掩模形成的抗蚀剂掩模来蚀刻该透明导电膜，从而去除其不必要部分。因此，形成了像素电极层128。而且，利用栅绝缘膜102和层间绝缘膜109作为电介质，通过电容器引线123和像素电极层128可形成存储电容器部分。通过使用端子部分中剩下的透明导电膜，形成了用于与FPC连接的电极或引线、和用于起源极引线的输入端子作用的用于连接的端子电极。图3C是在此步骤完成时的截面图。
以此方式，通过形成薄膜晶体管的像素电极，能完成包括n沟道TFT的显示器件的像素部分。
根据用于制造实施例1中所描述的半导体器件的方法，没有在用作源电极层和漏电极层的导电膜的表面上形成增大接触电阻的膜。因此，无变化地抑制了薄膜晶体管的源区和漏区的寄生电阻；因此，能提供具有诸如优秀的导通/截止比、减小的变化以及高可靠性之类的高电特性的薄膜晶体管。此外，通过将实施例1中所描述的薄膜晶体管用于显示器件，能制造具有更高性能和更稳定工作的有源矩阵显示器件板。
[实施例2]
在实施例2中，以下基于其中利用两个n沟道薄膜晶体管形成反相器电路的示例描述了本发明的实施例。
用于驱动有源矩阵显示器件板的像素部分的驱动器电路是使用反相器电路、电容器、电阻器等形成的。当组合两个n沟道TFT以形成反相器电路时，存在两种类型的组合：增强型晶体管和耗尽型晶体管的组合(下文将通过这种组合形成的电路称为“EDMOS”电路)以及增强型TFT的组合(下文将通过这种组合形成的电路称为“EEMOS电路”)。注意当n沟道TFT的阈值电压为正时，该n沟道TFT被定义为增强型晶体管，而当n沟道TFT的阈值电压为负时，该n沟道TFT被定义为耗尽型晶体管，而且此说明书遵循上述定义。
在同一衬底上形成像素部分和驱动器电路。在像素部分中，使用排列成矩阵的增强型晶体管切换施加给像素电极的电压的导通/截止。将包括铟、镓以及锌的氧化物半导体用于设置在像素部分中的这些增强型晶体管。至于增强型晶体管的电特性，导通/截止比在±20V的栅极电压下大于或等于108；因此能减小漏电流而且能实现低功耗驱动。
在实施例2中，利用EEMOS电路形成了用于驱动像素部分的反相器电路。图4A示出了EEMOS电路的等效电路。而且，图4B是其中第一薄膜晶体管152和第二薄膜晶体管153为增强型n沟道晶体管的EEMOS电路的平面图，而图4C是沿图4B的点划线Z1-Z2所取的截面图。
实施例2中所描述的EEMOS电路具有图4C中所示的截面结构。在衬底100上形成了第一栅电极层111_1和第二栅电极层111_2，而且在第一栅电极层111_1和第二栅电极层111_2上形成了栅绝缘膜102。在栅绝缘膜102上形成了作为源电极层和漏电极层的第一电极层115a、第二电极层115b以及第三电极层115c。第一电极层115a和第二电极层115b的端部与栅电极层111_1交迭，而第二电极层115b和第三电极层115c的端部与栅电极层111_2交迭。而且，第三电极层115c经由接触孔124直接连接至第二栅电极层111_2。在第一电极层115a上形成了第一保护层114a，在第二电极层115b上形成了第二保护层114b，以及在第三电极层115c上形成了第三保护层114c。第一半导体层113_1与第一栅电极层111_1交迭，而第一半导体层113_2与第二栅电极层111_2交迭。第一半导体层113_1被设置成与栅绝缘膜102、第一电极层115a和第二电极层115b的侧面部分、以及第一保护层114a和第二保护层114b的侧面部分和顶面部分接触。第一半导体层113_2被设置成与栅绝缘膜102、第二电极层115b和第三电极层115c的侧面部分、以及第二保护层114b和第三保护层114c的侧面部分和顶面部分接触。
换言之，栅绝缘膜102存在于包括第一薄膜晶体管152和第二薄膜晶体管153的整个区域中，而第一栅电极层111_1和第二栅电极层111_2被设置在栅绝缘膜102与衬底100之间。第一电极层115a、第二电极层115b以及第三电极层115c被设置成在栅绝缘膜102的未设置有栅电极层111_1和第二栅电极层111_2的那一面上与栅绝缘膜102接触。而且，在第一电极层115a上和第二电极层115b上设置了第一半导体层113_1，并在第一电极层115a与第一半导体层113_1之间***了第一保护层114a，且在第二电极层115b与第一半导体层113_1之间***了第二保护层114b。而且，在第二电极层115b上和第三电极层115c上设置了第二半导体层113_2，并在第二电极层115b与第二半导体层113_2之间***了第二保护层114b，且在第三电极层115c与第二半导体层113_2之间***了第三保护层114c。在栅绝缘膜102上设置了用作源电极层和漏电极层的第一电极层115a、第二电极层115b和第三电极层115c以及引线，而且第三电极层115c和栅电极层111_2通过接触孔124相互直接连接。
接着，参照图5A到5C描述了用于制造图4A到4C中的EEMOS电路中的薄膜晶体管的方法。
作为实施例2中使用的衬底100，可使用类似于实施例1的衬底。而且，可形成绝缘膜作为基膜。
通过类似于实施例1的方法形成第一栅电极层111_1和第二栅电极层111_2。在实施例2中，作为第一栅电极层111_1和第二栅电极层111_2，使用了通过溅射法堆叠包括铝作为第一组分的膜与钛膜而形成的导电膜。接着，使用利用实施例2中的第一光掩模形成的抗蚀剂掩模来蚀刻衬底100上形成的导电膜的不必要部分，藉此形成引线和电极(包括第一栅电极层111_1和第二栅电极层111_2的端子、电容器引线以及栅引线)。在此情况下，执行蚀刻以使至少第一栅电极层111_1和第二栅电极层111_2的端部楔化。
通过与实施例1相似的方法形成实施例2的栅绝缘膜102。例如，通过等离子体CVD法或溅射法形成厚度为100nm的氧化硅膜作为栅绝缘膜102。
接着，使用实施例2中利用第二光掩模形成的抗蚀剂掩模在栅绝缘膜102中形成达到第二栅电极层111_2的接触孔124。
利用与实施例1中的导电材料相似的导电材料形成用于引线和电极的导电膜105。作为源电极层和漏电极层的导电膜的厚度优选为50nm或更厚以及500nm或更薄。500nm或更薄的厚度能有效防止半导体膜与稍后形成的引线之间的断开。此外，通过溅射法或真空蒸镀法形成导电膜105。在实施例1中，使用Ti膜作为导电膜105。注意，导电膜105通过接触孔124直接连接至第二栅电极层111_2。
接着，以与实施例1相似的方式，在所形成的导电膜105不暴露给空气的情况下连续形成作为保护层的第二半导体膜104。注意，使用包括铟、镓以及锌的氧化物半导体形成第二半导体膜104。在实施例2中，第二半导体膜104具有10nm的厚度。图5A是在此步骤完成时的截面图。
接着，使用实施例2中的第三光掩模在作为保护层的第二半导体膜104上形成抗蚀剂掩模131。以与实施例1相似的方式，使用抗蚀剂掩模131去除第二半导体膜104的不必要部分，藉此形成第一保护层114a、第二保护层114b以及第三保护层114c。而且，使用相同的抗蚀剂掩模131去除导电膜105的不必要部分，藉此形成第一电极层115a、第二电极层115b以及第三电极层115c。图5B是在此步骤完成时的截面图。
接着，在形成作为第一半导体层113_1和第一半导体层113_2的第一半导体膜103(未示出)之前，可对第一保护层114a、第二保护层114b、第三保护层114c以及栅绝缘膜102的暴露表面执行等离子体处理。向溅射装置引入氧气和氩气而且执行反溅射，并用氧自由基或氧气执行照射；因此，能去除这些表面上的灰尘和杂质。注意，栅绝缘膜102、第一保护层114a、第二保护层114b以及第三保护层114c的端部被轻微减薄或磨圆，因为在反溅射过程中刮削了它们的表面。当第一保护层114a、第二保护层114b以及第三保护层114c的端部被刮削以具有小斜角时，将被堆叠在它们上面的第一半导体膜103能容易地覆盖这些倾斜部分，藉此不容易引起断开。
接着，当第一保护层114a、第二保护层114b、第三保护层114c以及暴露的栅绝缘膜102未暴露给空气时，在等离子体处理之后连续沉积包括铟、镓以及锌的氧化物半导体膜作为第一半导体膜103。连续沉积提供防止灰尘和水分附着到第一保护层114a和第一半导体膜103之间的界面上、第二保护层114b和第一半导体膜103之间的界面上、第三保护层114c与第一半导体膜103之间的界面上、以及栅绝缘膜102与第一半导体膜103之间的界面上的有益效果。可在之前执行反溅射的同一腔室中形成第一半导体膜103，或可在与之前执行反溅射不同的腔室中形成第一半导体膜103，只要能在不暴露给空气的情况下执行该沉积。
在实施例2中，通过与实施例1类似的方法形成包括铟、镓以及锌的氧化物半导体膜作为第一半导体膜103。第一半导体膜103的厚度被设置为5nm到200nm。实施例2中的第一半导体膜103的厚度为100nm。
接着，使用实施例2中的第四光掩模在第一半导体膜103上形成抗蚀剂掩模132。以与实施例1相似的方式，通过使用抗蚀剂掩模132的蚀刻去除第一半导体膜103和第二半导体膜104的不必要部分，藉此形成第一半导体层113_1和113_2。图5C是在此步骤完成时的截面图。
第一薄膜晶体管152包括第一栅电极层111_1和与第一栅电极层111_1交迭的第一半导体层113_1，其中在第一半导体层113_1与第一栅电极层111_1之间***了栅绝缘膜102，而且第一电极层115a是处于地电位的电源线(接地电源线)。处于地电位的该电源线可以是施加了负电压VDL的电源线(负电源线)。
此外，第二薄膜晶体管153包括第二栅电极层111_2和与第二栅电极层111_2交迭的第一半导体层113_2，其中在第一半导体层113_2与第二栅电极层111_2之间***了栅绝缘膜102，而且第三电极层115c是施加了正电压VDD的电源线(正电源线)。
如图4C所示，第二电极层115b使第一薄膜晶体管152和第二薄膜晶体管153相互电连接。第三电极层115c通过栅绝缘膜102中形成的接触孔124直接连接至第二薄膜晶体管153的第二栅电极层111_2。通过第二电极层115b与第二栅电极层111_2的直接连接，能实现良好的接触，并能减小接触电阻。与第二电极层115b和第二栅电极层111_2利用另一导电膜——例如***它们之间的透明导电膜——彼此连接的情况相比，可实现接触孔数量的减少和由于接触孔数量减少引起的占据面积减小。
实施例2中所描述的反相器电路包括设置有保护层的薄膜晶体管，该保护层防止在源电极层和漏电极层与其中形成沟道的第一半导体层之间形成使接触电阻增大的膜；因此，差异小且可靠性高。而且，因为通过减少接触孔的数量减小了接触电阻，所以该反相器电路具有优秀的工作特性。此外，因为减少了接触孔的数量，所以能减小该电路占据的面积。
[实施例3]
实施例3描述了半导体器件的薄膜晶体管。具体而言，描述了包括顶栅型薄膜晶体管的显示器件的像素部分。
图6A和6B示出实施例3的薄膜晶体管。图6A是平面图，而图6B是沿图6A中的线A1-A2和B1-B2所取的截面图。
在图6A和6B中所示的薄膜晶体管154中，在衬底100上形成了作为源电极层和漏电极层的第一电极层115a和第二电极层115b，在第一电极层115a上形成了第一保护层114a，以及在第二电极层115b上形成了第二保护层114b。形成了第一半导体层113以使其与第一电极层115a和第二电极层115b的侧面部分、以及第一保护层114a和第二保护层114b的侧面部分和顶面部分接触。在第一半导体层113上形成了栅绝缘膜102，并形成了栅电极层111以与第一电极层115a和第二电极层115b的端部交迭，且在栅电极层111与第一电极层115a和第二电极层115b之间***了栅绝缘膜102。
第一保护层114a被设置在第一半导体层113与第一电极层115a之间并与它们接触，而第二保护层114b被设置在第一半导体层113与第二电极层115b之间并与它们接触。注意，第一保护层114a和第二保护层114b的电导率小于或等于第一半导体层113的电导率。而且，将包括与第一半导体层113不同的组分的第二半导体层用于第一保护层114a和第二保护层114b。而且，根据第一半导体层113的蚀刻条件，在某些情况下，第一保护层114a和第二保护层114b被保留在第一电极层115a和第二电极层115b上，如图6A和6B所示。
在导电膜形成之后，在不暴露给空气的情况下在用作第一电极层115a和第二电极层115b的导电膜上连续形成作为第一保护层114a和第二保护层114b的第二半导体膜。因此，没有在导电膜的表面上形成受灰尘或杂质污染的膜。
在实施例3所描述的薄膜晶体管中，第一保护层114a和第二保护层114b防止在第一电极层115a和第二电极层115b上形成增大接触电阻的膜；因此，能无变化地抑制薄膜晶体管154的源区和漏区的寄生电阻。因此，薄膜晶体管154呈现出差异小和场效应迁移率高的晶体管特性。
[实施例4]
在实施例4中，描述了作为本发明的半导体器件的实施例的电子纸的示例。
图7示出作为根据本发明的一个实施例的显示器件的示例的有源矩阵型电子纸。能按照与实施例1相似的方式制造用于该显示器件的薄膜晶体管581，而且用第二半导体层保护了源电极层和漏电极层的表面；因此，未形成受灰尘或杂质污染的膜。因此，薄膜晶体管581是其寄生电阻被无变化地抑制，而且其工作稳定性优秀的薄膜晶体管。
图7的电子纸是使用扭转球显示***的显示器件的示例。扭转球显示***指的是一种方法，其中各个被着色为黑色和白色的球状粒子被排列在第一电极层与第二电极层之间，而且在第一电极层与第二电极层之间产生电位差以控制球状粒子的取向，从而实现显示。
在衬底580上形成的薄膜晶体管581包括栅绝缘层583和绝缘层584，而且薄膜晶体管581的源电极层或漏电极层通过在绝缘层584和绝缘层585中形成的开口电连接至第一电极层587。在第一电极层587与第二电极层588之间设置了各具有黑区590a、白区590b以及被液体填充的围绕这些区的空穴594的球状粒子589。球状粒子589周围的空间被诸如树脂之类的填充物595填充(参见图7)。
作为扭转球的替代物，可使用电泳元件。使用了具有约10μm到200μm直径、且其中封装了透明液体和带正电的白色微粒以及带负电的黑色微粒的微胶囊。在设置在第一电极层与第二电极层之间的微胶囊中，当通过第一电极层和第二电极层施加电场时，白微粒和黑微粒移动到彼此相反侧，从而可显示白色或黑色。使用此原理的显示元件是电泳显示元件，而且一般称为电子纸。电泳显示元件比液晶显示元件具有更高的反射率，因此不需要辅助光、功耗低、甚至可在暗处识别其显示部分。此外，即使不对显示部分供电，也能保持曾显示过的图像。因此，即使具有显示功能的半导体器件(可简单称为显示器件或设置有显示器件的半导体器件)远离作为电源的电波源，也能存储已显示的图像。
通过上述步骤，能制造包括寄生电阻受到无变化地抑制而且工作稳定性优秀的薄膜晶体管的电子纸。因为实施例4中所描述的电子纸包括工作稳定性优秀的薄膜晶体管，所以其可靠性高。
可与本说明书中的实施例的任一结构适当地组合而实现实施例4。
[实施例5]
实施例5参照图8A和8B、图9、图10、图11、图12以及图13描述在作为本发明的半导体器件的实施例的显示器件中的一个衬底上制造像素部分的驱动器电路的至少一部分和薄膜晶体管的示例。
例如，按照与实施例1到3相似的方式形成了设置在一个衬底上的薄膜晶体管。该薄膜晶体管被形成为n沟道TFT；因此，在驱动器电路中，在与像素部分中的薄膜晶体管相同的衬底上形成可使用n沟道TFT形成的驱动器电路的一部分。
图8A示出作为本发明的半导体器件的实施例的有源矩阵液晶显示器件的框图的示例。图8A中所示的显示器件在衬底5300上包括：像素部分5301，其包括分别设置有显示元件的多个像素；选择各个像素的扫描线驱动器电路5302；以及控制对选定像素的视频信号输入的信号线驱动器电路5303。
像素部分5301通过从信号线驱动器电路5303沿列向延伸的多条信号线S1到Sm(未示出)连接至信号线驱动器电路5303，且通过从扫描线驱动器电路5302沿行向延伸的多条扫描线G1到Gn(未示出)连接至扫描线驱动器电路5302。各个像素连接至信号线Sj(信号线S1到Sm之一)和扫描线Gi(扫描线G1到Gn之一)。
可通过与实施例1到3相似的方法将薄膜晶体管形成为n沟道TFT，而且参照图9描述包括n沟道TFT的信号线驱动器电路。
图9中所示的信号线驱动器电路的示例包括驱动器IC 5601、开关组5602_1到5602_M、第一引线5611、第二引线5612、第三引线5613以及引线5621_1到5621_M。开关组5602_1到5602_M中的每一个包括第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c。
驱动器IC 5601连接至第一引线5611、第二引线5612、第三引线5613以及引线5621_1到5621_M。开关组5602_1到5602_M中的每一个连接至第一引线5611、第二引线5612以及第三引线5613，而引线5621_1到5621_M分别对应于开关组5602_1到5602_M。引线5621_1到5621_M中的每一条经由第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c连接至三条信号线。例如，第J列的引线5621_J(引线5621_1到5621_M中的一条)经由开关组5602_J中所包括的第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c连接至信号线Sj-1、信号线Sj以及信号线Sj+1。
信号被输入第一引线5611、第二引线5612以及第三引线5613中的每一条。
注意，优选在单晶衬底上形成驱动器IC 5601。此外，优选在与像素部分相同的衬底上形成开关组5602_1到5602_M。因此，优选通过FPC等将驱动器IC 5601连接至开关组5602_1到5602_M。
接着，参照图10中的时序图描述图9中所示的信号线驱动器电路的操作。图10是选择了第i行中的扫描线Gi时的时序图。第i行的扫描线Gi的选择周期被分成第一子选择周期T1、第二子选择周期T2以及第三子选择周期T3。此外，即使选择了另一行的扫描线，图9中的信号线驱动器电路也以与图10的时序图相似的方式工作。
注意，图10的时序图示出第J列中的引线5621_J经由第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c连接至信号线Sj-1、信号线Sj以及信号线Sj+1的情况。
图10的时序图示出选择了第i行中的扫描线Gi的时序、当第一薄膜晶体管5603a导通/截止时的时序5703a、当第二薄膜晶体管5603b导通/截止时的时序5703b、当第三薄膜晶体管5603c导通/截止的时序5703c以及输入第J列中的引线5621_J的信号5721_J。
在第一子选择周期T1中输入引线5621_1到5621_M的视频信号、在第二子选择周期T2中输入引线5621_1到5621_M的视频信号以及在第三子选择周期T3中输入引线5621_1到5621_M的视频信号彼此不同。例如，在第一子选择周期T1中输入引线5621_J的视频信号被输入信号线Sj-1，在第二子选择周期T2中输入引线5621_J的视频信号被输入信号线Sj，以及在第三子选择周期T3中输入引线5621_J的视频信号被输入信号线Sj+1。在第一子选择周期T1中、第二子选择周期T2中以及第三子选择周期T3中输入引线5621_J的视频信号分别用数据_j-1、数据_j以及数据_j+1表示。
如图10所示，在第一子选择周期T1中，第一薄膜晶体管5603a导通，而第二薄膜晶体管5603b和第三薄膜晶体管5603c截止。此时，输入引线5621_J的数据_j-1经由第一薄膜晶体管5603a被输入信号线Sj-1。在第二子选择周期T2中，第二薄膜晶体管5603b导通，而第一薄膜晶体管5603a和第三薄膜晶体管5603c截止。此时，输入引线5621_J的数据_j经由第二薄膜晶体管5603b被输入信号线Sj。在第三子选择周期T3中，第三薄膜晶体管5603c导通，而第一薄膜晶体管5603a和第二薄膜晶体管5603b截止。此时，输入引线5621_J的数据_j+1经由第三薄膜晶体管5603c被输入信号线Sj+1。
如上所述，在图9中的信号线驱动器电路中，通过将一个门选周期分成三个，可在一个门选周期中将视频信号从一条引线5621输入到三条信号线中。因此，在图9的信号线驱动器电路中，在设置有驱动器IC 5601的衬底与设置有像素部分的衬底之间的连接的数量可以是信号线数量的约1/3。连接的数量被减少到信号线数量的约1/3，因此可提高图9中的信号线驱动器电路的可靠性、生产率等。
要注意的是，对薄膜晶体管的排列、数量、驱动方法等并无特殊限制，只要将一个门选周期分成多个子选择周期，并如图9所示地在多个子选择周期中的每一个中将视频信号从一条引线输入多条信号线即可。
例如，当在三个或更多个子选择周期中将视频信号从一条引线输入到三条或更多条信号线时，只需要添加一个薄膜晶体管和用于控制该薄膜晶体管的一条引线。要注意的是，当一个门选择周期被分成四个或多个子选择周期时，一个子选择周期变短。因此，优选地将一个门选择周期分成两个或三个子选择周期。
作为另一示例，可将一个选择周期分成如图11的时序图所示的预充电周期Tp、第一子选择周期T1、第二子选择周期T2以及第三子选择周期T3。图11的时序图示出选择第i行中的扫描线Gi时的时序、当第一薄膜晶体管5603a导通/截止时的时序5803a、当第二薄膜晶体管5603b导通/截止时的时序5803b、当第三薄膜晶体管5603c导通/截止的时序5803c以及输入第J列中的引线5621_J的信号5821_J。如图11所示，第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c在预充电周期Tp中导通。此时，输入引线5621_J的预充电电压Vp分别经由第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c被输入信号线Sj-1、信号线Sj以及信号线Sj+1。在第一子选择周期T1中，第一薄膜晶体管5603a导通，而第二薄膜晶体管5603b和第三薄膜晶体管5603c截止。此时，输入引线5621_J的数据_j-1经由第一薄膜晶体管5603a被输入信号线Sj-1。在第二子选择周期T2中，第二薄膜晶体管5603b导通，而第一薄膜晶体管5603a和第三薄膜晶体管5603c截止。此时，输入引线5621_J的数据_j经由第二薄膜晶体管5603b被输入信号线Sj。在第三子选择周期T3中，第三薄膜晶体管5603c导通，而第一薄膜晶体管5603a和第二薄膜晶体管5603b截止。此时，输入引线5621_J的数据_j+1经由第三薄膜晶体管5603c被输入信号线Sj+1。
如上所述，在应用了图11的时序图的图9的信号线驱动器电路中，可将视频信号高速写入像素中，因为可通过在子选择周期之前提供预充电选择周期对信号线预充电。注意，通过共同的附图标记标识图11中类似于图10的部分，而且省略对相同部分或具有相似功能的部分的详细描述。
此外，描述了扫描线驱动器电路的示例。该扫描线驱动器电路包括移位寄存器和缓冲器。在某些情况下可包括电平移动器。在该扫描线驱动器电路中，当将时钟信号(CLK)和起动脉冲信号(SP)输入移位寄存器时，产生选择信号。所产生的选择信号被缓冲器缓存和放大，而所得的信号被提供给相应的扫描线。一条线的像素中的晶体管的栅电极层被连接至扫描线。因为一条线的像素中的晶体管必须同时立即导通，所以使用了能提供大电流的缓冲器。
参照图12和图13描述用于扫描线驱动器电路的一部分的移位寄存器的一种模式。
图12示出该移位寄存器的电路构造。图12中所示的移位寄存器包括多个触发器：触发器5701_1到5701_n。此外，通过第一时钟信号、第二时钟信号、起动脉冲信号以及复位信号的输入来操作该移位寄存器。
描述了图12中的移位寄存器的连接关系。在图12的移位寄存器中的第i级的触发器5701_i(触发器5701_1到5701_n中的一个)中，图13中所示的第一引线5501连接至第七引线5717_i-1，图13中所示的第二引线5502连接至第七引线5717_i+1，图13中所示的第三引线5503连接至第七引线5717_i，以及图13中所示的第六引线5506连接至第五引线5715。
此外，图13中所示的第四引线5504连接至奇数级的触发器中的第二引线5712，且连接至偶数级的触发器中的第三引线5713。图13中所示的第五引线5505连接至第四引线5714。
注意，图13中所示的第一级的触发器5701_1的第一引线5501连接至第一引线5711，而图13中所示的第n级的触发器5701_n的第二引线5502连接至第六引线5716。
注意，第一引线5711、第二引线5712、第三引线5713以及第六引线5716可分别称为第一信号线、第二信号线、第三信号线以及第四信号线。第四引线5714和第五引线5715可分别称为第一电源线和第二电源线。
接着，图13示出图12中所示触发器的细节。图13中所示的触发器包括第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578。第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578中的每一个均为n沟道晶体管，而且在栅-源电压(Vgs)超过阈值电压(Vth)时导通。
接着，以下描述图13中所示的触发器的连接。
第一薄膜晶体管5571的第一电极(源电极和漏电极中的一个)连接至第四引线5504。第一薄膜晶体管5571的第二电极(源电极和漏电极中的另一个)连接至第三引线5503。
第二薄膜晶体管5572的第一电极连接至第六引线5506。第二薄膜晶体管5572的第二电极连接至第三引线5503。
第三薄膜晶体管5573的第一电极连接至第五引线5505。第三薄膜晶体管5573的第二电极连接至第二薄膜晶体管5572的栅电极层。第三薄膜晶体管5573的栅电极层连接至第五引线5505。
第四薄膜晶体管5574的第一电极连接至第六引线5506。第四薄膜晶体管5574的第二电极连接至第二薄膜晶体管5572的栅电极层。第四薄膜晶体管5574的栅电极层连接至第一薄膜晶体管5571的栅电极层。
第五薄膜晶体管5575的第一电极连接至第五引线5505。第五薄膜晶体管5575的第二电极连接至第一薄膜晶体管5571的栅电极层。第五薄膜晶体管5575的栅电极层连接至第一引线5501。
第六薄膜晶体管5576的第一电极连接至第六引线5506。第六薄膜晶体管5576的第二电极连接至第一薄膜晶体管5571的栅电极层。第六薄膜晶体管5576的栅电极层连接至第二薄膜晶体管5572的栅电极层。
第七薄膜晶体管5577的第一电极连接至第六引线5506。第七薄膜晶体管5577的第二电极连接至第一薄膜晶体管5571的栅电极层。第七薄膜晶体管5577的栅电极层连接至第二引线5502。第八薄膜晶体管5578的第一电极连接至第六引线5506。第八薄膜晶体管5578的第二电极连接至第二薄膜晶体管5572的栅电极层。第八薄膜晶体管5578的栅电极层连接至第一引线5501。
注意，第一薄膜晶体管5571的栅电极层、第四薄膜晶体管5574的栅电极层、第五薄膜晶体管5575的第二电极、第六薄膜晶体管5576的第二电极以及第七薄膜晶体管5577的第二电极彼此连接的点被称为节点5543。第二薄膜晶体管5572的栅电极层、第三薄膜晶体管5573的第二电极、第四薄膜晶体管5574的第二电极、第六薄膜晶体管5576的栅电极层以及第八薄膜晶体管5578的第二电极彼此连接的点被称为节点5544。
注意，第一引线5501、第二引线5502、第三引线5503以及第四引线5504可分别称为第一信号线、第二信号线、第三信号线以及第四信号线。第五引线5505和第六引线5506可分别称为第一电源线和第二电源线。
或者，可仅使用通过与实施例1到3相似的方法制造的n沟道TFT制造信号线驱动器电路和扫描线驱动器电路。因为可通过与实施例1到3相似的方法形成的n沟道TFT具有高迁移率，所以能提高驱动器电路的驱动频率。例如，可通过与实施例1到3相似的方法形成的包括n沟道TFT的扫描线驱动器电路能高速地工作；因此，例如，有可能提高帧频率或实现黑屏***。
此外，例如，当提高了扫描线驱动器电路中的晶体管沟道宽度或设置了多个扫描线驱动器电路时，能实现高得多的帧频率。当设置了多个扫描线驱动器电路时，用于驱动偶数行扫描线的扫描线驱动器电路被设置在一侧，而用于驱动奇数行扫描线的扫描线驱动器电路被设置在另一侧；因此可实现帧频率的提高。此外，使用多个扫描线驱动器电路来向同一扫描线输出信号对于增大显示器件的大小是有利的。
在制造作为根据本发明的一个实施例的半导体器件的示例的有源矩阵型发光显示器件的情况下，因为在至少一个像素中排列有多个薄膜晶体管，所以优选排列多个扫描线驱动器电路。图8B中示出了有源矩阵发光显示器件的框图的示例。
图8B中所示的发光显示器件在衬底5400上包括：具有分别设置有显示元件的多个像素的像素部分5401；选择像素的第一扫描线驱动器电路5402和第二扫描线驱动器电路5404；以及控制输入选定像素的视频信号的信号线驱动器电路5403。
在向图8B的发光显示器件的像素输入数字视频信号的情况下，通过开/关晶体管将像素置于发光状态或不发光状态。因此，可使用面积比灰度法或时间比灰度法显示灰度。面积比灰度法指的是通过将一个像素分成多个子像素并基于视频信号独立地驱动相应子像素从而执行灰度显示的驱动方法。此外，时间比灰度法指的是通过控制像素处于发射光状态的周期来执行灰度显示的驱动方法。
因为发光元件的响应时间比液晶元件等的响应时间快，所以发光元件适合于时间比灰度法。具体而言，在利用时间比灰度法执行显示的情况下，将一个帧周期分成多个子帧周期。接着，根据视频信号，在各个子帧周期中将像素中的发光元件置于发光状态或不发光状态。通过将一个帧周期分成多个子帧周期，可通过视频信号控制像素在一个帧周期中实际发光的总时间长度，从而执行灰度显示。
注意，在图8B中所示的发光显示器件的示例中，当两个开关TFT被排列在一个像素中时，第一扫描线驱动器电路5402产生被输入到用作两个开关TFT之一的栅极引线的第一扫描线的信号，而第二扫描线驱动器电路5404产生被输入到用作两个开关TFT中的另一个的栅极引线的第二扫描线的信号；不过，一个扫描线驱动器电路既可产生被输入到第一扫描线的信号又可产生被输入到第二扫描线的信号。此外，例如，有可能在每个像素中设置用于控制开关元件的操作的多条扫描线，这取决于一个像素中所包括的开关TFT的数量。在此情况下，一个扫描线驱动器电路可产生被输入到多条扫描线的所有信号，或多个扫描线驱动器电路可产生被输入到多条扫描线的信号。
而且，在该发光显示器件中，可在与像素部分的薄膜晶体管相同的衬底上形成可包括n沟道TFT的驱动器电路的一部分。此外，可仅使用通过与实施例1到3相似的方法形成的n沟道TFT制造信号线驱动器电路和扫描线驱动器电路。
而且，上述驱动器电路可用于使用电连接至开关元件的元件来驱动电子墨水的电子纸，而不限于液晶显示器件或发光显示器件的应用。该电子纸也被称为电泳显示器件(电泳显示器)，而且其有利之处在于，它具有与普通纸张一样的可阅读性，而且它具有比其它显示器件更低的功耗和更小的厚度和重量。
可考虑电泳显示器的多种模式。在电泳显示器中，各自包括具有正电荷的第一粒子和具有负电荷的第二粒子的多个微胶囊散布在溶剂或溶液中，而且将电场施加给这些微胶囊，从而微胶囊中的粒子以彼此相反的方向移动，从而仅显示聚集在一侧上的粒子的颜色。注意第一粒子或第二粒子包括染色剂，而且当没有电场时它们不移动。此外，第一粒子的颜色不同于第二粒子的颜色(这些粒子也可以是无色的)。
因此，电泳显示器利用了所谓的介电电泳效应，其中具有高介电常数的物质向具有高电场的区域运动。电泳显示器不需要液晶显示器所必需的偏振板和对衬底，因此它的厚度和重量约为液晶显示器的一半。
微胶囊散布在溶剂中的器件称为电子墨水，而且可将该电子墨水印刷在玻璃、塑料、纤维、纸张等的表面上。利用滤色器或包括着色物质的微粒有可能实现彩色显示。
此外，当将多个上述微胶囊适当地设置在有源矩阵衬底上以***两个电极之间时，可完成有源矩阵显示器件，而且可通过对这些微胶囊施加电场来实现显示。例如，能使用利用可通过与实施例1到3相似的方法形成的薄膜晶体管所获得的有源矩阵衬底。
注意，可使用从导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电材料、电致发光材料、电致变色材料、以及磁泳材料中选择的单种材料、或使用这些材料中的任一种的复合材料分别形成微胶囊中的第一粒子和第二粒子。
因为实施例5中描述的显示器件的驱动器电路包括其中源电极层和漏电极层受第二半导体层保护的薄膜晶体管，所以能无变化地抑制源区和漏区的寄生电阻。因此，能完成性能增强和实现工作稳定性的有源矩阵显示器件板。
可与本说明书中的实施例的任一结构适当地组合而实现实施例5。
[实施例6]
在实施例6中，可将以与实施例1到3类似的方式形成的薄膜晶体管用于制造像素部分，或进一步用于制造驱动器电路，以提供具有显示功能的半导体器件(也称为显示器件)。此外，可利用以与实施例1到3相似的方式在与像素部分相同的衬底上形成驱动器电路的部分或全部，藉此能获得板上***。
显示器件包括显示元件。作为该显示元件，可使用液晶元件(也称为液晶显示元件)或发光元件(也称为发光显示元件)。发光元件在其类别中包括照度受电流或电压控制的元件，在其类别中具体包括无机电致发光(EL)元件、有机EL元件等。此外，可使用诸如电子墨水之类的对比度被电效应改变的显示介质。
此外，该显示器件包括封装有显示元件的面板和其中包括控制器的IC等安装在面板上的模块。本发明的一个实施例涉及在用于制造显示器件的工艺中完成显示元件之前的元件衬底的一种模式，而且该元件衬底设置有用于向显示元件提供电流的器件。具体而言，该元件衬底可以处于仅设置有显示元件的一个像素电极的状态、在形成将成为像素电极的导电膜之后且在蚀刻该导电膜以形成像素电极之前的状态、或任何其它状态。
此说明书中的显示器件表示图像显示器件、显示器件或光源(包括发光器件)。此外，显示器件的类别包括：设置有诸如柔性印刷电路(FPC)、带式自动接合(TAB)带或带式载体封装(TCP)之类的连接器的模块；在TAB带或TCP端部处设置有印刷线路板的模块；以及具有通过玻璃上芯片(COG)方法直接安装在显示元件上的集成电路(IC)的模块。
在实施例6中，参照图14A1、14A2以及14B描述了作为本发明的半导体器件的一个实施例的液晶显示面板的外观和截面。图14A1和14A2均为面板的俯视图，在该面板中，用密封剂4005将以与实施例1相似的方式形成的薄膜晶体管4010和4011与液晶元件4013密封在第一衬底4001与第二衬底4006之间。图14B是沿图14A1和图14A2的线M-N所取的截面图。
密封剂4005被设置成包围设置在第一衬底4001上的像素部分4002和扫描线驱动器电路4004。在像素部分4002和扫描线驱动器电路4004之上设置了第二衬底4006。因此，通过第一衬底4001、密封剂4005以及第二衬底4006将像素部分4002和扫描线驱动器电路4004以及液晶层4008密封到一起。将使用单晶半导体膜或多晶半导体膜形成的信号线驱动器电路4003安装在第一衬底4001上与被密封剂4005包围的区域不同的区域中。
注意，对于单独形成的驱动器电路的连接方法无特殊限制，而且可使用COG方法、引线接合方法、TAB方法等。图14A1示出通过COG方法安装信号线驱动器电路4003的示例，而图14A2示出通过TAB方法安装信号线驱动器电路4003的示例。
第一衬底4001上形成的各自包括多个薄膜晶体管的像素部分4002和扫描线驱动器电路4004，以及像素部分4002中所包括的薄膜晶体管4010和扫描线驱动器电路4004中所包括的薄膜晶体管4011在图14B中作为示例示出。在薄膜晶体管4010和4011上设置了绝缘层4020和4021。
作为薄膜晶体管4010和4011中的每一个，例如，可使用实施例1中描述的薄膜晶体管。在实施例6中，薄膜晶体管4010和4011是n沟道薄膜晶体管。
液晶元件4013中包括的像素电极层4030电连接至薄膜晶体管4010。在第二衬底4006上形成了液晶元件4013的对电极层4031。像素电极层4030、对电极层4031以及液晶层4008相互交迭的部分对应于液晶元件4013。注意，像素电极层4030和对电极层4031分别设置有起取向膜作用的绝缘层4032和绝缘层4033。液晶层4008被夹在像素电极层4030与对电极层4031之间，其中还***有绝缘层4032和4033。
注意，可通过使用玻璃、金属(通常是不锈钢)、陶瓷或塑料分别形成第一衬底4001和第二衬底4006。作为塑料，能使用玻璃纤维增强的塑料(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸树脂膜。此外，还能使用PVF膜或聚酯膜之间夹有铝箔的薄板。
通过绝缘膜的选择性蚀刻而获得由附图标记4035表示的柱状隔离件，而且被设置成控制像素电极层4030与对电极层4031之间的距离(单元间隙)。注意，可使用球状隔离件。对电极层4031电连接至设置在与薄膜晶体管4010相同的衬底上的公共电位线。注意，这些导电粒子包含在密封剂4005中。
或者，可使用不需要取向膜的表现出蓝相的液晶。蓝相是液晶相之一，当胆甾相液晶的温度升高时，蓝相刚好在胆甾相变成各向同性相之前产生。因为仅在窄温度范围中产生蓝相，所以将包含5％或更多重量百分比的手性剂的液晶组分用于液晶层4008以改善该温度范围。包括表现出蓝相的液晶和手性剂的液晶组合物具有10μs到100μs的短响应时间、具有不需要取向工艺的光学各向同性、且具有小的视角依赖性。
注意，实施例6描述了透射型液晶显示器件的示例；然而，可将本发明的一个实施例应用于反射型液晶显示器件或半透射型液晶显示器件。
在实施例6中，描述了偏振板被设置在衬底的外侧(观看者侧)上、而用于显示元件的着色层和电极层以此顺序被设置在衬底的内侧上的液晶显示器件的示例；然而，还可将偏振板设置在衬底的内侧上。偏振板和着色层的层叠结构不限于实施例7中描述的结构，而可根据偏振板和着色层的材料或制造步骤的条件来适当地设置。此外，可设置用作黑色基质的挡光膜。
在实施例6中，为减少薄膜晶体管的表面粗糙度和提高薄膜晶体管的可靠性，使用分别作为保护膜或平坦化绝缘膜的绝缘层(绝缘层4020和绝缘层4021)覆盖通过实施例1获得的薄膜晶体管。注意，设置该保护膜是为了防止漂浮在空气中的诸如有机物质、金属物质或水汽之类的杂质进入，而且优选地该保护膜是致密膜。可通过溅射法将该保护膜形成为包括氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜以及氮氧化铝膜中的任一种的单层膜或层叠膜。虽然在实施例6中描述了通过溅射方法形成保护膜的示例，但本发明的实施例不限于此方法，而且可采用多种方法。
作为具有层叠结构的用作保护膜的绝缘层4020的第一层，在实施例6中通过溅射法形成氧化硅膜。使用氧化硅膜作为保护膜具有防止用于源和漏电极层的铝膜的小丘的有益效果。
而且，作为绝缘层4020的第二层，通过溅射方法形成氮化硅膜。将氮化硅膜用作保护膜能防止诸如钠离子之类的移动离子进入半导体区，从而抑制TFT的电特性变化。
此外，在形成保护膜之后，可对包括铟、镓以及锌的氧化物半导体层退火(在300℃到400℃下)。
形成绝缘层4021作为平坦化绝缘膜。可使用诸如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或环氧树脂之类的具有耐热性的有机材料形成绝缘层4021。除这些有机材料之外，还有可能使用低介电常数材料(低k材料)、硅氧烷基树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。硅氧烷基树脂可包括氟、烷基和芳香基以及氢中的至少一种作为取代基。注意，可通过堆叠使用这些材料形成的多层绝缘膜来形成绝缘层4021。
注意，硅氧烷基树脂是使用硅氧烷基材料作为起始材料形成且具有Si-O-Si键的树脂。硅氧烷基树脂可包括氟、烷基和芳香基以及氢中的至少一种作为取代基。
对于形成绝缘层4021的方法没有特定限制，而且根据材料，可通过溅射法、SOG法、旋涂法、浸渍法、喷涂法、液滴放电法(例如喷墨法、丝网印刷、胶版印刷等)、刮片法、辊涂法、幕涂法、刀涂法等形成绝缘层4021。在使用材料溶液形成绝缘层4021的情况下，可在烘焙步骤同时对包括铟、镓以及锌的氧化物半导体层退火(在300℃到400℃下)。绝缘层4021的烘焙步骤也用作包括铟、镓以及锌的氧化物半导体层的退火步骤，藉此能高效地制造半导体器件。
可使用诸如包含氧化钨的氧化铟、包含氧化钨的氧化锌铟、包含氧化钛的氧化铟、包含氧化钛的氧化锡铟、氧化锡铟(下文称为ITO)、氧化锌铟或添加了氧化硅的氧化锡铟之类的透光导电材料分别形成像素电极层4030和对电极层4031。
或者，可将包含导电高分子(也称为导电聚合物)的导电组合物用于像素电极层4030和对电极层4031。使用该导电组合物形成的像素电极层优选具有10000欧姆/□或更低的薄膜电阻和在550nm波长下的70％或更高的透射率。此外，导电组合物中包含的导电高分子的电阻率优选小于或等于0.1Ω·cm。
作为该导电高分子，可使用所谓的“π电子共轭导电高分子”。作为该导电高分子的示例，可给出聚苯胺及其衍生物、聚吡咯及其衍生物、聚噻吩及其衍生物、或这些材料中的两种或多种的共聚物等。
此外，从FPC 4018向单独形成的信号线驱动器电路4003以及扫描线驱动器电路4004或像素部分4002提供多个信号和电位。
在实施例6中，使用与液晶元件4013中所包括的像素电极层4030相同的导电膜形成连接端子电极4015，而使用与薄膜晶体管4010和4011的源和漏电极层相同的导电膜形成端子电极4016。
连接端子电极4015通过各向异性导电膜4019电连接至FPC 4018中包括的端子。
注意，图14A1、14A2以及14B示出了单独形成信号线驱动器电路4003且将其安装在第一衬底4001上的示例；不过，实施例6不限于此结构。可单独形成然后安装扫描线驱动器电路，或仅单独形成信号线驱动器电路的一部分或扫描线驱动器电路的一部分然后安装。
图15示出使用根据本发明的一个实施例制造的TFT衬底2600形成作为半导体器件的液晶显示模块的示例。
图15示出液晶显示模块的示例，其中TFT衬底2600和对衬底2601通过密封剂2602相互接合，而包括TFT等的像素部分2603、包括液晶层的显示元件2604以及着色层2605设置在这些衬底之间以形成显示区。着色层2605是实现彩色显示所必需的。在RGB***的情况下，为相应像素设置了对应于红色、绿色以及蓝色的相应着色层。在TFT衬底2600和对衬底2601外设置了偏振板2606和2607以及漫射板2613。光源包括冷阴极管2610和反射板2611，而且电路衬底2612通过柔性线路板2609连接至TFT衬底2600的引线电路部分2608，且包括诸如控制电路和电源电路之类的外部电路。可堆叠偏振板和液晶层，而且在它们之间***阻滞膜。
该液晶显示模块可使用TN(扭曲向列)模式、IPS(共面切换)模式、FFS(边缘场切换)模式、MVA(多畴垂直取向)模式、PVA(图像垂直调整)模式、ASM(轴对称排列微单元)模式、OCB(光学补偿双折射)模式、FLC(铁电液晶)模式、AFLC(反铁电液晶)模式等。
通过上述步骤，能制造包括工作稳定性优秀的薄膜晶体管的显示器件。因为实施例6的液晶显示器件包括工作稳定性优秀的薄膜晶体管，所以液晶显示器件的可靠性高。
可与本说明书中的实施例的任一结构适当地组合而实现实施例6。
[实施例7]
在实施例7中，描述了作为本发明的半导体器件的实施例的发光显示器件。作为显示器件中包括的显示元件，这里描述了利用电致发光的发光元件。利用电致发光的发光元件是根据发光材料是有机化合物还是无机化合物来分类的。一般而言，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，将电子和空穴分别从一对电极注入包含发光有机化合物的层中，从而电流流动。然后，这些载流子(电子和空穴)的复合使发光有机化合物形成激发态，且当它们从激发态返回基态时发光。由于这种机制，这样的发光元件被称为电流激发型发光元件。
无机EL元件被分类为散射型无机EL元件和薄膜无机EL元件。散射型无机EL元件包括发光材料的粒子散布在粘合剂中的发光层，而且其发光机制是利用施主能级和受主能级的施主-受主复合发光。在薄膜无机EL元件中，发光层被夹在介电层之间，而介电层被夹在电极之间。薄膜无机EL元件的发光机制是其中利用金属离子的内壳层电子跃迁的局部发光。这里，在描述中将有机EL元件用作发光元件。
图16示出可应用数字时间灰度驱动的作为根据本发明的一个实施例的半导体器件的示例的像素结构的示例。
描述了可应用数字时间灰度驱动的像素的结构和操作。这里，示出了其中像素包括两个n沟道晶体管的示例，在这两个n沟道晶体管的每一个中，使用实施例3中描述的包括铟、镓以及锌的氧化物半导体层形成沟道形成区。
像素6400包括开关晶体管6401、驱动晶体管6402、发光元件6404以及电容器6403。开关晶体管6401的栅极连接至扫描线6406，开关晶体管6401的第一电极(源电极和漏电极中的一个)连接至信号线6405，而开关晶体管6401的第二电极(源电极和漏电极中的另一个)连接至驱动晶体管6402的栅极。驱动晶体管6402的栅极通过电容器6403连接至电源线6407，驱动晶体管6402的第一电极连接至电源线6407，以及驱动晶体管6402的第二电极连接至发光元件6404的第一电极(像素电极层)。发光元件6404的第二电极对应于公共电极6408。公共电极6408电连接至在同一衬底上形成的公共电位线。
发光元件6404的第二电极(公共电极6408)被设置为低电源电位。该低电源电位是满足低电源电位小于高电源电位的电位，其中该高电源电位被设置到作为基准的电源线6407。例如，GND、0V等可设置为低电源电位。这里，为了通过向发光元件6404施加高电源电位与低电源电位之间的电位差以向发光元件提供电流从而使发光元件6404发光，要将各个电位设置成使高电源电位与低电源电位之间的电位差是发光元件6404的正向阈值电压或更高电压。
驱动晶体管6402的栅极电容可用作电容器6403的替代物，因此可省去电容器6403。可在沟道区与栅电极层之间形成驱动晶体管6402的栅电容。
在电压输入电压驱动方法的情况下，视频信号被输入到驱动晶体管6402的栅极，从而使驱动晶体管6402处于充分导通和截止这两种状态中的任一种状态。即，驱动晶体管6402在线性区中工作。因为驱动晶体管6402在线性区中工作，所以高于电源线6407电压的电压被施加给驱动晶体管6402的栅极。注意，大于或等于电源线电压加上驱动晶体管6402的Vth的电压被施加给信号线6405。
在执行模拟灰度驱动法代替数字时间灰度驱动法的情况下，通过改变信号输入可使用与图16中一样的像素结构。
在执行模拟灰度驱动的情况下，大于或等于发光元件6404的正向电压加上驱动晶体管6402的Vth的电压被施加给驱动晶体管6402的栅极。发光元件6404的正向电压指的是获得期望照度的电压，且包括至少正向阈值电压。通过输入视频信号以使驱动晶体管6402能在饱和区中工作，可向发光元件6404提供电流。为了使驱动晶体管6402能工作于饱和区，电源线6407的电位被设置成高于驱动晶体管6402的栅极电位。因为视频信号是模拟信号，所以可将与该视频信号一致的电流馈送至发光元件6404，从而可执行模拟灰度驱动。
注意，本发明的像素结构不限于图16中所示的像素结构。例如，可向图16中所示的像素添加开关、电阻器、电容器、晶体管、逻辑电路等。
接着，参照图17A到17C描述发光元件的结构。通过以n沟道驱动TFT为例描述像素的截面结构。可按照与实施例3中描述的薄膜晶体管类似的方式制造作为用于图17A到17C中的半导体器件的驱动TFT的TFT7001、7011以及7021中的每一个。
为从发光元件提取光，发光元件的阳极和阴极中的至少一个需要是透明的。在衬底上形成了薄膜晶体管和发光元件。发光元件可具有通过与衬底相对的表面提取光的顶发光结构、通过衬底侧上的表面提取光的底发光结构、或通过与衬底相对的表面和衬底侧上的表面提取光的双发光结构。可将根据本发明的一个实施例的该像素结构应用于具有这些发光结构中的任一种的发光元件。
参考图17A描述了具有顶发光结构的发光元件。
图17A是作为驱动TFT的TFT 7001是n沟道TFT而且光从发光元件7002发射至阳极7005侧的情况下的像素的截面图。在图17A中，发光元件7002的阴极7003电连接至作为驱动TFT的TFT 7001，而发光层7004和阳极7005以此顺序堆叠在阴极7003上。阴极7003可由多种导电材料形成，只要它们具有低功函数并反射光。例如，优选使用Ca、Al、CaF、MgAg、AlLi等。可使用单层或堆叠的多个层形成发光层7004。如果使用多个层形成发光层7004，则通过按照以下顺序在阴极7003上堆叠电子注入层、电子输运层、发光层、空穴输运层以及空穴注入层形成发光层7004。不一定要形成所有这些层。使用诸如包含氧化钨的氧化铟膜、包含氧化钨的氧化锌铟膜、包含氧化钛的氧化铟膜、包含氧化钛的氧化锡铟膜、氧化锡铟膜(下文称为ITO)、氧化锌铟或其中添加了氧化硅的氧化锡铟膜之类的透光导电膜形成阳极7005。
发光层7004夹在阴极7003与阳极7005之间的区域对应于发光元件7002。在图17A中所示像素的情况下，如箭头所示，光从发光元件7002发射至阳极7005。
接着，参照图17B描述具有底发光结构的发光元件。图17B是驱动TFT7011是n型TFT、而且发光元件7012中产生的光发射通过阴极7013侧的情况下的像素的截面图。在图17B中，在电连接至驱动TFT 7011的透光导电膜7017上形成发光元件7012的阴极7013，而发光层7014和阳极7015以此顺序堆叠在阴极7013上。当阳极7015具有透光性质时，可形成用于反射和阻挡光的挡光膜7016来覆盖阳极7015。对于阴极7013，与图17A的情况一样可使用多种材料，只要它们是具有低功函数的导电材料。阴极7013具有能透射光的厚度(优选约5nm到30nm)。例如，可将具有20nm厚度的铝膜用作阴极7013。以类似于图17A的情况的方式，可使用单层结构或多个层的层叠结构形成发光层7014。不需要阳极7015透光，但可使用如图17A的情况一样的透光导电材料形成阳极7015。作为挡光膜7016，可使用反射光的金属等；不过它不限于金属膜。例如，可使用添加了黑色素的树脂等。
发光层7014夹在阴极7013与阳极7015之间的区域对应于发光元件7012。在图17B中所示像素的情况下，如箭头所示，光从发光元件7012发射至阴极7013侧。
接着，参考图17C描述具有双发光结构的发光元件。在图17C中，在电连接至驱动TFT 7021的透光导电膜7027上形成发光元件7022的阴极7023，而发光层7024和阳极7025以此顺序堆叠在阴极7023上。与图17A的情况一样，可使用多种导电材料形成阴极7023，只要它们具有低功函数。阴极7023具有能透射光的厚度。例如，可将具有20nm厚度的Al膜可用作阴极7023。与图17A中一样，可使用单层或多个层的叠层形成发光层7024。可使用与图17A的情况中一样的透光导电材料形成阳极7025。
阴极7023、发光层7024以及阳极7025彼此交迭的区域对应于发光元件7022。在图17C中所示像素的情况下，如箭头所示，光从发光元件7022发射至阳极7025侧和阴极7023侧。
虽然这里描述了有机EL元件作为发光元件，但也可能提供无机EL元件作为发光元件。
实施例7描述了用于控制发光元件的驱动的薄膜晶体管(驱动TFT)电连接至发光元件的示例。然而，可在驱动TFT与发光元件之间形成电流控制TFT以与它们相连。
实施例7中描述的半导体器件不限于图17A到17C中所示的结构，而且可基于根据本发明的技术的精神以多种方式修改。
接着，参照图18A和18B描述对应于根据本发明的半导体器件的一个模式的发光显示面板(也称为发光面板)的外观和截面。图18A是其中利用密封剂将薄膜晶体管和发光元件密封在第一衬底与第二衬底之间的面板的平面图，其中该薄膜晶体管包括包含铟、镓以及锌的氧化物半导体层且以类似于实施例3的方式形成。图18B是沿图18A的线H-I所取的截面图。
将密封剂4505设置成包围设置在第一衬底4501上的像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b。此外，将第二衬底4506设置在像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b上。因此，通过第一衬底4501、密封剂4505以及第二衬底4506将像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b连同填充物4507密封到一起。优选显示器件被保护膜(诸如粘接膜或紫外可固化树脂膜)或具有高气密性和几乎无除气的覆盖材料封装(密封)，从而该显示器件不被暴露在外部空气中。
形成在第一衬底4501上的各自包括多个薄膜晶体管的像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b、以及包括在像素部分4502中的薄膜晶体管4510和包括在信号线驱动器电路4503a中的薄膜晶体管4509在图18B中作为示例示出。
薄膜晶体管4509和4510是n沟道薄膜晶体管，而且可将实施例3中所描述的薄膜晶体管用作它们中的每一个。
此外，附图标记4511表示发光元件。发光元件4511中包括的作为像素电极层的第一电极层4517电连接至薄膜晶体管4510的源电极层或漏电极层。注意，虽然发光元件4511具有包括第一电极层4517、电致发光层4512以及第二电极层4513的层叠结构，但发光元件4511的结构不限于实施例9中描述的该层叠结构。可根据从发光元件4511提取光的方向等适当改变发光元件4511的结构。
使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成隔离壁4520。尤其优选使用光敏材料制成隔离壁4520，以在第一电极层4517上具有开口，且使该开口具有带有连续弯曲的斜面的侧壁。
可将电致发光层4512形成为单层或堆叠的多层。
可在第二电极层4513和隔离壁4520上形成保护膜，以阻止氧气、氢气、水汽、二氧化碳等进入发光元件4511。作为保护膜，可形成氮化硅膜、氮氧化硅膜、DLC膜等。
从FPC 4518a和4518b将多个信号和电压提供给信号线驱动器电路4503a和4503b、扫描线驱动器电路4504a和4504b或像素部分4502。
在实施例7中，使用与发光元件4511中所包括的第一电极层4517相同的导电膜形成连接端子电极4515，而使用与薄膜晶体管4509和4510中所包括的源和漏电极层相同的导电膜形成端子电极4516。
连接端子电极4515通过各向异性导电膜4519电连接至FPC 4518a的端子。
位于从发光元件4511提取光的方向的第二衬底4506应当具有透光性质。在该情况下，使用诸如玻璃板、塑料板、聚酯膜或丙烯酸膜之类的具有透光性质的材料。
作为填充物4507，可使用紫外可固化树脂或热固性树脂以及诸如氮气或氩气之类的惰性气体。例如，可使用聚氯乙烯(PVC)、丙烯酸、聚酰亚胺、环氧树脂、硅酮树脂、聚乙烯醇缩丁醛(PVB)或乙烯乙酸乙烯酯(EVA)。在实施例7中，使用氮气作为填充物4507。
在需要时，可对发光元件的发光表面适当设置诸如偏振板、圆偏振板(包括椭圆偏振板)、阻滞板(四分之一波板或半波板)或滤色器之类的光学膜。此外，偏振板或圆偏振板可设置有抗反射膜。例如，可执行抗眩光处理，通过该处理能通过表面上的凸起和凹陷漫射反射光以减少眩光。
信号线驱动器电路4503a和4503b与扫描线驱动器电路4504a和4504b可作为使用单晶半导体膜或多晶半导体膜形成的驱动器电路被安装在单独制备的衬底上。此外，可单独形成信号线驱动器电路及其部分或扫描线驱动器电路及其部分以备安装。实施例7不限于图18A和18B中所示的结构。
通过上述步骤，能制造包括工作稳定性优秀的薄膜晶体管的显示器件。因为实施例7的液晶显示器件(显示面板)包括工作稳定性优秀的薄膜晶体管，所以液晶显示器件的可靠性高。
可与本说明书中的实施例的任一结构适当地组合而实现实施例7。
[实施例8]
可应用根据本发明的一个实施例的显示器件作为电子纸。电子纸可用于多种领域的电子设备，只要它们能显示数据。例如，电子纸可应用于电子书设备(电子书)、招贴、诸如火车之类的车辆中的广告、或诸如***之类的多种卡的显示器。图19A和19B以及图20示出半导体器件的示例。
图19A示出使用电子纸形成的招贴2631。如果广告媒质是打印纸，则该广告通过人力更换；然而，当使用了根据本发明的一个实施例的电子纸时，可在很短的时间内改变广告显示。此外，可在无显示缺陷的情况下获得稳定的图像。注意，该招贴可具有能无线发送和接收数据的配置。
图19B示出诸如火车之类的车辆中的广告2632。如果广告媒质是打印纸，则该广告通过人力更换；然而，当使用了根据本发明的一个实施例的电子纸时，可在不需要很多人力的情况下在很短的时间内改变广告显示。此外，可在无显示缺陷的情况下获得稳定的图像。注意，车辆中的广告可具有能无线发送和接收数据的配置。
图20示出电子书设备2700的示例。例如，电子书设备2700包括两个外壳——外壳2701和外壳2703。外壳2701和2703通过轴部分2711相互结合，电子书设备2700沿轴部分2711打开和闭合。利用这样的结构，电子书设备2700可类似于纸书一样起作用。
显示部分2705和显示部分2707分别被包括在外壳2701和外壳2703中。显示部分2705和显示部分2707可显示一幅图像或不同图像。例如，在显示部分2705和显示部分2707显示不同图像的情况下，可在右边的显示部分(图20中的显示部分2705)上显示文字，而在左边的显示部分(图20中的显示部分2707)上显示图像。
图20示出外壳2701设置有操作部分等的示例。例如，外壳2701设置有电源开关2721、操作键2723、扬声器2725等。利用操作键2723可翻页。注意，可在外壳的显示部分的同一表面上设置键盘、定点设备等。此外，外壳的后面或侧面可设置有外部连接端子(耳机端子、USB端子、可与诸如AC适配器或USB电缆之类的多种电缆连接的端子等)、存储介质***部等。而且，电子书设备2700可具有电子词典功能。
电子书设备2700可具有能无线发送和接收数据的配置。通过无线通信，可从电子书服务器购买和下载想要的图书数据等。
通过上述步骤，能制造包括工作稳定性优秀的薄膜晶体管的显示器件。包括工作稳定性优秀的薄膜晶体管的半导体器件具有高可靠性。
[实施例9]
可将根据本发明的一个实施例的半导体器件可应用于多种电子设备(包括游戏机)。电子设备的示例包括电视机(也称为电视或电视接收机)、计算机监示器等、诸如数码相机或数码摄像机之类的相机、数码相框、蜂窝电话(也称为移动电话或移动电话机)、便携式游戏控制台、便携式信息终端、音频再现设备、诸如弹球盘机之类的大尺寸游戏机等。
图21A示出电视机9600的示例。在电视机9600中，显示部分9603被包括在外壳9601中。可在显示部分9603上显示图像。这里，外壳9601由支架9605支承。
可利用外壳9601的操作开关或独立的遥控器9610操作电视机9600。可利用遥控器9610的操作键9609控制频道和音量，从而控制显示部分9603上显示的图像。此外，遥控器9610可设置有用于显示从遥控器9610输出的数据的显示部分9607。
注意，电视机9600设置有接收器、调制解调器等。利用该接收器，可接收一般的电视广播。此外，当电视机9600经由调制解调器通过有线或无线连接连接至通信网络时，可执行单向(从发射器到接收器)或双向(发射器与接收器之间、接收器之间等)数据通信。
图21B示出数码相框9700的示例。例如，在数码相框9700中，显示部分9703被包括在外壳9701中。可在显示部分9703上显示多幅图像。例如，显示部分9703能显示数码相机等拍摄的图像数据而起普通相框的作用。
注意，数码相框9700设置有操作部分、外部连接部分(USB端子、可连接至诸如USB电缆之类的多种电缆的端子等)、记录介质***部分等。虽然可将这些部分设置在与显示部分相同的表面上，但优选为了改进数码相框9700的设计而将它们设置在侧面或后面。例如，存储了由数码相机拍摄的图像数据的存储器被***数码相框的记录介质***部分中，藉此可导入图像数据并将其显示在显示部分9703上。
数码相框9700可无线地发送和接收数据。通过无线通信，可导入期望的图像数据以供显示。
图22A示出包括两个外壳——外壳9881和外壳9891——的便携式游戏控制台。外壳9881和9891利用连接部分9893相互连接以便打开和闭合。显示部分9882和显示部分9883分别被包括在外壳9881和外壳9891中。图22A中所示的便携式游戏控制台还包括扬声器部分9884、存储介质***部分9886、LED灯9890、输入装置(操作键9885、连接端子9887、传感器9888(包括测量力、位移、位置、速度、加速度、角速度、旋转次数、距离、光、液体、磁性、温度、化学物质、声音、时间、硬度、电场、电流、电压、电功率、射线、流速、湿度、倾角、振动、气味或红外线的功能)以及话筒9889)等。不言而喻，该便携式游戏控制台的结构不限于上述结构，而且可以是任何结构，只要设置有根据本发明的一个实施例的半导体器件。而且，可适当设置另一附件。图22A中所示的便携式游戏控制台具有读出存储在记录介质中的程序或数据以将其显示在显示部分上的功能，以及通过无线通信与另一便携式游戏控制台共享信息的功能。注意，图22A中所示的便携式游戏控制台的功能不限于上述功能，而且能提供多种功能。
图22B示出作为大尺寸游戏机的自动售货机9900的示例。在自动售货机9900中，显示部分9903被包括在外壳9901中。此外，自动售货机9900包括诸如起始杆或停止开关之类的操作装置、硬币槽、扬声器等。不言而喻，该售货机9900的结构不限于上述结构，而且可以是任何结构，只要设置有根据本发明的一个实施例的至少一个半导体器件。而且，可适当设置另一附件。
图23示出蜂窝电话1000的示例。蜂窝电话1000设置有包括在外壳1001中的显示部分1002、操作按钮1003、外部连接端口1004、扬声器1005、话筒1006等。
通过用手指等触摸显示部分1002可将信息输入图23中所示的蜂窝电话1000。此外，可通过用手指等触摸显示部分1002来执行诸如打电话和编辑邮件之类的操作。
显示部分1002主要有三种屏幕模式。第一种模式是主要用于显示图像的显示模式。第二种模式是主要用于输入诸如文字之类的信息的输入模式。第三种模式是其中混合了显示模式和输入模式这两种模式的显示-输入模式。
例如，在打电话或写电子邮件的情况下，显示部分1002被设置成主要用于执行文字输入的文字输入模式，而且可在屏幕上执行文字输入操作。在该情况下，优选在显示部分1002的屏幕的几乎全部区域上显示键盘或数字按钮。
当诸如陀螺仪或加速度传感器之类的包括用于检测倾斜的传感器的检测设备设置在蜂窝电话1000内部时，可通过确定蜂窝电话1000的方向(无论蜂窝电话1000被放置成水平还是垂直以用于景色模式或肖像模式)自动切换显示部分1002的屏幕上的显示内容。
通过触摸显示部分1002或操作外壳1001的操作按钮1003可切换屏幕模式。或者，可根据显示部分1002上显示的图像类型切换屏幕模式。例如，当显示在显示部分上的图像信号是移动图像数据时，将屏幕模式切换成显示模式。当该信号是文字数据时，将屏幕模式切换成输入模式。
此外，在输入模式中，当未进行通过触摸显示部分1002的输入达指定时间段、同时显示部分1002中的光传感器检测到信号时，可控制屏幕模式从输入模式切换至显示模式。
显示部分1002还能起图像传感器的作用。例如，通过用手掌或手指触摸显示部分1002采集掌纹、指纹等图像，藉此执行个人认证。此外，利用为显示部分设置的发射近红外光的背光或感测光源，也能采集指纹、掌纹等图像。
通过上述步骤，能制造包括工作稳定性优秀的薄膜晶体管的电子电器。因为该电子电器包括工作稳定性优秀的薄膜晶体管，所以电子电器的稳定性高。
示例1
在示例1中，描述了用于制造薄膜晶体管的工艺和该薄膜晶体管的特性。
图24示出示例1的薄膜晶体管的结构。在示例1的薄膜晶体管155中，在衬底100上形成了栅电极层111，在栅电极层111上形成了栅绝缘膜102，以及在栅绝缘膜102上形成了作为源电极层和漏电极层的第一电极层115a和第二电极层115b，以使第一电极层115a和第二电极层115b的端部与栅电极层111交迭。设置第一半导体层113，以使其与栅电极层111交迭，而且与栅绝缘膜102、第一电极层115a和第二电极层115b的侧面部分、以及第一保护层114a和第二保护层114b的侧面部分和顶面部分接触。
在示例1中，将厚度为0.7mm的无碱玻璃衬底(康宁公司制造的EAGLE 2000)用作衬底100。接着，通过溅射法形成作为栅电极的厚度为100nm的钨膜。然后，通过使用利用光掩模形成的抗蚀剂掩模的蚀刻去除钨膜的不必要部分，藉此形成引线和栅电极层。这里，执行蚀刻以使栅电极层的至少端部楔化从而防止断开。
接着，通过等离子体CVD法在衬底100和栅电极层111上形成厚度为100nm的氧化硅膜作为栅绝缘膜102。
然后，通过溅射法形成厚度为100nm的钛膜作为用作源电极层和漏电极层的导电膜。
在形成作为源电极层和漏电极层的钛膜之后，在不使钛膜暴露给空气的情况下连续形成第二半导体层。在示例1中，使用了其中多个腔室连接至转移腔室的多腔室型溅射装置，而且在不使钛膜暴露给空气的情况下，将衬底转移至形成第二半导体层的腔室中。
在示例1中，通过溅射法在钛膜上形成包括铟、镓以及锌的氧化物半导体膜作为第二半导体层。使用通过烧结组分比为1∶1∶1(＝In2O3∶Ga2O3∶ZnO)的氧化铟、氧化镓以及氧化锌形成直径为12英寸的靶(In∶Ga∶Zn＝1∶1∶0.5)形成第二半导体层。衬底与靶之间的距离被设置为60mm。在压力为0.4Pa、直流(DC)电源为0.5kW以及气氛为氩气和氧气的混合物(氩气∶氧气＝10∶5)的条件下执行溅射法。注意，第二半导体层的厚度为5nm。
接着，通过使用利用光掩模形成的抗蚀剂掩模的蚀刻去除第二半导体层的不必要部分，藉此形成第一保护层114a和第二保护层114b。接着，将同一抗蚀剂掩模用于蚀刻钛膜的不必要部分，藉此形成引线和作为源电极层和漏电极层的第一电极层115a和第二电极层115b。
在形成第一半导体层113之前，引入氧气和氩气，并对第一保护层114a、第二保护层114b以及栅绝缘膜102的暴露表面执行反溅射，而且执行利用氧自由基或氧气的照射；因此，去除了表面上的灰尘和杂质。在某些情况下，由于反溅射，栅绝缘膜102、第一保护层114a以及第二保护层114b的端部被轻微减薄或磨圆，因为表面受到刮削。当第一保护层114a、第二保护层114b的端部被刮削以具有小斜角时，将被堆叠在它们上面的第一半导体层113能容易地覆盖这些倾斜部分；因此，不容易出现断开。
接着，通过溅射法形成作为第一半导体层113的厚度为100nm的包括铟、镓以及锌的氧化物半导体膜。因为在示例1的相同条件下形成了第一半导体层和第二半导体层，所以第二半导体层的电导率小于或等于第一半导体层的电导率。接着，通过使用利用光掩模形成的抗蚀剂掩模的蚀刻去除第一半导体层113的不必要部分，藉此形成薄膜晶体管155。
接着，使其上形成了薄膜晶体管155的衬底在炉中在350℃下在氮气气氛中经受热处理一小时。通过该热处理，氧化物半导体膜中包括的In-Ga-Zn-O基非单晶膜中发生原子级重排。因为热处理释放了阻止载流子运动的应变能，所以热处理(也包括光退火)是很重要的。
测量了在示例1的一个衬底上制造的15个薄膜晶体管的电特性，这15个薄膜晶体管均具有10μm的沟道长度和100μm的沟道宽度。图25中示出了这些结果。按照这种方式，在一个衬底上制造了具有差异被抑制的15个薄膜晶体管。注意，在10V的栅极电压Vg和10V的漏极电压Vd下，导通电流(I导通)高。而且，最小截止电流(I截止_最小)低，为1×10-12A，所以能观测到108或更高的导通/截止比。此外，观测到了超过13cm2/Vs的高电场效应迁移率。示例1中制造的薄膜晶体管不仅具有受抑制的差异且具有高导通/截止比。而且，实现了高电场效应迁移率。
本申请基于2008年12月25向日本专利局提交的日本专利申请S/N.2008-330611，该申请的全部内容通过引用结合于此。

Claims (14)

1.一种半导体器件，包括：
栅电极层；
在所述栅电极层上设置的栅绝缘膜；
在所述栅绝缘膜上设置的第一电极层和第二电极层，所述第一和第二电极层的端部与所述栅电极层交迭；
在所述第一电极层上设置的第一保护层；
在所述第二电极层上设置的第二保护层；以及
第一半导体层，所述第一半导体层被设置成与所述栅电极层交迭，而且与所述栅绝缘膜、所述第一电极层和所述第二电极层的侧面部分、以及所述第一保护层和所述第二保护层的侧面部分和顶面部分接触，
其中所述第一保护层和所述第二保护层的电导率小于或等于所述第一半导体层的电导率。
2.如权利要求1所述的半导体器件，其特征在于，使用包括与所述第一半导体层相同的元素的组合物形成所述第一保护层和所述第二保护层。
3.如权利要求1所述的半导体器件，其特征在于，所述第一半导体层包括氧化物半导体。
4.如权利要求1所述的半导体器件，其特征在于，所述第一半导体层包括包含铟、镓以及锌的半导体。
5.如权利要求1所述的半导体器件，其特征在于，在所述第一电极层和所述第二电极层上设置了第二半导体层，所述第二半导体层的电导率小于或等于所述第一半导体层而且厚度小于所述第一半导体层,所述第二半导体层用作所述第一保护层和所述第二保护层。
6.一种半导体器件，包括：
第一电极层和第二电极层；
在所述第一电极层上设置的第一保护层；
在所述第二电极层上设置的第二保护层；
第一半导体层，所述第一半导体层被设置成与所述第一电极层和所述第二电极层的侧面部分、以及所述第一保护层和所述第二保护层的侧面部分和顶面部分接触；
在所述第一半导体层上设置的栅绝缘膜；以及
栅电极层，所述栅电极层被设置成经由所述栅绝缘膜与所述第一电极层和所述第二电极层的端部交迭，
其中所述第一保护层和所述第二保护层的电导率小于或等于所述第一半导体层的电导率。
7.如权利要求6所述的半导体器件，其特征在于，使用包括与所述第一半导体层相同的元素的组合物形成所述第一保护层和所述第二保护层。
8.如权利要求6所述的半导体器件，其特征在于，所述第一半导体层包括氧化物半导体。
9.如权利要求6所述的半导体器件，其特征在于，所述第一半导体层包括包含铟、镓以及锌的半导体。
10.如权利要求6所述的半导体器件，其特征在于，在所述第一电极层和所述第二电极层上形成第二半导体层，所述第二半导体层的电导率小于或等于所述第一半导体层的电导率而且厚度小于所述第一半导体层,所述第二半导体层用作所述第一保护层和所述第二保护层。
11.一种用于制造半导体器件的方法，所述方法包括以下步骤：
形成栅电极层；
在所述栅电极层上形成栅绝缘膜；
在所述栅绝缘膜上形成第一电极层和第二电极层；
形成在所述第一电极层上设置的第一保护层；
形成在所述第二电极层上设置的第二保护层；以及
形成第一半导体层，所述第一半导体层被设置成与所述栅电极层交迭，而且与所述栅绝缘膜、所述第一电极层和所述第二电极层的侧面部分、以及所述第一保护层和所述第二保护层的侧面部分和顶面部分接触，
其中所述第一保护层和所述第二保护层的电导率小于或等于所述第一半导体层的电导率。
12.如权利要求11所述的用于制造半导体器件的方法，其特征在于，还包括通过形成导电膜然后在不使所述导电膜暴露给空气的情况下在所述导电膜上连续形成第二半导体膜来形成膜的叠层的步骤，
其中使用所述膜的叠层形成各自包括所述第一保护层和所述第二保护层的所述第一电极层和所述第二电极层。
13.一种用于制造半导体器件的方法，所述方法包括以下步骤：
形成第一电极层和第二电极层；
形成在所述第一电极层上设置的第一保护层；
形成在所述第二电极层上设置的第二保护层；
形成第一半导体层，所述第一半导体层被设置成与所述第一电极层和所述第二电极层的侧面部分、以及所述第一保护层和所述第二保护层的顶面部分和侧面部分接触；
形成在所述第一半导体层上设置的栅绝缘膜；以及
形成栅电极层，所述栅电极层被设置成经由所述栅绝缘膜与所述第一电极层和所述第二电极层的端部交迭，
其中所述第一保护层和所述第二保护层的电导率小于或等于所述第一半导体层的电导率。
14.如权利要求13所述的用于制造半导体器件的方法，其特征在于，还包括通过形成导电膜然后在不使所述导电膜暴露给空气的情况下在所述导电膜上连续形成第二半导体膜来形成膜的叠层的步骤，
其中使用所述膜的叠层形成各自包括所述第一保护层和所述第二保护层的所述第一电极层和所述第二电极层。
CN200910262557.1A 2008-12-25 2009-12-24 半导体器件及其制造方法 Active CN101794818B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-330611 2008-12-25
JP2008330611 2008-12-25

Publications (2)

Publication Number Publication Date
CN101794818A CN101794818A (zh) 2010-08-04
CN101794818B true CN101794818B (zh) 2014-04-23

Family

ID=42283740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910262557.1A Active CN101794818B (zh) 2008-12-25 2009-12-24 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US8383470B2 (zh)
JP (3) JP5588669B2 (zh)
KR (1) KR101635842B1 (zh)
CN (1) CN101794818B (zh)
TW (1) TWI476915B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101022652B1 (ko) * 2009-04-02 2011-03-22 삼성모바일디스플레이주식회사 박막 트랜지스터 기판 제조방법 및 유기 발광 디스플레이 장치 제조방법
US8338226B2 (en) * 2009-04-02 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101436120B1 (ko) 2009-12-28 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20130099074A (ko) 2010-09-03 2013-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 반도체 장치의 제작 방법
KR20140054465A (ko) * 2010-09-15 2014-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
JP5643605B2 (ja) * 2010-10-27 2014-12-17 サントリーホールディングス株式会社 測定装置および測定方法
JP5766467B2 (ja) * 2011-03-02 2015-08-19 株式会社東芝 薄膜トランジスタ及びその製造方法、表示装置
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102184865B (zh) * 2011-04-15 2013-06-05 福州华映视讯有限公司 薄膜晶体管及其制造方法
US8901554B2 (en) * 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8748886B2 (en) * 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6226518B2 (ja) 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
TWI544263B (zh) * 2011-11-02 2016-08-01 元太科技工業股份有限公司 陣列基板及其製造方法
KR102072244B1 (ko) 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102330543B1 (ko) 2012-04-13 2021-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2013251255A (ja) 2012-05-04 2013-12-12 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
JP6285150B2 (ja) * 2012-11-16 2018-02-28 株式会社半導体エネルギー研究所 半導体装置
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
KR102513764B1 (ko) 2013-12-27 2023-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
JP6722980B2 (ja) 2014-05-09 2020-07-15 株式会社半導体エネルギー研究所 表示装置および発光装置、並びに電子機器
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
TWI696108B (zh) 2015-02-13 2020-06-11 日商半導體能源研究所股份有限公司 功能面板、功能模組、發光模組、顯示模組、位置資料輸入模組、發光裝置、照明設備、顯示裝置、資料處理裝置、功能面板的製造方法
KR102491877B1 (ko) * 2015-12-18 2023-01-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN107623041B (zh) * 2017-09-08 2021-05-28 河南大学 一种基于氧化物薄膜晶体管的反相器及其制造方法
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941299A (zh) * 2005-09-29 2007-04-04 株式会社半导体能源研究所 半导体器件及其制造方法

Family Cites Families (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JPH08236775A (ja) * 1995-03-01 1996-09-13 Toshiba Corp 薄膜トランジスタおよびその製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6013930A (en) * 1997-09-24 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having laminated source and drain regions and method for producing the same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001007342A (ja) * 1999-04-20 2001-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
KR100825102B1 (ko) * 2002-01-08 2008-04-25 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
AU2005302964B2 (en) 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126730B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1935027B1 (en) 2005-10-14 2017-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5427340B2 (ja) * 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007123700A (ja) 2005-10-31 2007-05-17 Toppan Printing Co Ltd 酸化物半導体のパターニング方法と薄膜トランジスタの製造方法
KR101112652B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7646015B2 (en) * 2006-10-31 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device and semiconductor device
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP2008218595A (ja) * 2007-03-02 2008-09-18 Canon Inc 露光装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
US7851352B2 (en) * 2007-05-11 2010-12-14 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of semiconductor device and electronic device
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR100936874B1 (ko) * 2007-12-18 2010-01-14 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를구비하는 유기전계발광 표시 장치의 제조 방법
JP5345349B2 (ja) * 2008-07-24 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
TWI626744B (zh) 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
TWI502739B (zh) 2008-11-13 2015-10-01 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI585955B (zh) 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
TWI508304B (zh) 2008-11-28 2015-11-11 Semiconductor Energy Lab 半導體裝置和其製造方法
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941299A (zh) * 2005-09-29 2007-04-04 株式会社半导体能源研究所 半导体器件及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
第0052段至第0069段，第0109段至第0126段，图1B，5A-5D，6A-6C，7A-7B.

Also Published As

Publication number Publication date
TWI476915B (zh) 2015-03-11
JP2014239244A (ja) 2014-12-18
JP2010171415A (ja) 2010-08-05
KR20100075735A (ko) 2010-07-05
US8772784B2 (en) 2014-07-08
TW201036164A (en) 2010-10-01
JP5917623B2 (ja) 2016-05-18
JP2016149563A (ja) 2016-08-18
JP5588669B2 (ja) 2014-09-10
CN101794818A (zh) 2010-08-04
US8383470B2 (en) 2013-02-26
KR101635842B1 (ko) 2016-07-04
US20130175523A1 (en) 2013-07-11
JP6220412B2 (ja) 2017-10-25
US20100163866A1 (en) 2010-07-01

Similar Documents

Publication Publication Date Title
CN101794818B (zh) 半导体器件及其制造方法
KR102615835B1 (ko) 반도체 장치 및 그 제작 방법
CN101783368B (zh) 半导体器件及其制造方法、以及具有该半导体器件的电子设备
CN102214680B (zh) 半导体器件及其制造方法
CN101826559B (zh) 半导体装置及其制造方法
CN101740634B (zh) 半导体装置及其制造方法
CN102257621B (zh) 晶体管的制造方法
CN101794822B (zh) 半导体装置及其制造方法
CN101814530B (zh) 半导体装置以及其制造方法
CN102169906B (zh) 半导体装置
CN101752425B (zh) 半导体装置及其制造方法
CN101685835B (zh) 半导体装置及其制造方法
CN101859708B (zh) 半导体装置及该半导体装置的制造方法
CN107221562A (zh) 半导体装置及其制造方法
CN101789451A (zh) 半导体装置及其制造方法
CN101859799A (zh) 半导体装置及该半导体装置的制造方法
CN101859798A (zh) 半导体装置以及其制造方法
CN104835850A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant