KR20230078575A - 산화물 반도체, 이의 제조방법 및 이를 포함하는 반도체 소자 - Google Patents

산화물 반도체, 이의 제조방법 및 이를 포함하는 반도체 소자 Download PDF

Info

Publication number
KR20230078575A
KR20230078575A KR1020220160818A KR20220160818A KR20230078575A KR 20230078575 A KR20230078575 A KR 20230078575A KR 1020220160818 A KR1020220160818 A KR 1020220160818A KR 20220160818 A KR20220160818 A KR 20220160818A KR 20230078575 A KR20230078575 A KR 20230078575A
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
antimony
aluminum
less
oxide
Prior art date
Application number
KR1020220160818A
Other languages
English (en)
Inventor
허수원
윤영준
조성범
최준영
박인표
김현우
윤홍지
황민녕
최다림
홍정표
박진성
김혜미
Original Assignee
한국세라믹기술원
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국세라믹기술원, 한양대학교 산학협력단 filed Critical 한국세라믹기술원
Publication of KR20230078575A publication Critical patent/KR20230078575A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3464—Sputtering using more than one target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

알루미늄(Al) 및 안티모니(Sb)를 함유하는 Al-Sb-O계 산화물 반도체는 전기전도도 및 밴드갭이 우수하여 박막 트랜지스터 등에 적용 가능하다.

Description

산화물 반도체, 이의 제조방법 및 이를 포함하는 반도체 소자{OXIDE SEMICONDUCTOR, PREPARATION METHOD THEREOF, AND SEMICONDUCTOR DEVICE COMPRISING SAME}
본 발명은 산화물 반도체, 이의 제조방법 및 이를 포함하는 반도체 소자에 관한 것이다.
산화물 반도체는 산화아연, 산화카드뮴 및 산화인듐과 같은 산화물 소재에 도핑을 통해 전도성을 제어하고 밴드갭을 조절한 반도체 소재로서, 일반적으로 넓은 밴드갭을 갖는 투명 반도체 소재이다.
산화물 반도체는 넓은 밴드갭을 갖고 있어 에너지가 작은 가시광이나 적외선을 흡수할 수 없어 가시광 영역(360~800 nm)에서 빛을 투과시키는 성질을 갖고 있다. 우수한 광학적, 전기적 특성으로 인해 최근 산화물 반도체는 투명 반도체 분야에서 매우 중요한 소재이며, 투명 디스플레이, 투명센서, 투명 태양전지 등의 다양한 산업분야에 응용될 가능성이 높은 반도체 소재이다.
예를 들어 산화아연과 같은 산화물 소재는 도핑을 통해 전도성을 조절하거나 합금을 하여 밴드갭을 제어할 수 있는 반도체 소재이다. 이러한 산화물 반도체는 넓은 밴드갭이 주요 특징으로 가시광 영역에서 매우 높은 광투과도를 갖고 있어 투명하다.
일본 도쿄 공업대학의 히데오 호소노 교수는 한국 특허 제 0939998 호에서 높은 전하이동도를 갖는 투명 반도체인 IGZO(indium gallium zinc oxide) 및 이를 이용한 박막 트랜지스터를 개시하였다. IGZO는 인듐, 갈륨, 아연, 산소로 이루어진 산화물 소재로, 3 eV 이상의 넓은 밴드갭을 갖는 반도체 소재이다. 산화물 반도체를 IGZO를 활용하여 박막 트랜지스터 제작이 가능하여 디스플레이 분야에서는 이미 백플레인 패널용 소자로 활용되고 있다. IGZO를 이용하여 박막 트랜지스터를 만들 경우, 비정질 실리콘 박막 트랜지스터보다 전하 이동도가 우수하여 디스플레이 분야에서 백플래인 회로 및 스위칭 소자 등으로 활용되고 있다.
한국 특허 제 0939998 호 (2010. 1. 26.)
본 발명자들은 현재 산화물 반도체로 사용 중인 IGZO를 대체할 새로운 소재를 찾기 위해, 데이터 마이닝을 통한 산화물 빅 데이터로부터 조사 가능한 영역을 확보하고, 박막 트랜지스터(TFT)와 관련된 전기전도도 및 밴드갭 등의 물성을 분석하고, 데이터 스크리닝을 통해 후보군을 필터링하여 등의 유망한 원소 조합을 얻을 수 있었다.
본 발명자들은 또한 이들의 구조를 데이터베이스화하고 상평형도 등을 통해 결정화 가능성이 높은 소재의 리스트를 확보한 뒤(도 1 참조), 머신러닝 기법을 통해 전기전도도와 밴드갭과 같은 물성을 분석한 결과, 알루미늄(Al) 및 안티모니(Sb)를 함유하는 산화물을 IGZO를 대체할 소재로 최종 결정할 수 있었다.
따라서 본 발명의 과제는 전기전도도 및 밴드갭이 우수하여 박막 트랜지스터 등에 적용 가능한 새로운 산화물 반도체 및 이의 제조방법을 제공하는 것이다. 또한 본 발명의 과제는 상기 산화물 반도체를 이용한 반도체 소자, 박막 트랜지스터 및 디스플레이 장치를 제공하는 것이다.
본 발명은 알루미늄(Al) 및 안티모니(Sb)를 함유하는 산화물을 포함하는, 산화물 반도체를 제공한다.
본 발명은 또한 알루미늄 전구체를 함유하는 제 1 전구체 용액, 및 안티모니 전구체를 함유하는 제 2 전구체 용액을 혼합하여 졸-겔 용액을 제조하는 단계; 및 상기 졸-겔 용액을 기재 상에 코팅하여 산화물 반도체 박막을 형성하는 단계를 포함하는, 상기 산화물 반도체의 제조방법을 제공한다.
본 발명은 또한 기재 상에 알루미늄 전구체 및 안티모니 전구체를 스퍼터링 증착하여 알루미늄 및 안티모니를 함유하는 산화물 반도체 박막을 형성하는 단계를 포함하는, 상기 산화물 반도체의 제조방법을 제공한다.
본 발명은 또한 기재, 상기 기재 상에 형성된 유전층, 상기 유전층 상에 형성된 상기 산화물 반도체를 포함하는 반도체층, 및 상기 반도체층 상에 형성된 전극을 포함하는, 반도체 소자를 제공한다.
본 발명은 또한 상기 반도체 소자를 포함하는 박막 트랜지스터를 제공한다. 또한 본 발명은 상기 박막 트랜지스를 포함하는 디스플레이 장치를 제공한다.
본 발명에 따른 Al-Sb-O계 산화물 반도체는 전기전도도 및 밴드갭이 우수하여 박막 트랜지스터와 같은 반도체 소자에 적용 가능하다. 이와 같은 Al-Sb-O계 산화물 반도체 소자는 디스플레이 장치에 구비되어 성능을 향상시킬 수 있다.
도 1은 일 구현예에 따른 Al-Sb-O계 산화물 반도체의 상평형도이다.
도 2는 일 구현예에 따른 산화물 반도체를 포함하는 소자의 단면도이다.
도 3은 산화물 반도체 박막 표면에 대한 AFM 이미지의 일례이다.
도 4a 내지 5c는 다양한 Al:Sb 몰비의 용액 공정으로 제조된 산화물 반도체 소자의 시험 결과이다.
도 6a 내지 7d는 용액 공정 이후 다양한 조건으로 열처리된 산화물 반도체 소자의 시험 결과이다.
도 8a 내지 8d는 용액 공정을 통해 다양한 박막 두께로 제조된 산화물 반도체 소자의 시험 결과이다.
도 9a 및 9b는 다양한 첨가제를 이용한 용액 공정으로 제조된 산화물 반도체 소자의 시험 결과이다.
도 10은 일 실시예에 따른 산화물 반도체의 TG-DTA 분석 결과이다.
도 11은 일 실시예에 따른 산화물 반도체의 XRD 분석 결과이다.
도 12는 일 실시예에 따른 산화물 반도체의 XPS 분석 결과이다.
도 13a 내지 13e는 다양한 Al:Sb 몰비의 증착 공정으로 제조된 산화물 반도체 소자의 시험 결과이다.
도 14a 내지 14c는 다양한 Ar:O2 분압비의 증착 공정으로 제조된 산화물 반도체 소자의 시험 결과이다.
도 15a 내지 15d는 증착 공정 이후 다양한 온도로 열처리된 산화물 반도체 소자의 시험 결과이다.
도 16a 내지 16c는 증착 공정을 통해 다양한 박막 두께로 제조된 산화물 반도체 소자의 시험 결과이다.
이하 본 발명의 다양한 구현예와 실시예를 도면을 참고로 하여 구체적으로 설명한다.
본 발명을 설명함에 있어서 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 또한 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장되거나 생략될 수 있으며, 실제로 적용되는 크기와 다를 수 있다.
본 명세서에서 하나의 구성요소가 다른 구성요소의 상/하에 형성되거나 서로 연결 또는 결합된다는 기재는, 이들 구성요소 간에 직접 또는 또 다른 구성요소를 개재하여 간접적으로 형성, 연결 또는 결합되는 것을 모두 포함한다. 또한 각 구성요소의 상/하에 대한 기준은 대상을 관찰하는 방향에 따라 달라질 수 있는 것으로 이해하여야 한다.
본 명세서에서 각 구성요소를 지칭하는 용어는 다른 구성요소들과 구별하기 위해 사용되는 것이며, 본 발명을 한정하려는 의도로 사용되는 것은 아니다. 또한 본 명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다.
본 명세서에서 "포함"한다는 기재는 특정 특성, 영역, 단계, 공정, 요소 및/또는 성분을 구체화하기 위한 것이며, 특별히 반대되는 기재가 없는 한, 그 외 다른 특성, 영역, 단계, 공정, 요소 및/또는 성분의 존재나 부가를 제외시키는 것은 아니다.
본 명세서에서 제 1, 제 2 등의 용어는 다양한 구성 요소를 설명하기 위해 사용되는 것이고, 상기 구성 요소들은 상기 용어에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로 구별하는 목적으로 사용된다.
산화물 반도체
본 발명에 따른 산화물 반도체는 알루미늄(Al) 및 안티모니(Sb)를 함유하는 산화물을 포함한다.
일 구현예로서, 본 발명에 따른 산화물 반도체는 알루미늄(Al) 및 안티모니(Sb)를 함유하는 산화물로 구성될 수 있다. 즉 본 발명에 따른 산화물 반도체는 알루미늄(Al), 안티모니(Sb) 및 산소(O)로만 구성될 수 있다.
본 발명의 산화물 반도체의 총 중량을 기준으로, 상기 알루미늄(Al) 및 안티모니(Sb)를 함유하는 산화물의 함량은 50 중량% 이상, 70 중량% 이상, 80 중량% 이상, 90 중량% 이상, 95 중량% 이상, 97 중량% 이상, 99 중량% 이상, 99.5 중량% 이상, 99.9 중량% 이상이거나, 또는 100 중량%일 수 있다.
본 발명에 따른 산화물 반도체에는 알루미늄(Al) 및 안티모니(Sb) 간의 몰비가 특정 범위 내로 조절되는 것이 좋다.
일 구현예로서, 상기 산화물 내의 알루미늄(Al) 및 안티모니(Sb)의 몰비가 10 : 1 내지 1 : 10일 수 있다.
예를 들어, 상기 산화물 내의 알루미늄(Al) 및 안티모니(Sb)의 몰비(Al:Sb)는 10 : 1 내지 1 : 10, 10 : 1 내지 1 : 8, 10 : 1 내지 1 : 6, 10 : 1 내지 1 : 4, 10 : 1 내지 1 : 2, 10 : 1 내지 1 : 1, 8 : 1 내지 1 : 10, 6 : 1 내지 1 : 10, 4 : 1 내지 1 : 10, 2 : 1 내지 1 : 10, 1 : 1 내지 1 : 10, 8 : 1 내지 1 : 8, 6 : 1 내지 1 : 6, 4 : 1 내지 1 : 4, 3 : 1 내지 1 : 3, 2 : 1 내지 1 : 2, 1.5 : 1 내지 1 : 1.5이거나, 또는 약 1 : 1일 수 있다.
또한 상기 산화물은 알루미늄(Al), 안티모니(Sb), 및 산소(O)의 몰비가 특정 범위 내로 조절될 수 있다.
일 구현예에 있어서, 상기 산화물은 하기 화학식 1로 표시된다.
[화학식 1]
AlxSbyOz
여기서 1 ≤ x ≤ 8, 1 ≤ y ≤ 8, 및 1 ≤ z ≤ 15이다.
상기 화학식 1에서 x는 예를 들어 1 이상, 2 이상, 3 이상 또는 4 이상일 수 있고, 또한 8 이하, 7 이하, 6 이하, 5 이하, 4 이하, 3 이하 또는 2 이하일 수 있으며, 구체적으로 1 내지 8, 1 내지 6, 1 내지 4, 1 내지 3, 1 내지 2, 2 내지 8, 3 내지 8, 4 내지 8, 또는 2 내지 6일 수 있다.
상기 화학식 1에서 y는 예를 들어 1 이상, 2 이상, 3 이상 또는 4 이상일 수 있고, 또한 8 이하, 7 이하, 6 이하, 5 이하, 4 이하, 3 이하 또는 2 이하일 수 있으며, 구체적으로 1 내지 8, 1 내지 6, 1 내지 4, 1 내지 3, 1 내지 2, 2 내지 8, 3 내지 8, 4 내지 8, 또는 2 내지 6일 수 있다.
상기 화학식 1에서 z는 예를 들어 1 이상, 2 이상, 3 이상, 4 이상, 5 이상, 6 이상, 7 이상, 또는 8 이상일 수 있고, 또한 15 이하, 14 이하, 13 이하, 12 이하, 11 이하, 10 이하, 9 이하 또는 8 이하일 수 있으며, 구체적으로 1 내지 15, 1 내지 13, 1 내지 11, 1 내지 10, 1 내지 9, 1 내지 8, 1 내지 6, 1 내지 5, 3 내지 15, 5 내지 15, 7 내지 15, 8 내지 15, 10 내지 15, 또는 12 내지 15일 수 있다.
또한 상기 x, y 및 z는 앞서 예시한 범위 내의 정수일 수 있다.
구체적으로, 상기 화학식 1에서 x는 1 또는 2이고, y는 1 또는 2이고, 및 z는 3 내지 5의 정수일 수 있다. 보다 구체적으로, 상기 화학식 1에서 x는 1이고, y는 1이고, 및 z는 4일 수 있다.
아울러, 상기 화학식 1에서 x, y, z는 금속 원자(Al, Sb) 및 산소 원자(O)의 산화수 또는 원자가를 고려한 밸런스를 만족시키는 범위 내에서 결정될 수 있다. 구체적으로, Al은 +3가이고, Sb는 +3가 또는 +5가이고, O는 -2가이므로, 이들 원자가 조합된 화학식의 원자가 밸런스를 만족하기 위해서는 x, y, z 값이 제한될 수 있다. 예를 들어 상기 화학식 1에서 Sb가 +5가일 경우에 원자가 밸런스를 만족하는 화학식에는 AlSbO4가 포함될 수 있고, Sb가 +3가일 경우에 원자가 밸런스를 만족하는 화학식에는 AlSbO3가 포함될 수 있다. 그러나, 그 외에도 원자가 밸런스를 만족한다면 구성 원자(Al, Sb, O)의 몰비에 따라 다양한 화학식이 가능하다.
구체적으로 상기 화학식 1의 산화물은 AlSbO4, AlSbO3, Al4Sb2O9, Al2Sb4O13, Al4Sb2O11 및 Al2Sb4O9로 이루어진 군에서 선택되는 적어도 1종일 수 있으나, 이에 한정되지 않는다.
추가로, 본 발명에 따른 산화물 반도체는 알루미늄(Al) 및 안티모니(Sb)를 함유하는 산화물 외의 추가적인 성분을 더 포함할 수 있다. 상기 추가적인 성분은 예를 들어 산화알루미늄, 산화안티모니, 또는 그 외 다른 산화물일 수 있다.
일 구현예에 있어서, 상기 산화물 반도체는 결정성을 가질 수 있고, 구체적으로 X선 회절(XRD) 스펙트럼에서 하나 이상의 결정 피크를 나타낼 수 있다. 다른 구현예에 있어서, 상기 산화물 반도체는 비결정성을 가질 수 있고, 구체적으로 X선 회절(XRD) 스펙트럼에서 나타나는 결정 피크가 없을 수 있다.
상기 산화물 반도체는 박막으로 제조 시에 일정 범위 내의 표면 조도를 가질 수 있고(도 3 참조), 예를 들어 RMS 조도(Rq)가 0.5 nm 이상, 0.7 nm 이상, 1 nm 이상, 1.2 nm 이상 또는 1.4 nm 이상일 수 있고, 또한 3 nm 이하, 2.5 nm 이하, 2 nm 이하, 1.7 nm 이하 또는 1.5 nm 이하일 수 있으며, 구체적인 일례로서 1 nm 내지 2 nm일 수 있다.
본 발명에 따른 산화물 반도체는 박막 트랜지스터 등에 적용 가능한 전기전도도 및 밴드갭을 나타낸다.
예를 들어 본 발명에 따른 산화물 반도체는 n-타입 특성을 가질 수 있다.
상기 산화물 반도체의 n-타입의 전기전도도는 50 1/fΩ/m/s 이상, 70 1/fΩ/m/s 이상, 80 1/fΩ/m/s 이상, 90 1/fΩ/m/s 이상, 95 1/fΩ/m/s 이상, 97 1/fΩ/m/s 이상, 98 1/fΩ/m/s 이상, 또는 99 1/fΩ/m/s 이상일 수 있다. 또한 상기 산화물 반도체의 n-타입의 전기전도도는 300 1/fΩ/m/s 이하, 200 1/fΩ/m/s 이하, 또는 120 1/fΩ/m/s 이하일 수 있다. 구체적인 일례로서, 상기 산화물 반도체는 n-타입의 전기전도도가 80 1/fΩ/m/s 내지 120 1/fΩ/m/s일 수 있다.
또한 본 발명에 따른 산화물 반도체는 조성에 따라 p-타입 특성도 가질 수 있다.
상기 산화물 반도체의 p-타입의 전기전도도는 5 1/fΩ/m/s 이상, 10 1/fΩ/m/s 이상, 15 1/fΩ/m/s 이상, 또는 20 1/fΩ/m/s 이상일 수 있다. 또한 상기 산화물 반도체의 p-타입의 전기전도도는 100 1/fΩ/m/s 이하, 70 1/fΩ/m/s 이하, 50 1/fΩ/m/s 이하, 또는 30 1/fΩ/m/s 이하일 수 있다. 구체적인 일례로서, 상기 산화물 반도체는 p-타입의 전기전도도가 10 1/fΩ/m/s 내지 50 1/fΩ/m/s일 수 있다.
상기 전기전도도는 제일원리 및 볼츠만 수송(First-principle calcualtion and Boltzmann transport equation) 방식 및 홀 효과법(Hall effect measurement)으로 산출될 수 있다.
상기 산화물 반도체의 밴드갭은 1 eV 이상, 1.2 eV 이상, 1.3 eV 이상, 1.4 eV 이상, 1.5 eV 이상, 또는 1.6 eV 이상일 수 있다. 또한, 상기 산화물 반도체의 밴드갭은 3 eV 이하, 2.5 eV 이하, 2 eV 이하, 또는 1.8 eV 이하일 수 있다. 구체적인 일례로서, 상기 산화물 반도체의 밴드갭은 1.5 eV 내지 2 eV일 수 있다. 상기 밴드갭은 예를 들어 UV-가시광 분광계로 시료의 흡광도를 측정하고 타우 플롯(Tauc plot)을 그려 광학적 밴드갭을 계산하는 방식으로 측정할 수 있다.
일 구현예에 있어서, 상기 산화물 반도체는 n-타입의 전기전도도가 80 1/fΩ/m/s 이상이고, 측정한 밴드갭이 1.5 eV 이상일 수 있다.
이에 따라 본 발명에 따른 산화물 반도체를 포함하는 반도체 소자, 예를 들어 박막 트랜지스터(TFT)는 성능이 우수할 수 있다.
상기 Al-Sb-O계 산화물 반도체 소자의 전계효과이동도(μFE)는 예를 들어 0.001 cm2/Vs 이상, 0.01 cm2/Vs 이상, 0.1 cm2/Vs 이상, 0.2 cm2/Vs 이상, 0.3 cm2/Vs 이상, 0.4 cm2/Vs 이상, 또는 0.5 cm2/Vs 이상일 수 있고, 또한 10 cm2/Vs 이하, 7 cm2/Vs 이하, 5 cm2/Vs 이하, 3 cm2/Vs 이하, 2 cm2/Vs 이하, 1 cm2/Vs 이하, 0.9 cm2/Vs 이하, 0.8 cm2/Vs 이하, 0.7 cm2/Vs 이하, 또는 0.6 cm2/Vs 이하일 수 있다. 구체적인 예로서, 상기 Al-Sb-O계 산화물 반도체 소자의 전계효과이동도(μFE)는 0.01 cm2/Vs 내지 10 cm2/Vs, 0.1 cm2/Vs 내지 10 cm2/Vs, 0.01 cm2/Vs 내지 1 cm2/Vs, 또는 0.1 cm2/Vs 내지 5 cm2/Vs일 수 있다.
상기 Al-Sb-O계 산화물 반도체 소자의 온/오프비(on/off raito)는 예를 들어 1.0x102 이상, 1.0x103 이상, 1.0x104 이상, 3.0x104 이상, 5.0x104 이상, 7.0x104 이상, 또는 9.0x104 이상일 수 있고, 또한 1.0x107 이하, 5.0x106 이하, 3.0x106 이하, 1.0x106 이하, 5.0x105 이하, 3.0x105 이하, 또는 1.0x105 이하일 수 있다. 구체적인 예로서, 상기 Al-Sb-O계 산화물 반도체 소자의 온/오프비(on/off raito)는 1.0x102 내지 1.0x107, 1.0x102 내지 1.0x105, 1.0x103 내지 1.0x107, 또는 1.0x103 내지 1.0x105일 수 있다.
상기 Al-Sb-O계 산화물 반도체 소자의 Vth(threshold voltage)는 예를 들어 -40 V 이상, -30 V 이상, -20 V 이상, -10 V 이상, 0 V 이상, +3 V 이상, +5 V 이상, 또는 +7 V 이상일 수 있고, 또한 +40 V 이하, +30 V 이하, +20 V 이하, 또는 +10 V 이하일 수 있다. 구체적인 예로서, 상기 Al-Sb-O계 산화물 반도체 소자의 Vth(threshold voltage)는 -40 V 내지 +40 V, -10 V 내지 +30 V, 또는 0 V 내지 20 V일 수 있다.
상기 Al-Sb-O계 산화물 반도체 소자의 SS(subthreshold swing)는 예를 들어 0.1 V/decade 이상, 0.5 V/decade 이상, 1 V/decade 이상, 1.5 V/decade 이상, 또는 2 V/decade 이상일 수 있고, 또한 30 V/decade 이하, 10 V/decade 이하, 5 V/decade 이하, 또는 3 V/decade 이하일 수 있다. 구체적인 예로서, 상기 Al-Sb-O계 산화물 반도체 소자의 SS(subthreshold swing)는 0.1 V/decade 내지 30 V/decade, 0.1 V/decade 내지 10 V/decade, 0.1 V/decade 내지 3 V/decade, 또는 1 V/decade 내지 30 V/decade일 수 있다.
일 구현예에 있어서, 상기 Al-Sb-O계 산화물 반도체 소자는 n-타입 특성을 가지고, 전계효과이동도(μFE)가 0.1 cm2/Vs 내지 10 cm2/Vs이고, 온/오프비(on/off raito)가 1.0x103 내지 1.0x107이고, Vth(threshold voltage)가 -40 V 내지 +40 V이고, SS(subthreshold swing)가 0.1 V/decade 내지 10 V/decade일 수 있다.
다른 구현예에 있어서, 상기 Al-Sb-O계 산화물 반도체 소자는 p-타입 특성을 가지고, 전계효과이동도(μFE)가 0.01 cm2/Vs 내지 1 cm2/Vs이고, 온/오프비(on/off raito)가 1.0x102 내지 1.0x105이고, Vth(threshold voltage)가 -40 V 내지 +40 V이고, SS(subthreshold swing)가 0.1 V/decade 내지 3 V/decade일 수 있다.
산화물 반도체의 제조방법(용액 공정)
본 발명에 따르면 상기 산화물 반도체는 용액 공정 또는 증착 공정에 의해 제조될 수 있다.
일 구현예에 따르면 상기 산화물 반도체는 용액 공정, 예를 들어 졸-겔 공정에 의해 제조될 수 있다.
예를 들어, 상기 산화물 반도체의 제조방법은 알루미늄 전구체를 함유하는 제 1 전구체 용액, 및 안티모니 전구체를 함유하는 제 2 전구체 용액을 혼합하여 졸-겔 용액을 제조하는 단계; 및 상기 졸-겔 용액을 기재 상에 코팅하여 산화물 반도체 박막을 형성하는 단계를 포함한다.
상기 산화물 반도체의 제조에 사용되는 알루미늄 전구체 및 안티모니 전구체의 종류는 특별히 한정되지 않는다.
예를 들어, 상기 알루미늄 전구체가 알루미늄 클로라이드, 알루미늄 클로라이드 헥사하이드레이트, 알루미늄 아세테이트, 알루미늄 디아세테이트, 알루미늄 아세틸아세토네이트, 알루미늄 설페이트 하이드레이트, 알루미늄 하이드록사이드 하이드레이트, 및 알루미늄 이소프로폭사이드로 이루어진 군에서 선택되는 적어도 1종일 수 있다.
또한 상기 안티모니 전구체가 안티모니 클로라이드(III), 안티모니 클로라이드(V), 안티모니 아세테이트(III), 안티모니 설파이드(III), 안티모니 설파이드(V), 안티모니 플루오라이드(III), 안티모니 플루오라이드(V) 및 안티모니 에톡사이드로 이루어진 군에서 선택되는 적어도 1종일 수 있다.
상기 제 1 전구체 용액은 제 1 용매를 포함하고 상기 제 2 전구체 용액은 제 2 용매를 포함할 수 있다.
상기 제 1 용매 및 상기 제 2 용매는 상기 알루미늄 전구체 및 상기 안티모니 전구체를 용해 또는 분산시킬 수 있는 용매라면 특별히 한정되지 않는다.
구체적으로, 상기 제 1 용매 및 상기 제 2 용매는 각각 아세토나이트릴, 에틸렌글리콜, 2-메톡시에탄올, 에탄올, 메탄올, 디메틸포름아마이드, 디메틸설폭사이드 및 탈이온수로 이루어진 군에서 선택되는 적어도 1종일 수 있다.
이에 따라, 상기 졸-겔 용액이 아세토나이트릴, 에틸렌글리콜, 2-메톡시에탄올, 에탄올, 메탄올, 디메틸포름아마이드, 디메틸설폭사이드 및 탈이온수로 이루어진 군에서 선택되는 적어도 1종의 용매를 포함할 수 있다. 상기 졸-겔 용액은 1종 또는 2종의 용매의 혼합 용매를 포함할 수 있으며, 일례로서 아세토나이트릴 및 에틸렌글리콜의 혼합 용매를 포함할 수 있다.
일 실시예에 있어서, 상기 알루미늄 전구체가 알루미늄 아세테이트, 알루미늄 디아세테이트 등을 포함하고, 상기 안티모니 전구체가 안티모니 아세테이트 등을 포함하고, 상기 졸-겔 용액이 2-메톡시에탄올, 메탄올, 에탄올 등의 알콜계 용매를 포함할 수 있다.
다른 실시예에 있어서, 상기 알루미늄 전구체가 알루미늄 아세테이트 등을 포함하고, 상기 안티모니 전구체가 안티모니 클로라이드 등을 포함하고, 상기 졸-겔 용액이 디메틸포름아마이드, 디메틸설폭사이드 등의 비양자성 극성 용매를 포함할 수 있다.
또 다른 실시예에 있어서, 상기 알루미늄 전구체가 알루미늄 클로라이드 등을 포함하고, 상기 안티모니 전구체가 안티모니 클로라이드 등을 포함하고, 상기 졸-겔 용액이 아세토나이트릴 및 에틸렌글리콜의 혼합 용매를 포함할 수 있다. 상기 혼합 용매에서 아세토나이트릴 및 에틸렌글리콜의 중량비는 10 : 1 내지 1 : 10일 수 잇다.
상기 졸-겔 용액의 농도(즉 전구체의 함량)는 0.01 M 이상, 0.05 M 이상, 0.1 M 이상, 또는 0.5 이상일 수 있고, 또한 10 M 이하, 5 M 이하, 3 M 이하, 2 M 이하, 1.5 M 이하, 또는 1 M 이하일 수 있다. 구체적인 예로서, 상기 졸-겔 용액의 농도가 0.05 M 내지 3 M 범위일 수 있다.
상기 제 1 전구체 용액 및 상기 제 2 전구체 용액은 1종 이상의 첨가제를 추가로 포함할 수 있고, 상기 첨가제는 예를 들어 탈이온수, 과산화수소, 모노에탄올아민(MEA), 및 아세틸아세톤으로 이루어진 군에서 선택될 수 있다. 이에 따라, 상기 졸-겔 용액이 탈이온수, 과산화수소, 모노에탄올아민 및 아세틸아세톤으로 이루어진 군에서 선택되는 1종 이상의 첨가제를 추가로 포함할 수 있다. 상기 첨가제의 함량은 상기 졸-겔 용액의 총 중량을 기준으로 0.01 중량% 이상, 0.1 중량% 이상 또는 0.5 중량% 이상일 수 있고, 또한 20 중량% 이하, 10 중량% 이하, 5 중량% 이하 또는 1 중량% 이하일 수 있다. 일 구체예에 있어서, 상기 졸-겔 용액은 상기 졸-겔 용액의 총 중량을 기준으로 탈이온수 1 중량% 내지 20 중량%를 추가로 포함할 수 있다. 다른 구체예에 있어서, 상기 졸-겔 용액은 상기 졸-겔 용액의 총 중량을 기준으로 모노에탄올아민 0.1 중량% 내지 5 중량%를 추가로 포함할 수 있다.
상기 제 1 전구체 용액 및 상기 제 2 전구체 용액은 핫플레이트와 같은 가열 장치를 통해 일정 온도 조건에서 교반을 통해 졸-겔 용액으로 제조된다. 상기 졸-겔 용액의 제조 시의 온도(졸-겔 반응 온도)는 20℃ 이상, 40℃ 이상, 60℃ 이상 또는 80℃ 이상일 수 있고, 또한 200℃ 이하, 150℃ 이하 또는 120℃ 이하일 수 있다. 상기 졸-겔 용액의 제조에 소요되는 시간은 1시간 이상, 2시간 이상 또는 3시간 이상일 수 있고, 또한 10시간 이하, 8시간 이하 또는 6시간 이하일 수 있다. 구체적인 일례로서, 상기 졸-겔 용액의 제조가 25℃ 내지 140℃에서 1시간 내지 72시간 수행될 수 있다.
상기 코팅은 스핀코팅, 딥코팅, 바코팅 또는 닥터블레이드를 이용할 수 있다. 상기 스핀코팅 속도는 예를 들어 500 rpm 이상, 1000 rpm 이상 또는 1500 rpm 이상일 수 있고, 또한 6000 rpm 이하, 4000 rpm 이하 또는 3000 rpm 이하일 수 있다.
상기 코팅 이후에 수득한 코팅층은 열처리를 거칠 수 있다.
상기 열처리는 공기 또는 질소 분위기에서 수행될 수 있다.
상기 열처리는 60℃ 이상, 90℃ 이상, 100℃ 이상, 120℃ 이상 또는 150℃ 이상일 수 있고, 또한 1000℃ 이하, 900℃ 이하, 700℃ 이하, 500℃ 이하, 300℃ 이하 또는 200℃ 이하일 수 있다. 상기 열처리 시간은 10초 이상, 30초 이상, 1분 이상, 5분 이상, 10분 이상 또는 30분 이상일 수 있고, 또한 7시간 이하, 5시간 이하, 3시간 이하, 2시간 이하 또는 1시간 이하일 수 있다. 구체적인 일례로서, 상기 열처리가 150℃ 내지 1000℃의 온도에서 30분 내지 5시간 동안 수행될 수 있다. 보다 구체적으로 상기 열처리는 1시간, 3시간, 또는 5시간 동안 수행될 수 있다.
상기 열처리는 1회 또는 2회 이상 수행될 수 있으며, 예를 들어 90℃ 내지 200℃의 온도에서 30초 내지 1시간 동안 열처리하는 단계, 90℃ 내지 200℃의 온도에서 1분 내지 1시간 동안 열처리하는 단계, 150℃ 내지 900℃의 온도에서 30분 내지 5시간 동안 열처리하는 단계, 및 80℃ 내지 300℃의 온도에서 10분 내지 3시간 동안 열처리하는 단계 중에서 어느 하나를 수행하거나, 또는 둘 이상의 단계를 순차적으로 수행할 수 있다.
상기 열처리는 오븐, 전기로 등의 가열 장치를 통해 수행될 수 있다.
추가로 상기 열처리 이전에 상기 코팅층의 건조 및 겔화를 위한 열처리 단계를 미리 수행할 수 있다. 상기 건조 및 겔화를 위한 열처리는 핫플레이트 등을 이용한 일반적인 열처리일 수 있다. 예를 들어, 상기 건조 및 겔화를 위한 열처리의 온도는 100℃ 이상, 110℃ 이상, 120℃ 이상, 또는 130℃ 이상일 수 있고, 또한 200℃ 이하, 180℃ 이하, 160℃ 이하, 150℃ 이하, 또는 140℃ 이하일 수 있다. 또한 상기 건조 및 겔화를 위한 열처리의 시간은 30초 이상, 1분 이상, 3분 이상, 5분 이상, 또는 10분 이상일 수 있고, 또한 2시간 이하, 1시간 이하, 30분 이하, 또는 20분 이하일 수 있다.
산화물 반도체의 제조방법(증착 공정)
다른 구현예에 따르면, 상기 산화물 반도체는 증착 공정에 의해 제조된다. 구체적으로 상기 산화물 반도체는 진공 증착(기상 증착), 보다 구체적으로 스퍼터링 증착에 의해 제조될 수 있다.
예를 들어, 상기 산화물 반도체의 제조방법은 기재 상에 알루미늄 전구체 및 안티모니 전구체를 스퍼터링 증착하여 알루미늄 및 안티모니를 함유하는 산화물 반도체 박막을 형성하는 단계를 포함한다.
상기 알루미늄 전구체가 산화알루미늄을 포함하고, 상기 안티모니 전구체가 산화안티모니를 포함할 수 있다.
상기 산화알루미늄은 예를 들어 Al2O3를 포함할 수 있고, 상기 산화안티모니는 예를 들어 Sb2O3를 포함할 수 있다.
이에 따라 상기 스퍼터링 증착에 의해 제조된 산화물 반도체는 예를 들어 아래 화학식 2와 같은 조성을 가질 수 있다.
[화학식 2]
(Al2O3)1-a(Sb2O3)a
상기 식에서 0 < a < 1이다.
상기 스퍼터링 증착은 예를 들어 DC 스퍼터링, RF 스퍼터링, 마그네트론 스퍼터링, 바이어스 스퍼터링, 반응성 스퍼터링 등을 이용할 수 있다,
상기 스퍼터링 증착은 방전 가스를 사용할 수 있고, 예를 들어 아르곤 가스, 헬륨 가스, 네온 가스, 제논 가스 등의 불활성 가스를 사용할 수 있다. 또한 상기 스퍼터링 증착은 반응 가스를 추가로 사용할 수 있고, 예를 들어 산소 가스를 추가로 사용할 수 있다.
구체적으로, 상기 스퍼터링 증착이 아르곤 가스 및 산소 가스를 주입하며 수행될 수 있다. 예를 들어, 산소 가스의 분압은 아르곤 가스의 분압을 기준으로 0% 이상, 0.5% 이상, 1% 이상, 2% 이상, 또는 5% 이상일 수 있고, 또한 20% 이하, 15% 이하 또는 10% 이하일 수 있다.
구체적으로, 상기 아르곤 가스 및 산소 가스의 분압 비가 20 : 0.1 내지 20 : 2 범위일 수 있다. 보다 구체적으로, 상기 아르곤 가스 및 산소 가스의 분압 비가 20 : 0.1 내지 20 : 1.5, 20 : 0.1 내지 20 : 0.7, 20 : 0.1 내지 20 : 0.3, 20 : 0.3 내지 20 : 2, 20 : 0.7 내지 20 : 2, 또는 20 : 0.3 내지 20 : 0.7일 수 있다.
상기 스퍼터링 증착 시에 인가되는 RF 전력은 20 W 이상, 25 W 이상, 30 W 이상 또는 50 W 이상일 수 있고, 또한 500 W 이하, 300 W 이하, 200 W 이하, 150 W 이하 또는 100 W 이하일 수 있으며, 구체적인 일례로서 25 W 내지 200 W일 수 있다.
상기 스퍼터링 증착 시의 작동 압력은 0.1 mTorr 이상, 0.2 mTorr 이상, 0.5 mTorr 이상 또는 1 mTorr 이상이고, 또한 10 mTorr 이하, 5 mTorr 이하, 3 mTorr 이하 또는 2 mTorr 이하일 수 있으며, 구체적인 일례로서 0.2 mTorr 내지 3 mTorr일 수 있다.
상기 구현예에 따른 산화물 반도체의 제조방법은 스퍼터링 증착 이후에 열처리하는 단계를 추가로 포함할 수 있다.
상기 열처리는 공기 또는 질소 분위기에서 수행될 수 있다.
상기 열처리는 60℃ 이상, 90℃ 이상, 100℃ 이상, 120℃ 이상 또는 150℃ 이상일 수 있고, 또한 1000℃ 이하, 900℃ 이하, 700℃ 이하, 500℃ 이하, 300℃ 이하 또는 200℃ 이하일 수 있다. 상기 열처리 시간은 10초 이상, 30초 이상, 1분 이상, 5분 이상, 10분 이상 또는 30분 이상일 수 있고, 또한 7시간 이하, 5시간 이하, 3시간 이하, 2시간 이하 또는 1시간 이하일 수 있다. 구체적인 일례로서, 상기 열처리가 150℃ 내지 1000℃의 온도에서 30분 내지 5시간 동안 수행될 수 있다. 보다 구체적으로 상기 열처리는 1시간, 3시간, 또는 5시간 동안 수행될 수 있다.
상기 열처리는 오븐, 전기로 등의 가열 장치를 통해 수행될 수 있다.
또는 상기 열처리는 전자빔 처리를 통해 수행될 수 있다.
예를 들어 전자빔 가속기의 챔버 내부에 가열할 타겟을 넣고 방전 가스를 채운 뒤 RF 전력를 인가하여 플라즈마 상태로 만들어 방전 가스를 전자와 이온으로 분리시킨다. DC 전압이 인가되면 전자가 가속 튜브를 통과하면서 가속되어 전자빔의 형태로 타겟의 표면에 빠르게 도달하여 부딪히게 된다. 이와 같은 전자빔 처리는 열처리와 같은 효과를 가지면서도, 전자빔 처리 이후의 조성, 결정성, 전기적 특성 면에서 향상되는 이점이 있다.
상기 전자빔 처리 시의 방전 가스로는 아르곤 가스, 헬륨 가스, 네온 가스, 또는 제논 가스를 이용할 수 있다. 상기 방전 가스의 유량은 예를 들어 1 sccm 이상, 5 sccm 이상, 또는 10 sccm 이상일 수 있고, 또한 50 sccm 이하, 30 sccm 이하, 또는 15 sccm 이하일 수 있다.
또한 상기 전자빔 처리 시에 무선주파수(RF) 전력을 조절하여 플라즈마의 밀도를 제어할 수 있고 직류(DC) 전압을 조절하여 전자빔의 가속 정도를 제어할 수 있어서, 다양한 특성의 금속산화물층의 제조가 가능하다.
예를 들어 상기 전자빔 처리 시에 플라즈마 밀도 조절을 위한 RF 전력은 100 W 이상, 150 W 이상, 200 W 이상, 250 W 이상, 또는 300 W 이상으로 조절할 수 있고, 또한 700 W 이하, 500 W 이하, 450 W 이하, 400 W 이하, 또는 350 W 이하로 조절할 수 있다. 아울러 상기 전자빔 처리 시에 전자빔 가속을 위한 DC 전압은 100 V 이상, 200 V 이상, 300 V 이상, 400 V 이상, 또는 500 V 이상으로 조절할 수 있고, 또한 1500 V 이하, 1300 V 이하, 1100 V 이하, 900 V 이하, 800 V 이하, 700 V 이하, 또는 600 V 이하로 조절할 수 있다. 또한 상기 전자빔 처리 시간은 10초 이상, 30초 이상, 1분 이상, 2분 이상, 또는 3분 이상일 수 있고, 또한 30분 이하, 20분 이하, 10분 이하, 7분 이하, 또는 5분 이하일 수 있다. 구체적인 예로서, 상기 전자빔 처리는 150 W 내지 500 W의 RF 전력 및 200 V 내지 1000 V의 DC 전압에서 30초 내지 10분간 수행될 수 있다.
이와 같이 제조된 산화물 반도체 박막의 두께는 1 nm 이상, 5 nm 이상, 10 nm 이상, 20 nm 이상, 또는 30 nm 이상일 수 있고, 또한 500 nm 이하, 300 nm 이하, 200 nm 이하, 100 nm 이하, 또는 50 nm 이하일 수 있다. 일례로서, 상기 산화물 반도체 박막의 두께는 5 nm 내지 50 nm일 수 있다. 일 구체예로서, 상기 산화물 반도체 박막의 두께가 10 nm 내지 100 nm일 수 있다. 보다 구체적으로 상기 산화물 반도체 박막의 두께는 10 nm 내지 50 nm, 10 nm 내지 40 nm, 10 nm 내지 25 nm, 20 nm 내지 100 nm, 20 nm 내지 50 nm, 20 nm 내지 40 nm, 40 nm 내지 100 nm, 또는 20 nm 내지 40 nm일 수 있다.
반도체 소자
본 발명에 따른 산화물 반도체는 전기전도도 및 밴드갭이 우수하여 반도체 소자에 적용 가능하다. 이에 따라 본 발명은 앞서 설명한 산화물 반도체를 포함하는 반도체 소자를 제공한다.
본 발명에 따른 반도체 소자는 기재 및 상기 기재 상에 형성된 반도체층을 포함하고, 상기 반도체층은 앞서 설명한 산화물 반도체를 포함한다. 또한 상기 반도체 소자는 상기 기재 및 상기 반도체층 사이에 유전층을 추가로 포함할 수 있다. 또한 상기 반도체 소자는 상기 반도체층 상에 전극을 추가로 포함할 수 있다.
도 2는 일 구현예에 따른 산화물 반도체를 포함하는 반도체 소자의 단면도를 나타낸 것이다. 도 2를 참조하여, 일 구현예에 따른 반도체 소자는 기재(100); 상기 기재(100) 상에 형성된 유전층(200), 상기 유전층(200) 상에 형성된 산화물 반도체를 포함하는 반도체층(300), 및 상기 반도체층(300) 상에 형성된 전극(400)을 포함한다. 여기서 상기 산화물 반도체는 앞서 설명한 바와 같이 알루미늄(Al) 및 안티모니(Sb)를 함유하는 산화물을 포함한다.
상기 기재는 반도체 소자를 형성하기 위한 베이스로서, 소재 면에서 특별하게 한정되지 않으나, 예를 들어 실리콘, 유리, 플라스틱, 금속 호일 등이 가능하다. 상기 기재는 플레이트 형상이거나, 기재 상에 몰리브덴(Mo) 또는 알루미늄(Al)과 같은 금속 물질을 증착 및 패터닝하여 특정 패턴을 갖도록 형성된 것일 수 있다. 또는 상기 기재는 게이트 전극으로 사용되기 위하여 전도성 물질인 금속 또는 금속 산화물을 포함할 수 있고, 구체적으로 몰리브덴(Mo), 알루미늄(Al), 크로뮴(Cr), 금(Au), 티타늄(Ti) 및 은(Ag) 중 적어도 어느 하나를 포함할 수 있다. 상기 기재의 두께는 특별히 한정되지 않으며, 예를 들어 0.01 mm 이상, 0.1 mm 이상, 0.5 mm 이상 또는 1 mm 이상일 수 있으며, 또한 10 mm 이하, 5 mm 이하, 3 mm 이하 또는 2 mm 이하일 수 있다.
상기 유전층은 기재 상에 형성되어 기재와 반도체층 및 전극을 절연시키는 역할을 한다. 상기 유전층은 일반적인 반도체 공정에서 사용되는 절연 물질을 포함할 수 있다. 예를 들어, 상기 유전층은 산화실리콘(SiO2), 산화하프늄(HfO2), 산화알루미늄(Al2O3), 산화지르코늄(ZrO2) 및 질화실리콘(Si3N4)로 이루어진 군에서 선택되는 유전체 중 적어도 어느 하나를 포함할 수 있다. 상기 유전층은 진공 증착법, 화학 기상 증착법, 물리 기상 증착법, 원자층 증착법, 유기금속 화학 증착법, 플라즈마 화학 증착법, 분자선 성장법, 수소화물 기상 성장법, 스퍼터링, 스핀 코팅, 딥 코팅 등의 방법을 이용하여 형성될 수 있다. 상기 유전층의 두께는 10 nm 이상, 20 nm 이상, 30 nm 이상 또는 50 nm 이상일 수 있고, 또한 500 nm 이하, 300 nm 이하, 200 nm 이하 또는 100 nm 이하일 수 있다. 일례로서, 상기 유전층의 두께는 50 nm 내지 200 nm일 수 있다.
상기 반도체층은 앞서 설명한 산화물 반도체로 구성되고, 즉 알루미늄(Al) 및 안티모니(Sb)를 함유하는 산화물을 포함한다. 상기 반도체층은 앞서 설명한 바와 같은 용액 공정 또는 증착 공정에 의해 형성될 수 있다. 상기 반도체층은 본 발명의 산화물 반도체 외의 추가적인 산화물 반도체를 더 포함할 수 있다. 이와 같이 추가될 수 있는 산화물 반도체는 예를 들어 인듐 갈륨 징크 옥사이드(IGZO), 인듐 틴 징크 옥사이드(ITZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 옥사이드(InO), 인듐 틴 옥사이드(ITO), 인듐갈륨 옥사이드(IGO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 하나 이상일 수 있다. 상기 반도체층의 두께는 1 nm 이상, 5 nm 이상, 10 nm 이상, 20 nm 이상, 또는 30 nm 이상일 수 있고, 또한 500 nm 이하, 300 nm 이하, 200 nm 이하, 100 nm 이하, 또는 50 nm 이하일 수 있다. 일례로서, 상기 반도체층의 두께는 5 nm 내지 50 nm일 수 있다. 일 구체예로서, 상기 반도체층의 두께가 10 nm 내지 100 nm일 수 있다. 보다 구체적으로 상기 반도체층의 두께는 10 nm 내지 50 nm, 10 nm 내지 40 nm, 10 nm 내지 25 nm, 20 nm 내지 100 nm, 20 nm 내지 50 nm, 20 nm 내지 40 nm, 40 nm 내지 100 nm, 또는 20 nm 내지 40 nm일 수 있다.
상기 전극은 소스 전극 및 드레인 전극을 포함할 수 있고, 이들은 서로 이격되어 배치되며 상기 반도체층과 전기적으로 연결될 수 있다. 상기 전극은 금속 물질로 형성될 수 있으며, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin Zinc Oxide)로 이루어진 군에서 적어도 1종을 포함할 수 있으나, 이에 제한되지 않는다. 상기 전극은 상기 반도체층 상에 도전막을 증착하고 그 위에 포토레지스트 패턴을 형성한 후 이를 마스크로 하여 도전막을 패터닝함으로써 얻을 수 있다. 상기 도전막은 진공 증착법, 화학 기상 증착법, 물리 기상 증착법, 원자층 증착법, 유기금속 화학 증착법, 플라즈마 화학 증착법, 분자선 성장법, 수소화물 기상 성장법, 스퍼터링, 스핀 코팅, 딥 코팅 등의 방법을 이용하여 형성될 수 있다.
상기 전극의 두께는 5 nm 이상, 10 nm 이상, 30 nm 이상 또는 50 nm 이상일 수 있고, 또한 500 nm 이하, 300 nm 이하, 200 nm 이하 또는 100 nm 이하일 수 있다. 일례로서, 상기 전극의 두께는 10 nm 내지 200 nm일 수 있다.
본 발명의 반도체 소자는 디스플레이 장치 등에 적용되는 전계효과 트랜지스터(FET)로 사용될 수 있고, 구체적으로 박막 트랜지스터(TFT)로 사용될 수 있다.
이에 따라 본 발명은 앞서 설명한 반도체 소자를 포함하는 전계효과 트랜지스터 및 박막 트랜지스터를 제공한다.
구체적으로, 본 발명의 반도체 소자는 액정 디스플레이(LCD)나 유기발광 디스플레이(OLED) 장치 등에서 픽셀 구동 소자로 쓰이는 트랜지스터로 사용될 수 있다.
본 발명에 따른 반도체 소자는 전계효과이동도(field effect mobility, μFE), 온/오프비(on/off raito), Vth(threshold voltage), SS(subthreshold swing) 면에서 우수하여 종래에 사용되었던 산화물 반도체(예: IGZO)를 대체하여 디스플레이 장치 등에 적용될 수 있다.
이에 따라 본 발명은 또한 상기 박막 트랜지스터를 포함하는, 디스플레이 장치를 제공한다.
일례로서, 상기 디스플레이 장치는 액정 디스플레이(LCD) 장치이고, 상기 액정 디스플레이 장치는 편광판, 액정 디스플레이 패널, 백라이트 유닛, 기타 광학 시트를 포함할 수 있다. 구체적으로 상기 액정 디스플레이 패널은 컬러 필터와 액정셀 및 구동 기판을 포함할 수 있으며, 상기 구동 기판에 박막 트랜지스터가 구비될 수 있다.
다른 예로서, 상기 디스플레이 장치는 유기발광 디스플레이(OLED) 장치이고, 상기 유기발광 디스플레이 장치는 편광판 및 유기발광 디스플레이 패널을 포함할 수 있다. 구체적으로, 상기 유기발광 디스플레이 패널은 유기발광 기판 및 구동 기판을 포함하고, 상기 구동 기판에 박막 트랜지스터가 구비될 수 있다.
이와 같이 본 발명의 Al-Sb-O계 산화물 반도체를 포함하는 박막 트랜지스터를 이용한 디스플레이 장치는 우수한 성능을 나타낼 수 있다.
이하 본 발명의 이해를 돕기 위한 실시예를 기술한다. 다만 이들 실시예의 범위로 본 발명이 한정되는 것은 아니다.
실시예 A: 용액 공정을 통한 Al-Sb-O계 산화물 반도체의 제조
단계 (1) 졸-겔 용액의 제조
용매로서 2-메톡시에탄올 5 mL에 알루미늄 아세틸아세토네이트 0.1 M 및 안티모니 아세테이트 0.1 M을 첨가하고, 촉매로서 모노에탄올아민 120 μL를 첨가한 후, 80℃의 교반기에서 2시간 동안 700 RPM으로 교반시켜 Al-Sb-O계 졸-겔 용액을 제조하였다.
단계 (2) 졸-겔 코팅층의 형성
제조된 졸-겔 용액을 1 ㎛ 실린지 필터로 필터링하였다. 100 nm의 SiO2 유전층이 증착된 Si 기판의 표면 특성 향상을 위해 UV/오존(UVO) 처리를 10분간 수행하였다. 이후 기판에 필터링된 Al-Sb-O계 졸-겔 용액을 150 μL 도포 후, 스핀코터를 이용하여 3000 RPM으로 20초 동안 스핀코팅하였다. 코팅 후 150℃의 핫플레이트에 10분간 열처리하여 코팅층(박막)을 형성하였다.
단계 (3) 열처리
형성된 박막의 산화 및 박막 물성 향상을 위해 전기로를 통한 열처리하였다. 이때 열처리는 200~800℃ 범위 내의 다양한 온도 조건에서 1~5 시간 진행하였다.
이후 산화물 반도체 박막 상에 두께 100 nm의 ITO 전극을 증착 형성하여 박막 트랜지스터(TFT)를 제조한 뒤 특성을 시험하였다.
상기 실시예 A의 방식에 따라 아래 표 1 및 2에 기재된 용매, 전구체, 공정 조건으로 용액 공정을 수행하여 다양한 산화물 반도체를 제조하였다.
Figure pat00001
Figure pat00002
아래 표 3에 일 실시예에 따른 Al-Sb-O계 산화물 반도체의 밴드갭 및 전기전도도를 나타내었으며, 이를 볼 때 박막 트랜지스터 등에 적용 가능한 수준임을 확인할 수 있다. 여기서 밴드갭은 UV-가시광 분광계로 시료의 흡광도를 측정하여 타우플롯(Tauc plot)을 그려 광학적 밴드갭을 산출하였고, 전기전도도는 제일원리 및 볼츠만 수송(First-principle calcualtion and Boltzmann transport equation) 방식으로 산출되었다.
화학식 공간군 밴드갭 전기전도도 (1/fΩ/m/s)
n-타입 p-타입
AlSbO4 Cmmm 3.72 eV 99.456 20.3094
실시예 A1: Al 및 Sb의 조성비 변화
상기 실시예 A와 동일한 절차를 반복하되, 용매로서 2-메톡시에탄올 또는 아세토나이트릴/에틸렌글리콜을 사용하고, 알루미늄 전구체 및 안티모니 전구체를 포함하는 졸-겔 용액을 제조한 뒤 스핀 코팅하여 두께 27 nm의 산화물 반도체 박막을 얻고 400℃에서 열처리하였다. 이때 전구체 몰비를 변경하여 Al-Sb-O계 산화물 반도체 박막 내의 Al : Sb의 원소 몰비를 5:1, 3:1, 1:1, 1:3 또는 1:5로 조절하였다. 이후 산화물 반도체 박막 상에 ITO 전극을 형성하여 박막 트랜지스터(TFT)를 제조한 뒤, 전기적 특성을 시험하였다.
도 4a 내지 5c는 다양한 Al:Sb 몰비 및 용매의 용액 공정으로 제조된 산화물 반도체 소자의 시험 결과이다. 시험 결과, Al:Sb 몰비 및 용매에 따라 전계효과이동도(μFE), 온/오프비, Vth, SS가 변화하였고, Al:Sb 몰비가 대략 1:1인 경우에 가장 높은 μFE를 나타내었다.
실시예 A2: 열처리 조건의 변화
상기 실시예 A와 동일한 절차를 반복하되, 용매로서 2-메톡시에탄올 5 mL를 사용하였고, 전구체로서 알루미늄 아세틸아세토네이트 0.4 M 및 안티모니 클로라이드 0.4 M를 함유하는 농도 0.8 M의 졸-겔 용액을 제조한 뒤 스핀 코팅하여 두께 27 nm의 산화물 반도체 박막을 얻었다. 수득한 산화물 반도체 박막을 공기 또는 질소 분위기에서 200℃, 400℃, 600℃ 또는 800℃의 온도로 열처리하였다. 이후 산화물 반도체 박막 상에 ITO 전극을 형성하여 박막 트랜지스터(TFT)를 제조한 뒤, 전기적 특성을 시험하였다.
도 6a 내지 7d는 용액 공정 이후 다양한 조건으로 열처리된 산화물 반도체 소자의 시험 결과이다. 시험 결과, 열처리 시의 분위기(산소 또는 질소) 및 열처리 온도에 따라 전계효과이동도(μFE), 온/오프비, Vth, SS가 변화하였고, 열처리 온도가 대략 400~600℃인 경우에 가장 높은 μFE를 나타내었다.
실시예 A3: 박막 두께의 변화
상기 실시예 A와 동일한 절차를 반복하되, 용매로서 2-메톡시에탄올 5 mL를 사용하였고, 전구체로서 알루미늄 아세틸아세토네이트 0.4 M 및 안티모니 클로라이드 0.4 M를 함유하는 농도 0.8 M의 졸-겔 용액을 제조한 뒤 스핀 코팅하여 산화물 반도체 박막을 얻고 400℃에서 열처리하였다. 이때 스핀 코팅 시의 rpm을 조절하여 산화물 반도체 박막의 두께를 45 nm, 35 nm, 27 nm, 15 nm로 형성하였다. 이후 산화물 반도체 박막 상에 ITO 전극을 형성하여 박막 트랜지스터(TFT)를 제조한 뒤, 전기적 특성을 시험하였다.
도 8a 내지 8d는 용액 공정을 통해 다양한 박막 두께로 제조된 산화물 반도체 소자의 시험 결과이다. 시험 결과, 산화물 반도체 박막의 두께에 따라 전계효과이동도(μFE), 온/오프비, Vth, SS가 변화하였고, 박막의 두께가 대략 20~30 nm인 경우에 가장 높은 μFE를 나타내었다.
실시예 A4: 첨가제의 사용
상기 실시예 A와 동일한 절차를 반복하되, 용매로서 2-메톡시에탄올 5 mL를 사용하였고, 전구체로서 알루미늄 아세틸아세토네이트 0.4 M 및 안티모니 클로라이드 0.4 M를 함유하는 농도 0.8 M의 졸-겔 용액을 제조한 뒤 스핀 코팅하여 산화물 반도체 박막을 얻고 400℃에서 열처리하였다. 이때 졸-겔 용액에 탈이온수 0.2 mL 또는 모노에탄올아민 0.120 mL을 추가로 첨가하고 공정을 진행하였다. 이후 산화물 반도체 박막 상에 ITO 전극을 형성하여 박막 트랜지스터(TFT)를 제조한 뒤, 전기적 특성을 시험하였다.
도 9a 및 9b는 다양한 첨가제의 용액 공정으로 제조된 산화물 반도체 소자의 시험 결과이다. 시험 결과, 첨가제에 따라 전계효과이동도(μFE), 온/오프비, Vth, SS가 변화하였고, 첨가제를 사용하지 않았을 경우에 대비하여 높은 μFE를 나타내었다.
시험예 1: 산화물 반도체 소자의 전기적 특성
실시예에서 제조한 박막 트랜지스터(TFT)의 전기적 특성을 시험하였다. TFT의 전기적 특성은 트랜스퍼(transfer) 곡선과 아웃풋(output) 곡선 두가지를 측정하여 정의하였다. 트랜스퍼 곡선에서 VG 는 -40~40 V 범위에서 0.5 V 단위로 총 161 포인트로 적용하였고 VD는 0.1 V부터 20.1 V 사이의 다양한 값을 적용하여 측정하였다. 아웃풋 곡선에서 VD는 0~40 V 범위에서 0.5 V 단위로 총 81 포인트 적용하였고, VG는 0~25 V 의 범위에서 5 V 단계로 적용하여 측정하였다. 상기 측정은 Hewlett Packard 4145B semiconductor parameter analyzer를 사용하여 수행하였다.
시험예 2: TG-DTA
열중량-시차열분석기(TG-DTA)를 이용하여 Al-Sb-O계 산화물 반도체의 합성 조건을 확인하였다.
상기 실시예 A와 동일한 절차를 반복하되, 용매로서 2-메톡시에탄올 5 mL를 사용하였고, 전구체로서 알루미늄 아세틸아세토네이트 0.4 M 및 안티모니 클로라이드 0.4 M를 함유하는 농도 0.8 M의 졸-겔 용액을 제조한 뒤 스핀 코팅하여 산화물 반도체를 얻었다. 수득한 산화물 반도체에 대해 0℃부터 1200℃까지 온도를 변화시켜가며 열처리하면서 TG-DTA로 분석하였다.
도 10은 Al-Sb-O계 산화물 반도체를 TG-DTA로 분석한 결과이며, 약 500℃ 부근에서 가장 안정한 상태를 나타내어 충분한 합성이 이루어졌음을 확인할 수 있다.
시험예 3: XRD
X선 회절(XRD) 분석을 통해 Al-Sb-O계 산화물 반도체의 결정성 및 결정화 온도를 확인하였다.
상기 실시예 A와 동일한 절차를 반복하되, 용매로서 2-메톡시에탄올 5 mL를 사용하였고, 전구체로서 알루미늄 아세틸아세토네이트 0.4 M 및 안티모니 클로라이드 0.4 M를 함유하는 농도 0.8 M의 졸-겔 용액을 제조한 뒤 스핀 코팅하여 두께 100 nm의 산화물 반도체 박막을 얻었다. 수득한 산화물 반도체를 공기 중에서 200℃, 400℃, 600℃, 800℃, 1000℃로 온도를 변화시켜 열처리하고 XRD 분석을 수행하였다.
도 11은 Al-Sb-O계 산화물 반도체를 XRD 분석한 결과이며, 200℃, 400℃ 및 600℃에서는 특징적인 피크가 나타나지 않아서 비결정성임을 확인할 수 있고, 800℃ 및 1000℃에서 특징적인 피크가 나타나서 결정성임을 확인할 수 있다.
시험예 4: XPS
X선 광전자 분광법(XPS)을 통한 Al-Sb-O계 산화물 반도체의 조성비를 확인하였다.
상기 실시예 A와 동일한 절차를 반복하되, 용매로서 2-메톡시에탄올 5 mL를 사용하였고, 전구체로서 알루미늄 아세틸아세토네이트 0.4 M 및 안티모니 클로라이드 0.4 M를 함유하는 농도 0.8 M의 졸-겔 용액을 제조한 뒤 스핀 코팅하여 두께 27 nm의 산화물 반도체 박막을 얻고 400℃에서 열처리하였다.
도 12는 Al-Sb-O계 산화물 반도체를 XPS 분석한 결과이며, 이로부터 산화물 내에 함유된 각 원소의 함량을 산출하여 아래 표에 나타내었다. 도 12에서 분석된 산화물 반도체는 Al 및 Sb의 원소 몰비가 거의 1 : 1인 것을 확인할 수 있다.
산화물 조성 Al Sb O
원소% 17.12 17.89 64.99
실시예 B: 스퍼터링 증착을 통한 Al-Sb-O계 산화물 반도체 소자의 제조
단계 (1) 전구체의 준비
순도 99.99%의 Al2O3의 타겟과 순도 99.99%의 Sb2O3의 타겟을 두께 4 mm 및 길이 2 inch로 각각 제작하였다. 타겟으로의 원활한 전류 전달과 결합 면의 온도 유지를 위하여 두께 2 mm의 구리(Cu)를 후면 판(back plate)으로 결합하였다.
단계 (2) 스퍼터링 증착
Si/SiO2 기판 위에 Al-Sb-O계 박막을 증착하였으며, 이는 Al2O3와 Sb2O3 타겟에 각각 RF 전력을 가하여 코-스퍼터링(co-sputtering) 방식으로 진행되었다. RF 전력은 Al2O3의 경우 25~150 W 범위 내에서, Sb2O3의 경우 15~70 W 범위 내에서 다양한 조합으로 공급하였다.
단계 (3) 열처리
형성된 박막의 합성 및 박막 물성 향상을 위해 전기로를 통해 열처리하였다. 이때 열처리는 200~800℃ 범위 내의 다양한 온도 조건에서 1~5 시간 진행하였다.
수득한 산화물 반도체 박막 상에 두께 100 nm의 ITO 전극을 증착 형성하여 박막 트랜지스터(TFT)를 제조한 뒤 특성을 시험하였다.
실시예 B1: Al:Sb 몰비 변화
상기 실시예 B와 동일한 절차를 반복하여 Al-Sb-O계 산화물 반도체 박막을 얻고 400℃에서 열처리하였다. 이때 Al 전구체 및 Sb 전구체에 인가되는 RF 전력을 조절하여 Al-Sb-O계 산화물 반도체 박막 내의 Al : Sb의 원소 몰비를 5:1, 3:1, 1:1, 1:3, 또는 1:5로 조절하였다. 이후 산화물 반도체 박막 상에 ITO 전극을 형성하여 박막 트랜지스터(TFT)를 제조한 뒤, 전기적 특성을 시험하였다.
도 13a 내지 13e는 다양한 Al:Sb 몰비의 증착 공정으로 제조된 산화물 반도체 소자의 시험 결과이다. 시험 결과, Al:Sb 몰비에 따라 전계효과이동도(μFE), 온/오프비, Vth, SS가 변화하였고, Al:Sb 몰비가 대략 1:1인 경우에 가장 높은 μFE를 나타내었다.
실시예 B2: 아르곤:산소 분압비 변화
상기 실시예 B와 동일한 절차를 반복하여 Al-Sb-O계 산화물 반도체 박막을 얻고 400℃에서 열처리하였다. 이때 Ar:O2 분압비를 20:0.1, 20:0.5, 20:1.0으로 조절하여 스퍼터링을 수행하였다. 이후 산화물 반도체 박막 상에 ITO 전극을 형성하여 박막 트랜지스터(TFT)를 제조한 뒤, 전기적 특성을 시험하였다.
도 14a 내지 14c는 다양한 Ar:O2 분압비의 증착 공정으로 제조된 산화물 반도체 소자의 시험 결과이다. 시험 결과, Ar:O2 분압비에 따라 전계효과이동도(μFE), 온/오프비, Vth, SS가 변화하였고, Ar:O2 분압비가 대략 20:0.1인 경우에 가장 높은 μFE를 나타내었다.
실시예 B3: 열처리 온도 변화
상기 실시예 B와 동일한 절차를 반복하되, Ar:O2 분압비를 20:0.1로 하고 RF 전력을 Al 150W 및 Sb 30 W로 설정한 스퍼터링 증착을 1000초 동안 수행하여 두께 30 nm의 Al-Sb-O계 산화물 반도체 박막을 얻었다. 수득한 산화물 반도체 박막을 공기 분위기에서 200℃, 400℃, 600℃ 또는 800℃의 온도로 열처리하였다. 이후 산화물 반도체 박막 상에 ITO 전극을 형성하여 박막 트랜지스터(TFT)를 제조한 뒤, 전기적 특성을 시험하였다.
도 15a 내지 15d는 증착 공정 이후 다양한 온도로 열처리된 산화물 반도체 소자의 시험 결과이다. 시험 결과, 열처리 온도에 따라 전계효과이동도(μFE), 온/오프비, Vth, SS가 변화하였고, 열처리 온도가 대략 400℃인 경우에 가장 높은 μFE를 나타내었다.
실시예 B4: 박막 두께의 변화
상기 실시예 B와 동일한 절차를 반복하되, Ar:O2 분압비를 20:0.1로 하고 Al 전구체 및 Sb 전구체에 인가되는 RF 전력을 각각 150W 및 30 W로 설정한 스퍼터링 증착을 수행하여 Al-Sb-O계 산화물 반도체 박막을 얻었다
이때 스퍼터링 증착된 산화물 반도체 박막의 두께를 15 nm, 30 nm, 45 nm로 형성하였다.
이후 산화물 반도체 박막 상에 ITO 전극을 형성하여 박막 트랜지스터(TFT)를 제조한 뒤, 전기적 특성을 시험하였다.
도 16a 내지 16c는 용액 공정을 통해 다양한 박막 두께로 제조된 산화물 반도체 소자의 시험 결과이다. 시험 결과, 산화물 반도체 박막의 두께에 따라 전계효과이동도(μFE), 온/오프비, Vth, SS가 변화하였고, 박막의 두께가 대략 30 nm인 경우에 가장 높은 μFE를 나타내었다.
100: 기재, 200: 유전층, 300: 반도체층, 400: 전극층.

Claims (20)

  1. 알루미늄(Al) 및 안티모니(Sb)를 함유한 산화물을 포함하는, 산화물 반도체.
  2. 제 1 항에 있어서,
    상기 산화물 내의 알루미늄(Al) 및 안티모니(Sb)의 몰비가 10 : 1 내지 1 : 10인, 산화물 반도체.
  3. 제 1 항에 있어서,
    상기 산화물은 하기 화학식 1로 표시되는, 산화물 반도체:
    [화학식 1]
    AlxSbyOz
    여기서 1 ≤ x ≤ 8, 1 ≤ y ≤ 8, 및 1 ≤ z ≤ 15이다.
  4. 제 1 항에 있어서,
    상기 산화물은 AlSbO4, AlSbO3, Al4Sb2O9, Al2Sb4O13, Al4Sb2O11 및 Al2Sb4O9로 이루어진 군에서 선택되는 적어도 1종인, 산화물 반도체.
  5. 제 1 항에 있어서,
    상기 산화물 반도체는
    n-타입의 전기전도도가 80 1/fΩ/m/s 이상이고,
    밴드갭이 1.5 eV 이상인, 산화물 반도체.
  6. 알루미늄 전구체를 함유하는 제 1 전구체 용액, 및 안티모니 전구체를 함유하는 제 2 전구체 용액을 혼합하여 졸-겔 용액을 제조하는 단계; 및
    상기 졸-겔 용액을 기재 상에 코팅하여 산화물 반도체 박막을 형성하는 단계를 포함하는, 제 1 항의 산화물 반도체의 제조방법.
  7. 제 6 항에 있어서,
    상기 알루미늄 전구체가 알루미늄 클로라이드, 알루미늄 클로라이드 헥사하이드레이트, 알루미늄 아세테이트, 알루미늄 디아세테이트, 알루미늄 아세틸아세토네이트, 알루미늄 설페이트 하이드레이트, 알루미늄 하이드록사이드 하이드레이트, 및 알루미늄 이소프로폭사이드로 이루어진 군에서 선택되는 적어도 1종이고;
    상기 안티모니 전구체가 안티모니 클로라이드(III), 안티모니 클로라이드(V), 안티모니 아세테이트(III), 안티모니 설파이드(III), 안티모니 설파이드(V), 안티모니 플루오라이드(III), 안티모니 플루오라이드(V) 및 안티모니 에톡사이드로 이루어진 군에서 선택되는 적어도 1종인, 산화물 반도체의 제조방법.
  8. 제 6 항에 있어서,
    상기 졸-겔 용액이
    아세토나이트릴, 에틸렌글리콜, 2-메톡시에탄올, 에탄올, 메탄올, 디메틸포름아마이드, 디메틸설폭사이드 및 탈이온수로 이루어진 군에서 선택되는 적어도 1종의 용매를 포함하는, 산화물 반도체의 제조방법.
  9. 제 6 항에 있어서,
    상기 졸-겔 용액의 농도가 0.05 M 내지 3 M 범위인, 산화물 반도체의 제조방법.
  10. 제 6 항에 있어서,
    상기 졸-겔 용액이 탈이온수, 과산화수소, 모노에탄올아민 및 아세틸아세톤으로 이루어진 군에서 선택되는 1종 이상의 첨가제를 추가로 포함하는, 산화물 반도체의 제조방법.
  11. 제 6 항에 있어서,
    상기 졸-겔 용액의 제조가 25℃ 내지 140℃에서 1시간 내지 72시간 수행되는, 산화물 반도체의 제조방법.
  12. 제 6 항에 있어서,
    상기 코팅 이후에 열처리하는 단계를 추가로 포함하며,
    상기 열처리는 공기 또는 질소 분위기에서 150℃ 내지 1000℃의 온도로 30분 내지 5시간 수행되는, 산화물 반도체의 제조방법.
  13. 기재 상에 알루미늄 전구체 및 안티모니 전구체를 스퍼터링 증착하여 알루미늄 및 안티모니를 함유하는 산화물 반도체 박막을 형성하는 단계를 포함하는, 제 1 항의 산화물 반도체의 제조방법.
  14. 제 13 항에 있어서,
    상기 알루미늄 전구체가 산화알루미늄을 포함하고,
    상기 안티모니 전구체가 산화안티모니를 포함하는, 산화물 반도체의 제조방법.
  15. 제 13 항에 있어서,
    상기 스퍼터링 증착이 아르곤 가스 및 산소 가스를 주입하며 수행되고,
    상기 아르곤 가스 및 산소 가스의 분압 비가 20 : 0.1 내지 20 : 2 범위인, 산화물 반도체의 제조방법.
  16. 제 13 항에 있어서,
    상기 스퍼터링 증착 이후에 열처리하는 단계를 추가로 포함하고,
    상기 열처리가 공기 또는 질소 분위기에서 150℃ 내지 1000℃의 온도로 30분 내지 5시간 수행되는, 산화물 반도체의 제조방법.
  17. 기재,
    상기 기재 상에 형성된 유전층,
    상기 유전층 상에 형성된 제 1 항의 산화물 반도체를 포함하는 반도체층, 및
    상기 반도체층 상에 형성된 전극을 포함하는,
    반도체 소자.
  18. 제 17 항에 있어서,
    상기 반도체층의 두께가 5 nm 내지 50 nm 범위인, 반도체 소자.
  19. 제 17 항의 반도체 소자를 포함하는, 박막 트랜지스터.
  20. 제 19 항의 박막 트랜지스터를 포함하는, 디스플레이 장치.
KR1020220160818A 2021-11-26 2022-11-25 산화물 반도체, 이의 제조방법 및 이를 포함하는 반도체 소자 KR20230078575A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210166178 2021-11-26
KR1020210166178 2021-11-26

Publications (1)

Publication Number Publication Date
KR20230078575A true KR20230078575A (ko) 2023-06-02

Family

ID=86540190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220160818A KR20230078575A (ko) 2021-11-26 2022-11-25 산화물 반도체, 이의 제조방법 및 이를 포함하는 반도체 소자

Country Status (2)

Country Link
KR (1) KR20230078575A (ko)
WO (1) WO2023096425A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114774891A (zh) * 2022-04-21 2022-07-22 南京卡巴卡电子科技有限公司 Sb2O3薄膜材料及基于溶胶-凝胶法制备Sb2O3薄膜材料的方法和应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151387A (zh) * 2009-09-04 2013-06-12 株式会社半导体能源研究所 半导体器件及其制造方法
JP2013074046A (ja) * 2011-09-27 2013-04-22 Panasonic Corp ｐ型透明酸化物導電性材料およびこれを用いた発光素子
JP6252689B1 (ja) * 2016-05-13 2017-12-27 凸版印刷株式会社 表示装置
KR102370249B1 (ko) * 2017-06-05 2022-03-04 도판 인사츠 가부시키가이샤 반도체 장치, 표시 장치 및 스퍼터링 타깃
KR20190051504A (ko) * 2017-11-07 2019-05-15 엘지디스플레이 주식회사 전계발광 표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114774891A (zh) * 2022-04-21 2022-07-22 南京卡巴卡电子科技有限公司 Sb2O3薄膜材料及基于溶胶-凝胶法制备Sb2O3薄膜材料的方法和应用
CN114774891B (zh) * 2022-04-21 2024-01-16 南京卡巴卡电子科技有限公司 Sb2O3薄膜材料及基于溶胶-凝胶法制备Sb2O3薄膜材料的方法和应用

Also Published As

Publication number Publication date
WO2023096425A1 (ko) 2023-06-01

Similar Documents

Publication Publication Date Title
Du Ahn et al. A review on the recent developments of solution processes for oxide thin film transistors
Meng et al. Low-temperature fabrication of high performance indium oxide thin film transistors
Bukke et al. Lanthanum doping in zinc oxide for highly reliable thin-film transistors on flexible substrates by spray pyrolysis
JP2007073312A (ja) スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
Xu et al. Solution-processed yttrium oxide dielectric for high-performance IZO thin-film transistors
US9806097B2 (en) Metal oxide semiconductor thin film, thin film transistor, and their fabricating methods, and display apparatus
Liu et al. Room-temperature fabrication of ultra-thin ZrOx dielectric for high-performance InTiZnO thin-film transistors
Lee et al. Solution-processed ternary alloy aluminum yttrium oxide dielectric for high performance indium zinc oxide thin-film transistors
KR20090102521A (ko) 박막 트랜지스터 기판, 이를 포함하는 표시 장치 및 박막트랜지스터 기판의 제조 방법
Ruzgar et al. The effect of Sn on electrical performance of zinc oxide based thin film transistor
JP2016111324A (ja) 薄膜トランジスタ
Hwang et al. Solution-processed, high performance aluminum indium oxide thin-film transistors fabricated at low temperature
KR20130095065A (ko) 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액
KR20230078575A (ko) 산화물 반도체, 이의 제조방법 및 이를 포함하는 반도체 소자
JP6036984B2 (ja) 酸窒化物半導体薄膜
Kim et al. Effect of Al concentration on Al-doped ZnO channels fabricated by atomic-layer deposition for top-gate oxide thin-film transistor applications
Kesorn et al. High performance amorphous In–Ga–Zn–O thin-film transistors with low temperature high-k solution processed hybrid gate insulator
Liu et al. High Performance and High Yield Solution Processed IGZO Thin Film Transistors Fabricated with Low‐Temperature Annealed Hafnium Dioxide Gate Dielectric
Cho et al. Electrical and chemical stability engineering of solution-processed indium zinc oxide thin film transistors via a synergistic approach of annealing duration and self-combustion process
Bae et al. Effects of hydrogen plasma treatment on the physical and chemical properties of tin oxide thin films for ambipolar thin-film transistor applications
Zhao et al. Enhancement on the performance of eco-friendly solution-processed InO/AlO thin-film transistors via lithium incorporation
Choi et al. Dual-gate InGaZnO thin-film transistors with organic polymer as a dielectric layer
KR20180138500A (ko) 금속산화물 박막을 포함하는 트랜지스터 제조 방법
WO2016035503A1 (ja) 薄膜トランジスタ
Park et al. Synergistic combination of amorphous indium oxide with tantalum pentoxide for efficient electron transport in low-power electronics

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E902 Notification of reason for refusal