CN102598277A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN102598277A
CN102598277A CN2009801624334A CN200980162433A CN102598277A CN 102598277 A CN102598277 A CN 102598277A CN 2009801624334 A CN2009801624334 A CN 2009801624334A CN 200980162433 A CN200980162433 A CN 200980162433A CN 102598277 A CN102598277 A CN 102598277A
Authority
CN
China
Prior art keywords
graphene layer
semiconductor device
catalytic membrane
film
execution mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801624334A
Other languages
English (en)
Other versions
CN102598277B (zh
Inventor
近藤大雄
佐藤信太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to CN201510249293.1A priority Critical patent/CN104934300B/zh
Publication of CN102598277A publication Critical patent/CN102598277A/zh
Application granted granted Critical
Publication of CN102598277B publication Critical patent/CN102598277B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/043—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.

Abstract

涉及包含石墨烯(graphene)层的半导体装置及其制造方法。已知通过化学气相生长法等来使石墨烯在催化金属上生长的方法，但在该方法中，由于作为导体的催化金属和石墨烯接触，因而不能将石墨烯用作沟道(channel)。本发明是一种半导体装置的制造方法，其特征在于，具有：在基板(1)上形成催化膜(2)的工序；使石墨烯层(3)以所述催化膜(2)为起点生长的工序；在所述基板(1)上形成与所述石墨烯层(3)接触的电极(4)的工序；除去所述催化膜(2)的工序。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法。
背景技术
近年来，石墨烯作为场效应晶体管的沟道的材料受到关注。另外，石墨烯作为半导体装置的配线的材料也受到关注。这是因为，石墨烯具有比硅高几位数的电子迁移率，还具有高抗电流密度性。因此，正对包含在一部分使用石墨烯的沟道和/或配线的半导体装置的制造方法进行各种研究。
例如，已知有利用胶带等从石墨剥离石墨烯，并将该石墨烯粘贴到所希望的位置上的方法。然而，在该方法中，极为难以制造微细的半导体装置。另外，处理需要很长的时间。
另外，还有通过从炭化硅(SiC)基板使硅升华来制作石墨烯的方法。然而，硅的升华需要加热到1200℃以上，因而要制造包含氧化硅膜等的半导体装置则不能采用该方法。
并且，已知有通过化学气相生长法等来使石墨烯在催化金属上生长的方法。然而，在该方法中，由于作为导体的催化金属和石墨烯接触，因而不能将石墨烯用作沟道。
现有技术文献
专利文献
专利文献1：日本特开平7-2508号公报
专利文献2：日本特开平8-260150号公报
专利文献3：日本特开平9-31757号公报
非专利文献
非专利文献1：Appl.Phys.Lett.77(2000)531
发明内容
发明要解决的问题
本发明的目的在于，提供能够利用石墨烯容易制造的半导体装置及其制造方法。
用于解决问题的手段
在半导体装置的制造方法的一个方式中，在绝缘体上形成催化膜，使石墨烯层以上述催化膜为起点生长，在上述绝缘体上形成与上述石墨烯层接触的导电膜。此外，石墨烯(graphene)是石墨(graphite)的基本单位，石墨由相互层叠的多个石墨烯构成。
附图说明
图1是示出第一实施方式的半导体装置的剖视图。
图2是示出图1所示的结构的一部分的透射电子显微镜照片的图。
图3是放大示出图2的一部分的图。
图4A是示出第一实施方式的半导体装置的制造方法的剖视图。
图4B是接着图4A示出第一实施方式的半导体装置的制造方法的剖视图。
图4C是接着图4B示出第一实施方式的半导体装置的制造方法的剖视图。
图4D是接着图4C示出第一实施方式的半导体装置的制造方法的剖视图。
图4E是接着图4D示出第一实施方式的半导体装置的制造方法的剖视图。
图4F是接着图4E示出第一实施方式的半导体装置的制造方法的剖视图。
图4G是接着图4F示出第一实施方式的半导体装置的制造方法的剖视图。
图5是示出第二实施方式的半导体装置的剖视图。
图6A是示出第二实施方式的半导体装置的制造方法的剖视图。
图6B是接着图6A示出第二实施方式的半导体装置的制造方法的剖视图。
图6C是接着图6B示出第二实施方式的半导体装置的制造方法的剖视图。
图6D是接着图6C示出第二实施方式的半导体装置的制造方法的剖视图。
图6E是接着图6D示出第二实施方式的半导体装置的制造方法的剖视图。
图6F是接着图6E示出第二实施方式的半导体装置的制造方法的剖视图。
图7是示出第三实施方式的半导体装置的剖视图。
图8A是示出第三实施方式的半导体装置的制造方法的剖视图。
图8B是接着图8A示出第三实施方式的半导体装置的制造方法的剖视图。
图8C是接着图8B示出第三实施方式的半导体装置的制造方法的剖视图。
图9是示出第四实施方式的半导体装置的剖视图。
图10A是示出第四实施方式的半导体装置的制造方法的剖视图。
图10B是接着图10A示出第四实施方式的半导体装置的制造方法的剖视图。
图10C是接着图10B示出第四实施方式的半导体装置的制造方法的剖视图。
图11是示出催化膜的厚度和石墨烯层的厚度之间的关系的曲线图。
图12是示出乙炔的浓度和石墨烯层的厚度之间的关系的曲线图。
图13是示出将乙炔浓度设定为500ppm左右的情况下形成的石墨烯层的透射电子显微镜照片的图。
图14是示出将乙炔浓度设定为5000ppm左右的情况下形成的石墨烯层的透射电子显微镜照片的图。
图15是示出通过拉曼光谱法测定出的图13及图14所示的石墨烯层的G带及D带的光谱的图。
图16是示出比图13的石墨烯层缩短了生长时间的情况下形成的石墨烯层的透射电子显微镜照片的图。
图17是示出由两层左右的石墨烯构成的石墨烯层的透射电子显微镜照片的图。
图18是示出石墨烯层的抗电流密度性的曲线图。
图19是示出第五实施方式的半导体装置的剖视图。
图20A是示出第五实施方式的半导体装置的制造方法的剖视图。
图20B是接着图20A示出第五实施方式的半导体装置的制造方法的剖视图。
图20C是接着图20B示出第五实施方式的半导体装置的制造方法的剖视图。
图20D是接着图20C示出第五实施方式的半导体装置的制造方法的剖视图。
图20E是接着图20D示出第五实施方式的半导体装置的制造方法的剖视图。
图21是示出第六实施方式的半导体装置的剖视图。
图22A是示出第六实施方式的半导体装置的制造方法的剖视图。
图22B是接着图22A示出第六实施方式的半导体装置的制造方法的剖视图。
图22C是接着图22B示出第六实施方式的半导体装置的制造方法的剖视图。
图22D是接着图22C示出第六实施方式的半导体装置的制造方法的剖视图。
图22E是接着图22D示出第六实施方式的半导体装置的制造方法的剖视图。
图22F是接着图22E示出第六实施方式的半导体装置的制造方法的剖视图。
图22G是接着图22F示出第六实施方式的半导体装置的制造方法的剖视图。
图22H是接着图22G示出第六实施方式的半导体装置的制造方法的剖视图。
图22I是接着图22H示出第六实施方式的半导体装置的制造方法的剖视图。
图22J是接着图22I示出第六实施方式的半导体装置的制造方法的剖视图。
图23是示出石墨烯层、金属膜及石墨烯层的层叠结构体的透射电子显微镜照片的图。
图24A是示出第七实施方式的半导体装置的制造方法的剖视图。
图24B是接着图24A示出第七实施方式的半导体装置的制造方法的剖视图。
图24C是接着图24B示出第七实施方式的半导体装置的制造方法的剖视图。
图24D是接着图24C示出第七实施方式的半导体装置的制造方法的剖视图。
图24E是接着图24D示出第七实施方式的半导体装置的制造方法的剖视图。
具体实施方式
下面，参照附图，对实施方式进行具体的说明。
(第一实施方式)
首先，对第一实施方式进行说明。图1示出第一实施方式的半导体装置的剖视图。
如图1所示，在第一实施方式中，在硅层1a上形成有氧化硅膜1b，且在该氧化硅膜1b上形成有两个电极4。另外，两个电极4之间悬架着石墨烯层3。石墨烯层3包含一层或两层以上的石墨烯。进而，形成有包围石墨烯层3的绝缘膜5。作为绝缘膜5的材料，可例举氧化铪、氧化铝、氧化硅、氧化钛等。用绝缘膜5填充了石墨烯层3和氧化硅膜1b之间的间隙。另外，用绝缘膜5覆盖了石墨烯层3的上表面。并且，在绝缘膜5的位于石墨烯层3的上表面上的一部分上形成有表栅电极7。进而，在硅层1a的背面形成有背栅电极6。
在如此构成的第一实施方式中，基于背栅电极6的电位及表栅电极7的电位，石墨烯层3的费米能级(fermi level)发生变化。另外，石墨烯层3被绝缘膜5覆盖，且在两个电极4之间流动的电流的路径只有石墨烯层3。因此，石墨烯层3作为沟道来发挥功能，两个电极4则作为源电极及漏电极来发挥功能。此外，为了有效地利用栅电压的场效应，优选石墨烯层3所包含的石墨烯的层数为1～10层左右。图2示出了1所示的结构的一部分别的透射电子显微镜(TEM)照片，图3放大示出图2的一部分。
此外，也可以省略背栅电极6及7中的一个电极。
接着，对第一实施方式的半导体装置的制造方法进行说明。图4A至图4G是按工序的顺序示出第一实施方式的半导体装置的制造方法的剖视图。
首先，如图4A所示，在基板1上形成催化膜2。作为基板1，例如利用在硅层1a的表面形成有氧化硅膜1b且背面形成有氧化硅膜1c的基板。例如通过热氧化来形成氧化硅膜1b及氧化硅膜1c。作为催化膜2，例如通过剥离法(liftoff process)来形成厚度为200nm左右的铁(Fe)膜。即，在氧化硅膜1b上形成使得用于形成催化膜2的预定的区域开口的抗蚀膜，并通过例如溅射法来沉积催化膜。在形成这样的抗蚀膜时，例如可采用光刻技术或电子束光刻技术。并且，同时除去抗蚀膜和该抗蚀膜上的催化膜。其结果，催化膜2残存在氧化硅膜1b上。并不特别限定通过溅射法来形成催化膜的条件，但例如将输出功率设定为100W，并将溅射速度设定为
Figure BDA00001635126700061
秒。另外，也可以利用电子束蒸镀法或分子束外延(MBE：molecular beam epitaxy)法，来代替溅射法。也可以形成氧化铁(FeO及Fe2O3)、氯化铁(Fe2Cl3)及钴铁(CoFe)等的包含铁的化合物或合金的膜来作为催化膜2。另外，可以形成镍(Ni)、钴(Co)、白金(Pt)、金(Au)或铜(Cu)膜来作为催化膜2，也可以形成包含Ni、Co、Pt、Au、Cu的化合物或合金的膜来作为催化膜2。并不特别限定催化膜2的厚度，但优选为50nm～1000nm，更优选为100nm～500nm。
接着，如图4B所示，在催化膜2上形成石墨烯层3。例如在真空槽内通过热CVD(chemical vapor deposition，化学气相沉积)法来形成石墨烯层3。此时，例如，将基板1的温度设定为650℃左右，并将作为原料气体的乙炔和氩的混合气体的总压力设定为1kPa左右。乙炔的分压相对于总压的比例，例如在0.001％～10％左右，优选根据要生成的石墨烯层3的厚度及生成条件等来调整该比例。另外，也可以通过热丝CVD法、远程等离子CVD法或等离子CVD法等来形成石墨烯层3。另外，作为原料气体，可以利用乙烯、甲烷、乙烷等碳氢化合物气体或乙醇等醇类，也可以对原料气体添加微量的水或氧等氧化类气体。另外，例如将基板1的温度设定为300℃～800℃，但优选根据催化膜2的种类及厚度、原料气体的种类等来调整该温度。在利用Fe膜作为催化膜2，并利用乙炔作为原料气体的情况下，优选基板1的温度为550℃～700℃左右。
其次，如图4C所示，在氧化硅膜1b上形成覆盖石墨烯层3的端部的上表面及侧表面的两个电极4。作为电极4，例如通过剥离法来形成厚度为10nm左右的钛(Ti)膜和位于该钛膜上的厚度为200nm左右的Au膜的层叠体。此外，在形成抗蚀膜时，例如能够采用光刻技术或电子束光刻技术。
接着，如图4D所示，除去催化膜2。由于由电极4从侧方保持石墨烯层3的两端部，因而石墨烯层3悬架在电极4之间。此外，例如能够通过利用盐酸、氯化铁水溶液或氢氟酸等的湿法处理来除去催化膜2。在形成有厚度为10nm～500nm左右的Fe膜作为催化膜2的情况下，若利用浓度为9体积百分比的盐酸，则在30分钟左右内完成催化膜2的除去。
接着，如图4E所示，形成覆盖石墨烯层3的露出面的绝缘膜5。在利用氧化铪或氧化铝作为绝缘膜5的材料的情况下，例如能够通过原子层沉积法(ALD法)来以覆盖石墨烯层3的方式沉积绝缘膜5。在利用氧化铪作为绝缘膜5的材料的情况下，例如能够利用四(二甲胺基)铪(TDMAH)作为原料而利用250℃的温度来形成绝缘膜5。在利用氧化铝作为绝缘膜5的材料的情况下，能够利用三甲基铝作为原料而利用300℃的温度来形成绝缘膜5。在利用氧化硅作为绝缘膜5的材料的情况下，例如能够通过旋涂法来涂敷SOG(spin on glass：旋制氧化矽)溶液，并在氮气气氛中利用500℃左右的温度来进行退火而形成绝缘膜5。
其次，如图4F所示，除去氧化硅膜1c。例如能够在利用抗蚀膜(例如东京应化工业公司的“TSMR-V50”)来保护硅层1a的上方之后，利用缓冲氢氟酸等来除去氧化硅膜1c。该处理时间为5分钟左右。接着，在硅层1a的背面形成背栅电极6。作为背栅电极6，例如通过电子束蒸镀法来形成厚度为10nm左右的Ti膜和位于该Ti膜上的厚度为100nm左右的Au膜的层叠体。
接着，如图4G所示，在绝缘膜5的覆盖石墨烯层3的上表面的一部分上形成表栅电极7。作为表栅电极7，例如通过剥离法来形成厚度为10nm左右的Ti膜和位于该Ti膜上的厚度为100nm左右的Au膜的层叠体。此外，在形成抗蚀膜时，例如能够采用光刻技术或电子束光刻技术。例如通过电子束蒸镀法来沉积Ti膜及Au膜。
如此，能够制造第一实施方式的半导体装置。
在该制造方法中，在催化膜2上形成石墨烯层3，但由于恰当地除去催化膜2，因而能够使石墨烯层3可靠地发挥沟道的功能。
此外，在图2及图3中示出TEM(透射电子显微镜)照片的样本是依照这样的制造方法制作的半导体装置。具体而言，利用厚度为200nm的Fe膜作为催化膜2，并在形成石墨烯层3时，将乙炔和氩的混合气体的总压力设定为1kPa，且将基板1的温度设定为650℃。
另外，作为催化膜2，利用Co膜来代替Fe膜的情况下，优选在作为基底膜来发挥功能的氮化钛氮化钛(TiN)膜上形成Co膜。此时，例如，将Co膜的厚度设定为1nm～100nm左右，并将TiN膜的厚度设定为0.1nm～50nm左右。能够通过溅射法等来形成Co膜及TiN膜。并且，在形成石墨烯层3时，若将基板1的温度设定为510℃而通过热CVD法来进行30分钟，则石墨烯层3的厚度为21nm左右。这样，在利用Co膜的情况下，与利用Fe膜的情况相比，能够在更低的温度下生成石墨烯层3。因此，能够抑制层间绝缘膜等的对热敏感的部分的损伤。
此外，作为基底膜，也可以利用包括钛(Ti)、钛硅化物(TiSi)、钽(Ta)、铝(Al)、钒(V)、钼(Mo)及铌(Nb)中的至少一种的金属、氮化物、氧化物、碳化物及合金的膜。
另外，只要通过酸处理等来与催化膜2一起除去基底膜即可。
(第二实施方式)
接着，对第二实施方式进行说明。图5是示出第二实施方式的半导体装置的剖视图。
如图5所示，在第二实施方式中，在两个电极4之间悬架着石墨烯层12。另外，在石墨烯层12的上表面及侧表面与电极4接触的部分的下方形成有石墨烯层13和位于该石墨烯层13上的金属膜11。石墨烯层13的下表面与氧化硅膜1b的上表面接触，金属膜11的上表面则与石墨烯层12的下表面接触。石墨烯层12及石墨烯层13分别含有一层或两层以上的石墨烯。金属膜11是从下部开始依次层叠了Co膜、氮化钛(TiN)膜及Co膜的层叠体。并且，在两个电极4之间形成有覆盖石墨烯层12的绝缘膜5。其他结构与第一实施方式相同。
在这样的第二实施方式中，与第一实施方式的石墨烯层3相比，能够利用更低的温度形成石墨烯层12及石墨烯层13。因此，能够抑制对热敏感的层间绝缘膜等的损伤。
接着，对第二实施方式的半导体装置的制造方法进行说明。图6A至图6F是按工序的顺序示出第二实施方式的半导体装置的制造方法的剖视图。
首先，如图6A所示，在基板1的氧化硅膜1b上形成规定的平面形状的金属膜11。即，例如，通过溅射法等来依次形成厚度为4.3nm的Co膜11a、厚度为2.5nm的TiN膜11b、厚度为4.3nm的Co膜11c。Co膜11a及11c的厚度也可以是1nm～10nm左右，而TiN膜11b的厚度也可以是0.1nm～10nm左右。
接着，如图6B所示，例如通过热CVD法，在金属膜11上形成石墨烯层12，并在金属膜11和氧化硅膜1b之间形成石墨烯层13。此时，金属膜11发挥催化膜的功能。在将基板1的温度设定为450℃的情况下，通过15分钟的处理能够得到厚度为15nm左右的石墨烯层12及13。
其次，如图6C所示，在氧化硅膜1b上形成两个电极4，这两个电极4覆盖石墨烯层12的上表面以及石墨烯层12、金属膜11以及石墨烯层13的端部的侧表面。
接着，如图6D所示，除去金属膜11。由于由电极4从侧方保持石墨烯层12的两端部，因而石墨烯层12悬架在电极4之间。此外，与第一实施方式的催化膜2同样地，例如能够通过利用盐酸、氯化铁水溶液或氢氟酸等的湿法处理来除去金属膜11。
接着，如图6E所示，除去位于石墨烯层13的电极4之间的部分。例如能够通过超声波清洗来进行该除去处理。由于石墨烯层13和氧化硅膜1b之间的附着性低，因而能够容易地除去石墨烯层13的一部分。在石墨烯层12作为沟道过厚的情况下，通过氧等离子的灰化处理或者氧气气氛中的加热处理来使石墨烯层12变薄。就灰化的条件而言，例如将输出功率设定为200W，将氧流量设定为50ml/分钟，将处理时间设定为1分钟～5分钟左右。优选根据石墨烯层12的厚度及质量来调整处理时间。
其次，如图6F所示，与第一实施方式同样地，进行绝缘膜5的形成、背栅电极6的形成及表栅电极7的形成等。
如此，能够制造第二实施方式的半导体装置。
(第三实施方式)
接着，对第三实施方式进行说明。图7是示出第三实施方式的半导体装置的剖视图。
在第三实施方式中，如图7所示，在两个电极4之间未悬架着石墨烯层12，而使石墨烯层13的下部在两个电极4之间延伸。另外，绝缘膜5覆盖石墨烯层13的上表面及侧表面。其他结构与第二实施方式相同。
在这样的第三实施方式中，与第一实施方式的石墨烯层3相比，也能够利用更低的温度来形成石墨烯层12及石墨烯层13。因此，能够抑制对热敏感的层间绝缘膜等的损伤。
接着，对第三实施方式的半导体装置的制造方法进行说明。图8A至图8C是按工序的顺序示出第三实施方式的半导体装置的制造方法的剖视图。
首先，与第二实施方式同样地，在基板1的氧化硅膜1b上形成金属膜11(参照图6A)。接着，如图8A所示，与第二实施方式同样地，形成石墨烯层12及石墨烯层13。
其次，利用使得成为沟道的部分开口的掩膜来对石墨烯层12及金属膜11进行加工，从而如图8B所示，使石墨烯层13的一部分露出。例如，通过灰化(氧等离子处理)或氧气气氛中的加热，来加工石墨烯层12。例如通过利用盐酸、氯化铁水溶液或氢氟酸等的酸处理，来加工金属膜11。
接着，如图8C所示，按照原样利用在加工石墨烯层12及金属膜11时使用的掩膜，来使石墨烯层13变薄。例如通过灰化来使石墨烯层13变薄。
接着，与第二实施方式同样地，进行电极4的形成、绝缘膜5的形成、背栅电极6的形成及表栅电极7的形成等。
如此，能够制造第三实施方式的半导体装置。
(第四实施方式)
接着，对第四实施方式进行说明。图9是示出第四实施方式的半导体装置的剖视图。
在第四实施方式中，如图9所示，在氧化硅膜1b上形成有两个催化膜22，在催化膜22上形成有石墨烯层24。催化膜22例如是Fe膜。石墨烯层24包含一层或两层以上的石墨烯。进而，以覆盖石墨烯层24及催化膜22的层叠体的方式形成电极4，并在两个电极4之间悬架着石墨烯层23。进而，形成有包围石墨烯层23的绝缘膜5。用绝缘膜5填充了石墨烯层23和氧化硅膜1b之间的间隙。另外，利用绝缘膜5覆盖石墨烯层23的上表面。并且，在绝缘膜5的位于石墨烯层23的上表面上的一部分上形成有表栅电极7。进而，在硅层1a的背面形成有背栅电极6。
在如此构成的第四实施方式中，由于能够将石墨烯层24用作配线的一部分，因而能够降低配线电阻。另外，在后面进行详细的阐述，但与第一实施方式至第三实施方式相比，能够在更短的时间内制造。
接着，对第四实施方式的半导体装置的制造方法进行说明。图10A至图10C是按工序的顺序示出第四实施方式的半导体装置的制造方法的剖视图。
首先，如图10A所示，在基板1上形成催化膜21及催化膜22。在形成沟道的预定的区域形成催化膜21，在形成源电极或漏电极的预定的区域形成催化膜22。催化膜21及催化膜22均能够通过剥离法而形成，先形成哪个催化膜都可以。作为催化膜21及催化膜22的材料，能够利用与催化膜2相同的材料。例如将催化膜21及催化膜22的厚度设定为50nm左右以下，并将催化膜21的厚度设定为小于催化膜22的厚度。如后所述，这是为了在催化膜22上凝集催化膜21。例如，将催化膜21的厚度设定为30nm左右，将催化膜22的厚度设定为50nm左右。
接着，如图10B所示，在催化膜21上形成石墨烯层23，并在催化膜22上形成石墨烯层24。在形成石墨烯层23和石墨烯层24的过程中，催化膜21凝集在催化膜22上。因此，催化膜21从石墨烯层23下消失而催化膜22变厚。此外，在通过CVD法来形成石墨烯层23和石墨烯层24的情况下，由于催化膜21和催化膜22由互为相同的材料构成，因而在初始阶段，在催化膜21和催化膜22的境界，它们的表面变平缓而随厚度的差异产生的段差消失。因此，从它们的表面起生长的石墨烯层23和石墨烯层24，相互物理连接且电连接。
其次，如图10C所示，形成两个电极4，该两个电极4覆盖石墨烯层23的端部的上表面及侧表面，进而覆盖石墨烯层24及催化膜22的层叠体。
接着，与第一实施方式同样地，进行绝缘膜5的形成、背栅电极6的形成及表栅电极7的形成等。
如此，能够制造第四实施方式的半导体装置。
在这样的制造方法中，由于催化膜21凝集在催化膜22上，因而不需通过酸处理等来除去催化膜21。因此，与第一实施方式至第三实施方式相比，能够在短时间内制造。
此外，在第一实施方式至第四实施方式中，石墨烯层用作场效应晶体管的沟道，但只要调整石墨烯层的尺寸，还能够将石墨烯层用作配线。在这里，对控制石墨烯层的厚度的方法进行说明。
本申请的发明者通过实验求出了催化膜的厚度和石墨烯层的厚度之间的关系。该结果见图11。在该实验中，通过热丝CVD法来使石墨烯层在作为催化膜的Fe膜上生长。另外，利用乙炔和氩的混合气体(总压力：1kPa)，并且将基板温度设定为620℃，而将生长时间设定为60分钟。另外，将混合气体的流量设定为200sccm，并且仅利用氩气作为稀释气体，而将混合气体中的乙炔浓度设定为10体积百分比。进而，利用在硅层的表面形成了厚度为350nm的热氧化膜的基板。利用高温计对热丝的温度进行了计测，其结果，石墨烯层生长中的温度为1000℃左右。生长处理时利用真空槽，在导入生长气体之前，利用涡轮分子泵等将真空槽内设定为1×10-2Pa以下的高真空，并除去了真空槽内的水分等。如图11所示，发现了催化膜的厚度越厚，则形成越薄的石墨烯层。例如，将催化膜的厚度设定为50nm左右时，得到了厚度为80nm左右的石墨烯层，而将催化膜的厚度设定为200nm左右时，得到了厚度为6nm左右的石墨烯层。
此外，在利用热丝CVD法来使石墨烯层生长的情况下，也优选地根据需要，利用氢和/或臭氧等来净化装置内，并且通过烘干(Bake-out)来提高真空度等。热丝CVD法是指，使电流在配置在基板的上方的直径为数毫米左右的金属配线上流动，并通过加热到1000℃左右来进行原料的分解及基板的加热的生长方法。另外，热丝CVD法适合于低温生长，该低温生长对于抑制对基板整体的热的影响的方面优选。这是因为热丝CVD法主要对催化膜的表面进行加热。
本申请的发明者通过实验求出了作为原料气体的乙炔(C2H2)的浓度和石墨烯层的厚度之间的关系。该结果见图12。在该实验中，通过热CVD法来使石墨烯层在作为催化膜的Fe膜上生长。另外，利用乙炔和氩的混合气体(总压力：1kPa)，并将基板温度设定为650℃，将催化膜(Fe膜)的厚度设定为200nm，将生长时间设定为20分钟。通过利用氩进行稀释，来对乙炔的浓度进行了调整。另外，将混合气体的流量设定为1000sccm，并仅利用氩气作为稀释气体。进而，利用在硅层的表面形成有厚度为350nm的热氧化膜的基板。生长处理时利用真空槽，在导入生长气体之前，利用涡轮分子泵等将真空槽内设定为1×10-2Pa以下的高真空，并除去了真空槽内的水分等。如图12所示，发现了乙炔浓度越厚，则形成越厚的石墨烯层。例如，将乙炔浓度设定为5000ppm左右时，得到了厚度为110nm左右的石墨烯层，而将乙炔浓度设定为500ppm左右时，得到了厚度为59nm左右的石墨烯层。
此外，在利用热CVD法来使石墨烯层生长的情况下，也优选地根据需要，利用氢和/或臭氧等来净化装置内，并且通过烘烤来提高真空度等。进而，利用预真空锁(load lock)，通过不直接将生长炉开放在大气中的方法，能够提高真空度。热CVD法适合于大面积晶片(wafer)的处理。这是因为，与热丝CVD法不同，在热CVD法中，在基板的上方没有加热源及等离子源，因而与热丝CVD法相比，温度均匀性更良好。
在图13中示出将乙炔浓度设定为500ppm左右的情况下形成的石墨烯层的TEM照片，并在图14中示出将乙炔浓度设定为5000ppm左右的情况下形成的石墨烯层的TEM照片。另外，在图15中示出通过拉曼光谱法测定出的图13及图14所示的石墨烯层的G带及D带的光谱。图15中的实线(a)表示图13的石墨烯层的G带及D带的光谱，而虚线(b)表示图14的石墨烯层的G带及D带的光谱。G带和D带之比(G/D比)反应石墨烯层的质量及区域(domain)尺寸，可以说G/D比越高则石墨烯层的质量越良好。如图15所示，图13的石墨烯层的G/D比是34.1，图14的石墨烯层的G/D比则是37.6，表示它们均良好。另外，从催化膜起生长的其他石墨烯层的G/D比也是20～40左右而较高。于是，可以说在较低的温度中也能够生长高质量的石墨烯层。
在图16中示出与图13的石墨烯层相比缩短了生长时间的情况下形成的石墨烯层的TEM照片。在图16中示出的石墨烯层，除了将生长时间设定为5分钟的条件之外，在与图13所示的石墨烯层相同的条件下进行了生长。图16所示的石墨烯层的厚度为32nm左右。图16所示的石墨烯层的生长时间为图13所示的石墨烯层的1/4，但厚度为其1/2以上。由此，可了解到石墨烯层的厚度根据生长时间而变厚，但不能说与生长时间成正比。实际上，可预想到在5分钟～20分钟之间的生长时间内，石墨烯层的生长已饱和。
此外，在将石墨烯层用于场效应晶体管的沟道的情况下，优选减少包含在石墨烯层中的石墨烯的层数，具体而言，优选一层至十层的范围。本申请的发明者将催化膜(Fe膜)的厚度设定为500nm，并将生长时间设定为1分钟，将乙炔的浓度设定为2ppm来使石墨烯层生长，其结果，如图17所示，得到了由两层左右的石墨烯构成的石墨烯层。此外，对其他条件设定为与图13、图14所示的石墨烯层的生长条件(基板温度：650℃，总压力：1kPa等)相同的条件。将这样的石墨烯层用作沟道则最佳。此外，也可以形成厚的石墨烯层之后，通过灰化等来使石墨烯层变薄而用作沟道。
另一方面，在将石墨烯层用于半导体装置的配线的情况下，只要石墨烯层的厚度达到数nm左右就足够。本申请的发明者对厚度为7nm左右的石墨烯层的抗电流密度性进行了测定，由此得到了图18所示的结果。在该实验中，以1×107A/cm2这样的高密度使电流在石墨烯层中流动，并观察了其电阻的变化。其结果，如图18所示，即使使电流持续流动100小时以上，电阻也几乎未上升。由此，可以说7nm左右的石墨烯层也能够充分地作为配线来发挥功能。
(第五实施方式)
接着，对第五实施方式进行说明。图19是示出第五实施方式的半导体装置的剖视图。
在第五实施方式中，如图19所示，在包含硅层1a、氧化硅膜1b及氧化硅膜1c的基板1上形成有两个导电层54。另外，在两个导电层54之间悬架着石墨烯层53。石墨烯层53包含多个石墨烯。进而，形成有包围石墨烯层53的绝缘膜55。用绝缘膜55填充了石墨烯层53和氧化硅膜51b之间的间隙。另外，用绝缘膜55覆盖了石墨烯层53的上表面。作为绝缘膜5的材料，可例举氧化铪、氧化铝、氧化硅、氧化钛等。
在如此构成的第五实施方式中，石墨烯层53发挥配线的功能，导电层54作为其他配线和石墨烯层53之间的连接部来发挥功能。由石墨烯构成的配线，不会发生像在金属配线发生的移动(migration)现象。因此，容易确保高可靠性。
接着，对第五实施方式的半导体装置的制造方法进行说明。图20A至图20E是按工序的顺序示出第五实施方式的半导体装置的制造方法的剖视图。
首先，如图20A所示，在基板1上形成催化膜52。作为催化膜22，例如能够利用由与催化膜2同样的材料构成的催化膜。
接着，如图20B所示，在催化膜22上形成石墨烯层53。例如在真空槽内通过热CVD法、热丝CVD法、远程等离子CVD法或等离子CVD法等，来形成石墨烯层53。
其次，如图20C所示，在氧化硅膜1b上形成覆盖石墨烯层53的端部的上表面及侧表面的两个导电层54。作为导电层54，例如形成与电极4同样的导电层。
接着，如图20D所示，除去催化膜22。由于由导电层54从侧方保持石墨烯层53的两端部，因而石墨烯层53悬架在导电层54之间。此外，例如能够通过利用了盐酸、氯化铁水溶液或氢氟酸的湿法处理，来除去催化膜52。
接着，如图20E所示，形成覆盖石墨烯层53的露出面的绝缘膜55。在利用氧化铪或氧化铝作为绝缘膜55的材料的情况下，例如能够通过ALD法来以覆盖石墨烯层53的方式沉积绝缘膜55。在利用氧化铪作为绝缘膜55的材料的情况下，例如能够以TDMAH为原料，以250℃的温度形成绝缘膜55。在利用氧化铝作为绝缘膜55的材料的情况下，能够以三甲基铝为原料，以300℃的温度形成绝缘膜55。在利用氧化硅作为绝缘膜55的材料的情况下，例如能够通过旋涂法来涂敷SOG溶液，并通过在氮气气氛中以500℃左右的温度进行退火来形成绝缘膜55。
如此，能够制造第五实施方式的半导体装置。
(第六实施方式)
接着，对第六实施方式进行说明。图21是示出第六实施方式的半导体装置的剖视图。
在第六实施方式中，在基板1的氧化硅膜1b上由石墨烯层63形成配线的一部分，且在石墨烯层63的一部分上依次层叠金属膜61和石墨烯层62。并且，在氧化硅膜1b上形成有覆盖石墨烯层62、金属膜61及石墨烯层63的层间绝缘膜64。金属膜61例如利用与金属膜11同样的金属膜，而石墨烯层62和石墨烯层63包含多个石墨烯。作为层间绝缘膜64，例如可利用以TEOS(tetraethyl orthosilicate：四乙基原硅酸盐)为原料的氧化硅膜或低电容率膜等。在层间绝缘膜64上形成有用于使一部分石墨烯层62露出的开口部64a，并在开口部64a内填充导电材65。形成导电膜、碳纳米管束或包含多个石墨烯的石墨烯层等来作为导电材65。作为该导电膜的材料，例如可例举铜、钛、钛硅化物、氮化钛、碳化钛、钽、氮化钽、铝、钨、钒、铌、钼、钴、镍、铁、金及白金等。
在层间绝缘膜64上形成与导电材65接触的石墨烯层68来作为配线的一部分，且在石墨烯层68的一部分上依次形成金属膜66和石墨烯层67。并且，在层间绝缘膜64上形成有覆盖石墨烯层67、金属膜66及石墨烯层68的层间绝缘膜69。作为金属膜66，例如可利用与金属膜11同样的金属膜，石墨烯层67和石墨烯层68包含多个石墨烯。作为层间绝缘膜69，例如可利用以TEOS为原料的氧化硅膜或低电容率膜等。
在第六实施方式中，这样构成多层配线。在第六实施方式中，石墨烯层利用于多层配线。因此，能够抑制移动而确保高可靠性。
此外，也可以在相当于基板1的部分设有多层配线结构或晶体管结构等。
接着，对第六实施方式的半导体装置的制造方法进行说明。图22A至图22J是按工序的顺序示出第六实施方式的半导体装置的制造方法的剖视图。
首先，如图22A所示，在基板1的氧化硅膜1b上形成规定的平面形状的金属膜61。
接着，如图22B所示，例如通过热CVD法，在金属膜61上形成石墨烯层62，并在金属膜61和氧化硅膜1b之间形成石墨烯层63。此时，金属膜61发挥催化膜的功能。
其次，用掩膜对石墨烯层62及金属膜61进行加工，从而图22C如所示，使石墨烯层63的一部分露出。例如，通过灰化(氧等离子处理)或在氧气气氛中的加热，来加工石墨烯层62。例如通过利用了盐酸、氯化铁水溶液或氢氟酸等的酸处理，来加工金属膜61。
接着，如图22D所示，通过CVD法或旋涂法等在氧化硅膜1b上形成覆盖石墨烯层62、金属膜61及石墨烯层63的层间绝缘膜64。
接着，如图22E所示，在层间绝缘膜64上形成用于使一部分石墨烯层62露出的开口部64a。
其次，如图22F所示，在开口部64a内形成导电材65。
接着，如图22G所示，在层间绝缘膜64上形成规定的平面形状的金属膜66。
接着，如图22H所示，例如通过热CVD法，在金属膜66上形成石墨烯层67，并在金属膜66和层间绝缘膜64及导电材65之间形成石墨烯层68。此时，金属膜66发挥催化膜的功能。
其次，用掩膜对石墨烯层67及金属膜66进行加工，从而如图22I所示，使石墨烯层68的一部分露出。例如通过灰化(氧等离子处理)或氧气气氛中的加热，来加工石墨烯层67。例如通过利用了盐酸、氯化铁水溶液或氢氟酸等的酸处理，来加工金属膜66。
接着，通过CVD法或旋涂法等在层间绝缘膜64上形成覆盖石墨烯层67、金属膜66及石墨烯层65的层间绝缘膜69。
其次，通过反复进行同样的处理，能够形成多层配线。在图23中示出石墨烯层62、金属膜61及石墨烯层63这样的层叠结构体的TEM照片。石墨烯层67、金属膜66及石墨烯层68的层叠体也具有同样的结构。
此外，在本实施方式中，除去金属膜61、石墨烯层62、金属膜66及石墨烯层67的一部分，但也可以不对它们进行加工。另外，也可以对石墨烯层63和/或石墨烯层68进行加工。另外，也可以通过利用了氢氟酸等的处理来除去层间绝缘膜64及层间绝缘膜69，来形成气隙配线。
(第七实施方式)
接着，对第七实施方式进行说明。在第七实施方式中，并行形成场效应晶体管和配线。图24A至图24E是按工序的顺序示出第七实施方式的半导体装置的制造方法的剖视图。
首先，如图24A所示，在基板1的氧化硅膜1b上的用于形成场效应晶体管的预定区域和用于形成配线的预定区域，形成催化膜32。作为催化膜32，形成与催化膜2同样的催化膜。
接着，如图24B所示，在催化膜32上形成石墨烯层33。通过与形成石墨烯层3的同样地方法，形成石墨烯层33。
其次，如图24C所示，在场效应晶体管的源电极或漏电极或成为配线的连接部的部分形成导电膜34。作为导电膜34，形成与电极4同样的导电膜。
接着，如图24D所示，除去催化膜32。通过与除去催化膜2的同样的方法，除去催化膜32。
接着，使石墨烯层33中的用作场效应晶体管的沟道的部分变薄。例如通过灰化(氧等离子处理)或热氧化，来进行该变薄的处理。
其次，进行覆盖石墨烯层33的绝缘膜的形成、背栅电极的形成、表栅电极的形成、层间绝缘膜的形成以及上层配线的形成等，来完成半导体装置。
根据这样的第七实施方式，能够无缝连接场效应晶体管和配线。因此，在它们之间几乎不存在接触电阻，因此能够得到良好的特性。另外，也能够使多个场效应晶体管之间的特性均匀。
此外，在将石墨烯层用作配线的情况下，并非一定要用绝缘膜覆盖石墨烯层。
另外，在这些实施方式中，作为绝缘膜，氧化硅膜，也可以利用氧化锆膜、氧化钛膜、氧化钽膜等，以代替氧化铪膜、氧化铝膜。
另外，就石墨烯层而言，其周围也可以是真空状态，而并非一定需要用绝缘膜覆盖，另外，也可以在其周围封入气体或液体。
另外，不特别限定这些半导体装置的用途，例如能够用作无线基站用大功率放大器、移动电话基站用大功率放大器、服务器用半导体元件、个人计算机用半导体器件、车载集成电路(IC)及电瓶车的马达驱动用晶体管。
产业上的可利用性
本发明能够最佳地用于与包含石墨烯层的半导体装置及其制造方法相关的产业。

Claims (14)

1.一种半导体装置的制造方法，其特征在于，
包括：
在绝缘体上形成催化膜的工序；
使石墨烯层以所述催化膜为起点生长的工序；
在所述绝缘体上形成与所述石墨烯层接触的导电膜的工序。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
包括：
除去所述催化膜的工序；
在所述石墨烯层上形成栅绝缘膜的工序；
在所述栅绝缘膜上形成表栅电极的工序。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，
包括：
除去所述催化膜的工序；
在所述绝缘体和所述石墨烯层之间形成栅绝缘膜的工序；
在所述石墨烯层之间的夹着所述栅绝缘膜的位置形成背栅电极的工序。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，包括使所述石墨烯层变薄的工序。
5.根据权利要求1所述的半导体装置的制造方法，其特征在于，
包括：
除去所述催化膜的工序；
使所述石墨烯层的位于所述导电膜的一方的第一部分比位于所述导电膜的另一方的第二部分更薄的工序；
在所述第一部分上形成栅绝缘膜的工序；
在所述栅绝缘膜上形成表栅电极的工序。
6.根据权利要求1所述的半导体装置的制造方法，其特征在于，
包括：
除去所述催化膜的工序；
使所述石墨烯层的位于所述导电膜的一方的第一部分比位于所述导电膜的另一方的第二部分更薄的工序；
在所述绝缘体和所述第一部分之间形成栅绝缘膜的工序；
在所述第一部分之间的夹着所述栅绝缘膜的位置形成背栅电极工序。
7.根据权利要求1所述的半导体装置的制造方法，其特征在于，使所述石墨烯层从所述催化膜的上表面和下表面的两方开始生长。
8.根据权利要求7所述的半导体装置的制造方法，其特征在于，
包括：
除去所述催化膜的工序；
除去所述石墨烯层的从所述催化膜的上表面或下表面中的一方开始生长的部分的一部分的工序；
在所述石墨烯层的从所述催化膜的上表面或下表面中的另一方开始生长的部分上形成栅绝缘膜的工序；
在所述栅绝缘膜上形成表栅电极的工序。
9.根据权利要求7所述的半导体装置的制造方法，其特征在于，
包括：
除去所述催化膜的工序；
除去所述石墨烯层的从所述催化膜的上表面或下表面中的一方开始生长的部分的一部分的工序；
在所述绝缘体和所述石墨烯层的从所述催化膜的上表面或下表面中的另一方开始生长的部分之间形成栅绝缘膜的工序；
在所述石墨烯层之间的夹着所述栅绝缘膜的位置形成背栅电极的工序。
10.一种半导体装置，其特征在于，
具有：
源电极及漏电极；
沟道，其包括由所述源电极及所述漏电极悬架的石墨烯层；
栅电极，其改变所述石墨烯层的带结构；
栅绝缘膜，其形成在所述栅电极和所述沟道之间。
11.根据权利要求10所述的半导体装置，其特征在于，
所述源电极和所述漏电极形成在绝缘体上，从所述绝缘体隔开间隔而形成所述沟道。
12.根据权利要求10所述的半导体装置，其特征在于，
所述石墨烯层向特定方向延伸，所述沟道比所述石墨烯层的向特定方向延伸的部分更薄，该特定方向是指，与所述源电极和所述漏电极相比，从所述沟道隔开更大间隔的方向。
13.一种半导体装置，其特征在于，
具有：
两个导电膜；
配线，其包括由所述两个导电膜悬架的石墨烯层。
14.根据权利要求13所述的半导体装置，其特征在于，
所述两个导电膜形成在绝缘体上，从所述绝缘体隔开间隔而形成所述配线。
CN200980162433.4A 2009-11-13 2009-11-13 半导体装置及其制造方法 Active CN102598277B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510249293.1A CN104934300B (zh) 2009-11-13 2009-11-13 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/069383 WO2011058651A1 (ja) 2009-11-13 2009-11-13 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510249293.1A Division CN104934300B (zh) 2009-11-13 2009-11-13 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN102598277A true CN102598277A (zh) 2012-07-18
CN102598277B CN102598277B (zh) 2015-07-08

Family

ID=43991329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980162433.4A Active CN102598277B (zh) 2009-11-13 2009-11-13 半导体装置及其制造方法

Country Status (5)

Country Link
US (3) US8932904B2 (zh)
EP (2) EP3379579B1 (zh)
JP (1) JP5708493B2 (zh)
CN (1) CN102598277B (zh)
WO (1) WO2011058651A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738237A (zh) * 2011-04-07 2012-10-17 三星电子株式会社 石墨烯电子器件及其制造方法
CN103745994A (zh) * 2013-12-24 2014-04-23 上海新傲科技股份有限公司 采用石墨烯的场效应晶体管及其制备方法
CN104300008A (zh) * 2014-10-30 2015-01-21 京东方科技集团股份有限公司 一种电极结构、薄膜晶体管、阵列基板及显示面板
CN106328708A (zh) * 2015-07-03 2017-01-11 三星电子株式会社 包括二维材料结构的装置及形成该二维材料结构的方法
TWI600612B (zh) * 2013-05-01 2017-10-01 富士通股份有限公司 Graphene films, electronic devices, and electronic device manufacturing methods
CN109979995A (zh) * 2019-04-10 2019-07-05 电子科技大学 一种新型的栅极抽取和注入场效应晶体管结构
CN112538611A (zh) * 2020-12-02 2021-03-23 北海惠科光电技术有限公司 石墨烯碳纳米管复合膜及其制备方法以及薄膜晶体管阵列

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101251020B1 (ko) * 2010-03-09 2013-04-03 국립대학법인 울산과학기술대학교 산학협력단 그라펜의 제조 방법, 이를 포함하는 투명 전극, 활성층, 이를 구비한 표시소자, 전자소자, 광전소자, 태양전지 및 염료감응 태양전지
JP5590125B2 (ja) * 2010-08-05 2014-09-17 富士通株式会社 半導体装置の製造方法
JP2012144415A (ja) * 2010-12-21 2012-08-02 Meijo Univ グラフェン素材の製造方法及びグラフェン素材
KR101813179B1 (ko) * 2011-06-10 2017-12-29 삼성전자주식회사 복층의 게이트 절연층을 구비한 그래핀 전자 소자
KR101878751B1 (ko) * 2011-06-27 2018-07-17 삼성전자주식회사 그래핀 구조체 및 그 제조방법과, 그래핀 소자 및 그 제조방법
JP5857659B2 (ja) * 2011-11-17 2016-02-10 株式会社デンソー 半導体素子の製造方法
JP5978600B2 (ja) * 2011-11-21 2016-08-24 富士通株式会社 半導体装置の製造方法
US8633055B2 (en) * 2011-12-13 2014-01-21 International Business Machines Corporation Graphene field effect transistor
JP5870758B2 (ja) * 2012-02-28 2016-03-01 富士通株式会社 電子デバイス及びその製造方法
JP5668009B2 (ja) * 2012-03-26 2015-02-12 株式会社東芝 配線及び半導体装置
CN103359719B (zh) * 2012-04-05 2015-01-21 清华大学 石墨烯纳米窄带的制备方法
CN103377887B (zh) * 2012-04-24 2016-03-16 中芯国际集成电路制造(上海)有限公司 场效应晶体管及其制作方法
JP5910294B2 (ja) * 2012-05-10 2016-04-27 富士通株式会社 電子装置及び積層構造体の製造方法
CN103531618B (zh) * 2012-07-05 2016-06-01 中芯国际集成电路制造(上海)有限公司 一种双栅鳍型场效应晶体管及其制造方法
US8519450B1 (en) 2012-08-17 2013-08-27 International Business Machines Corporation Graphene-based non-volatile memory
JP5972735B2 (ja) * 2012-09-21 2016-08-17 株式会社東芝 半導体装置
JP6201322B2 (ja) * 2013-01-18 2017-09-27 富士通株式会社 電子デバイス及びその製造方法、並びに基板構造及びその製造方法
KR102268992B1 (ko) * 2013-05-01 2021-06-28 코닌클리케 필립스 엔.브이. 부분적으로 자립하는 그라핀 결정막을 제조하는 방법 및 이러한 막을 포함하는 디바이스
WO2015126139A1 (en) * 2014-02-19 2015-08-27 Samsung Electronics Co., Ltd. Wiring structure and electronic device employing the same
EP3155659A4 (en) 2014-06-13 2018-02-21 Intel Corporation Graphene fluorination for integration of graphene with insulators and devices
DE102014222749B3 (de) * 2014-11-07 2015-12-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Kontaktstruktur zwischen einem Kantenabschnitt eines 2D-Materials und einem Metall
US9508801B2 (en) * 2015-01-08 2016-11-29 International Business Machines Corporation Stacked graphene field-effect transistor
US20170090278A1 (en) * 2015-09-30 2017-03-30 G-Force Nanotechnology Ltd. Euv pellicle film and manufacturing method thereof
FR3045826A1 (fr) * 2015-12-17 2017-06-23 Commissariat Energie Atomique Supports amplificateurs de contraste utilisant un materiau bidimensionnel
JP6666168B2 (ja) * 2016-02-26 2020-03-13 住友電気工業株式会社 電子装置およびその製造方法
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same
CN107887333B (zh) * 2016-09-30 2020-07-31 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
US10256306B1 (en) * 2017-11-30 2019-04-09 International Business Machines Corporation Vertically integrated multispectral imaging sensor with graphene as electrode and diffusion barrier
US10153159B1 (en) * 2017-11-30 2018-12-11 International Business Machines Corporation Source and drain formation using self-aligned processes
SE541523C2 (en) 2018-04-03 2019-10-29 Graphensic Ab Electrical contacts for low dimensional materials
US10580886B2 (en) 2018-05-29 2020-03-03 International Business Machines Corporation Increased source and drain contact edge width in two-dimensional material field effect transistors by directed self-assembly
US10586864B2 (en) * 2018-08-05 2020-03-10 International Business Machines Corporation Vertical transistor with one-dimensional edge contacts
US10593798B2 (en) 2018-08-05 2020-03-17 International Business Machines Corporation Vertical transistor with one atomic layer gate length
JP7476724B2 (ja) 2020-08-24 2024-05-01 住友電気工業株式会社 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008023669A1 (fr) * 2006-08-21 2008-02-28 Fujitsu Limited Nanomatériau carboné semi-conducteur du type n, son procédé de production et procédé de fabrication d'un dispositif semi-conducteur
CN101385126A (zh) * 2006-02-16 2009-03-11 卢森特技术有限公司 包括外延生长在单晶衬底上的石墨烯层的器件
JP2009164432A (ja) * 2008-01-08 2009-07-23 Fujitsu Ltd 半導体装置の製造方法、半導体装置および配線構造体

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3000035B2 (ja) 1993-03-24 2000-01-17 科学技術振興事業団 グラファイト薄膜の形成方法
JP3044683B2 (ja) 1995-03-17 2000-05-22 科学技術振興事業団 グラファイト層の形成方法、該方法によって形成されたグラファイト層を有するｘ線光学素子及びｘ線光学素子の製造方法
JP2973352B2 (ja) 1995-07-10 1999-11-08 科学技術振興事業団 グラファイトファイバーの作成方法
DE69623550T2 (de) 1995-07-10 2003-01-09 Japan Res Dev Corp Verfahren zur Herstellung von Graphitfasern
JP5395382B2 (ja) * 2007-08-07 2014-01-22 株式会社半導体エネルギー研究所 トランジスタの作製方法
JP5244364B2 (ja) * 2007-10-16 2013-07-24 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US8436355B2 (en) * 2007-11-14 2013-05-07 Panasonic Corporation Thin-film transistor, manufacturing method therefor, and electronic device using a thin-film transistor
JP5245385B2 (ja) * 2007-12-13 2013-07-24 富士通株式会社 グラフェンシートの製造方法、半導体装置の製造方法および半導体装置
CN101464871A (zh) 2007-12-21 2009-06-24 鸿富锦精密工业（深圳）有限公司 报表查询配置***及方法
JP2009234815A (ja) * 2008-03-26 2009-10-15 Fujitsu Ltd グラフェンシート系材料の処理方法及び装置
JP2009252798A (ja) * 2008-04-01 2009-10-29 Mitsumi Electric Co Ltd カーボンナノチューブ電界効果トランジスタおよびその製造方法
US10164135B2 (en) * 2009-08-07 2018-12-25 Guardian Glass, LLC Electronic device including graphene-based layer(s), and/or method or making the same
US20120161098A1 (en) * 2009-08-20 2012-06-28 Nec Corporation Substrate, manufacturing method of substrate, semiconductor element, and manufacturing method of semiconductor element
US8614435B2 (en) * 2009-11-03 2013-12-24 International Business Machines Corporation Utilization of organic buffer layer to fabricate high performance carbon nanoelectronic devices
US8105928B2 (en) * 2009-11-04 2012-01-31 International Business Machines Corporation Graphene based switching device having a tunable bandgap
KR101813176B1 (ko) * 2011-04-07 2017-12-29 삼성전자주식회사 그래핀 전자 소자 및 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101385126A (zh) * 2006-02-16 2009-03-11 卢森特技术有限公司 包括外延生长在单晶衬底上的石墨烯层的器件
WO2008023669A1 (fr) * 2006-08-21 2008-02-28 Fujitsu Limited Nanomatériau carboné semi-conducteur du type n, son procédé de production et procédé de fabrication d'un dispositif semi-conducteur
JP2009164432A (ja) * 2008-01-08 2009-07-23 Fujitsu Ltd 半導体装置の製造方法、半導体装置および配線構造体

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738237A (zh) * 2011-04-07 2012-10-17 三星电子株式会社 石墨烯电子器件及其制造方法
CN102738237B (zh) * 2011-04-07 2016-09-21 三星电子株式会社 石墨烯电子器件及其制造方法
TWI600612B (zh) * 2013-05-01 2017-10-01 富士通股份有限公司 Graphene films, electronic devices, and electronic device manufacturing methods
US9929237B2 (en) 2013-05-01 2018-03-27 Fujitsu Limited Method for manufacturing graphine film electronic device
CN103745994A (zh) * 2013-12-24 2014-04-23 上海新傲科技股份有限公司 采用石墨烯的场效应晶体管及其制备方法
CN104300008A (zh) * 2014-10-30 2015-01-21 京东方科技集团股份有限公司 一种电极结构、薄膜晶体管、阵列基板及显示面板
CN106328708A (zh) * 2015-07-03 2017-01-11 三星电子株式会社 包括二维材料结构的装置及形成该二维材料结构的方法
CN109979995A (zh) * 2019-04-10 2019-07-05 电子科技大学 一种新型的栅极抽取和注入场效应晶体管结构
CN112538611A (zh) * 2020-12-02 2021-03-23 北海惠科光电技术有限公司 石墨烯碳纳米管复合膜及其制备方法以及薄膜晶体管阵列

Also Published As

Publication number Publication date
EP3379579B1 (en) 2021-03-24
CN102598277B (zh) 2015-07-08
US9385209B2 (en) 2016-07-05
JP5708493B2 (ja) 2015-04-30
US9865699B2 (en) 2018-01-09
US20120199815A1 (en) 2012-08-09
US8932904B2 (en) 2015-01-13
WO2011058651A1 (ja) 2011-05-19
EP3379579A1 (en) 2018-09-26
EP2500947A1 (en) 2012-09-19
JPWO2011058651A1 (ja) 2013-03-28
EP2500947A4 (en) 2013-09-04
US20150137076A1 (en) 2015-05-21
EP2500947B1 (en) 2018-10-24
US20160284813A1 (en) 2016-09-29

Similar Documents

Publication Publication Date Title
CN102598277B (zh) 半导体装置及其制造方法
Yang et al. Growth, characterization, and properties of nanographene
TWI479547B (zh) 薄膜電晶體之製備方法及頂閘極式薄膜電晶體
TWI296817B (en) Method of controlling the film properties of a cvd-deposited silicon nitride film
US8482126B2 (en) Semiconductor device
CN100481350C (zh) 制造薄膜晶体管的方法
Son et al. High-quality nitrogen-doped graphene films synthesized from pyridine via two-step chemical vapor deposition
Ho et al. One‐Step Formation of a Single Atomic‐Layer Transistor by the Selective Fluorination of a Graphene Film
KR101298789B1 (ko) 반도체 장치
CN103782349A (zh) 在电子器件中使用的富碳的碳氮化硼介电膜
US9576907B2 (en) Wiring structure and method of manufacturing the same
US11624127B2 (en) Boron nitride layer, apparatus including the same, and method of fabricating the boron nitride layer
Nigro et al. Metal organic chemical vapor deposition of nickel oxide thin films for wide band gap device technology
TW201440115A (zh) 連接構造及其製造方法、半導體裝置
Wu et al. Synchronous Growth of High‐Quality Bilayer Bernal Graphene: From Hexagonal Single‐Crystal Domains to Wafer‐Scale Homogeneous Films
Jeong et al. Physisorbed-precursor-assisted atomic layer deposition of reliable ultrathin dielectric films on inert graphene surfaces for low-power electronics
US20090325370A1 (en) Field-effect transistor structure and fabrication method thereof
WO2013121954A1 (ja) グラフェン電界効果トランジスタおよびグラフェン半導体部材
JP2020021828A (ja) 半導体装置および半導体装置の製造方法
CN104934300B (zh) 半导体装置及其制造方法
Park et al. Solution-processed Al2O3 gate dielectrics for graphene field-effect transistors
KR20130129506A (ko) 박막 트랜지스터 및 이의 제조 방법
Min et al. A comparative study of Ge/Au/Ni/Au-based ohmic contact on graphene
JP5293126B2 (ja) 半導体装置の製造方法
CN116744758A (zh) 一种降低有机场效应晶体管接触电阻的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant