CN107887333B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN107887333B
CN107887333B CN201610868166.4A CN201610868166A CN107887333B CN 107887333 B CN107887333 B CN 107887333B CN 201610868166 A CN201610868166 A CN 201610868166A CN 107887333 B CN107887333 B CN 107887333B
Authority
CN
China
Prior art keywords
layer
dielectric layer
insulating buffer
gate line
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610868166.4A
Other languages
English (en)
Other versions
CN107887333A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610868166.4A priority Critical patent/CN107887333B/zh
Priority to US15/683,106 priority patent/US10121872B2/en
Priority to EP17188981.9A priority patent/EP3301723B1/en
Publication of CN107887333A publication Critical patent/CN107887333A/zh
Application granted granted Critical
Publication of CN107887333B publication Critical patent/CN107887333B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体装置及其制造方法，涉及半导体工艺技术领域。该方法包括：提供衬底，衬底包括第一电介质层；在第一电介质层上形成下栅极材料层；将下栅极材料层图案化，以形成栅极线；沉积第二电介质层以覆盖栅极线；对第二电介质层进行平坦化；形成绝缘缓冲材料层；图案化绝缘缓冲材料层，其中，绝缘缓冲层中每一个分离的部分分别与一个或多个栅极线对应；在绝缘缓冲层上选择性地生长石墨烯层；形成第三电介质层；以及在第三电介质层上形成上部栅电极层。本发明利用石墨烯的选择性生长，得到图案化的石墨烯层，避免了现有技术中图案化工艺对石墨烯的影响。同时，本发明的半导体装置还采用双栅极工艺，可以更好的控制电流。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体工艺技术领域，尤其涉及半导体装置及其制造方法，更具体地，涉及双栅的石墨烯半导体装置及其制造方法。
背景技术
随着半导体技术的不断发展，半导体器件的尺寸不断减小。基于硅材料的半导体器件是目前半导体技术的基础。至少在未来的相当长的一段时间内，基于硅材料的器件依然是半导体技术发展的主流。然而，若使半导体工艺技术依然保持按照摩尔定律发展，仅按比例减小器件的尺寸是无法满足需求的。因此，需要在器件尺寸减小的同时引入新的材料。
可以引入理想的新材料到现有的CMOS制造工艺，从而在提高器件性能的同时降低芯片制造成本。石墨烯材料由于具有导热性能好、载流子迁移率大等特点，因此基于石墨烯的半导体器件被业界认为是未来能够提高硅基半导体器件的备选方案之一。
现有的图案化石墨烯的方法，主要包括光刻法和激光直写法。激光直写法虽然在图案化石墨烯的过程中不会引入其它试剂，但是该方法得到的图案化的石墨烯层存在不够精细、生产周期长的缺点。而光刻法在刻蚀中会引入其它试剂，其使用的显影液、剥离液会增加得到的图案化的石墨烯方阻。
因此，如何制造具有图案化的石墨烯层的器件，是目前半导体工艺发展中的挑战之一。
发明内容
本发明的发明人发现了上述现有技术中存在问题，并针对上述问题中的至少一个问题提出了本发明。
根据本发明的一个方面，提供一种半导体装置的制造方法，包括：提供衬底，衬底包括第一电介质层；在第一电介质层上形成下栅极材料层；将下栅极材料层图案化，以形成栅极线；在第一电介质层和栅极线上沉积第二电介质层以覆盖栅极线；对第二电介质层进行平坦化以露出栅极线的上表面；在第二电介质层和栅极线上形成绝缘缓冲材料层；图案化绝缘缓冲材料层，从而形成与栅极线交叉地延伸的绝缘缓冲层，其中，绝缘缓冲层中每一个分离的部分分别与一个或多个栅极线对应；在绝缘缓冲层上选择性地生长石墨烯层；形成第三电介质层，以覆盖石墨烯层和第二电介质层；以及在第三电介质层上形成上部栅电极层。
根据本发明的另一个方面，提供了半导体装置的另一种制造方法，包括：提供衬底，衬底包括第一电介质层；在第一电介质层上形成下栅极材料层；将下栅极材料层图案化，以形成栅极线；在第一电介质层和栅极线上沉积第二电介质层以覆盖栅极线；对第二电介质层进行平坦化以露出栅极线的上表面；在第二电介质层和栅极线上形成绝缘缓冲材料层；图案化绝缘缓冲材料层，从而形成与栅极线交叉地延伸的绝缘缓冲层；形成图案化的第四电介质层，第四电介质层覆盖绝缘缓冲层的一部分并使得绝缘缓冲层的分离的部分露出，每一个分离的部分分别与一个或多个栅极线对应；在绝缘缓冲层的露出的部分上选择性地生长石墨烯层；形成第三电介质层，以覆盖石墨烯层和第四电介质层；以及在第三电介质层上形成上部栅电极层。
在一个实施例中，下栅极材料层包括多晶硅层和在多晶硅层上生长的掺杂的锗硅层。
在一个实施例中，下栅极材料层包括：多晶硅层，和在多晶硅层上形成的掺杂的钴的硅化物层或导电的硼的氮化物层。
在一个实施例中，利用甲烷和氢气，在900-1000摄氏度的温度下，采用化学气相沉积工艺在绝缘缓冲层上选择性生长石墨烯层。
在一个实施例中，绝缘缓冲材料层的材料包括铝的氧化物。
在一个实施例中，第三电介质层材料包括：硅的氧化物，铪的氧化物，不导电的硼的氮化物，或铝的氮化物。
在一个实施例中，还包括：将上部栅电极层图案化，以形成上部栅电极。
根据本发明的一个方面，提供了一种半导体装置，包括：衬底，衬底包括第一电介质层；在第一电介质层上的第二电介质层和栅极线，其中第二电介质层的上表面与栅极线齐平；在第二电介质层和栅极线上的绝缘缓冲层，绝缘缓冲层与栅极线交叉地延伸，其中，绝缘缓冲层中每一个分离的部分分别与一个或多个栅极线对应；在绝缘缓冲层上选择性地生长的石墨烯层；覆盖石墨烯层和第二电介质层的第三电介质层；以及在第三电介质层上的上部栅电极。
根据本发明的另一方面，提供了另一种半导体装置，包括：衬底，衬底包括第一电介质层；在第一电介质层上的第二电介质层和栅极线，其中第二电介质层的上表面与栅极线齐平；在第二电介质层和栅极线上的绝缘缓冲层，绝缘缓冲层与栅极线交叉地延伸；覆盖绝缘缓冲层的一部分的第四电介质层，第四电介质层使得绝缘缓冲层的形成分离部分，每一个分离的部分分别与一个或多个栅极线对应；在绝缘缓冲层的分离的部分上选择性生长的石墨烯层；覆盖石墨烯层和第四电介质层的第三电介质层；以及在第三电介质层上的上部栅电极。
在一个实施例中，栅极线包括多晶硅层和在多晶硅层上的掺杂的锗硅层。
在一个实施例中，栅极线包括多晶硅层和在多晶硅层上的掺杂的钴的硅化物层或导电的硼的氮化物层。
在一个实施例中，绝缘缓冲层的材料包括铝的氧化物。
在一个实施例中，第三电介质层材料包括：硅的氧化物，铪的氧化物，不导电的硼的氮化物，或铝的氮化物。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其他特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1为根据本发明一个实施例的半导体装置的制造方法的示意流程图。
图2为根据本发明另一个实施例的半导体装置的制造方法的示意流程图。
图3A-图3J示意性地示出了根据本发明一个实施例的半导体装置的制造过程若干阶段的立体图。
图4A-图4G示意性地示出了根据本发明另一个实施例的半导体装置的制造过程若干阶段的立体图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1为根据本发明一个实施例的半导体装置的制造方法的示意流程图。图3A-图3J示意性地示出了根据本发明一个实施例的半导体装置的制造过程若干阶段的立体图。下面将结合图1和图3A-图3J来进行说明。
如图1所示，在步骤101，提供衬底。
如图3所示，衬底可以包括基底层300和在基底层300上的第一电介质层302。基底层300可以由例如体半导体，如体硅等形成。第一电介质层302的材料可以包括例如硅的氧化物、硅的氮化物等。应理解，可以利用本领域中已知的方法、工艺步骤、材料等来形成本发明的衬底，因此，在此不再就形成该衬底的工艺的细节进行详细说明。
回到图1，在步骤103，在第一电介质层上形成下栅极材料层。
在一种实现方式中，下栅极材料层可以包括多晶硅层3041(其可以是掺杂的)，可选地，还可以在多晶硅层3041上形成的另外的导电层3042。所述另外的导电层3042的材料可以包括，例如，掺杂的锗硅、掺杂的钴的硅化物或者导电的硼的氮化物。在一些这样的实施例中，多晶硅层3041可用于增强导电层3042至第一电介质层302的粘附，或者可以促进导电层3042的形成。
接着，如图1所示，在步骤105，将下栅极材料层图案化。
在一种实现方式中，可以利用本领域中的例如干法或湿法刻蚀等已知的方法、工艺步骤，对下栅极材料层图案化，从而形成如图3B所示的栅极线304。在如图所示的实施例中，栅极线304可以包括多晶硅层3041和导电层3042。
接着，如图1所示，在步骤107，在第一电介质层和栅极线上沉积第二电介质层以覆盖栅极线。
在一种实现方式中，在第一电介质层302和栅极线304上沉积第二电介质层306以覆盖栅极线304，如图3C所示。第二电介质层306的材料可以包括例如硅的氧化物、硅的氮化物等。
回到图1，在步骤109，对第二电介质层进行平坦化以露出栅极线的上表面。
在一种实现方式中，例如，可以利用化学机械平坦化(CMP)工艺等，对第二电介质层306进行平坦化，从而露出栅极线304的上表面，如图3D所示。
接着，如图1所示，在步骤111，在第二电介质层和栅极线上形成绝缘缓冲材料层。
在一种实现方式中，可以利用化学气相沉积等工艺步骤，在第二电介质层306和栅极线304上形成缓冲材料层308，如图3E所示。绝缘缓冲材料层308的材料可以适于选择性生长石墨烯层，并且包括铝的氧化物等。
接着，如图1所示，在步骤113，将绝缘缓冲材料层图案化。
在一种实现方式中，将绝缘缓冲材料层308图案化，从而形成与栅极线304交叉地延伸的绝缘缓冲层308，如图3F所示。绝缘缓冲层308中可以包括多个分离的部分。每一个分离的部分可以分别与一个或多个栅极线304对应，并于与对应的栅极线304交叉地延伸。例如，可以利用硅的氮化物等作为硬掩模，利用自对准双图形化(Self-Aligned DoublePatterning，简称SADP)工艺将绝缘缓冲材料层图案化，从而形成与栅极线304交叉地延伸的绝缘缓冲层308。之后，去除硬掩模。如此，得到如图3F所示的器件结构。
回到图1，在步骤115，在绝缘缓冲层上选择性地生长石墨烯层。
在一种实现方式中，可以利用例如甲烷和氢气，在900-1000摄氏度的温度环境中，利用化学气相沉积工艺在绝缘缓冲层308上选择性生长(in-situ)石墨烯层310。还可以利用其它技术方式，在绝缘缓冲层308上选择性地生长石墨烯层310，如图3G所示。
接着，如图1所示，在步骤117，形成第三电介质层，以覆盖石墨烯层和第二电介质层。
在一种实现方式中，如图3H所示，可以利用物理气相沉积工艺形成第三电介质层312，之后进行化学机械平坦化。第三电介质层312覆盖石墨烯层310和第二电介质层306。第三电介质层312的材料可以包括，例如：硅的氧化物，铪的氧化物，不导电的硼的氮化物，或铝的氮化物。
接着，如图1所示，在步骤119，在第三电介质层上形成上部电极层。
在一种实现方式中，如图3I所示，在第三电介质层312上形成上部栅电极层314，其中上部栅电极层314的材料可以包括适于作为栅极材料的多晶硅、金属、和/或金属的硅化物等材料。
可选的，如图1所示，在步骤119之后，还可以包括步骤121，将上部栅电极层314图案化，以形成上部栅电极316，如图3J所示。
本实施例中的半导体装置的制造方法，提供了利用石墨烯的选择性生长，避免了采用激光刻蚀或光刻等工艺图案化石墨烯带来的影响。同时，本发明的半导体装置还采用双栅极工艺，可以更好的控制电流。
图2为根据本发明另一个实施例的半导体装置的制造方法的示意流程图。图4A-图4G示意性地示出了根据本发明另一个实施例的半导体装置的制造过程若干阶段的立体图。下面将结合图2和图4A-图4G来进行说明。
如图2所示，步骤201-步骤211与图1所示的步骤101-步骤111相同或类似，因此，在此不再就步骤201-步骤211的工艺细节进行详细说明。
在步骤213，将绝缘缓冲材料层图案化。
在一种实现方式中，该步骤得到的器件立体示意图如图4A所示，基底层400上形成有第一电介质层402。基底层400可以是例如体半导体，如体硅等形成。第一电介质层402的材料可以包括例如硅的氧化物、硅的氮化物等。在第一电介质层402上覆盖有第二电介质层406，其顶部与栅极线404基本齐平，露出栅极线404的上表面。在栅极线404上形成有图案化的绝缘缓冲层408，其与栅极线404交叉地延伸。绝缘缓冲层408可以包括多个分离的部分。每一个分离的部分可以分别与多个栅极线404对应。绝缘缓冲层408的材料可以适于选择性生长石墨烯层，并且包括铝的氧化物等。
回到图2，在步骤215，形成图案化的第四电介质层。
在一种实现方式中，如图4B所示，可以利用化学气相沉积等工艺步骤，沉积第四电介质层409，以覆盖绝缘缓冲层408，第四电介质层409的材料可以包括硅的氧化物或硅的氮化物等。然后，利用图案化的掩模，对第四电介质层409进行干法刻蚀，并湿法去除残留，从而形成图案化的第四电介质层409，使得第四电介质层409覆盖绝缘缓冲层408的一部分，并使得绝缘缓冲层408的分离的部分露出，每一个分离的部分分别与一个或多个栅极线404对应，如图4C所示。
接着，如图2所示，在步骤217，在绝缘缓冲层的露出的部分上选择性地生长石墨烯层。
在一种实现方式中，可以利用例如甲烷和氢气，在900-1000摄氏度的温度环境中，利用化学气相沉积工艺在绝缘缓冲层408上选择性生长(in-situ)石墨烯层410。还可以利用其它技术方式，在绝缘缓冲层308上选择性地生长石墨烯层410，如图4D所示。
接着，回到图2，在步骤219，形成第三电介质层。
在一种实现方式中，如图4E所示，可以利用物理气相沉积工艺形成第三电介质层412，之后进行化学机械平坦化。第三电介质层412覆盖石墨烯层410和第四电介质层409。第三电介质层412的材料可以包括，例如：硅的氧化物，铪的氧化物，不导电的硼的氮化物，或铝的氮化物。
接着，如图2所示，在步骤221，在第三电介质层上形成上部栅电极层。
在一种实现方式中，如图4F所示，在第三电介质层412上形成上部栅电极层414，其中上部栅电极层414的材料可以包括用于作为栅极材料的多晶硅、金属、和/或金属的硅化物等材料。
可选的，如图2所示，在步骤221之后，还可以包括步骤223，将上部栅电极层414图案化，以形成上部栅电极416，如图4G所示。应理解，可以利用本领域中已知的方法、工艺步骤、材料等来对上部栅极电极层414图案化，从而形成上部栅电极416，因此，在此不再就形成该衬底的工艺的细节进行详细说明。
本实施例的半导体装置的制造方法，可以降低对绝缘缓冲材料层图案化工艺步骤的复杂度，提供了利用石墨烯的选择性生长，避免了采用激光刻蚀或光刻等工艺图案化石墨烯带来的的影响。同时，本发明的半导体装置还采用双栅极工艺，可以更好的控制电流。
应理解，本公开还教导了一种半导体装置，包括：衬底，衬底包括第一电介质层；在第一电介质层上的第二电介质层和栅极线，其中第二电介质层的上表面与栅极线齐平；在第二电介质层和栅极线上的绝缘缓冲层，绝缘缓冲层与栅极线交叉地延伸，其中，绝缘缓冲层中每一个分离的部分分别与一个或多个栅极线对应；在绝缘缓冲层上选择性地生长的石墨烯层；覆盖石墨烯层和第二电介质层的第三电介质层；以及在第三电介质层上的上部栅电极。
在一种实现方式中，栅极线包括多晶硅层和在多晶硅层上的掺杂的锗硅层。
在一种实现方式中，栅极线包括多晶硅层和在多晶硅层上的掺杂的钴的硅化物层或导电的硼的氮化物层。
在一种实现方式中，绝缘缓冲层的材料包括铝的氧化物。
在一种实现方式中，第三电介质层材料包括：硅的氧化物，铪的氧化物，不导电的硼的氮化物，或铝的氮化物。
本公开还教导了另一种半导体装置，包括：衬底，衬底包括第一电介质层；在第一电介质层上的第二电介质层和栅极线，其中第二电介质层的上表面与栅极线齐平；在第二电介质层和栅极线上的绝缘缓冲层，绝缘缓冲层与栅极线交叉地延伸；覆盖绝缘缓冲层的一部分的第四电介质层，第四电介质层使得绝缘缓冲层的形成分离部分，每一个分离的部分分别与一个或多个栅极线对应；在绝缘缓冲层的分离的部分上选择性生长的石墨烯层；覆盖石墨烯层和第四电介质层的第三电介质层；以及在第三电介质层上的上部栅电极。
在一种实现方式中，栅极线包括多晶硅层和在多晶硅层上的掺杂的锗硅层。
在一种实现方式中，栅极线包括多晶硅层和在多晶硅层上的掺杂的钴的硅化物层或导电的硼的氮化物层。
在一种实现方式中，绝缘缓冲层的材料包括铝的氧化物。
在一种实现方式中，第三电介质层材料包括：硅的氧化物，铪的氧化物，不导电的硼的氮化物，或铝的氮化物。
至此，已经详细描述了根据本公开实施例的半导体装置及其制造方法。为了避免模糊本公开的教导，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本公开的精神和范围。

Claims (12)

1.一种半导体装置的制造方法，其特征在于，包括：
提供衬底，所述衬底包括第一电介质层；
在所述第一电介质层上形成下栅极材料层；
将所述下栅极材料层图案化，以形成栅极线；
在所述第一电介质层和所述栅极线上沉积第二电介质层以覆盖所述栅极线；
对第二电介质层进行平坦化以露出栅极线的上表面；
在所述第二电介质层和所述栅极线上形成绝缘缓冲材料层；
图案化所述绝缘缓冲材料层，从而形成与所述栅极线交叉地延伸的绝缘缓冲层；
形成图案化的第四电介质层，所述第四电介质层覆盖所述绝缘缓冲层的一部分并使得绝缘缓冲层的分离的部分露出，每一个分离的部分分别与一个或多个栅极线对应；
在所述绝缘缓冲层的露出的部分上选择性地生长石墨烯层；
形成第三电介质层，以覆盖所述石墨烯层和所述第四电介质层；以及
在所述第三电介质层上形成上部栅电极层。
2.根据权利要求1所述的方法，其特征在于，所述下栅极材料层包括多晶硅层和在所述多晶硅层上生长的掺杂的锗硅层。
3.根据权利要求1所述的方法，其特征在于，所述下栅极材料层包括：多晶硅层，和在所述多晶硅层上形成的掺杂的钴的硅化物层或导电的硼的氮化物层。
4.根据权利要求1所述的方法，其特征在于，利用甲烷和氢气，在900-1000摄氏度的温度下，采用化学气相沉积工艺在所述绝缘缓冲层上选择性生长石墨烯层。
5.根据权利要求1所述的方法，其特征在于，所述绝缘缓冲材料层的材料包括铝的氧化物。
6.根据权利要求1所述的方法，其特征在于，
所述第三电介质层材料包括：硅的氧化物，铪的氧化物，不导电的硼的氮化物，或铝的氮化物。
7.根据权利要求1所述的方法，其特征在于，还包括：
将所述上部栅电极层图案化，以形成上部栅电极。
8.一种半导体装置，其特征在于，包括：
衬底，所述衬底包括第一电介质层；
在所述第一电介质层上的第二电介质层和栅极线，其中所述第二电介质层的上表面与所述栅极线齐平；
在所述第二电介质层和所述栅极线上的绝缘缓冲层，所述绝缘缓冲层与所述栅极线交叉地延伸；
覆盖所述绝缘缓冲层的一部分的第四电介质层，所述第四电介质层使得所述绝缘缓冲层形成分离的部分，每一个分离的部分分别与一个或多个栅极线对应；
在所述绝缘缓冲层的分离的部分上选择性生长的石墨烯层；
覆盖所述石墨烯层和所述第四电介质层的第三电介质层；以及
在所述第三电介质层上的上部栅电极。
9.根据权利要求8所述的装置，其特征在于，所述栅极线包括多晶硅层和在所述多晶硅层上的掺杂的锗硅层。
10.根据权利要求8所述的装置，其特征在于，所述栅极线包括多晶硅层和在所述多晶硅层上的掺杂的钴的硅化物层或导电的硼的氮化物层。
11.根据权利要求8所述的装置，其特征在于，所述绝缘缓冲层的材料包括铝的氧化物。
12.根据权利要求8所述的装置，其特征在于，所述第三电介质层材料包括：硅的氧化物，铪的氧化物，不导电的硼的氮化物，或铝的氮化物。
CN201610868166.4A 2016-09-30 2016-09-30 半导体装置及其制造方法 Active CN107887333B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610868166.4A CN107887333B (zh) 2016-09-30 2016-09-30 半导体装置及其制造方法
US15/683,106 US10121872B2 (en) 2016-09-30 2017-08-22 Method for forming a semiconductor device comprising a selectively grown graphene layer
EP17188981.9A EP3301723B1 (en) 2016-09-30 2017-09-01 Semiconductor device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610868166.4A CN107887333B (zh) 2016-09-30 2016-09-30 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN107887333A CN107887333A (zh) 2018-04-06
CN107887333B true CN107887333B (zh) 2020-07-31

Family

ID=59799231

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610868166.4A Active CN107887333B (zh) 2016-09-30 2016-09-30 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US10121872B2 (zh)
EP (1) EP3301723B1 (zh)
CN (1) CN107887333B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1531109A (zh) * 2003-03-07 2004-09-22 ���ǵ�����ʽ���� 半导体器件及其形成方法
CN101442105A (zh) * 2007-11-21 2009-05-27 中国科学院化学研究所 一种有机场效应晶体管及其专用源漏电极与制备方法
CN103329244A (zh) * 2011-01-07 2013-09-25 国际商业机器公司 具有局部双栅的石墨烯器件
CN105374757A (zh) * 2015-10-19 2016-03-02 中国科学院微电子研究所 半导体器件及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5453045B2 (ja) * 2008-11-26 2014-03-26 株式会社日立製作所 グラフェン層が成長された基板およびそれを用いた電子・光集積回路装置
WO2011058651A1 (ja) * 2009-11-13 2011-05-19 富士通株式会社 半導体装置及びその製造方法
WO2012170099A2 (en) * 2011-03-22 2012-12-13 Massachusetts Institute Of Technology Direct synthesis of patterned graphene by deposition
US10236347B2 (en) * 2016-08-08 2019-03-19 King Abdullah University Of Science And Technology Method of producing an electronic device with a graphene device and semiconductor device formed on a common semiconductor substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1531109A (zh) * 2003-03-07 2004-09-22 ���ǵ�����ʽ���� 半导体器件及其形成方法
CN101442105A (zh) * 2007-11-21 2009-05-27 中国科学院化学研究所 一种有机场效应晶体管及其专用源漏电极与制备方法
CN103329244A (zh) * 2011-01-07 2013-09-25 国际商业机器公司 具有局部双栅的石墨烯器件
CN105374757A (zh) * 2015-10-19 2016-03-02 中国科学院微电子研究所 半导体器件及其制造方法

Also Published As

Publication number Publication date
EP3301723A1 (en) 2018-04-04
EP3301723B1 (en) 2020-11-04
US10121872B2 (en) 2018-11-06
US20180097082A1 (en) 2018-04-05
CN107887333A (zh) 2018-04-06

Similar Documents

Publication Publication Date Title
US9437504B2 (en) Method for the formation of fin structures for FinFET devices
US10062714B2 (en) FinFET device having a high germanium content fin structure and method of making same
CN104051539B (zh) 形成FinFET半导体设备的低缺陷取代鳍部的方法及其所产生的设备
CN103915501B (zh) 由悬空硅进行电介质隔离的finfet及其制造方法
US9478622B2 (en) Wrap-around contact for finFET
US9837540B2 (en) Semiconductor device
KR101133386B1 (ko) 코어?쉘?쉘 나노와이어 트랜지스터 및 그 제조 방법
CN105280496B (zh) 具有鳍状结构的半导体元件及其制作方法
CN104576645A (zh) FinFET中的鳍间隔件保护的源极和漏极区
US8962408B2 (en) Replacement gate self-aligned carbon nanostructure transistor
US9166049B2 (en) Method to enhance strain in fully isolated finFET structures
CN106449749B (zh) 半导体元件及其制作方法
US7202117B2 (en) Method of making a planar double-gated transistor
CN107180784B (zh) 半导体结构及其形成方法
CN107068756A (zh) 通过栅极自对准结改进结分布的替代体finfet
US8927406B2 (en) Dual damascene metal gate
CN108695382B (zh) 半导体装置及其制造方法
US20190081156A1 (en) Method for Forming a Vertical Channel Device, and a Vertical Channel Device
US9224654B2 (en) Fin capacitor employing sidewall image transfer
CN104733472B (zh) 含锗鳍与化合物半导体鳍的集成
CN107887333B (zh) 半导体装置及其制造方法
EP3301722B1 (en) Semiconductor device and manufacturing method therefor
CN107887261B (zh) 半导体装置及其制造方法
CN103187290B (zh) 鳍片式场效应晶体管及其制造方法
CN110783461B (zh) 晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant