CN102594543B - 应用于dPMR标准的4FSK码元同步器 - Google Patents

Abstract

一种应用于dPMR标准的4FSK码元同步器，包括：采样量化模块，该模块用M倍本地参考时钟对基带信号采样，将每个符号周期划分为M个相位，M为正整数；鉴相模块，用于对采样值做硬判决，计算对应相位的相位误差；以及数字频率合成模块，用于找出最小误差相位，与上一次锁定的最小误差相位比较，得到相位跳动值σ，用该相位跳动值σ校正符号同步时钟。本码元同步器能够适合连续相位调制的基带信号同步，而且当通信数据较长时也能够保证同步时钟正确。

Description

应用于dPMR标准的4FSK码元同步器

技术领域

本发明属于无线通信领域，涉及通信中的解调，特别是一种应用于dPMR标准的4FSK码元同步器，可应用于dPMR数字无线***的4FSK调制解调。

背景技术

dPMR是ETSI(欧洲电信联盟)2008年提出的数字对讲机标准，信道间隔6.25KHz，单工通信模式，采用4FSK调制，提供两种业务：语音业务和数据业务。dPMR调制器经过2-4电平变换，使每个符号携带2比特信息，符号速率为2400sym/s，信息速率为4.8Kb/s。

dPMR是4电平，每个符号携带2bit信息，4FSK调制，所以在每个符号的最佳采样点，是离散的4种电平。4FSK符号与比特的对应关系如表1所示：

表1

4FSK Deviation

Di-bit	Symbol	Deviation
			01	+3	+1050Hz
00	+1	+350Hz
			10	-1	-350Hz
11	-3	-1050Hz

码元同步器是解调的核心模块。中频解调后的基带信号，经过与调制端一样的匹配滤波器，送于码元同步器。码元同步器恢复基带信号里的4FSK符号。

常用的应用于dPMR标准的4FSK符号同步方案有：

1、前导码同步方案

根据dPMR标准里的说明，每次数据通信发生的时候，都会在数据的头部放送一串72bit前导码：5F 5F 5F 5F 5F 5F 5F 5F 5F用于符号同步，接收机在接收到每次通信数据的时候，都会先根据前导码恢复出一个初始同步时钟，作为全局的同步时钟。这种方案简单易于实现，但是对本地时钟精度要求较高，且当通信数据较长时，积累的误差会导致末尾的同步时钟很不正确；

2、过零检测法同步方案

对于非连续相位的4FSK调制方案，基带信号每个符号周期是离散频率的正弦波，可以通过检测过零点的次数来判断频率f，进而得到同步时钟，但是这种方案不适合连续相位调制的基带信号同步。

根据dPMR标准的调制原理，可以得到连续相位调制的4FSK基带波形如图1所示，从图1中可以看出，dPMR码型的最佳采样点并非在波峰或波谷上，波形也没有什么规律性，这给解调带来很大的困难。

发明内容

本发明的目的是提供一种应用于dPMR标准的4FSK码元同步器。

本发明应用于dPMR标准的4FSK码元同步器包括：

采样量化模块，该模块用M倍本地参考时钟对基带信号采样，将每个符号周期划分为M个相位，M为正整数；

鉴相模块，用于对采样值做硬判决，计算对应相位的相位误差；以及

数字频率合成模块，用于找出最小误差相位，与上一次锁定的最小误差相位比较，得到相位跳动值σ，用该相位跳动值σ校正符号同步时钟。

优选地，所述鉴相模块包括：

存储子模块，用于存储连续L个符号周期内的采样值；以及

计算子模块，通过公式

计算相位误差，其中，i表示一个符号周期中的第i个相位，x_i+M·k表示第k个符号周期内的第i个相位的采样值，hard(ι)表示硬判决。

优选地，该码元同步器还包括数字滤波模块，用于对所述鉴相模块计算得到的相位误差做平滑滤波。

优选地，所述数字频率合成模块包括：

状态判断子模块，用于根据上一次锁定的最小误差判定码元同步器当前的状态；以及

范围确定子模块，用于根据码元同步器当前的状态以及上一次锁定的最小误差相位确定相位搜索范围。

优选地，所述码元同步器的状态包括同步态和失步态，在失步态下搜索全部相位，在同步态下搜索部分相位。

优选地，所述状态判断子模块将上一次锁定的最小误差与设定值ERR_sync比较，当所述最小误差大于所述设定值ERR_sync时判定码元同步器当前处于失步态，否则判定码元同步器当前处于同步态。

优选地，该码元同步器还包括4-2电平转换模块，用于将恢复的4FSK符号转换为比特信息，以及输出码元同步时钟。

本发明码元同步器能够适合连续相位调制的基带信号同步，而且当通信数据较长时也能够保证同步时钟正确。

附图说明

图1是dPMR基带信号的波形图。

图2是本发明码元同步器的原理框图。

图3是本发明一些实施例码元同步器的鉴相模块输出的误差随相位的误差曲线。

图4是本发明一些实施例码元同步器状态判定示意图。

图5是本发明一些实施例码元同步器在一次实际的锁定过程中，输出误差和相位调制随时间变化曲线。

具体实施方式

本发明根据4FSK符号的离散性，将基带信号的一个符号周期划分为M个相位，计算每个相位上的误差，相位的误差中包含着4FSK符号的位置信息，然后设计一套高效的收敛算法找到M个相位上误差最小的相位，来校正符号同步时钟。下面将结合附图和实施例，以dPMR***中的四电平基带符号同步为例对本发明技术方案做进一步说明。

根据dPMR调制解调原理，可以得到dPMR基带波形如图1所示。dPMR符号速率为2400sym/s，符号周期

本应用于dPMR标准的4FSK码元同步器包括：采样量化模块1、鉴相模块2、数字滤波模块3、数字频率合成模块4(即DCO模块)和4-2电平转换模块(图中未示出)。

采样量化模块1用M倍本地参考时钟对基带信号采样，将每个符号周期划分为M个相位，M为正整数。本实施例中，M取值16，采样频率 T_s表示符号周期，T′_s是本地参考时钟周期，σ表示本地参考时钟周期与符号周期的误差，此误差值由发送机与接收机的晶振误差决定，可以为正数也可以为负数。这样每个符号周期里有16个采样点，即16个相位。

每个符号周期内有M个相位，每个相位都对应一个相位误差，相位误差中包含着最佳采样点(4FSK符号)的位置信息。鉴相模块2能够对采样值做硬判决，计算对应相位的相位误差。

一些实施例中，鉴相模块2包括存储子模块和计算子模块，存储子模块用于存储连续L个符号周期内的采样值，L为正整数；计算子模块通过公式1计算相位误差，

………………………………………1

其中，i表示一个符号周期中的第i个相位，x_i+M·k表示第k个符号周期内的第i个相位的采样值，hard(ι)表示硬判决。hard(x_k)通过公式2计算，

………………………………………2。

本实施例中，L取4，M取16，即每个符号里采样16个点，存储连续4个符号的采样数据，用作计算相位误差，对应的计算公式如式为：

即：通过在4个符号的每个对应相位处，取采样值，做硬判决，然后求4个相同相位的误差的平方和，得到该相位的相位误差。通过计算得到误差随相位变化的曲线如图3所示，从图中可见，相位在正中(相位正确)的时候，误差等于0，随着相位的超前或者滞后，误差会变大，由于码形的随机性，在某些相位点也会出现局部最小值，这是鉴相模块所必须克服的问题，为了能加速相位校正，并避免锁相环的相位收敛于局部极值点，而且要兼顾实现的复杂性，鉴相模块2只输出相位误差err(i)，其中

为了增强数字频率合成模块4输入的稳定性，设置了数字滤波模块3，对每个相位上的误差做平滑滤波，具体可通过公式3实现，

………………………………………3

其中N为正整数。其实质是对同一相位的连续N个相位误差做平均。本实施例中，N取4，M取16。

数字频率合成模块4通过找出最小误差相位，判定为最佳采样点位置，与上一次锁定的最小误差相位比较，得到相位跳动值σ，用该相位跳动值σ校正符号同步时钟。

为了能够高效地找到最小误差相位，一些实施例中，数字频率合成模块4包括状态判断子模块和范围确定子模块，状态判断子模块用于根据上一次锁定的最小误差判定码元同步器当前的状态；范围确定子模块用于根据码元同步器当前的状态以及上一次锁定的最小误差相位确定相位搜索范围。

更具体地说，将码元同步器的状态分为同步态和失步态。如图4所示，状态判断子模块通过将上一次锁定的最小误差与设定值ERR_sync比较，判定码元同步器当前的状态，当所述最小误差大于所述设定值ERR_sync时判定码元同步器当前处于失步态，否则判定码元同步器当前处于同步态。通过范围确定子模块使得在失步态下搜索全部相位，在同步态下只搜索部分相位。设上一个符号周期内锁定的(即上一次锁定的)最小误差相位为p。如果当前码元同步器处于同步态，则确定相位搜索范围为：其中，0}b₁，b₂}M，如果当前码元同步器处于失步态，则确定相位搜索范围为：其中，0}c₁，c₂}M，例如，在本实施例中，设定ERR_sync＝3，当上一次锁定的最小误差时，判定当前码元同步器处于失步态，当上一次锁定的最小误差时，判定当前码元同步器处于同步态；在上述鉴相模块2只输出相位误差err(i)，其中时，可以设定同步态下搜索范围为：失步态下搜索范围为：

数字频率合成模块4输出的符号同步时钟，由采样频率经过M分频生成，该符号同步时钟有M个可调相位。数字频率合成模块4从中找到最小的误差得到一个相位跳动值σ，进而控制符号同步时钟做σ的相位调整。

4-2电平转换模块5根据dPMR符号与比特的映射关系(见表1)，将恢复的4FSK符号转换为比特信息，并通过将符号同步时钟2倍频后输出码元同步时钟。

图5示出了本实施例码元同步器在一次实际的锁定过程中，输出误差和相位调制随时间变化曲线。

Claims (6)

1.一种应用于dPMR标准的4FSK码元同步器，其特征在于：包括

采样量化模块，该模块用M倍本地参考时钟对基带信号采样，将每个符号周期划分为M个相位，M为正整数；

鉴相模块，用于对采样值做硬判决，计算对应相位的相位误差；以及

数字频率合成模块，用于找出最小误差相位，与上一次锁定的最小误差相位比较，得到相位跳动值σ，用该相位跳动值σ校正符号同步时钟；

所述鉴相模块包括

存储子模块，用于存储连续L个符号周期内的采样值；以及

计算子模块，通过公式

$\mathrm{err}\left(i\right)=\underset{k=0}{\overset{L-1}{\mathrm{\Σ}}}{\{x_{i+M\·k}-\mathrm{hard}\left(x_{i+M\·k}\right)\}}^2$

计算相位误差，其中，x_i+M·k表示第k个符号周期内的第i个相位的采样值，hard(·)表示硬判决。

2.根据权利要求1所述的码元同步器，其特征在于：该码元同步器还包括数字滤波模块，用于对所述鉴相模块计算得到的相位误差做平滑滤波，该数字滤波模块通过公式 $\stackrel{\‾}{\mathrm{err}\left(i\right)}=\underset{q=0}{\overset{N-1}{\mathrm{\Σ}}}\frac{\mathrm{err}(i+M\·q)}{N}$ 实现，其中，N为正整数。

3.根据权利要求2所述的码元同步器，其特征在于：所述数字频率合成模块包括

状态判断子模块，用于根据上一次锁定的最小误差判定码元同步器当前的状态；以及

范围确定子模块，用于根据码元同步器当前的状态以及上一次锁定的最小误差相位确定相位搜索范围；

所述M＝16，所述鉴相模块只输出相位误差err(i)，其中i＝{±6，±3，±1}。

4.根据权利要求3所述的码元同步器，其特征在于：所述码元同步器的状态包括同步态和失步态，在失步态下搜索全部相位，在同步态下搜索部分相位。

5.根据权利要求3所述的码元同步器，其特征在于：所述状态判断子模块将上一次锁定的最小误差与设定值ERR_sync比较，当所述最小误差大于所述设定值ERR_sync时判定码元同步器当前处于失步态，否则判定码元同步器当前处于同步态。

6.根据权利要求1所述的码元同步器，其特征在于：该码元同步器还包括4-2电平转换模块，用于将恢复的4FSK符号转换为比特信息，以及输出码元同步时钟。