CN106788955B - 一种四相位高速码元检测方法 - Google Patents

一种四相位高速码元检测方法 Download PDF

Info

Publication number
CN106788955B
CN106788955B CN201611216777.7A CN201611216777A CN106788955B CN 106788955 B CN106788955 B CN 106788955B CN 201611216777 A CN201611216777 A CN 201611216777A CN 106788955 B CN106788955 B CN 106788955B
Authority
CN
China
Prior art keywords
code element
clock
collecting
clk1
clk3
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611216777.7A
Other languages
English (en)
Other versions
CN106788955A (zh
Inventor
梁成华
钱一名
刘志凯
李春雷
王钦峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Nuclear Control System Engineering Co ltd
Original Assignee
China Nuclear Control System Engineering Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Nuclear Control System Engineering Co ltd filed Critical China Nuclear Control System Engineering Co ltd
Priority to CN201611216777.7A priority Critical patent/CN106788955B/zh
Publication of CN106788955A publication Critical patent/CN106788955A/zh
Application granted granted Critical
Publication of CN106788955B publication Critical patent/CN106788955B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明属于数字通信技术领域，具体涉及适用于核电DCS通信设计的一种四相位高速码元检测方法。包括以下步骤：第一步：用四个时钟采集跳变沿；分别用clk1、clk2、clk3、clk4四个时钟采集跳变沿；第二步：选择最佳时钟，采集码元并输出给解码模块；当编码信号发生跳变时，与码元速率相同的0，90，180，270四个相位的时钟clk1、clk2、clk3、clk4，每个时钟检测到跳变沿的情况不同，根据不同的情况，选择最佳的采样时钟，保证采样速率与编码信号的准确匹配：第三步：若采集到码元跳变，再次选择最佳时钟，选择方法与第二步相同，继续采集码元。本发明与现有技术相比的优点在于：实现简单不需要额外的硬件资源，简单的逻辑就可以实现。

Description

一种四相位高速码元检测方法
技术领域
本发明属于数字通信技术领域，具体涉及适用于核电DCS通信设计的一种四相位高速码元检测方法。
背景技术
在数字通信中，信息是通过一串连续的信号码元进行传递的。在接收端对通信信息进行解调时必须知道每个码元的起止时刻，从而在最佳采样点对信号进行采样判决以实现数字信号的解调。
传统的早迟积分型码元同步方法,基于锁相环原理，通过比较早迟积分值获取检相误差，进而调整采样时钟，其环路设计比较复杂。另一种是采用几倍于码元的时钟，对码元采样，当数据帧长过大时，码元相对于时钟会有偏移，导致误码。因此，有必要研制一种基于四相位时钟采样的方法，来解决上述问题。
发明内容
本发明要解决的技术问题是：提供一种码元解码的方法，不仅实现简单而且能够很好地消除时钟偏移。
为了实现这一目的，本发明采取的技术方案是：
一种四相位高速码元检测方法，适用于核电DCS通信设计，包括以下步骤：
第一步：用四个时钟采集跳变沿；
分别用clk1、clk2、clk3、clk4四个时钟采集跳变沿；
第二步：选择最佳时钟，采集码元并输出给解码模块；
当编码信号发生跳变时，与码元速率相同的0，90，180，270四个相位的时钟clk1、clk2、clk3、clk4，每个时钟检测到跳变沿的情况不同，根据不同的情况，选择最佳的采样时钟，保证采样速率与编码信号的准确匹配：
第三步：若采集到码元跳变，再次选择最佳时钟，选择方法与第二步相同，继续采集码元。
进一步的，如上所述的一种四相位高速码元检测方法，适用于核电DCS通信设计，第二步中，编码信号发生跳变包括如下四种情形：
情形1：在码元上升沿，跳变沿最靠近相邻两个clk2的中间位置时，确定用clk2采集效果最佳；
情形2：在码元下降沿，跳变沿最靠近相邻两个clk3的中间位置时，确定用clk3采集效果最佳；
情形3：在码元上升沿，跳变沿最靠近相邻两个clk4的中间位置时，确定用clk4采集效果最佳；
情形4：在码元上升沿，跳变沿最靠近相邻两个clk1的中间位置时，确定用clk1采集效果最佳。
本发明与现有技术相比的优点在于：
1、实现简单不需要额外的硬件资源，简单的逻辑就可以实现。
2、能够消除时钟偏移，即使在时钟抖动的情形下，也能够准确识别出码元。
附图说明
图1为四相位码元检测示意图(1)；
图2为四相位码元检测示意图(2)。
具体实施方式
下面对本发明技术方案进行详细说明。
如图1和图2所示，本发明一种四相位高速码元检测方法，适用于核电DCS通信设计，包括以下步骤：
第一步：用四个时钟采集跳变沿；
分别用clk1、clk2、clk3、clk4四个时钟采集跳变沿；
第二步：选择最佳时钟，采集码元并输出给解码模块；
当编码信号发生跳变时，与码元速率相同的0，90，180，270四个相位的时钟clk1、clk2、clk3、clk4，每个时钟检测到跳变沿的情况不同，根据不同的情况，选择最佳的采样时钟，保证采样速率与编码信号的准确匹配：
编码信号发生跳变包括如下四种情形：
情形1：在码元上升沿，跳变沿最靠近相邻两个clk2的中间位置时，确定用clk2采集效果最佳；
情形2：在码元下降沿，跳变沿最靠近相邻两个clk3的中间位置时，确定用clk3采集效果最佳；
情形3：在码元上升沿，跳变沿最靠近相邻两个clk4的中间位置时，确定用clk4采集效果最佳；
情形4：在码元上升沿，跳变沿最靠近相邻两个clk1的中间位置时，确定用clk1采集效果最佳。
第三步：若采集到码元跳变，再次选择最佳时钟，选择方法与第二步相同，继续采集码元。

Claims (1)

1.一种四相位高速码元检测方法，适用于核电DCS通信设计，其特征在于，包括以下步骤：
第一步：用四个时钟采集跳变沿；
分别用clk1、clk2、clk3、clk4四个时钟采集跳变沿；
第二步：选择最佳时钟，采集码元并输出给解码模块；
当编码信号发生跳变时，与码元速率相同的0，90，180，270四个相位的时钟clk1、clk2、clk3、clk4，每个时钟检测到跳变沿的情况不同，根据不同的情况，选择最佳的采样时钟，保证采样速率与编码信号的准确匹配；
编码信号发生跳变包括如下四种情形：
情形1：在码元上升沿，跳变沿最靠近相邻两个clk2的中间位置时，确定用clk2采集效果最佳；
情形2：在码元下降沿，跳变沿最靠近相邻两个clk3的中间位置时，确定用clk3采集效果最佳；
情形3：在码元上升沿，跳变沿最靠近相邻两个clk4的中间位置时，确定用clk4采集效果最佳；
情形4：在码元上升沿，跳变沿最靠近相邻两个clk1的中间位置时，确定用clk1采集效果最佳；
第三步：若采集到码元跳变，再次选择最佳时钟，选择方法与第二步相同，继续采集码元。
CN201611216777.7A 2016-12-26 2016-12-26 一种四相位高速码元检测方法 Active CN106788955B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611216777.7A CN106788955B (zh) 2016-12-26 2016-12-26 一种四相位高速码元检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611216777.7A CN106788955B (zh) 2016-12-26 2016-12-26 一种四相位高速码元检测方法

Publications (2)

Publication Number Publication Date
CN106788955A CN106788955A (zh) 2017-05-31
CN106788955B true CN106788955B (zh) 2020-06-19

Family

ID=58925844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611216777.7A Active CN106788955B (zh) 2016-12-26 2016-12-26 一种四相位高速码元检测方法

Country Status (1)

Country Link
CN (1) CN106788955B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101521567A (zh) * 2008-02-25 2009-09-02 联华电子股份有限公司 取样方法及其数据恢复电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007102483A (ja) * 2005-10-04 2007-04-19 Toshiba Corp 半導体集積回路
JP5330772B2 (ja) * 2008-08-29 2013-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
CN102510328B (zh) * 2011-12-29 2014-10-22 成都三零嘉微电子有限公司 一种高速并行接口电路
CN102594543B (zh) * 2012-03-23 2014-12-10 清华大学深圳研究生院 应用于dPMR标准的4FSK码元同步器
CN102820966A (zh) * 2012-07-26 2012-12-12 武汉滨湖电子有限责任公司 一种串行数据的随路时钟提取方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101521567A (zh) * 2008-02-25 2009-09-02 联华电子股份有限公司 取样方法及其数据恢复电路

Also Published As

Publication number Publication date
CN106788955A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
KR100798666B1 (ko) 클록 앤드 데이터 리커버리 회로
CN106844253B (zh) 一种低采样率的串口通讯时钟数据恢复***
CN103475362B (zh) 基于过采样的无需时钟恢复的数据恢复电路
US7973691B2 (en) Data recovery circuit, data recovery method and data receiving apparatus
CN107306178B (zh) 时脉数据回复装置与方法
CN110912554B (zh) 鉴频电路和方法
US20190288831A1 (en) Clock and data recovery device and phase detection method
CN104363016A (zh) 一种时钟数据恢复电路和时钟数据恢复方法
US20140176208A1 (en) Differential signal skew adjustment method and transmission circuit
EP3051424B1 (en) Transition enforcing coding receiver for sampling vector signals without using clock and data recovery
CN106789790B (zh) 一种载波频偏调节方法
CN106788955B (zh) 一种四相位高速码元检测方法
DE602004019040D1 (de) Verbesserungen für Datenrückgewinnungsschaltungen mit Überabtastung zu Wahl des besten Datenabtastwertes
CA2389969A1 (en) Digital signal processing of multi-sampled phase
US20160094333A1 (en) Data recovery circuit
CN102281060B (zh) 一种应用于时钟数据恢复的鉴相器电路
CN213152037U (zh) 一种高速低抖动数据同步鉴相器
CN106059975B (zh) 一种新的抑制载波同步的方法及costas环
CN114710152A (zh) 一种使用交替边沿的波特率鉴相器电路
US7321647B2 (en) Clock extracting circuit and clock extracting method
CN104038216A (zh) 一种高速信号中提取比特同步时钟的电路
JP4623216B2 (ja) 信号処理装置、及び信号処理方法
US8666006B1 (en) Systems and methods for high speed data recovery with free running sampling clock
US20150016579A1 (en) Clock and data recovery device, sampler and sampling method thereof
CN102411551A (zh) 用于通用序列总线装置的锁频方法及通用序列总线锁频装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant