CN102332972A - 相位同步设备、相位同步方法和相位同步程序 - Google Patents

Abstract

提供相位同步设备、相位同步方法以及由计算机执行以实施处理的相位同步程序。该相位同步设备包括：采样部分；相位误差检测部分；第一计算部分；第二计算部分；以及内插部分。

Description

相位同步设备、相位同步方法和相位同步程序

技术领域

本技术涉及相位同步设备、相位同步方法和相位同步程序。更具体地说，本技术涉及能够通过执行并发处理、基于与码元周期异步地采样的接收信号，以更高速度同步多个码元以产生码元的相位同步设备，并涉及由该设备采用的相位同步方法以及实施该方法的相位同步程序。

背景技术

图1是示出无线电通信***的一般配置的框图。

如图1中所示，无线电通信***被配置为包括信号发送设备1和信号接收设备2。信号发送设备1被配置为包括发送侧基带块11、发送侧RF电路12和天线13。

发送侧基带块11被配置为包括纠错编码电路21、首标/前同步码(header/preamble)***电路22、调制电路23、发送侧滤波器24和D/A(数/模)转换器25。将待发送的传输数据提供到信号发送设备1中采用的发送侧基带块11。

在纠错编码处理中，纠错编码电路21基于正在发送的数据，产生一般用于纠错目的的奇偶位，并将奇偶位添加到正在发送的数据。纠错编码电路21将对于正在发送的传输数据执行的纠错编码处理的结果提供到首标/前同步码***电路22。

首标/前同步码***电路22将首标和/或前同步码***从纠错编码电路21接收到的传输数据。首标和/或前同步码包括多种参数。首标/前同步码***电路22将包括首标和/或前同步码的传输数据提供到调制电路23。

调制电路23执行调制处理(如，QPSK(正交相移键控)调制处理或BPSK(二进制相移键控)调制处理)，以便将从首标/前同步码***电路22接收到的传输数据转换为彼此分离周期Ts的传输码元的序列。调制电路23将作为转换结果而获得的每一个传输码元提供到发送侧滤波器24。

发送侧滤波器24对于从调制电路23接收到的传输码元执行滤波处理，以便对于传输频带施加限制，并将作为滤波处理的结果而获得的传输码元提供到D/A转换器25。

D/A转换器25对于从发送侧滤波器24接收到的传输码元执行D/A转换处理，并将作为D/A转换的结果而获得的模拟基带信号提供到发送侧RF电路12。

发送侧RF电路12在具有预先确定的频率的载波上叠加从D/A转换器25接收到的模拟基带信号，将模拟基带信号和载波提供到用于将模拟基带信号和载波发送到信号接收设备2的天线。

信号接收设备2被配置为包括天线31、接收侧RF电路32和接收侧基带块33。接收侧基带块33被配置为包括A/D转换器41、接收侧滤波器42、相位同步电路43、解调电路44和纠错码解码电路45。天线31接收由信号发送设备1发送的RF传输信号，并经由天线13将RF信号提供到接收侧RF电路32。

接收侧RF电路32将从天线31接收到的RF信号转换为模拟基带信号，并将模拟基带信号提供到接收侧基带块33。

接收侧基带块33中采用的A/D转换器41以与码元周期Ts异步的采样周期T_p对于从接收侧RF电路32接收到的模拟基带信号执行采样处理。A/D转换器41将作为采样处理的结果而获得的数据提供到接收侧滤波器42作为接收信号。

接收侧滤波器42对于由A/D转换器41提供到其的接收信号执行滤波处理，并将滤波处理的结果提供到相位同步电路43。

相位同步电路43被配置为一般用作FIR(有限冲激响应)滤波器。相位同步电路43基于由接收侧滤波器42提供到其的接收信号实施码元同步。相位同步电路43执行内插处理，以便从接收信号中得到接收码元，然后将接收码元提供到解调电路44。

解调电路44通过采用与信号发送设备1采用的调制方法对应的解调方法来执行解调，以便解调接收码元。解调处理的一般示例是QPSK解调处理和BPSK解调处理。然后，解调电路44将作为解调处理的结果而获得的接收数据提供到纠错码解码电路45。

纠错码解码电路45对于由解调电路44提供到其的接收数据执行纠错处理，并将作为纠错处理的结果而获得的接收数据输出到外部数据接收方。

由信号接收设备2采用以实施码元同步的技术是如上所述利用内插FIR滤波器从作为以与码元周期Ts异步的采样周期T_p采样模拟基带信号的结果而获得的接收信号得到接收码元的技术。在这种情况下，A/D转换器41以恒定的时钟周期来执行采样处理。要注意的是，作为由信号接收设备2采样以在无线电通信***的接收侧实施码元同步的技术，还存在这样的技术：根据该技术，控制A/D转换器的采样相位，并且将A/D转换器的输出作为接收码元。

由信号接收设备2采用的前一技术具有如下优点：不需要控制A/D转换器41的采样频率，并且可以消除相位误差反馈所引入的延迟。

另外，信号接收设备2还具有如下优点：由于相位同步电路43被配置为不处理模拟信号的数字电路，因此通过仅执行数字电路校验处理可以校验相位同步电路43的功能。如果相位同步电路43被配置为包括例如模拟和数字电路的混合电路，则模拟电路的特性尤其随着温度变化，从而难以校验模拟电路的功能。然而，在该信号接收设备2的情况下，相位同步电路43的功能可以通过采用更简单的技术来校验。

作为实施码元同步的方法的上述方法还描述在诸如日本专利特开No.2006-338726(在下文中，称为专利文档1)、日本专利特开No.2007-26596(在下文中，称为专利文档2)和美国专利No.5309484之类的文档中。

图2是示出图1中所示的相位同步电路43的一般配置的框图。

如图2所示，相位同步电路43被配置为包括内插FIR滤波器61和信号处理电路62。信号处理电路62被配置为包括相位误差检测电路71、环路滤波器72和NCO(数字控制振荡器)73。由接收侧滤波器42经由输入端子51将接收信号提供到内插FIR滤波器61。

内插FIR滤波器61通过使用接收信号和从NCO 73接收到的相位偏移Φ_k、经由接收码元输出端子52将接收码元y_k输出到解调电路44来执行内插处理。内插FIR滤波器61还将接收码元y_k提供到信号处理电路62中采用的相位误差检测电路71。

NCO 73还将使能信号e_k输出到紧接的后级电路。紧接的后级利用使能信号e_k确定是否要处理接收码元y_k。由内插FIR滤波器61产生的接收码元y_k可以说是接收码元的候选。

还可以提供也将使能信号e_k提供到内插FIR滤波器61的配置。在这种情况下，仅仅如果使能信号e_k的值指示要执行内插处理，内插FIR滤波器61才对于接收信号执行内插处理。

图3是示出模拟基带信号、接收信号与接收码元之间的关系的示图。

图3中的实线表示提供到A/D转换器41的模拟基带信号的波形。每一个白色圆圈表示作为由A/D转换器41对模拟基带信号执行的采样处理的结果而获得的接收信号。将接收信号提供到接收侧滤波器42，用于对接收信号执行适当的滤波处理。每一个黑色圆圈表示接收码元。两个相邻白色圆圈之间的间隔被称为采样周期T_p，而两个相邻黑色圆圈之间的间隔被称为码元周期T_s。

如上所述，内插FIR滤波器61执行内插处理。在内插处理中，基于由NCO 73得到的相位偏移Φ_k来校正接收信号的相位，并且在接收码元值的推论中，将经校正的相位用作接收码元的相位。

请读者返回参照图2。在信号处理电路62中，NCO 73还将使能信号e_k输出到相位误差检测电路71。相位误差检测电路71基于由内插FIR滤波器61输出的接收码元y_k和由NCO 73输出的使能信号e_k来检测相位误差d_k。相位误差检测电路71将相位误差d_k提供到环路滤波器72。

为了稳定反馈环的目的，环路滤波器72对于相位误差d_k的序列执行滤波处理，将相位误差校正值l_k输出到NCO 73。

基于相位误差校正值l_k，NCO 73计算接收信号与接收码元之间的相位偏移Φ_k，将相位偏移Φ_k输出到内插FIR滤波器61。另外，NCO 73还得到使能信号e_k的值，经由使能信号输出端53将表示找到的值的使能信号e_k输出到相位误差检测电路71以及紧接的后级电路。

如上所述，相位同步电路43执行反馈控制以基于接收码元y_k来更新相位偏移Φ_k，从而建立码元同步。图2中所示的相位同步电路43用作所谓的内插型相位同步电路，其具有串联配置，用于对于作为一个样本获得的接收信号，在每一个时刻k输出一个接收码元y_k和使能信号e_k。

Floyd M.Gardner，″Interpolation in digital modems-I：Fundamentals，″IEEE Trans.Commun.，vol 41，pp.501-507，Mar.1993(下文中，称为非专利文档1)和Zi-Ning Wu and John M.Cioffi，″A MMSE Interpolated TimingRecovery Scheme for the Magnetic Recording Channel，″IEEE InternationalConference on Communications 1977，pp.1625-1629，1997(下文中称为非专利文档2)描述了相位同步电路中使用的代表性算法，所述相位同步电路具有串联配置，用于处理对于每一个采样周期T_p的接收信号以便输出接收码元。描述这些算法如下。

在作为采样时刻的时刻k(k是自然数)，图2中所示的内插FIR滤波器61通过使用紧接的前一时刻k-1计算的相位偏移Φ_k，得到接收码元y_k。相位偏移Φ_k是通过使用采样周期T_p而归一化的偏移。相位偏移具有如下范围中的值：0≤Φ_k＜1。

相位误差检测电路71接收接收码元y_k和使能信号e_k，根据如下给出的等式(1)得到相位误差d_k。等式(1)中使用的Δ_k由如下给出的等式(2)表达。

d_k＝e_k·K_d·Δ_k    …(1)

${\mathrm{\Δ}}_k=k_{\mathrm{\τ}}(y_k\·\stackrel{\‾}{{y^{,}}_{k-1}}-\stackrel{\‾}{y_k}\·{y^{,}}_{k-1})...\left(2\right)$

另外，在时刻k，如果使能信号e_k是1，则相位误差检测电路71输出相位误差d_k。另一方面，如果使能信号e_k是0，则相位误差检测电路71输出0。也就是说，相位误差检测电路71输出相位误差d_k或0，并且同时，根据如下等式(3)更新内部变量y′_k。

${y^{,}}_k=\left\{\begin{array}{cc}{y}_k,& \mathrm{if}{e}_k=1\\ {y^{,}}_{k-1},& \mathrm{else}\end{array}\right....\left(3\right)$

在以上等式中，e_k∈{0，1}表示对于接收码元y_k在采样时刻(k-1)计算的使能信号e_k。另外，等式(1)中使用的参考标记K_d表示对于相位误差检测电路71设置的增益，而等式(2)中使用的参考标记k_τ表示常数。等式(2)中放在参考标记“-”之下的参考标记表示接收码元的(硬确定值)。

环路滤波器72从相位误差检测电路71接收相位误差d_k，并从相位误差d_k中得到相位误差校正值l_k。如果图2中所示的相位同步电路43被配置为用作二次反馈***，则一般根据如下给出的等式(4)更新相位误差校正值l_k。

$l_k=\mathrm{\μ}(k_P{d}_k+k_I\underset{i=1}{\overset{k}{\mathrm{\Σ}}}{d}_i)...\left(4\right)$

在等式(4)中，参考标记K_p表示用于环路滤波器72的比例项的系数，而参考标记K_I表示环路滤波器72的整数项的系数。参考标记μ表示比值T_s/T_p(即，μ≡T_s/T_p)，其为由采样周期T_p归一化的码元周期T_s。一般而言，A/D转换器41以过采样状态执行采样处理。因此，比值μ的值是不小于1的实数。

NCO 73根据如下给出的等式(5)更新相位偏移Φ_k+1，这将在内插FIR滤波器61中在时刻k+1处使用。

${\mathrm{\&phi;}}_{k+1}=\left\{\begin{array}{cc}{\mathrm{\&phi;}}_k+(\mathrm{\&mu;}-1)+l_k,& \mathrm{if}{\mathrm{\&phi;}}_k<1\\ {\mathrm{\&phi;}}_k-1,& \mathrm{else}\end{array}\right....\left(5\right)$

另外，NCO 73根据如下给出的等式(6)计算使能信号e_k+1。使能信号e_k+1与内插FIR滤波器61在时刻(k+1)输出的接收码元y_k+1相关联。也就是说，如果使能信号e_k+1是1，则将接收码元y_k+1处理为要在紧接的后级提供的电路中处理的码元。

$e_{k+1}=\left\{\begin{array}{cc}1,& \mathrm{if}{\mathrm{\&phi;}}_{k+1}<1\\ 0,& \mathrm{else}\end{array}\right....\left(6\right)$

图4是示出图2中所示的NCO 73的一般配置的示图。

加法电路91将从输入端子81接收到的(μ-1)加到从输入端子82接收到的相位误差校正值l_k以便产生和。表达式(μ-1)具有对于NCO 73设置的值。另一方面，环路滤波器72经由输入端子82提供相位误差校正值l_k。

如果缓冲器94中存储的相位偏移Φ_k的MSB(最高有效位)是1，则选择电路92选择值0。然而，如果缓冲器94中存储的相位偏移Φ_k的MSB是0，则选择电路92选择加法电路91产生的和。

加法电路93将由选择电路92选择的值加到由相位偏移Φ_k的位串表示的值以便产生和。然而，要添加到选择电路92的输出的位串排除该位串的最高有效位。也就是说，加法电路91、选择电路92和加法电路93执行由等式(5)表示的操作。

将由加法电路93产生的和存储在缓冲器94中，作为相位偏移Φ_k。将该和的位串的最高有效位提供到反相电路95。由反相电路95将该和的位串的最高有效位反相，以便产生使能信号e_k+1。反相电路95将使能信号e_k+1提供到使能信号输出端子83。另一方面，加法电路93将关于位串的最高有效位之后的位串提供到相位偏移输出端子84，作为相位偏移Φ_k+1。

用于在具有如上所述的串联配置的相位同步电路中得到值的算法在非专利文档1和2中说明。

请读者记住，还可以从提供有发送侧基带块11的记录设备和提供有接收侧基带块33的再现设备来配置记录/再现***。在这种情况下，再现设备从记录介质再现已经由记录设备记录在记录介质上的数据。

顺便，近年来，在通信***和记录/再现***中存在更高数据传输速度的不断增长的需求。这种需求设置了码元频率的增大趋势。如果使用具有如上所述的串联配置的相位同步电路，则通过提高电路的操作频率，可以将码元频率增大到期望的值。然而，电路的操作频率具有由(除了别的以外)半导体工艺施加的上限。因此，在某些情况下，码元频率不能增大到期望的值。

为了解决上述问题，近年来，已经引入了用于实施相位同步电路的、称为N信号并发处理技术的技术。根据在几个情况下采用的该技术，相位同步电路以等于采样频率1/N倍的时钟频率来操作，并且对于每一个时钟周期，在N信号并发处理中，处理N个接收信号。在这种情况下，N是不小于2的整数。在采用N信号并发处理技术的内插型相位同步电路中，对于每一个时钟周期，输出N个接收码元和N个使能信号，所述N个使能信号中的每一个对于N个接收码元之一而产生。

图5是示出通过采用与具有如上所述的串联配置的相位同步电路采用的算法相同的算法而实施的N信号并发处理相位同步电路的一般配置的示图。

如图5所示，用作N信号并发处理相位同步电路的相位同步电路43被配置为包括内插FIR滤波器111-1到111-N以及信号处理电路112-1到112-N。内插FIR滤波器111-1到111-N和信号处理电路112-1到112-N以首尾相连的形式交替地彼此连接。每一个信号处理电路112-1到112-N具有与图2中所示的信号处理电路62的配置相同的配置。接收侧滤波器42经由输入端子101将接收信号提供到每一个内插FIR滤波器111-1到111-N。

内插FIR滤波器111-1通过利用由信号处理电路112-N得到的相位偏移Φ_k，执行内插处理，以便输出接收码元y_k。在时刻k，将由内插FIR滤波器111-1输出的接收码元y_k提供到接收码元输出端子102和信号处理电路112-1作为接收码元。

以与图2中所示的信号处理电路62相同的方式，信号处理电路112-1基于接收码元y_k和由信号处理电路112-N产生的使能信号e_k，来计算相位偏移Φ_k+1和使能信号e_k+1。信号处理电路112-1将相位偏移Φ_k+1输出到内插FIR滤波器111-2，并将使能信号e_k+1输出到信号处理电路112-2以及使能信号输出端子103。

内插FIR滤波器111-2通过利用由信号处理电路112-1得到的相位偏移Φ_k+1来执行内插处理，以便输出接收码元y_k+1。在时刻(k+1)，将由内插FIR滤波器111-2输出的接收码元y_k+1提供到接收码元输出端子102和信号处理电路112-2作为接收码元。

信号处理电路112-2基于接收码元y_k+1和由信号处理电路112-1产生的使能信号e_k+1，来计算相位偏移Φ_k+2和使能信号e_k+2。信号处理电路112-2将相位偏移Φ_k+2输出到紧接的后级，并且将使能信号e_k+2输出到紧接的后级以及使能信号输出端子103。

在每一个后级提供的内插FIR滤波器还执行上述相同的处理，而在每一个后级提供的信号处理电路还执行上述相同的处理。内插FIR滤波器111-N通过利用由紧接的后级处提供的信号处理电路得到的相位偏移Φ_k+N-1，对于接收信号执行内插处理，以便输出接收码元y_k+N-1。在时刻(k+N-1)，将由内插FIR滤波器111-N输出的接收码元y_k+N-1提供到接收码元输出端子102和信号处理电路112-N，作为接收码元。

信号处理电路112-N基于接收码元y_k+N-1和由信号处理电路112-N-1(在图5中未示出)产生的使能信号e_k+N-1，来计算相位偏移Φ_k和使能信号e_k。信号处理电路112-N将相位偏移Φ_k输出到内插FIR滤波器111-1，并将使能信号e_k输出到信号处理电路112-1以及使能信号输出端子103。

通过采用上述配置，用作N信号并发处理相位同步电路的相位同步电路43的尺寸约是具有串联配置的相位同步电路43的尺寸的N倍。也就是说，相位同步电路43的尺寸不期望地大。另外，相位同步电路43中每一时钟周期执行的处理量也是具有串联配置的相位同步电路43中每一时钟周期执行的处理量的约N倍。因此，难以以具有串联配置的相位同步电路43的最大操作频率的至少(1/N)倍的值来设置相位同步电路43的最大操作频率。

专利文档1公开了用于实施小型化的相位同步电路以用作N信号并发处理相位同步电路的算法。专利文档1中公开的算法说明如下。

采用专利文档1中公开的算法的N信号并发处理相位同步电路的配置本身与图2中所示的相位同步电路43的配置相同。每一个电路中处理的数据单元是N数据单元。

内插FIR滤波器61、相位误差检测电路71和环路滤波器72中的每一个基于与具有串联配置的相位同步电路43中它们的各个相对方采用的算法相同的算法，执行处理。

另一方面，在时刻k，NCO 73分别根据如下等式(7)和(8)，更新N个相位偏移和N个使能信号。

${\mathrm{\&phi;}}_{k+i}=\left\{\begin{array}{cc}{\mathrm{\&phi;}}_{k+i-1}+(\mathrm{\&mu;}-1)+l_{k+i-1-N},& \mathrm{if}{\mathrm{\&phi;}}_{k+i-1}<1\\ {\mathrm{\&phi;}}_{k+i-1}-1,& \mathrm{else}\end{array}\right.$ …(7)

$e_{k+i}=\left\{\begin{array}{cc}1,& \mathrm{if}{\mathrm{\&phi;}}_{k+i}<1\\ 0,& \mathrm{else}\end{array}\right....\left(8\right)$

在等式(7)和(8)中，符号i是具有范围1到N中的值的整数。要注意的是，在专利文档1中将等式(7)和(8)描述为分别用于更新相位偏移和使能信号的等式。

通过相互比较等式(5)和(7)，如下差异变得明显。在具有串联配置的相位同步电路中，在为了在时刻(k+1)产生接收码元而执行的内插处理中使用的相位偏移Φ_k的计算中，使用相位误差校正值l_k。另一方面，在专利文档1中公开的N信号并发处理内插型相位同步电路中，在为了在时刻(k+N)产生接收码元而执行的内插处理中使用的相位偏移Φ_k+N的计算中，使用相位误差校正值l_k。

一般而言，在执行反馈控制的相位同步电路中，如果对于从输出结果获得的信息的反映的延迟变长，则相位同步电路显示可同步的码元频率的范围变窄的差性能。

图6是示出通过采用专利文档1中公开的算法来更新相位偏移的NCO 73的电路配置的示图。图6中所示的NCO 73的电路配置通过平行地互连图4中所示的四个配置来获得。也就是说，图6中所示的NCO 73的电路配置通过将N设置为4(即，N＝4)来获得。通过适当地省略之前已经描述的说明来将图6中所示的NCO 73的电路配置说明如下。环路滤波器72将由此作为四数据单元输出的相位误差校正值l_k、l_k-1、l_k-2和l_k-3分别提供到输入端子122-1、122-2、122-3和122-4。

加法电路141-1将从输入端子121接收到的(μ-1)添加到相位误差校正值l_k以便产生和。选择电路142-1根据基于相位误差校正值l_k-1而得到的位串的最高有效位来选择值0或和。

加法电路143-1将由选择电路142-1选择的值添加到基于相位误差校正值l_k-1而得到的位串所表示的值以便产生和。然而，要添加到选择电路142-1的输出的位串排除该位串的最高有效位。由加法电路143-1产生的和存储在缓冲器145中。缓冲器145中存储的和将用在相位偏移Φ_k+1和使能信号e_k+1的计算中。

由反相电路144-1将和的最高有效位反相，以便产生使能信号e_k+4。反相电路144-1将使能信号e_k+4提供到使能信号输出端子131-1。另一方面，加法电路143-1将和的最高有效位之后的位串提供到相位偏移输出端子132-1作为相位偏移Φ_k+4。

具有图6中所示的电路配置的NCO 73能够计算要用在对于四个接收信号执行的内插处理中的相位偏移。然而，计算本身被执行为串行处理，从而难以增大操作的速度。

在例如相位偏移Φ_k+4的计算中，需要基于相位误差校正值l_k-1而得到的值。出于同样的原因，在相位偏移Φ_k+3的计算中，需要基于相位误差校正值l_k-2而得到的值。以相同的方式，在相位偏移Φ_k+2的计算中，需要基于相位误差校正值l_k-3而得到的值。类似地，在相位偏移Φ_k+1的计算中，需要基于相位误差校正值l_k而得到的值。

如下描述说明每一个均在专利文档2中公开以用作用于提高由N信号并发处理相位同步电路执行的操作速度的算法的算法。

专利文档2公开了二信号并发处理内插型相位同步电路的电路配置以及扩展该电路配置以便对于N≥3构造N信号并发处理内插型相位同步电路的方法。另外，专利文档2还公开了根据如下给出的等式(9)，计算要在N内插FIR滤波器中使用的相位偏移Φ′_k+i的算法，其中1≤i≤N。在等式(9)中，推断码元周期(μ+l_k)是作为通过利用相位误差校正值l_k来校正比值μ的结果而获得的值。

φ′_k+i＝(φ′_k+i)mod(μ+l_k)…(9)

专利文档2中公开的算法均为用于同时计算彼此独立的N个相位偏移的算法。在N个相位偏移Φ′_k+i的计算中，使用对于所有N个相位偏移Φ′_k+i共同的相同的推断码元周期(μ+l_k)。

在用于例如同时计算三个相位偏移的配置中，如图7所示，存在间隔n、(n+1)和(n+2)，在其期间计算三个相位偏移。间隔n、(n+1)和(n+2)是用于待得到的码元的间隔。在每一个间隔期间，用作归一化码元周期的比值μ被校正到要用在每一个相位偏移的计算中的相同周期(μ+l_k)。图7中所示的每一个白色圆圈表示接收码元。

也就是说，在通过利用等式(9)来计算相位偏移Φ′_k+i的运算中，将接收信号与通过使得相位误差校正值l_k与码元间隔计数N成比例(即，通过使得相位误差校正值l_k与经过时刻的长度成比例)而校正的码元相位进行比较。

另外，非专利文档1中公开的算法是用于推断接收码元y_k与接收码元y_k之后的接收码元之间的相位偏移的算法。另一方面，专利文档2中公开的算法是用于推断接收码元y_k与接收码元y_k之前的接收码元之间的相位偏移的算法。

在通过执行二信号并发处理来计算使能信号e_k+1和e_k+2的运算中，分别使用下面所给出的等式(10)和(11)。等式(10)和(11)是基于专利文档2中公开的算法来表达计算的等式。

$e_{k+1}=\left\{\begin{array}{cc}1,& \mathrm{if}{{\mathrm{\&phi;}}^{,}}_{k+1}>\mathrm{\&mu;}+l_k\\ 0,& \mathrm{else}\end{array}\right....\left(10\right)$

$e_{k+2}=\left\{\begin{array}{cc}1,& \mathrm{if}\{({{\mathrm{\&phi;}}^{,}}_k+1)\_<(\mathrm{\&mu;}+l_k)\mathrm{and}({{\mathrm{\&phi;}}^{,}}_k+2)>(\mathrm{\&mu;}+l_k)\}\mathrm{or}\\ & \{({{\mathrm{\&phi;}}^{,}}_k+1)>(\mathrm{\&mu;}+l_k)\mathrm{and}({{\mathrm{\&phi;}}^{,}}_k+2-(\mathrm{\&mu;}+l_k))>(\mathrm{\&mu;}+l_k)\}\\ 0,& \mathrm{else}\end{array}\right....\left(11\right)$

在用于计算使能信号e_k+2的等式(11)中，必须知道确定对于使能信号e_k+1来说关系(Φ′_k+1＞μ+l_k)是否成立的结果。因此，在对于N≥3计算使能信号e_k+i(其中1＜i≤N)的运算中，假设需要计算使能信号e_k+1到e_k+i-1的结果。

发明内容

根据专利文档2中公开的相位同步方法，如上所述，利用作为要用于更新N个相位偏移的值的、由环路滤波器输出的相位误差校正值，作为与码元间隔的总数成比例的校正值。

然而，假定在相位偏移的计算中考虑的校正值包括与码元间隔数成比例的校正值以及不与码元间隔数成比例的校正值。也就是说，校正值包括与经过时刻的长度成比例的校正值以及不与经过时刻的长度成比例的校正值。与经过时刻的长度成比例的校正值是用于改变码元间隔的校正值，如图7所示。另一方面，不与经过时刻的长度成比例的校正值是用于通过原样维持间隔本身来移位码元间隔的位置的校正值。

具有串联配置的相位同步电路在一个信号接着另一个信号的基础上，串行地对接收信号执行相位校正处理。另外，相位校正处理量不大于用以产生一个接收码元而执行的处理。因此，不需要考虑它们的校正值的分离。然而，在用于执行相位校正处理以便一次产生两个或更多接收码元的N信号并发处理相位同步电路的情况下，在相位校正处理中将不可避免地产生误差，除非校正值彼此分离。

根据专利文档2中公开的相位同步方法，通过仅利用与经过时刻的长度成比例的校正值来更新相位偏移。因此，收敛相位所花费的时刻不可避免地变长。迄今为止，没有N信号并发处理相位同步电路所采用的方法已知为通过将与经过时刻的长度成比例的校正值和不与经过时刻的长度成比例的校正值分离来更新相位偏移的方法。

另外，根据专利文档1和2中公开的相位同步方法，在得到要用于对于接收码元识别每一个候选者的使能信号的处理中，使用目前相位偏移之前一个接收码元的相位偏移。因此，用于实施的电路配置是N个电路串行地彼此连接(如通过参照图6所说明的那样)的配置。在这种配置的情况下，对于表示平行程度的大整数N，最大操作速度不可避免地减小到低值。另外，专利文献2没有描述对于设置为3或更大的整数N产生使能信号的方法。

期望提供一种N信号并发处理相位同步电路，其能够通过执行产生多个接收码元的并发处理，校正已经以与码元周期异步的采样周期采样的接收信号的相位，以便可以以更高速度同步相位。

根据本技术第一实施例的相位同步设备，采用：

采样部分，被配置为对于表示从另一个设备接收到的数据的模拟基带信号，以采样周期T_p执行离散采样处理；

相位误差检测部分，被配置为检测相位误差，所述相位误差是作为所述离散采样处理的结果而获得的N个接收信号的相位与具***元周期T_s的M个推断接收码元的相位之间的相位差，其中N是至少等于2的整数，而M是既不小于0也不大于所述整数N的整数；

第一计算部分，被配置为基于由所述相位误差检测部分检测到的所述相位误差，得到与所述N个接收信号的相位误差之和成比例的相位误差校正值m_P，k，并得到与目前为止处理的所有接收信号的相位误差之和成比例的频率误差校正值m_I,k；

第二计算部分，被配置为通过如下操作得到表示对于所述N个接收信号中的每一个的相位的校正量的相位偏移Φ_k+i，其中i是至少等于1但不大于所述整数N的整数

将由所述第一计算部分得到的所述频率误差校正值m_I，k添加到比值μ(≡T_s/T_p)以便产生和(m_I，k+μ)，

将所述整数i乘以所述和(m_I，k+μ)，以便产生乘积i·(m_I，k+μ)，

将相位偏移Φ_k添加到由所述第一计算部分得到的所述相位误差校正值m_P，k以便产生和(Φ_k+m_P，k)，

将所述和(Φ_k+m_P，k)添加到所述乘积i·(m_I，k+μ)以便产生和{Φ_k+m_P，k+i·(m_I，k+μ)}，

从所述和{Φ_k+m_P，k+i·(m_I，k+μ)}中减去所述整数i，以便产生差{Φ_k+m_P，k+i·(m_I，k+μ)-i}，

将所述差{Φ_k+m_P，k+i·(m_I，k+μ)-i}除以所述和(m_I，k+μ)，以便产生余数[{Φ_k+m_P，k+i·(m_I，k+μ)-i}mod(m_I，k+μ)]，以及

将所述余数[{Φ_k+m_P，k+i·(m_I，k+μ)-i}mod(m_I，k+μ)]取作所述相位偏移Φ_k+i；以及

内插部分，被配置为通过基于由所述第二计算部分得到的所述相位偏移Φ_k+i执行内插处理，以便以批操作、在每一时刻N·T_p处、从所述N个接收信号得到M个接收码元。

如果由所述第二计算部分得到的相位偏移Φ_k+i是与不短于满足关系-T_p≤T_r≤0的周期T_r但短于周期(T_r+T_p)的周期对应的校正量，即，如果由所述第二计算部分得到的所述相位偏移Φ_k+i是与长于所述周期T_r但不长于所述周期(T_r+T_p)的周期对应的校正量，则驱动所述内插部分以校正所述接收信号的所述相位。

由根据本技术第一实施例的相位同步设备采用的相位同步方法，具有：

对于表示从另一个设备接收到的数据的模拟基带信号，以采样周期T_p执行离散采样处理；

检测相位误差，所述相位误差是作为所述离散采样处理的结果而获得的N个接收信号的相位与具***元周期T_s的M个推断接收码元的相位之间的相位差，其中N是至少等于2的整数，而M是既不小于0也不大于所述整数N的整数；

基于所述检测到的相位误差，得到与所述N个接收信号的相位误差之和成比例的相位误差校正值m_P，k，并得到与目前为止处理的所有接收信号的相位误差之和成比例的频率误差校正值m_I，k；

通过如下步骤得到表示对于所述N个接收信号中的每一个的相位的校正量的相位偏移Φ_k+i，其中i是至少等于1但不大于所述整数N的整数

将由所得到的频率误差校正值m_I，k添加到比值μ(≡T_s/T_p)以便产生和(m_I，k+μ)，

将所述整数i乘以所述和(m_I，k+μ)，以便产生乘积i·(m_I，k+μ)，

将相位偏移Φ_k添加到所得到的相位误差校正值m_P，k以便产生和(Φ_k+m_P，k)，

将所述和(Φ_k+m_P，k)添加到所述乘积i·(m_I，k+μ)以便产生和{Φ_k+m_P，k+i·(m_I，k+μ)}，

从所述和{Φ_k+m_P，k+i·(m_I，k+μ)}中减去所述整数i，以便产生差{Φ_k+m_P，k+i·(m_I，k+μ)-i}，

将所述差{Φ_k+m_P，k+i·(m_I，k+μ)-i}除以所述和(m_I，k+μ)，以便产生余数[{Φ_k+m_P，k+i·(m_I，k+μ)-i}mod(m_I，k+μ)]，以及

将所述余数[{Φ_k+m_P，k+i·(m_I，k+μ)-i}mod(m_I，k+μ)]取作所述相位偏移Φ_k+i；以及

通过基于所得到的相位偏移Φ_k+i执行内插处理，以便以批操作、在每一时刻N·T_p处、从所述N个接收信号得到M个接收码元。

根据本技术第一实施例提供的、用作由计算机执行以实施处理的相位同步程序，所述处理包括：

对于表示从另一个设备接收到的数据的模拟基带信号，以采样周期T_p执行离散采样处理；

检测相位误差，所述相位误差是作为所述离散采样处理的结果而获得的N个接收信号的相位与具***元周期T_s的M个推断接收码元的相位之间的相位差，其中N是至少等于2的整数，而M是既不小于0也不大于所述整数N的整数；

基于所述检测到的相位误差，得到与所述N个接收信号的相位误差之和成比例的相位误差校正值m_P，k，并得到与目前为止处理的所有接收信号的相位误差之和成比例的频率误差校正值m_I，k；

通过如下步骤得到表示对于所述N个接收信号中的每一个的相位的校正量的相位偏移Φ_k+i，其中i是至少等于1但不大于所述整数N的整数

将由所得到的频率误差校正值m_I，k添加到比值μ(≡T_s/T_p)以便产生和(m_I，k+μ)，

将所述整数i乘以所述和(m_I，k+μ)，以便产生乘积i·(m_I，k+μ)，

将相位偏移Φ_k添加到所得到的相位误差校正值m_P，k以便产生和(Φ_k+m_P，k)，

将所述和(Φ_k+m_P，k)添加到所述乘积i·(m_I，k+μ)以便产生和{Φ_k+m_P，k+i·(m_I，k+μ)}，

从所述和{Φ_k+m_P，k+i·(m_I，k+μ)}中减去所述整数i，以便产生差{Φ_k+m_P，k+i·(m_I，k+μ)-i}，

将所述差{Φ_k+m_P，k+i·(m_I，k+μ)-i}除以所述和(m_I，k+μ)，以便产生余数[{Φ_k+m_P，k+i·(m_I，k+μ)-i}mod(m_I，k+μ)]，以及

将所述余数[{Φ_k+m_P，k+i·(m_I，k+μ)-i}mod(m_I，k+μ)]取作所述相位偏移Φ_k+i；以及

通过基于所得到的相位偏移Φ_k+i执行内插处理，以便以批操作、在每一时刻N·T_p处、从所述N个接收信号得到M个接收码元。

根据本技术第二实施例的相位同步设备，采用：

采样部分，被配置为对于表示从另一个设备接收到的数据的模拟基带信号，以采样周期T_p执行离散采样处理；

相位误差检测部分，被配置为检测相位误差，所述相位误差是作为所述离散采样处理的结果而获得的N个接收信号的相位与具***元周期T_s的M个推断接收码元的相位之间的相位差，其中N是至少等于2的整数，而M是既不小于0也不大于所述整数N的整数；

第一计算部分，被配置为基于由所述相位误差检测部分检测到的所述相位误差，得到与所述N个接收信号的相位误差之和成比例的相位误差校正值m_P，k，并得到与目前为止处理的所有接收信号的相位误差之和成比例的频率误差校正值m_I，k；

第二计算部分，被配置为通过如下操作得到表示对于所述N个接收信号中的每一个的相位的校正量的相位偏移Φ_k+i，其中i是至少等于1但不大于所述整数N的整数

将所述整数i添加到相位偏移Φ_k以便产生和(i+Φ_k)，

从所述和(i+Φ_k)中减去由所述第一计算部分得到的所述相位误差校正值m_P，k，以便产生差(i+Φ_k-m_P，k)，

将由所述第一计算部分得到的所述频率误差校正值m_I，k添加到比值μ(≡T_s/T_p)以便产生和(m_I，k+μ)，

将所述差(i+Φ_k-m_P，k)除以所述和(m_I，k+μ)，以便产生余数{(i+Φ_k-m_P，k)mod(m_I，k+μ)}，以及

将所述余数{(i+Φ_k-m_P，k)mod(m_I，k+μ)}作为所述相位偏移Φ_k+i；以及

内插部分，被配置为通过基于由所述第二计算部分得到的所述相位偏移Φ_k+i执行内插处理，以便以批操作、在每一时刻N·T_p处、从所述N个接收信号得到M个接收码元。

由根据本技术第二实施例的相位同步设备采用的相位同步方法，具有：

对于表示从另一个设备接收到的数据的模拟基带信号，以采样周期T_p执行离散采样处理；

检测相位误差，所述相位误差是作为所述离散采样处理的结果而获得的N个接收信号的相位与具***元周期T_s的M个推断接收码元的相位之间的相位差，其中N是至少等于2的整数，而M是既不小于0也不大于所述整数N的整数；

基于所述检测到的相位误差，得到与所述N个接收信号的相位误差之和成比例的相位误差校正值m_P，k，并得到与目前为止处理的所有接收信号的相位误差之和成比例的频率误差校正值m_I，k；

通过如下步骤得到表示对于所述N个接收信号中的每一个的相位的校正量的相位偏移Φ_k+i，其中i是至少等于1但不大于所述整数N的整数

将所述整数i添加到相位偏移Φ_k以便产生和(i+Φ_k)，

从所述和(i+Φ_k)中减去所得到的相位误差校正值m_P，k，以便产生差(i+Φ_k-m_P，k)，

将所得到的频率误差校正值m_I，k添加到比值μ(≡T_s/T_p)以便产生和(m_I，k+μ)，以及

将所述差(i+Φ_k-m_P，k)除以所述和(m_I，k+μ)，以便产生余数{(i+Φ_k-m_P，k)mod(m_I，k+μ)}，以及

将所述余数{(i+Φ_k-m_P，k)mod(m_I，k+μ)}作为所述相位偏移Φ_k+i；以及

通过基于所得到的相位偏移Φ_k+i执行内插处理，以便以批操作、在每一时刻N·T_p处、从所述N个接收信号得到M个接收码元。

根据本技术第二实施例提供的、用作由计算机执行以实施处理的相位同步程序，所述处理包括：

对于表示从另一个设备接收到的数据的模拟基带信号，以采样周期T_p执行离散采样处理；

检测相位误差，所述相位误差是作为所述离散采样处理的结果而获得的N个接收信号的相位与具***元周期T_s的M个推断接收码元的相位之间的相位差，其中N是至少等于2的整数，而M是既不小于0也不大于所述整数N的整数；

基于所述检测到的相位误差，得到与所述N个接收信号的相位误差之和成比例的相位误差校正值m_P，k，并得到与目前为止处理的所有接收信号的相位误差之和成比例的频率误差校正值m_I，k；

通过如下步骤得到表示对于所述N个接收信号中的每一个的相位的校正量的相位偏移Φ_k+i，其中i是至少等于1但不大于所述整数N的整数

将所述整数i添加到相位偏移Φ_k以便产生和(i+Φ_k)，

从所述和(i+Φ_k)中减去所得到的相位误差校正值m_P，k，以便产生差(i+Φ_k-m_P，k)，

将所得到的频率误差校正值m_I，k添加到比值μ(≡T_s/T_p)以便产生和(m_I，k+μ)，以及

将所述差(i+Φ_k-m_P，k)除以所述和(m_I，k+μ)，以便产生余数{(i+Φ_k-m_P，k)mod(m_I，k+μ)}，以及

将所述余数{(i+Φ_k-m_P，k)mod(m_I，k+μ)}作为所述相位偏移Φ_k+i；以及

通过基于所得到的相位偏移Φ_k+i执行内插处理，以便以批操作、在每一时刻N·T_p处、从所述N个接收信号得到M个接收码元。

根据本技术的第一实施例，

对于表示从另一个设备接收到的数据的模拟基带信号、以采样周期T_p执行离散采样处理。然后，执行相位误差检测处理，以便检测相位误差，所述相位误差是作为所述离散采样处理的结果而获得的N个接收信号的相位与具***元周期T_s的M个推断接收码元的相位之间的相位差，其中N是至少等于2的整数，而M是既不小于0也不大于所述整数N的整数。接下来，执行第一计算处理，以便基于在相位误差检测处理中检测到的相位误差，得到与所述N个接收信号的相位误差之和成比例的相位误差校正值m_P，k，并得到与目前为止处理的所有接收信号的相位误差之和成比例的频率误差校正值m_I，k。然后，执行第二计算处理，以便通过如下步骤得到表示对于所述N个接收信号中的每一个的相位的校正量的相位偏移Φ_k+i，其中i是至少等于1但不大于所述整数N的整数：

将所述频率误差校正值m_I，k添加到比值μ(≡T_s/T_p)以便产生和(m_I，k+μ)，

将所述整数i乘以所述和(m_I，k+μ)，以便产生乘积i·(m_I，k+μ)，

将相位偏移Φ_k添加到由所述第一计算部分得到的所述相位误差校正值m_P，k以便产生和(Φ_k+m_P，k)，

将所述和(Φ_k+m_P，k)添加到所述乘积i·(m_I，k+μ)以便产生和{Φ_k+m_P，k+i·(m_I，k+μ)}，

从所述和{Φ_k+m_P，k+i·(m_I，k+μ)}中减去所述整数i，以便产生差{Φ_k+m_P，k+i·(m_I，k+μ)-i}，

将所述差{Φ_k+m_P，k+i·(m_I，k+μ)-i}除以所述和(m_I，k+μ)，以便产生余数[{Φ_k+m_P，k+i·(m_I，k+μ)-i}mod(m_I，k+μ)]，以及

将所述余数[{Φ_k+m_P，k+i·(m_I，k+μ)-i}mod(m_I，k+μ)]取作所述相位偏移Φ_k+i。

最终，通过基于在第二计算处理中得到的相位偏移Φ_k+i执行内插处理，来以批操作，在每一个时刻N·T_p处，从N个接收信号中得到M个接收码元。

根据本技术的第二实施例，

对于表示从另一个设备接收到的数据的模拟基带信号、以采样周期T_p执行离散采样处理。然后，执行相位误差检测处理，以便检测相位误差，所述相位误差是作为所述离散采样处理的结果而获得的N个接收信号的相位与具***元周期T_s的M个推断接收码元的相位之间的相位差，其中N是至少等于2的整数，而M是既不小于0也不大于所述整数N的整数。接下来，执行第一计算处理，以便基于在相位误差检测处理中检测到的相位误差，得到与所述N个接收信号的相位误差之和成比例的相位误差校正值m_P，k，并得到与目前为止处理的所有接收信号的相位误差之和成比例的频率误差校正值m_I，k。然后，执行第二计算处理，以便通过如下步骤得到表示对于所述N个接收信号中的每一个的相位的校正量的相位偏移Φ_k+i，其中i是至少等于1但不大于所述整数N的整数：

将所述整数i添加到相位偏移Φ_k以便产生和(i+Φ_k)，

从所述和(i+Φ_k)中减去由所述第一计算部分得到的所述相位误差校正值m_P，k，以便产生差(i+Φ_k-m_P，k)，

将由所述第一计算部分得到的所述频率误差校正值m_I，k添加到比值μ(≡T_s/T_p)以便产生和(m_I，k+μ)，

将所述差(i+Φ_k-m_P，k)除以所述和(m_I，k+μ)，以便产生余数{(i+Φ_k-m_P，k)mod(m_I，k+μ)}，以及

将所述余数{(i+Φ_k-m_P，k)mod(m_I，k+μ)}作为所述相位偏移Φ_k+i。

最终，通过基于在第二计算处理中得到的相位偏移Φ_k+i执行内插处理，来以批操作，在每一个时刻N·T_p处，从N个接收信号中得到M个接收码元。

根据本技术，可以提供N信号并发处理相位同步电路，其能够通过执行并发处理以产生多个接收码元来校正已经以与码元周期异步的采样周期采样的接收信号的相位，从而可以以更高速度同步相位。

附图说明

图1是示出无线电通信***的一般配置的框图；

图2是示出相位同步电路的一般配置的框图；

图3是示出模拟基带信号、接收信号和接收码元之间的关系的示图；

图4是示出图2中所示的NCO的一般配置的示图；

图5是示出N信号并发处理相位同步电路的一般配置的示图；

图6是示出NCO的电路配置的示图；

图7是示出一般码元间隔的示图；

图8是示出根据本技术的实施例的信号接收设备中采用的相位同步电路的一般配置的框图；

图9是示出图8中所示的NCO的一般配置的示图；

图10是示出接收信号、接收码元的相位、相位偏移、相位误差校正值和频率误差校正值之间的关系的示图；

图11示出表示由根据实施例的信号接收设备执行的处理的流程图；

图12示出仿真结果；

图13示出仿真结果；以及

图14是示出计算机的一般配置的框图。

具体实施方式

相位同步电路的一般配置

图8是示出根据本技术的实施例的信号接收设备中采用的相位同步电路43的一般配置的框图。

在图1中所示的接收侧基带块33中采用图8中所示的相位同步电路43。根据本技术的实施例的信号接收设备的其他配置部分与图1中所示的信号接收设备的那些部分相同。因此，适当地省略其他配置部分的说明，以便避免描述的冗余。

采用图8中所示的相位同步电路43的信号接收设备2被配置为包括天线31、接收侧RF电路32和接收侧基带块33。接收侧基带块33被配置为包括A/D转换器41、接收侧滤波器42、相位同步电路43、解调电路44和纠错码解码电路45。天线31接收由信号发送设备1发送的RF传输信号，并将RF信号提供到接收侧RF电路32。

接收侧RF电路32将从天线31接收到的RF信号转换为模拟基带信号，并将模拟基带信号提供到A/D转换器41。

A/D转换器41以与码元周期T_s异步的采样周期T_p，对于从接收侧RF电路32接收到的模拟基带信号执行采样处理。A/D转换器41将作为采样处理的结果而获得的数据提供到接收侧滤波器42，作为接收信号。A/D转换器41用作以采样周期T_p对于表示从用作另一设备的信号发送设备1发送的数据的模拟基带信号执行离散采样处理的采样部分。

接收侧滤波器42对于由A/D转换器41提供到其的接收信号执行滤波处理，并将滤波处理的结果提供到相位同步电路43。

相位同步电路43基于由接收侧滤波器42提供到其的接收信号，实施码元同步。也就是说，相位同步电路43执行内插处理，以便从接收信号中得到接收码元，然后将接收码元提供到解调电路44。

解调电路44通过采用与由信号发送设备1采用的调制方法对应的解调方法来执行解调处理，以便解调接收码元。然后，解调电路44将作为解调处理的结果而获得的接收数据提供到纠错码解码电路45。

纠错码解码电路45对于由解调电路44提供到其的接收数据执行纠错处理，并将作为纠错处理的结果而获得的接收数据输出到外部数据接收方。

如图8所示，相位同步电路43被配置为包括内插FIR滤波器211、相位误差检测电路212、环路滤波器213和NCO 214。由接收侧滤波器42经由输入端子201将N个接收信号提供到内插FIR滤波器211。图8中所示的相位同步电路43是N信号并发处理相位同步电路，用于对N个接收信号执行并发处理。

内插FIR滤波器211通过每次利用N个接收信号以及对于N个接收信号之一从NCO 214接收到的每一个相位偏移来执行内插处理，以批操作(batchoperation)输出N个接收码元y_k。

也就是说，内插FIR滤波器211通过利用相位偏移Φ_k来执行内插处理，以便从在时刻k接收到的接收信号中得到接收码元y_k。另外，内插FIR滤波器211通过利用相位偏移Φ_k-N-2来执行内插处理，以便从在时刻(k-N-2)接收到的接收信号得到接收码元y_k-N-2。除此之外，内插FIR滤波器211通过利用相位偏移Φ_k-N-1来执行内插处理，以便从在时刻(k-N-1)接收到的接收信号中得到接收码元y_k-N-1。以这种方式，内插FIR滤波器211执行相同的内插处理，以便得到N个接收码元，即接收码元y_k-N-1到y_k。

内插FIR滤波器211以批操作经由接收码元输出端子202和相位误差检测电路212将接收码元y_k、......、y_k-N-2和y_k-N-1输出到解调电路44。

紧接的后级利用使能信号e_k确定是否要处理由内插FIR滤波器211提供到其的接收码元中的每一个。由内插FIR滤波器211产生的接收码元中的每一个可以说是接收码元的候选者。

还可以提供这样的配置：其中，也将使能信号提供到内插FIR滤波器211。在这种配置中，仅仅如果使能信号的值指示要执行内插处理，则内插FIR滤波器211对于接收信号执行内插处理。一般地，将使能信号的值设置到1，以指示要执行内插处理。在这种情况下，如果将采样周期T_p设置到不长于码元周期T_s的值，则内插FIR滤波器211以批操作在由N·T_p表示的时刻处从N个接收信号中得到M个接收码元，其中M是在范围0到N中的整数。也就是说，内插FIR滤波器211用作内插部分，用于基于相位偏移Φ_k+i来执行内插处理，以便以批操作，在由N·T_p表示的时刻处，从N个接收信号中得到M个接收码元。

相位误差检测电路212基于由内插FIR滤波器211输出的接收码元和由NCO 214输出的使能信号来检测相位误差。相位误差检测电路212一般根据等式(1)到(3)来检测相位误差。

详细地说，相位误差检测电路212基于由内插FIR滤波器211输出的接收码元y_k和由NCO 214输出的使能信号e_k来检测相位误差d_k。另外，相位误差检测电路212基于由内插FIR滤波器211输出的接收码元y_k-N-2和由NCO214输出的使能信号e_k-N-2来检测相位误差d_k-N-2。除此之外，相位误差检测电路212基于由内插FIR滤波器211输出的接收码元y_k-N-1和由NCO 214输出的使能信号e_k-N-1来检测相位误差d_k-N-1。相位误差检测电路212执行相同处理以产生相位误差d_k-N-1到d_k。

相位误差检测电路212由此用作相位误差检测部分，用于在作为离散采样处理的结果而获得的N个接收信号的相位与推断为彼此分离周期T_s的M个接收码元的相位的相位之间检测相位误差。

相位误差检测电路212将检测到的相位误差d_k、......、d_k-N-2和d_k-N-1提供到环路滤波器213。

环路滤波器213基于从相位误差检测电路212接收到的相位误差来计算相位误差校正值m_P，k和频率误差校正值m_I，k。不同于图2中所示的相位同步电路43的环路滤波器72，环路滤波器213计算两个校正值，即相位误差校正值m_P，k和频率误差校正值m_I，k，作为要用在计算(或更新)相位偏移的操作中的校正值。

相位误差校正值m_P，k对应于在相位误差校正值l_k的计算中，由图2中所示的环路滤波器72利用的等式(4)中包括的比例项μK_Pd_k。相位误差校正值m_P，k用作独立于经过时刻的校正值。通过利用如下给出的等式(12)来得到相位误差校正值m_P，k。

$m_{P,k}=\mathrm{\&mu;}\left(K_P\underset{i=k-N-1}{\overset{k}{\mathrm{\&Sigma;}}}{d}_i\right)...\left(12\right)$

要注意的是，由于图2中所示的相位同步电路43是串联电路以及用于对一个接收信号执行串行处理的电路，因此不在等式(4)的比例项中执行积分。另一方面，图8中所示的相位同步电路43是用于对N个接收信号执行并行处理的电路。因此，等式(12)的比例项包括N个相位误差的积分项。

另一方面，频率误差校正值m_I，k对应于等式(4)中使用的积分项μK_I∑d_i。频率误差校正值m_I，k用作依赖于经过时刻的校正值。通过利用如下给出的等式(13)来得到频率误差校正值m_I，k。

$m_{I,k}=\mathrm{\&mu;}\left(K_I\underset{i=1}{\overset{k}{\mathrm{\&Sigma;}}}{d}_i\right)...\left(13\right)$

环路滤波器213将用作比例项的相位误差校正值m_P，k和用作积分项的频率误差校正值m_I，k提供到NCO 214。以这种方式，环路滤波器213将独立于经过时刻的相位误差校正值m_P，k和依赖于经过时刻的频率误差校正值m_I，k彼此分离地提供到NCO 214，作为用于更新相位偏移的校正值。环路滤波器213用作得到与N个接收信号的相位误差之和成比例的相位误差校正值m_P，k以及得到与目前已经接收到的所有接收信号的相位误差之和成比例的频率误差校正值m_I，k的计算部分。

基于从环路滤波器213接收到的相位误差校正值m_P，k和频率误差校正值m_I，k，NCO 214根据如下给出的等式(14)计算相位偏移Φ_k+i。在这种情况下，标记i是具有如下范围中的值的整数：1≤i＜N。

φ_k+i＝{φ_k+m_P，k+i·(m_I，k+μ)-i)}mod(μ+m_I，k)…(14)

NCO 214以批操作将相位偏移Φ_k、......、Φ_k-N-2和Φ_k-N-1输出到内插FIR滤波器211。NCO 214用作以等式(14)右手侧的表达式的值更新相位偏移Φ_k+i的计算部分。等式(14)的右手侧的表达式的值通过如下步骤获得：

将频率误差校正值m_I，k添加到比值μ(≡T_s/T_p)以便产生和(m_I，k+μ)；

将整数i乘以和(m_I，k+μ)，以便产生乘积i·(m_I，k+μ)；

将相位偏移Φ_k添加到相位误差校正值m_P，k以便产生和(Φ_k+m_P，k)；

将和(Φ_k+m_P，k)添加到乘积i·(m_I，k+μ)以便产生和{Φ_k+m_P，k+i·(m_I，k+μ)}；

从和{Φ_k+m_P，k+i·(m_I，k+μ)}中减去i，以便产生差{Φ_k+m_P，k+i·(m_I，k+μ)-i}；

将差{Φ_k+m_P，k+i·(m_I，k+μ)-i}除以和(m_I，k+μ)，以便产生余数[{Φ_k+m_P，k+i·(m_I，k+μ)-i}mod(m_I，k+μ)]；以及

将余数[{Φ_k+m_P，k+i·(m_I，k+μ)-i}mod(m_I，k+μ)]取作相位偏移Φ_k+i。

另外，NCO 214还根据如下给出的等式(15)分别对于接收码元y_k、......、y_k-N-2和y_k-N-1，计算使能信号e_k、......、e_k-N-2和e_k-N-1，作为输出信号。也就是说，NCO 214将使能信号e_k、......、e_k-N-2和e_k-N-1输出到相位误差检测电路212以及使能信号输出端子203。

$e_{k+i}=\left\{\begin{array}{cc}1,& \mathrm{if}{\mathrm{\&phi;}}_{k+i}<1\\ 0,& \mathrm{else}\end{array}\right....\left(15\right)$

由等式(14)和(15)表达的算法对于正整数N的任何值均有效。这些算法可以用于同时地计算相位偏移和使能信号。如从等式(15)显而易见的，如果推断接收码元与接收信号之间的相位差具有与满足如下关系：0≤T_p＜1的采样周期T_p对应的范围中的值，则将使能信号的值设置为1。

对于正整数N的任意值，基于等式(15)的使能信号计算也可以应用于这样的情况：其中等式(9)用作计算相位偏移的等式。

图9是示出图8中所示的相位同步电路43中采用的NCO 214的一般电路配置的示图。

经由输入端子222将由环路滤波器213产生的m_I，k频率误差校正值提供到加法电路251-1到251-N。加法电路251-1到251-N还从输入端子221接收用于NCO 214的表达式(μ-1)的值。另一方面，经由输入端子223将相位误差校正值m_P，k提供到加法电路252。

加法电路251-1到251-N中的每一个将频率误差校正值m_I，k添加到表达式(μ-1)的值，以便产生表示加法运算的结果的(M-1)位。分别将由加法电路251-1到251-N产生的加法结果提供到信号处理电路253-1到253-N。

加法电路252将相位误差校正值m_P，k添加到缓冲器254中存储的相位偏移Φ_k，以便产生表示加法运算的结果的M位。将由加法电路252产生的加法结果提供到信号处理电路253-1到253-N。

将整数i设置为1，信号处理电路253-1基于由加法电路251-1产生的加法结果和由加法电路252产生的加法结果、根据等式(14)来执行处理，以便产生表示作为处理结果而获得的余数的M位。在这种情况下，信号处理电路253-1将由加法电路251-1产生的加法结果乘以整数i，以便计算等式(14)右手侧的表达式{i·(m_I，k+μ)-i}的值。另一方面，由加法电路252产生的加法结果是等式(14)右手侧的表达式(Φ_k+m_P，k)的值。

将由信号处理电路253-1产生的M位的最高有效位提供到反相电路255-1。该反相电路255-1反相该最高有效位，以便产生使能信号e_k+1。反相电路255-1将使能信号e_k+1提供到使能信号输出端子241-1。另一方面，信号处理电路253-1将M位的最高有效位之后的剩余(M-1)位提供到相位偏移输出端子242-1，作为相位偏移Φ_k+1。

将整数i设置为2，信号处理电路253-2基于由加法电路251-2产生的加法结果和由加法电路252产生的加法结果、根据等式(14)来执行处理，以便产生表示作为处理结果而获得的余数的M位。

将由信号处理电路253-2产生的M位的最高有效位提供到反相电路255-2。反相电路255-2反相最高有效位，以便产生使能信号e_k+2。反相电路255-2将使能信号e_k+2提供到使能信号输出端子241-2。另一方面，信号处理电路253-2将M位的最高有效位之后的剩余(M-1)位提供到相位偏移输出端子242-2，作为相位偏移Φ_k+2。

以相同的方式，将整数i设置到N，信号处理电路253-N基于由加法电路251-N产生的加法结果和由加法电路252产生的加法结果、根据等式(14)来执行处理，以便产生表示作为处理结果而获得的余数的M位。

将由信号处理电路253-N产生的M位的最高有效位提供到缓冲器254，以便存储在缓冲器254中。将由信号处理电路253-N产生的M位的最高有效位提供到反相电路255-N。该反相电路255-N反相该最高有效位，以便产生使能信号e_k+N。反相电路255-N将使能信号e_k+N提供到使能信号输出端子241-N。另一方面，信号处理电路253-N将M位的最高有效位之后的剩余(M-1)位提供到相位偏移输出端子242-N，作为相位偏移Φ_k+N。

可以提供这样的配置：其中，如果推断接收码元和接收信号之间的相位差具有与满足如下关系：-1＜T_p≤0的采样周期T_p对应的范围中的值，则将使能信号的值设置为1。在这种配置中，根据如下给出的等式(16)来得到相位偏移Φ′_k+1，而根据如下给出的等式(17)来得到使能信号e_k+1。

φ′_k+i＝(φ′_k+i-m_P，k)mod(μ+m_I，k)…(16)

$e_{k+i}=\left\{\begin{array}{cc}1,& \mathrm{if}{\mathrm{\&phi;}}_{k+i}<1\\ 0,& \mathrm{else}\end{array}\right....\left(17\right)$

NCO 214被配置为根据以上给出的等式(16)来得到相位偏移Φ′_k+1，并且还根据如上给出的等式(17)来得到使能信号e_k+1。

图10是示出接收信号、接收码元的相位、相位偏移、相位误差校正值和频率误差校正值之间的关系的示图。

图10的水平轴表示相位。每一个白色圆圈表示接收信号的相位，而每一个×标记表示接收码元的相位。附图标记Φ_k表示朝向从接收信号到推断接收码元的正方向的相位差。附图标记Φ′_k表示朝向从接收信号到推断接收码元的相反方向的相位差。

另外，可以提供这样的配置：其中，根据如下给出的等式(18)和(19)，基于实数a和相位偏移Φ_k+i，更新使能信号e_k+1。对于该配置，实数a具有范围-1≤a≤0中的值。

$e_{k+i}=\left\{\begin{array}{cc}1,& \mathrm{if}{a<\mathrm{\&phi;}}_{k+i}\&le;1+a\\ 0,& \mathrm{else}\end{array}\right....\left(18\right)$

$e_{k+i}=\left\{\begin{array}{cc}1,& \mathrm{if}{a\&le;\mathrm{\&phi;}}_{k+i}<1+a\\ 0,& \mathrm{else}\end{array}\right....\left(19\right)$

如果还将根据以上给出的等式(18)或(19)得到的使能信号e_k+1提供到例如内插FIR滤波器211，则仅仅如果使能信号e_k+1的值指示1，并且要执行内插处理，内插FIR滤波器211才对于接收信号执行内插处理。

也就是说，利用例如根据等式(19)得到的使能信号e_k+1，仅仅如果相位偏移Φ_k+i至少等于实数a(满足关系(-T_p≤T_r≤0)的时刻段Tr)而相位偏移Φ_k+i小于(1+a)，即，(T_p+T_r)，才执行内插处理。另一方面，通过根据等式(18)得到的使能信号e_k+1，仅仅如果相位偏移Φ_k+i大于实数a而相位偏移Φ_k+i不大于(1+a)，才执行内插处理。

信号接收设备的操作

接着，通过参照图11中所示的流程图，下面的描述说明采用图8中所示的相位同步电路43的信号接收设备2执行的处理。

当接收侧RF电路32将模拟基带信号提供到A/D转换器41时，由图11中所示的流程图表示的处理开始。由图11中所示的流程图表示的处理的每一步骤可以与该处理的其他步骤适当地同时执行，或者该处理的步骤可以以从流程图指示的顺序适当地改变的顺序执行。

在步骤S1，A/D转换器41以采样周期T_p采样从接收侧RF电路32接收到的模拟基带信号。

在步骤S2，接收侧滤波器42对于由A/D转换器41提供到其的接收信号进行滤波。

在步骤S3，相位同步电路43中采用的内插FIR滤波器211通过利用相位偏移(其每一个对于接收信号之一从NCO 214接收)，对于接收信号执行内插处理。内插FIR滤波器211执行内插处理，以便从N个接收信号产生M个接收码元。

在步骤S4，基于由内插FIR滤波器211输出的接收码元以及由NCO 214输出的使能信号，相位误差检测电路212检测接收信号(其每一个均与接收码元之一和使能信号之一相关联)的相位误差。

在步骤S5，基于由相位误差检测电路212检测到的相位误差，环路滤波器213根据等式(12)得到相位误差校正值m_P，k，并根据等式(13)得到频率误差校正值m_I，k。

在步骤S6，基于从环路滤波器213接收到的相位误差校正值m_P，k和频率误差校正值m_I，k，NCO 214根据等式(14)得到相位偏移Φ_k+1，并根据等式(15)得到使能信号。然后，NCO 214将相位偏移Φ_k、......、Φ_k-N-2和Φ_k-N-1输出到内插FIR滤波器211，并输出使能信号e_k、......、e_k-N-2和e_k-N-1。

在步骤S7，解调电路44解调接收码元，以便产生接收数据，并将接收数据提供到纠错码解码电路45。

在步骤S8，纠错码解码电路45对于接收数据执行纠错处理，并将作为纠错处理的结果而获得的无错接收数据输出到外部数据接收方。然后，由信号接收设备2执行的处理流程返回到步骤S1，以便重复处理。

通过执行图11中所示的流程图所表示的处理，N信号并发处理相位同步电路能够同时得到N个相位偏移和N个使能信号，其中N是具有不小于2的值的任意整数。

仿真结果

接着，如下描述说明通过执行根据本技术的相位同步处理而获得的仿真结果。更具体地说，如下描述说明通过利用由具有图9中所示的电路配置的NCO 214更新的相位偏移，对于接收信号执行相位同步处理所获得的仿真结果。

图12示出多条曲线，绘制其每一条以表示对于每一个时刻点相位校正值(即，相位偏移)的累积值。在没有频率误差的状态下，通过提供0.5的初始相位误差(其为通过采样周期T_p归一化的值)来获得曲线。

图12的水平轴表示接收码元时刻，而其垂直轴表示相位误差校正值的累积和。每一个叉号标记×示出基于专利文档2中公开的技术的相位同步处理的结果，即基于现有技术的相位同步处理的结果。另一方面，每一个+标记示出基于本技术的相位同步处理的结果。

跟踪初始相位误差所花费的时刻是将相位误差校正值的累积和收敛到-0.5所花费的时刻。如图12中所示，通过执行基于本技术的相位同步处理，在第45个接收码元周期，相位误差校正值的累积和收敛。另一方面，通过执行基于现有技术的相位同步处理，在第90个接收码元周期，相位误差校正值的累积和收敛。换言之，根据本技术，收敛相位误差校正值的累积和所花费的时刻大约是通过采用现有技术，收敛相位误差校正值的累积和所花费的时刻的一半。也就是说，很明显，提高了跟踪初始相位误差的性能。

要注意的是，在执行基于本技术的相位同步处理的情况下，在图12中，相位误差校正值的累积和不连续地改变。相位误差校正值的累积和不连续地改变的事实指示基于由环路滤波器213输出的相位误差校正值m_P，k用作比例相更新相位偏移以立即改变。

图13是示出多条曲线的示图，每一条曲线均表示跟踪频率误差的性能。

图13的水平轴表示频率误差，而其垂直轴表示收敛码元计数n，其指示直到收敛所需的码元数。收敛码元计数n是直到第n个接收码元之后的2n个接收码元的输出值落入接收码元的校正值的20％内的范围中所需的码元数。

请求读者注意在50,000个码元内可以实现其收敛的频率误差的范围。在这种情况下，通过采用现有技术可以实现收敛的频率误差的范围是3.6％的范围。另一方面，通过采用本技术可以实现收敛的频率误差的范围是6.1％的范围。因此，通过采用本技术可以实现收敛的频率误差的范围比通过采用现有技术可以实现收敛的频率误差的范围大了大约69％。

如上所述，用作N信号并发处理相位同步电路的图8中所示的相位同步电路43能够通过执行N信号并发处理，校正已经以与码元周期异步的采样周期采样的接收信号的相位。因此，可以以更高速度同步相位。

在以上描述中，在无线电通信***的信号接收设备2中采用图8中所示的相位同步电路43。然而，相位同步电路43也可以在用于从记录介质(已经由记录设备在其上记录了数据)再现数据的再现设备中采用。

之前所述的处理中的一系列处理可以由硬件和/或软件的执行来实施。如果通过软件的执行来实施所述一系列处理，则一般可以将组成软件的程序从网络或可拆卸记录介质安装到嵌入专用硬件的计算机、通用个人计算机等中。通用个人计算机是可以通过将各种程序安装到个人计算机，使其能够执行各种功能的个人计算机。

图14是示出用于执行程序以便实施上述一系列处理的计算机的一般硬件配置的框图。

CPU(中央处理单元)301、ROM(只读存储器)302和RAM(随机存取存储器)303通过总线304彼此连接。

总线304还连接到输入/输出接口305。输入/输出接口305连接到输入块306、输出块307、存储块308和通信块309。输入块306包括键盘和鼠标，而输出块307包括显示单元和扬声器。存储块308一般是硬盘或非易失性存储器。通信块309一般是网络接口。输入/输出接口305还连接到驱动器310，在所述驱动器310上安装可拆卸记录介质311以便由驱动器310驱动。

在具有上述配置的计算机中，CPU 301通过输入/输出接口305和总线304将预先在存储块308中存储的程序加载到RAM 303中，并执行程序以便实施上述一系列处理。

一般已经从可拆卸记录介质311或程序提供商安装预先在存储块308中存储的程序。在从程序提供商向计算机安装程序并将程序存储在存储块308中的操作中，程序提供商经由有线或无线电通信介质下载程序。有线通信介质的一般示例是局域网或因特网，而无线电通信介质的一般示例是数字广播通信介质。

要注意的是，由计算机执行的程序一般是配置为执行以根据在该技术说明书中说明的顺序沿着时刻轴实施处理过程的程序。作为替代，该程序可以是执行以同时或以调用基础上要求的定时实施处理过程的程序。

本技术的实施绝不限于上述各实施例。也就是说，上述实施例可以以各种方式改变为任何其他实施例，只要其他实施例落入不偏离本技术的本质的范围内即可。

本公开包含与2010年5月31日向日本专利局提交的日本优先权专利申请JP 2010-125235中公开的主题有关的主题，将其全部内容通过引用的方式合并在此。

Claims (7)

1.一种相位同步设备，包括：

采样部分，被配置为对于表示从另一个设备接收到的数据的模拟基带信号，以采样周期T_p执行离散采样处理；

相位误差检测部分，被配置为检测相位误差，所述相位误差是作为所述离散采样处理的结果而获得的N个接收信号的相位与具***元周期T_s的M个推断接收码元的相位之间的相位差，其中N是至少等于2的整数，而M是既不小于0也不大于所述整数N的整数；

第一计算部分，被配置为基于由所述相位误差检测部分检测到的所述相位误差，得到与所述N个接收信号的相位误差之和成比例的相位误差校正值m_P，k，并得到与目前为止处理的所有接收信号的相位误差之和成比例的频率误差校正值m_I，k；

第二计算部分，被配置为通过如下操作得到表示对于所述N个接收信号中的每一个的相位的校正量的相位偏移Φ_k+i，其中i是至少等于1但不大于所述整数N的整数

将由所述第一计算部分得到的所述频率误差校正值m_I，k添加到比值μ(≡T_s/T_p)以便产生和(m_I，k+μ)，

将所述整数i乘以所述和(m_I，k+μ)，以便产生乘积i·(m_I，k+μ)，

将相位偏移Φ_k添加到由所述第一计算部分得到的所述相位误差校正值m_P，k以便产生和(Φ_k+m_P，k)，

将所述和(Φ_k+m_P，k)添加到所述乘积i·(m_I，k+μ)以便产生和{Φ_k+m_P，k+i·(m_I，k+μ)}，

从所述和{Φ_k+m_P，k+i·(m_I，k+μ)}中减去所述整数i，以便产生差{Φ_k+m_P，k+i·(m_I，k+μ)-i}，

将所述差{Φ_k+m_P，k+i·(m_I，k+μ)-i}除以所述和(m_I，k+μ)，以便产生余数[{Φ_k+m_P，k+i·(m_I，k+μ)-i}mod(m_I，k+μ)]，以及

将所述余数[{Φ_k+m_P，k+i·(m_I，k+μ)-i}mod(m_I，k+μ)]取作所述相位偏移Φ_k+i；以及

内插部分，被配置为通过基于由所述第二计算部分得到的所述相位偏移Φ_k+i执行内插处理，以便以批操作、在每一时刻N·T_p处、从所述N个接收信号得到M个接收码元。

2.根据权利要求1所述的相位同步设备，其中如果由所述第二计算部分得到的相位偏移Φ_k+i是与不短于满足关系-T_p≤T_r≤0的周期T_r但短于周期(T_r+T_p)的周期对应的校正量，即，如果由所述第二计算部分得到的所述相位偏移Φ_k+i是与长于所述周期T_r但不长于所述周期(T_r+T_p)的周期对应的校正量，则驱动所述内插部分以校正所述接收信号的所述相位。

3.一种相位同步方法，包括：

对于表示从另一个设备接收到的数据的模拟基带信号，以采样周期T_p执行离散采样处理；

检测相位误差，所述相位误差是作为所述离散采样处理的结果而获得的N个接收信号的相位与具***元周期T_s的M个推断接收码元的相位之间的相位差，其中N是至少等于2的整数，而M是既不小于0也不大于所述整数N的整数；

基于所述检测到的相位误差，得到与所述N个接收信号的相位误差之和成比例的相位误差校正值m_P，k，并得到与目前为止处理的所有接收信号的相位误差之和成比例的频率误差校正值m_I，k；

通过如下步骤得到表示对于所述N个接收信号中的每一个的相位的校正量的相位偏移Φ_k+i，其中i是至少等于1但不大于所述整数N的整数

将所得到的频率误差校正值m_I，k添加到比值μ(≡T_s/T_p)以便产生和(m_I，k+μ)，

将所述整数i乘以所述和(m_I，k+μ)，以便产生乘积i·(m_I，k+μ)，

将相位偏移Φ_k添加到所得到的相位误差校正值m_P，k以便产生和(Φ_k+m_P，k)，

将所述和(Φ_k+m_P，k)添加到所述乘积i·(m_I，k+μ)以便产生和{Φ_k+m_P，k+i·(m_I，k+μ)}，

从所述和{Φ_k+m_P，k+i·(m_I，k+μ)}中减去所述整数i，以便产生差{Φ_k+mP_，k+i·(m_I，k+μ)-i}，

将所述差{Φ_k+m_P，k+i·(m_I，k+μ)-i}除以所述和(m_I，k+μ)，以便产生余数[{Φ_k+m_P，k+i·(m_I，k+μ)-i}mod(m_I，k+μ)]，以及

将所述余数[{Φ_k+m_P，k+i·(m_I，k+μ)-i}mod(m_I，k+μ)]取作所述相位偏移Φ_k+i；以及

通过基于所得到的相位偏移Φ_k+i执行内插处理，以便以批操作、在每一时刻N·T_p处、从所述N个接收信号得到M个接收码元。

4.一种由计算机执行以实施处理的相位同步程序，所述处理包括：

对于表示从另一个设备接收到的数据的模拟基带信号，以采样周期T_p执行离散采样处理；

检测相位误差，所述相位误差是作为所述离散采样处理的结果而获得的N个接收信号的相位与具***元周期T_s的M个推断接收码元的相位之间的相位差，其中N是至少等于2的整数，而M是既不小于0也不大于所述整数N的整数；

基于所述检测到的相位误差，得到与所述N个接收信号的相位误差之和成比例的相位误差校正值m_P，k，并得到与目前为止处理的所有接收信号的相位误差之和成比例的频率误差校正值m_I，k；

通过如下步骤得到表示对于所述N个接收信号中的每一个的相位的校正量的相位偏移Φ_k+i，其中i是至少等于1但不大于所述整数N的整数

将所得到的频率误差校正值m_I，k添加到比值μ(≡T_s/T_p)以便产生和(m_I，k+μ)，

将所述整数i乘以所述和(m_I，k+μ)，以便产生乘积i·(m_I，k+μ)，

将相位偏移Φ_k添加到所得到的相位误差校正值m_P，k以便产生和(Φ_k+m_P，k)，

将所述和(Φ_k+m_P，k)添加到所述乘积i·(m_I，k+μ)以便产生和{Φ_k+m_P，k+i·(m_I，k+μ)}，

从所述和{Φ_k+m_P，k+i·(m_I，k+μ)}中减去所述整数i，以便产生差{Φ_k+m_P，k+i·(m_I，k+μ)-i}，

将所述差{Φ_k+m_P，k+i·(m_I，k+μ)-i}除以所述和(m_I，k+μ)，以便产生余数[{Φ_k+m_P，k+i·(m_I，k+μ)-i}mod(m_I，k+μ)]，以及

将所述余数[{Φ_k+m_P，k+i·(m_I，k+μ)-i}mod(m_I，k+μ)]取作所述相位偏移Φ_k+i；以及

通过基于所得到的相位偏移Φ_k+i执行内插处理，以便以批操作、在每一时刻N·T_p处、从所述N个接收信号得到M个接收码元。

5.一种相位同步设备，包括：

采样部分，被配置为对于表示从另一个设备接收到的数据的模拟基带信号，以采样周期T_p执行离散采样处理；

相位误差检测部分，被配置为检测相位误差，所述相位误差是作为所述离散采样处理的结果而获得的N个接收信号的相位与具***元周期T_s的M个推断接收码元的相位之间的相位差，其中N是至少等于2的整数，而M是既不小于0也不大于所述整数N的整数；

第一计算部分，被配置为基于由所述相位误差检测部分检测到的所述相位误差，得到与所述N个接收信号的相位误差之和成比例的相位误差校正值m_P，k，并得到与目前为止处理的所有接收信号的相位误差之和成比例的频率误差校正值m_I，k；

第二计算部分，被配置为通过如下操作得到表示对于所述N个接收信号中的每一个的相位的校正量的相位偏移Φ_k+i，其中i是至少等于1但不大于所述整数N的整数

将所述整数i添加到相位偏移Φ_k以便产生和(i+Φ_k)，

从所述和(i+Φ_k)中减去由所述第一计算部分得到的所述相位误差校正值m_P，k，以便产生差(i+Φ_k-m_P，k)，

将由所述第一计算部分得到的所述频率误差校正值m_I，k添加到比值μ(≡T_s/T_p)以便产生和(m_I，k+μ)，

将所述差(i+Φ_k-m_P，k)除以所述和(m_I，k+μ)，以便产生余数{(i+Φ_k-m_P，k)mod(m_I，k+μ)}，以及

将所述余数{(i+Φ_k-m_P，k)mod(m_I，k+μ)}作为所述相位偏移Φ_k+i；以及

内插部分，被配置为通过基于由所述第二计算部分得到的所述相位偏移Φ_k+i执行内插处理，以便以批操作、在每一时刻N·T_p处、从所述N个接收信号得到M个接收码元。

6.一种相位同步方法，包括：

对于表示从另一个设备接收到的数据的模拟基带信号，以采样周期T_p执行离散采样处理；

检测相位误差，所述相位误差是作为所述离散采样处理的结果而获得的N个接收信号的相位与具***元周期T_s的M个推断接收码元的相位之间的相位差，其中N是至少等于2的整数，而M是既不小于0也不大于所述整数N的整数；

基于所述检测到的相位误差，得到与所述N个接收信号的相位误差之和成比例的相位误差校正值m_P，k，并得到与目前为止处理的所有接收信号的相位误差之和成比例的频率误差校正值m_I，k；

通过如下步骤得到表示对于所述N个接收信号中的每一个的相位的校正量的相位偏移Φ_k+i，其中i是至少等于1但不大于所述整数N的整数

将所述整数i添加到相位偏移Φ_k以便产生和(i+Φ_k)，

从所述和(i+Φ_k)中减去所得到的相位误差校正值m_P，k，以便产生差(i+Φ_k-m_P，k)，

将所得到的频率误差校正值m_I，k添加到比值μ(≡T_s/T_p)以便产生和(m_I，k+μ)，

将所述差(i+Φ_k-m_P，k)除以所述和(m_I，k+μ)，以便产生余数{(i+Φ_k-m_P，k)mod(m_I，k+μ)}，以及

将所述余数{(i+Φ_k-m_P，k)mod(m_I，k+μ)}作为所述相位偏移Φ_k+i；以及

通过基于所得到的相位偏移Φ_k+i执行内插处理，以便以批操作、在每一时刻N·T_p处、从所述N个接收信号得到M个接收码元。

7.一种由计算机执行以实施处理的相位同步程序，所述处理包括：

对于表示从另一个设备接收到的数据的模拟基带信号，以采样周期T_p执行离散采样处理；

检测相位误差，所述相位误差是作为所述离散采样处理的结果而获得的N个接收信号的相位与具***元周期T_s的M个推断接收码元的相位之间的相位差，其中N是至少等于2的整数，而M是既不小于0也不大于所述整数N的整数；

基于所述检测到的相位误差，得到与所述N个接收信号的相位误差之和成比例的相位误差校正值m_P，k，并得到与目前为止处理的所有接收信号的相位误差之和成比例的频率误差校正值m_I，k；

通过如下步骤得到表示对于所述N个接收信号中的每一个的相位的校正量的相位偏移Φ_k+i，其中i是至少等于1但不大于所述整数N的整数

将所述整数i添加到相位偏移Φ_k以便产生和(i+Φ_k)，

从所述和(i+Φ_k)中减去所得到的相位误差校正值m_P，k，以便产生差(i+Φ_k-m_P，k)，

将所得到的频率误差校正值m_I，k添加到比值μ(≡T_s/T_p)以便产生和(m_I，k+μ)，以及

将所述差(i+Φ_k-m_P，k)除以所述和(m_I，k+μ)，以便产生余数{(i+Φ_k-m_P，k)mod(m_I，k+μ)}，以及

将所述余数{(i+Φ_k-m_P，k)mod(m_I，k+μ)}作为所述相位偏移Φ_k+i；以及

通过基于所得到的相位偏移Φ_k+i执行内插处理，以便以批操作、在每一时刻N·T_p处、从所述N个接收信号得到M个接收码元。

Images