CN102573332A - 布线电路板的制造方法 - Google Patents

布线电路板的制造方法 Download PDF

Info

Publication number
CN102573332A
CN102573332A CN2011103257235A CN201110325723A CN102573332A CN 102573332 A CN102573332 A CN 102573332A CN 2011103257235 A CN2011103257235 A CN 2011103257235A CN 201110325723 A CN201110325723 A CN 201110325723A CN 102573332 A CN102573332 A CN 102573332A
Authority
CN
China
Prior art keywords
mentioned
connecting portion
thin film
conductor thin
ground connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103257235A
Other languages
English (en)
Inventor
龟井胜利
杉本悠
金川仁纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN102573332A publication Critical patent/CN102573332A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/486—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives with provision for mounting or arranging electrical conducting means or circuits on or along the arm assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提供一种布线电路板的制造方法。该布线电路板的制造方法包括以下工序：准备金属支承层；在金属支承层上以形成有开口部的方式形成绝缘层；在绝缘层上及自绝缘层的开口部暴露出的金属支承层上形成导体薄膜；加热导体薄膜；在形成于绝缘层上的导体薄膜上形成导体图案；在形成于自绝缘层的开口部暴露出的金属支承层上的导体薄膜上与导体图案连续地形成金属连接部。

Description

布线电路板的制造方法
技术领域
本发明涉及一种布线电路板的制造方法，详细地讲是涉及一种适合用作带电路的悬挂基板的布线电路板的制造方法。
背景技术
公知有一种包括金属支承基板、形成在金属支承基板上的基底绝缘层及形成在基底绝缘层上的导体图案的带电路的悬挂基板，该带电路的悬挂基板能够搭载磁头地用于硬盘驱动器等。另外，导体图案连接于磁头和外部基板，电信号通过导体图案在磁头与外部基板之间传送。
另外，为了降低由金属支承基板和导体图案的电位差引起的噪音，提出了一种通过与金属支承基板导通的接地端子接地连接导体图案而成的带电路的悬挂基板(例如参照日本特开2006-12205号公报)。
在日本特开2006-12205号公报的带电路的悬挂基板中，在金属支承基板上形成具有基底开口部的基底绝缘层，接着，在自基底开口部暴露出的金属支承基板上形成金属薄膜(种膜)，接着，通过镀工艺在金属薄膜上形成接地端子。即，接地端子隔着金属薄膜形成在金属支承基板上。
但是，在日本特开2006-12205号公报的带电路的悬挂基板中，由于金属薄膜与金属支承基板的密合性不充分，因此，存在接地端子自金属支承基板剥离的情况。
特别是从导体图案的高密度化的方面考虑，在接地端子狭小地形成的情况下，金属支承基板与金属薄膜的接触面积变小。因此，需要提高金属支承基板与金属薄膜的密合性。
发明内容
本发明的目的在于提供一种能够提高导体薄膜与金属支承层的密合性、从而能够有效地防止金属连接部自金属支承层剥离的布线电路板的制造方法。
本发明的布线电路板的制造方法的特征在于，该制造方法包括以下工序：准备金属支承层；在上述金属支承层上，以形成有开口部的方式形成绝缘层；在上述绝缘层上及自上述绝缘层的上述开口部暴露出的上述金属支承层上形成导体薄膜；加热上述导体薄膜；在形成于上述绝缘层上的上述导体薄膜上形成导体图案；在形成于自上述绝缘层的上述开口部暴露出的上述金属支承层上的上述导体薄膜上，与上述导体图案连续地形成金属连接部。
本发明的布线电路板的制造方法还优选在形成上述金属连接部的工序之前实施加热上述导体薄膜的工序。
在本发明的布线电路板的制造方法中，还优选在加热上述导体薄膜的工序中，将上述导体薄膜以180℃～350℃加热1小时～3小时。
在本发明的布线电路板的制造方法中，还优选在形成上述导体薄膜的工序中，以厚度10nm～1000nm形成上述导体薄膜。
在本发明的布线电路板的制造方法中，还优选在形成上述导体薄膜的工序中，通过真空蒸镀形成上述导体薄膜，在形成上述金属连接部的工序中，通过镀工艺形成上述金属连接部。
在本发明的布线电路板的制造方法中，还优选在形成上述导体图案的工序中，将上述导体图案以包含接地布线和信号布线的方式形成，在形成上述金属连接部的工序中，将上述金属连接部与上述接地布线连续且相对于上述信号布线独立地形成。
在本发明的布线电路板的制造方法中，还优选在形成上述导体图案的工序中，将上述导体图案以包含多个信号布线的方式形成，在形成上述金属连接部的工序中，将上述金属连接部以与配置在上述多个信号布线中的一个信号布线的两侧的信号布线连续的方式形成，并且，将一对上述金属连接部以通过上述导体薄膜和上述金属支承层导通的方式形成。
采用本发明的布线电路板的制造方法，由于加热导体薄膜，因此，能够提高导体薄膜与金属支承层的密合性，从而能够有效地防止金属连接部自金属支承层剥离。
因此，能够提高金属连接部与金属支承层的连接可靠性。
附图说明
图1表示利用本发明的布线电路板的制造方法的一个实施方式得到的带电路的悬挂基板的俯视图。
图2表示沿着图1所示的带电路的悬挂基板的信号布线的剖视图。
图3表示图1所示的带电路的悬挂基板的接地连接部的放大俯视图。
图4是对制造图1所示的带电路的悬挂基板的方法进行说明的工序图，是沿着图1中的A-A的剖视图，
图4的(a)表示准备金属支承层的工序，
图4的(b)表示形成基底绝缘层的工序，
图4的(c)表示形成导体薄膜的工序，
图4的(d)表示形成抗镀层的工序，
图4的(e)表示形成导体图案和接地连接部的工序，
图4的(f)表示除去抗镀层的工序，
图4的(g)表示除去自导体图案和接地连接部暴露出的导体薄膜的工序，
图4的(h)表示形成覆盖绝缘层的工序。
图5表示利用本发明的布线电路板的制造方法的另一实施方式得到的带电路的悬挂基板的俯视图。
图6是图5所示的带电路的悬挂基板的信号布线连接部的放大图，
图6的(a)表示俯视图，
图6的(b)表示仰视图。
图7是对制造图5所示的带电路的悬挂基板的方法进行说明的工序图，是沿着图6的(a)中的B-B的剖视图，
图7的(a)表示准备金属支承层的工序，
图7的(b)表示形成基底绝缘层的工序，
图7的(c)表示形成导体薄膜的工序，
图7的(d)表示形成抗镀层的工序，
图7的(e)表示形成导体图案和信号布线连接部的工序，
图8是接着图7对制造图5所示的带电路的悬挂基板的方法进行说明的工序图，是沿着图6的(a)中的B-B的剖视图，
图8的(f)表示除去抗镀层的工序，
图8的(g)表示除去自导体图案和接地连接部暴露出的导体薄膜的工序，
图8的(h)表示形成支承开口部而形成支承连接部的工序，
图8的(i)表示形成覆盖绝缘层的工序。
具体实施方式
图1是利用本发明的布线电路板的制造方法的一个实施方式得到的带电路的悬挂基板的俯视图，图2是沿着图1所示的带电路的悬挂基板的信号布线的剖视图，图3是图1所示的带电路的悬挂基板的接地连接部的放大俯视图，图4是对制造图1所示的带电路的悬挂基板的方法进行说明的工序图，表示沿着图1中的A-A的剖视图。
另外，在图1及图3中，为了明确地表示导体图案5和接地连接部12的相对配置，省略覆盖绝缘层6。另外，在图1中，为了明确地表示接地连接部12的形状，省略基底绝缘层3。
在图1中，该带电路的悬挂基板1安装有磁头(未图示)和外部基板(未图示)地搭载于硬盘驱动器。
带电路的悬挂基板1形成为沿长度方向延伸的平带状，包括金属支承层2和支承在金属支承层2上的导体图案5。
金属支承层2形成为与带电路的悬挂基板1的平面形状相对应的形状。
导体图案5一体地包括形成在金属支承层2的前端部(长度方向一端部)的磁头侧端子7、形成在金属支承层2的后端部(长度方向另一端部)的外部侧端子17及用于将磁头侧端子7和外部侧端子17电连接的信号布线8。导体图案5还包括与磁头侧端子7电连接的接地布线9。
磁头侧端子7包括连接于信号布线8的信号端子10及连接于接地布线9的接地端子11。
另外，在金属支承层2中，以贯穿厚度方向的方式形成有狭缝21，该狭缝21在前后方向上夹着磁头侧端子7。
而且，如图2及图4的(h)所示，该带电路的悬挂基板1包括金属支承层2、形成在金属支承层2上的作为绝缘层的基底绝缘层3、形成在基底绝缘层3上的导体薄膜4、形成在导体薄膜4上的导体图案5及以包覆导体图案5的方式形成在基底绝缘层3上的覆盖绝缘层6。
作为形成金属支承层2的金属材料，例如能够列举出不锈钢、42合金、铝、铜-铍、磷青铜等。优选列举出不锈钢。
金属支承层2的厚度例如为15μm～50μm，优选为20μm～30μm。
基底绝缘层3在金属支承层2的上表面形成为与导体图案5相对应的图案。另外，在基底绝缘层3中，在前后方向中段形成有沿厚度方向贯穿的作为开口部的基底开口部13。如图3所示，基底开口部13形成为俯视大致圆形。另外，基底开口部13配置在与后述的接地连接部12相对应的位置。
作为形成基底绝缘层3的绝缘材料，例如能够列举出聚酰亚胺树脂、聚酰胺酰亚胺树脂、丙烯酸树脂、聚醚腈树脂、聚醚砜树脂、聚对苯二甲酸乙二醇酯树脂、聚萘二甲酸乙二醇酯树脂、聚氯乙烯树脂等合成树脂等。优选列举出聚酰亚胺树脂。
基底绝缘层3的厚度例如为1μm～35μm，优选为3μm～33μm。
如图2及图4的(h)所示，导体薄膜4以与导体图案5和接地连接部12相对应的方式形成，形成在基底绝缘层3的上表面、基底绝缘层3的基底开口部13的内侧面、自基底开口部13暴露出的金属支承层2的上表面。
作为形成导体薄膜4的导体材料，例如能够列举出铬、铜、金、银、白金、镍、钛、硅、锰、锆以及它们的合金或者它们的氧化物等金属材料。优选列举出铬、铜。另外，导体薄膜4也可以利用由不同种类的金属材料形成的多个层形成。
导体薄膜4的厚度例如为10μm～1000μm，优选为10μm～200μm。只要导体薄膜4的厚度为上述范围，就能够提高导体薄膜4和金属支承层2的密合力。
导体图案5形成在导体薄膜4的上表面，如图1所示那样形成为包括磁头侧端子7、外部侧端子17、信号布线8和接地布线9的布线电路图案。
磁头侧端子7在宽度方向上隔开间隔地在带电路的悬挂基板1的前端部配置有多个(6个)，更具体地讲，磁头侧端子7包括5个信号端子10和配置在其宽度方向一侧的1个接地端子11。各磁头侧端子7形成为在前后方向上较长的俯视大致矩形。
外部侧端子17在宽度方向上隔开间隔地在带电路的悬挂基板1的后端部配置有多个(5个)，各外部侧端子17形成为在前后方向上较长的俯视大致矩形。
信号布线8以与信号端子10的后端部和外部侧端子17的前端部连续的方式形成。
接地布线9形成在信号布线8的宽度方向一侧，与宽度方向最靠一侧的信号布线8隔开间隔地配置在宽度方向一侧。
由此，接地布线9相对于信号布线8独立地形成。即，接地布线9与信号布线8电绝缘。
另外，接地布线9的后端部连接于之后详细说明的作为金属连接部的接地连接部12。另外，接地布线9的前端部连接于接地端子11。
作为形成导体图案5和接地连接部12的导体材料，例如能够列举出铜、镍、金、焊锡或者它们的合金等。优选列举出铜。导体图案5的厚度例如为3μm～50μm，优选为5μm～20μm。
另外，各磁头侧端子7及各外部侧端子17的宽度(宽度方向长度)例如为20μm～1000μm，优选为30μm～800μm。另外，各磁头侧端子7之间的间隔及各外部侧端子17之间的间隔例如为20μm～1000μm，优选为30μm～800μm。
各信号布线8及接地布线9的宽度例如为5μm～200μm，优选为8μm～100μm，各信号布线8之间的间隔及宽度方向最靠一侧的信号布线8与接地布线9之间的间隔例如为5μm～200μm，优选为8μm～100μm。
如图2及图4的(h)所示，覆盖绝缘层6形成在自导体图案5和后述的接地连接部12暴露出的基底绝缘层3的上表面、信号布线8的上表面和侧面、接地布线9的上表面和侧面、接地连接部12的上表面及侧面。另外，覆盖绝缘层6以使磁头侧端子7和外部侧端子17暴露出的方式形成。
作为形成覆盖绝缘层6的绝缘材料，能够列举出与形成基底绝缘层3的绝缘材料同样的材料。另外，覆盖绝缘层6的厚度例如为2μm～20μm，优选为4μm～15μm。
接着，说明接地连接部12。
如图1所示，接地连接部12在带电路的悬挂基板1的前后方向中段电连接于接地布线9的后端部。即，接地连接部12相对于信号布线8独立地形成。
另外，如图3所示，接地连接部12与基底绝缘层3的基底开口部13相对应地形成。
详细地讲，如图2、图3及图4的(h)所示，接地连接部12形成俯视大致圆形，连续地包括下部14和上部15，该下部14填充在基底绝缘层3的基底开口部13内，该上部15自下部14的上端包覆基底绝缘层3的基底开口部13周围的上表面。
下部14以与形成在自基底绝缘层3的基底开口部13暴露出的金属支承层2的上表面上的导体薄膜4的上表面、及形成在基底绝缘层3的基底开口部13的内侧面上的导体薄膜4的内侧面接触的方式填充在基底开口部13内。
上部15与下部14的上表面及形成在基底绝缘层3的基底开口部13周围的上表面上的导体薄膜4的上表面连续地形成。另外，接地布线9的后端部与上部15的前端部连续。
由此，接地连接部12通过导体薄膜4与金属支承层2电连接，并且，与接地布线9和接地端子11电连接。即，接地端子11和接地布线9通过接地连接部12与金属支承层2电连接(接地连接)。
另外，上部15被覆盖绝缘层6包覆。
下部14的宽度和长度(最大直径、基底开口部13的最大内径)例如为0.01mm～1.0mm，优选为0.05mm～0.5mm。另外，下部14的下表面的面积例如为7.85×10-5mm2～0.785mm2，优选为1.96×10-3mm2～0.296mm2。
另外，上部15的宽度和长度(最大直径)例如为0.02mm～2.0mm，优选为0.1mm～1.0mm。上部15的厚度与导体图案5的厚度相同。
接着，参照图4说明带电路的悬挂基板1的制造方法。
首先，如图4的(a)所示，在该方法中，准备沿长度方向延伸的平板状的金属支承层2。
接着，如图4的(b)所示，在金属支承层2上，以形成有基底开口部13的方式形成基底绝缘层3。
为了形成基底绝缘层3，例如在金属支承层2上涂敷感光性的合成树脂的溶液(清漆)而形成感光性的基底被膜之后，将其曝光并显影而做成上述图案，接着，根据需要加热而使其硬化。
接着，如图4的(c)所示，在基底绝缘层3上及自基底绝缘层3的基底开口部13暴露出的金属支承层2上形成导体薄膜4。
具体地讲，在基底绝缘层3的上表面、基底绝缘层3的基底开口部13的内侧面及自基底绝缘层3的基底开口部13暴露出的金属支承层2的上表面连续地形成导体薄膜4。
作为形成导体薄膜4的方法，例如能够列举出真空蒸镀、镀工艺等薄膜形成方法。优选列举出真空蒸镀。
真空蒸镀是这样的方法，即，在使制造过程中的带电路的悬挂基板1的环境为真空气氛的状态下，使上述导体材料蒸发而附着在包含基底绝缘层3的金属支承层2的整个上表面上。
只要是真空蒸镀，就能够以上述的目标厚度形成导体薄膜4，而且，能够以稳定的厚度形成导体薄膜4。
作为真空蒸镀，例如能够列举出溅射蒸镀(溅镀)、电阻加热蒸镀、电子束加热蒸镀、离子镀等，优选列举出溅镀。
优选列举出依次实施铬溅镀及铜溅镀的溅镀。
之后，在该方法中，对制造过程中的带电路的悬挂基板1加热。
由此，导体薄膜4被加热，能够提高导体薄膜4和金属支承层2的密合性。
加热温度例如为180℃以上，优选为180℃～350℃，更优选为200℃～300℃。另外，加热时间为1小时～3小时，优选为1小时～2小时。
在加热温度和加热时间超出上述范围的情况下，在导体薄膜4利用由不同种类的金属材料形成的多个层构成的情况(具体地讲，利用由铬形成的下层及层叠在下层上的由铜形成的上层构成的情况)下，例如存在这样的情况，即，通过加热，下层的金属材料(铬)进入到上层，阻碍上层的上表面的、通过之后的镀工艺(后述)层叠(析出)接地连接部12。另一方面，在加热温度和加热时间不满足上述范围的情况下，存在无法充分地提高基底开口部13内的导体薄膜4和金属支承层2的密合力的情况。
加热在例如大气等含氧气氛下、例如真空(存在低浓度氧)气氛下、例如氮等非活性气体气氛下实施。优选在真空气氛下或者非活性气体气氛下实施。
接着，如图4的(d)～图4的(g)所示，在形成于基底绝缘层3上的导体薄膜4上以上述的磁头侧端子7、外部侧端子17、信号布线8和接地布线图案9这样的图案形成导体图案5。同时，在形成于自基底绝缘层3的基底开口部13暴露出的金属支承层2上的导体薄膜4上及基底开口部13周围的基底绝缘层3上，与接地布线9连续地形成接地连接部12。
为了形成导体图案5和接地连接部12，例如可采用加成法等公知的图案形成法。
在加成法中，首先，如图4的(d)所示，在导体薄膜4的上表面上，以导体图案5和接地连接部12的图案的逆图案形成抗镀层16。
接着，如图4的(e)所示，在自抗镀层16暴露出的导体薄膜4的上表面形成导体图案5。同时，在自抗镀层16暴露出的导体薄膜4的上表面(形成在自基底开口部13暴露出的金属支承层2的上表面的导体薄膜4的上表面及形成在基底绝缘层3的基底开口部13周围的上表面上的导体薄膜4的上表面)及内侧面(形成在基底绝缘层3的基底开口部13的内侧面上的导体薄膜4的内侧面)上形成接地连接部12。
作为形成导体图案5和接地连接部12的方法，例如能够列举出电镀等镀工艺等。只要是通过镀工艺，就能够以上述目标厚度形成导体图案5和接地连接部12。
接着，如图4的(f)所示，例如通过蚀刻、剥离等除去抗镀层16。
接着，如图4的(g)所示，例如通过软蚀刻除去自导体图案5和接地连接部12暴露出的导体薄膜4。
例如，在软蚀刻中，导体图案5和接地连接部12成为抗蚀层，其无法通过软蚀刻除去，或者导体图案5和接地连接部12的厚度足够大于导体薄膜4的厚度，因此实质上无法除去。
由此，将导体图案5和接地连接部12形成在导体薄膜4上。
接着，如图4的(h)所示，在基底绝缘层3上以包覆导体图案5和接地连接部12的方式形成覆盖绝缘层6。例如在包含导体图案5和接地连接部12的基底绝缘层3上涂敷感光性的合成树脂而形成感光性的覆盖被膜之后，将其曝光并显影而做成上述图案，接着，根据需要加热而使其硬化。
之后，虽未图示，但根据需要在磁头侧端子7和外部侧端子17的上表面上形成金属镀层。金属镀层例如由金及/或镍构成，其厚度例如为0.01μm～1μm。
之后，例如通过蚀刻、钻头穿孔、激光加工形成狭缝21(参照图1)。另外，与此同时，对金属支承层2进行外形加工。
由此，得到带电路的悬挂基板1。
之后，在磁头侧端子7和接地连接部12上连接磁头(未图示)，并且，在外部侧端子17上连接外部基板(未图示)。
然后，电信号在磁头与外部基板之间在信号端子10、信号布线8和外部侧端子17中传送，并且，磁头的一部分通过接地端子11、接地布线9和接地连接部12接地连接。
并且，采用上述方法，由于对导体薄膜4加热，能够提高导体薄膜4和金属支承层2的密合性，从而能够有效地防止接地连接部12自金属支承层2剥离。
因此，能够提高接地连接部12和金属支承层2的连接可靠性。
另外，能够降低由金属支承层2和导体图案5(信号布线8)的电位差引起的噪音。
另外，在上述说明中，在图4的(g)所示的形成导体图案5和接地连接部12之前，更具体地讲在图4的(d)所示的形成抗镀层16之前加热导体薄膜4，但该时期并不限定于此。也能够在例如图4的(g)所示的形成导体图案5和接地连接部12之后、图4的(h)所示的形成覆盖绝缘层6之前，或者在形成的同时(更具体地讲，在通过用于形成覆盖绝缘层6的硬化而加热的同时)以及形成之后实施加热导体薄膜4。
若在形成导体图案5和接地连接部12之后加热导体薄膜4，则在利用镀工艺形成接地连接部12的情况下，能够防止阻碍镀层的析出。
即，在导体薄膜4由铬薄膜及形成在其上的铜薄膜构成的情况下，存在由于加热(具体地讲是大于350℃的加热)而使铬转移到铜薄膜的上表面的情况，在之后欲通过镀工艺形成接地连接部12时，因铜薄膜的上表面的铬阻碍镀层(接地连接部12)的析出。
但是，若在形成导体图案5和接地连接部12之后加热导体薄膜4，由于在加热时已经通过镀工艺形成接地连接部12，因此，能够避免阻碍上述镀层的析出。
因此，能够防止接地连接部12自金属支承层2剥离。
另外，若在图4的(h)所示的形成覆盖绝缘层6的同时加热导体薄膜4，由于能够同时对它们加热，因此，能够减少制造工序。
优选在图4的(g)所示的形成导体图案5和接地连接部12之前加热导体薄膜4。通过在形成接地连接部12之前加热导体薄膜4，能够利用镀工艺时的电沉积应力防止导体薄膜4自金属支承层2剥离。
另外，在上述图3的实施方式中，将接地连接部12形成为俯视大致圆形，但该俯视形状并没有特别的限定，例如也能够形成为俯视大致矩形等。
图5表示通过本发明的布线电路板的制造方法的另一实施方式得到的带电路的悬挂基板的俯视图，图6表示图5所示的带电路的悬挂基板的信号布线连接部的放大图，图7及图8表示对制造图5所示的带电路的悬挂基板的方法进行说明的工序图。
另外，在之后的各附图中，对与上述各部相对应的构件标注相同的参照附图标记，省略其详细的说明。
在上述图1～图4的实施方式中，将本发明的金属连接部做成接地连接部12来说明，但例如如图5～图8所示，也可以将本发明的金属连接部做成用于将信号布线8电连接的信号布线连接部22。
在图5中，导体图案5包括两对信号布线8、连接于信号布线8的前端部的磁头侧端子7及连接于信号布线8的后端部的外部侧端子17。
各信号布线8包括第1布线19和连接于第1布线19的第2布线20。
第2布线20自第1布线19的前侧部分分支，与第1布线19的后侧部分接合(合流)。另外，在带电路的悬挂基板1的前端部，一对信号布线8中的一个信号布线8A的第2布线20A形成为在厚度方向上投影时与邻接于一个信号布线8A的另一个信号布线8B的第2布线20B交叉。
具体地讲，如图5及图6所示，在带电路的悬挂基板1的前端部，在第2布线20A的中段形成有两个信号布线连接部22。
信号布线连接部22隔开间隔地配置在另一个信号布线8B的第2布线20B的宽度方向两侧。各信号布线连接部22形成为俯视大致圆形。
另外，如图6的(a)、图6的(b)及图8的(i)所示，在基底绝缘层3中形成有与信号布线连接部22相对应的基底开口部13。
信号布线连接部22一体地包括填充于基底开口部13内的下部14及自下部14的上端向上侧和外侧鼓出的上部15。上部15以与第2布线20A连续的方式形成。
在金属支承层2中形成有沿厚度方向贯穿的支承开口部23。支承开口部23形成为在厚度方向上较长的仰视大致矩形框状，以包围两个信号布线连接部22的方式形成。
另外，在金属支承层2中，在支承开口部23的内侧形成有由支承开口部23分隔开的支承连接部18。支承连接部18形成为在厚度方向上较长的仰视大致矩形，以在宽度方向上横穿另一个信号布线8B的第2布线20B的方式形成。另外，支承连接部18隔开间隔地配置在金属支承层2的支承开口部23周围的内侧。由此，支承连接部18与支承开口部23周围的金属支承层2电绝缘。
另外，支承连接部18在宽度方向两端部与形成在两个信号布线连接部22的下部14下表面上的导体薄膜4接触。
由此，一对信号布线连接部22通过导体薄膜4和支承连接部18电连接。即，一个信号布线8A的第2布线20A的中段部分通过信号布线连接部22、导体薄膜4和支承连接部18电连接(导通)。
在带电路的悬挂基板1的后端部，在一对信号布线8中的另一个信号布线8B的第2布线20B中形成有一对信号布线连接部22，中段部分通过信号布线连接部22、导体薄膜4和支承连接部18电连接(导通)。
并且，在另一对信号布线8中，与上述同样地分别形成有信号布线连接部22。
为了得到该带电路的悬挂基板1，如图7的(a)所示地准备金属支承层2。
接着，如图7的(b)所示，在金属支承层2上，以形成有基底开口部13的方式形成基底绝缘层3。
接着，如图7的(c)所示，在基底绝缘层3上和自基底绝缘层3的基底开口部13暴露出的金属支承层2上形成导体薄膜4。
接着，如图7的(d)、图7的(e)、图8的(f)及图8的(g)所示，在形成于基底绝缘层3上的导体薄膜4上以上述图案形成导体图案5，并且，在形成于自基底绝缘层3的基底开口部13暴露出的金属支承层2上的导体薄膜4上形成信号布线连接部22。
即，如图7的(d)所示，首先，在导体薄膜4的上表面，以导体图案5和信号布线连接部22的图案的逆图案形成抗镀层16。
接着，如图7的(e)所示，在自抗镀层16暴露出的导体薄膜4的上表面形成导体图案5。同时，在自抗镀层16暴露出的导体薄膜4的上表面及内侧面形成信号布线连接部22。
接着，如图8的(f)所示，除去抗镀层16。
接着，如图8的(g)所示，除去自导体图案5和信号布线连接部22暴露出的导体薄膜4。
接着，如图8的(h)所示，在基底绝缘层3上，以包覆导体图案5和信号布线连接部22的方式形成覆盖绝缘层6。
之后，如图8的(i)所示，在金属支承层2中形成狭缝21(参照图1)和支承开口部23。通过形成支承开口部23而形成支承连接部18。
于是，在该带电路的悬挂基板1中，第2布线20(20A和20B)形成为通过一对信号布线连接部22、导体薄膜4和支承连接部18导通，因此，能够降低导体图案5的特性阻抗。
另外，能够提高信号布线连接部22下的导体薄膜4与支承连接部18的密合性，从而能够有效地阻止信号布线连接部22自支承连接部18剥离。
另外，在上述各实施方式中，将本发明的布线电路板做成带电路的悬挂基板1来说明，但虽未图示，例如也可以做成包括以金属支承层2作为加强层的挠性布线电路板来制造。
以下，表示实施例和比较例，更具体地说明本发明，但本发明并不限定于此。
实施例1
准备由不锈钢构成的厚度25μm的金属支承层(参照图4的(a))，接着，在金属支承层上以形成有基底开口部的方式形成由聚酰亚胺构成的厚度10μm的基底绝缘层(参照图4的(b))。基底开口部是俯视大致圆形，内径为0.6mm，面积为0.28mm2。
接着，在基底绝缘层的上表面、基底绝缘层的基底开口部的内侧面及自基底绝缘层的基底开口部暴露出的金属支承层的上表面连续地形成厚度100nm的导体薄膜(参照图4的(c))。
具体地讲，首先，通过铬溅镀在基底绝缘层的整个上表面、基底绝缘层的基底开口部的内侧面及自基底开口部暴露出的金属支承层的上表面连续地形成厚度30nm的铬薄膜。
接着，通过铜溅镀在铬薄膜的表面(上表面和侧面)上形成厚度70nm的铜薄膜。
之后，将制造过程中的带电路的悬挂基板以200℃在真空气氛下加热1小时。
接着，在导体薄膜的上表面，以导体图案和接地连接部的图案的逆图案形成抗镀层(参照图4的(d))。
接着，通过电镀铜，在自抗镀层暴露出的导体图案的上表面形成厚度20μm的导体图案。与此同时，在自抗镀层暴露出的导体薄膜4的上表面和内侧面形成接地连接部(参照图4的(e))。接地连接部形成为俯视圆形，其具有上部和下部，下部填充在基底开口部内，上部连接于接地布线。接地连接部以俯视大致圆形形成，其上部的厚度为20μm，直径为1.2mm。
接着，通过蚀刻除去抗镀层(参照图4的(f))。
接着，通过将导体图案和接地连接部作为抗蚀层的软蚀刻除去自导体图案和接地连接部暴露出的导体图案(参照图4的(g))。
接着，在基底绝缘层上，以包覆导体图案和接地连接部的方式形成由聚酰亚胺构成的厚度5μm的覆盖绝缘层(参照图4的(h))。
之后，在通过蚀刻形成狭缝的同时，对金属支承层进行外形加工(参照图1)。
由此，得到了带电路的悬挂基板。
实施例2
除了将导体薄膜的加热温度变更为250℃之外，与实施例1同样地进行处理，得到了带电路的悬挂基板。
实施例3
除了在形成导体图案和接地连接部之后加热导体薄膜、将加热温度变更为380℃、将加热时间变更为3小时之外，与实施例1同样地进行处理，得到了带电路的悬挂基板。
比较例1
除了不加热导体薄膜之外，与实施例1同样地进行处理，得到了带电路的悬挂基板。
评价
剥离试验
在实施例1～3及比较例1的带电路的悬挂基板(形成覆盖绝缘层之前的带电路的悬挂基板)的整个上表面粘贴粘合带而固定了带电路的悬挂基板的状态下，实施剥离粘合带的90℃剥离试验(剥离速度：25mm/分钟)。
由此，评价接地连接部相对于金属支承层的剥离力。
将其结果示于表1中。
表1
另外，上述说明作为本发明的例示实施方式来提供，但其只不过是简单的例示，并不应限定地解释。由该技术领域的技术人员明确的本发明的变形例包含在后述的权利要求书中。

Claims (7)

1.一种布线电路板的制造方法，其特征在于，
该制造方法包括以下工序：
准备金属支承层；
在上述金属支承层上，以形成有开口部的方式形成绝缘层；
在上述绝缘层上及自上述绝缘层的上述开口部暴露出的上述金属支承层上形成导体薄膜；
加热上述导体薄膜；
在形成于上述绝缘层上的上述导体薄膜上形成导体图案；
在形成于自上述绝缘层的上述开口部暴露出的上述金属支承层上的上述导体薄膜上，与上述导体图案连续地形成金属连接部。
2.根据权利要求1所述的布线电路板的制造方法，其特征在于，
在形成上述金属连接部的工序之前，实施加热上述导体薄膜的工序。
3.根据权利要求1所述的布线电路板的制造方法，其特征在于，
在加热上述导体薄膜的工序中，将上述导体薄膜以180℃～350℃加热1小时～3小时。
4.根据权利要求1所述的布线电路板的制造方法，其特征在于，
在形成上述导体薄膜的工序中，以厚度10nm～1000nm形成上述导体薄膜。
5.根据权利要求1所述的布线电路板的制造方法，其特征在于，
在形成上述导体薄膜的工序中，通过真空蒸镀形成上述导体薄膜；
在形成上述金属连接部的工序中，通过镀工艺形成上述金属连接部。
6.根据权利要求1所述的布线电路板的制造方法，其特征在于，
在形成上述导体图案的工序中，将上述导体图案以包含接地布线和信号布线的方式形成；
在形成上述金属连接部的工序中，将上述金属连接部与上述接地布线连续且相对于上述信号布线独立地形成。
7.根据权利要求1所述的布线电路板的制造方法，其特征在于，
在形成上述导体图案的工序中，将上述导体图案以包含多个信号布线的方式形成；
在形成上述金属连接部的工序中，将上述金属连接部以与配置在上述多个信号布线中的一个信号布线的两侧的信号布线连续的方式形成，并且，将一对上述金属连接部以通过上述导体薄膜和上述金属支承层导通的方式形成。
CN2011103257235A 2010-11-24 2011-10-21 布线电路板的制造方法 Pending CN102573332A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010261515A JP2012114217A (ja) 2010-11-24 2010-11-24 配線回路基板の製造方法
JP2010-261515 2010-11-24

Publications (1)

Publication Number Publication Date
CN102573332A true CN102573332A (zh) 2012-07-11

Family

ID=46062960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103257235A Pending CN102573332A (zh) 2010-11-24 2011-10-21 布线电路板的制造方法

Country Status (3)

Country Link
US (1) US8869391B2 (zh)
JP (1) JP2012114217A (zh)
CN (1) CN102573332A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104754863A (zh) * 2013-12-26 2015-07-01 日东电工株式会社 带电路的悬挂基板和其制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054080B2 (ja) * 2012-07-20 2016-12-27 新光電気工業株式会社 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体
WO2014132951A1 (ja) * 2013-02-26 2014-09-04 タツタ電線株式会社 フレキシブルプリント配線板用補強部材、フレキシブルプリント配線板、及び、シールドプリント配線板
JP6355984B2 (ja) * 2014-06-20 2018-07-11 日東電工株式会社 回路付サスペンション基板
JP6385198B2 (ja) * 2014-08-21 2018-09-05 日東電工株式会社 回路付サスペンション基板の製造方法
JP6402539B2 (ja) * 2014-08-25 2018-10-10 大日本印刷株式会社 サスペンション用基板、素子付サスペンション用基板、サスペンション、ヘッド付サスペンションおよびハードディスクドライブ
JP2018046230A (ja) * 2016-09-16 2018-03-22 イビデン株式会社 プリント配線板
JP2018046231A (ja) * 2016-09-16 2018-03-22 イビデン株式会社 プリント配線板
KR102029535B1 (ko) 2017-08-28 2019-10-07 삼성전기주식회사 팬-아웃 반도체 패키지
JP7282802B2 (ja) * 2018-12-03 2023-05-29 タツタ電線株式会社 グランド部材及びシールドプリント配線板
JP7236321B2 (ja) * 2019-05-16 2023-03-09 日東電工株式会社 配線回路基板
JP7381323B2 (ja) * 2019-12-17 2023-11-15 日東電工株式会社 両面配線回路基板の製造方法および両面配線回路基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057437A (ja) * 2000-08-11 2002-02-22 Nitto Denko Corp 金属薄膜の形成方法、配線回路基板用基材、配線回路基板および回路付サスペンション基板
CN1713799A (zh) * 2004-06-22 2005-12-28 日东电工株式会社 带电路悬挂基板的制造方法
CN1722233A (zh) * 2004-06-16 2006-01-18 新科实业有限公司 用于在层压结构中设置电交叉的方法
US20070172674A1 (en) * 2006-01-25 2007-07-26 Mitsuru Nozaki Resin composite copper foil, printed wiring board, and production processes thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3514346A (en) * 1965-08-02 1970-05-26 Gen Electric Semiconductive devices having asymmetrically conductive junction
JPS62145362U (zh) * 1986-03-07 1987-09-12
US5185074A (en) * 1988-08-15 1993-02-09 Idemitsu Kosan Co., Ltd. Process for producing color filter
JPH03233991A (ja) * 1990-02-08 1991-10-17 Toshiba Corp プリント配線板
JP2003017837A (ja) * 2001-06-28 2003-01-17 Tokuyama Corp プリント配線板の製造方法
JP3953900B2 (ja) * 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法
JP2005072063A (ja) * 2003-08-27 2005-03-17 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2005240151A (ja) * 2004-02-27 2005-09-08 Jsr Corp 金属膜形成方法
JP2006198663A (ja) * 2005-01-21 2006-08-03 Topy Ind Ltd ディスクの鍛造金型装置および鍛造方法
JP4738959B2 (ja) * 2005-09-28 2011-08-03 東芝モバイルディスプレイ株式会社 配線構造体の形成方法
JP2007134564A (ja) * 2005-11-11 2007-05-31 Sony Chemical & Information Device Corp 配線基板、原反
JP4829647B2 (ja) * 2006-03-10 2011-12-07 三菱瓦斯化学株式会社 プリント配線板及びその製造方法
JP5183045B2 (ja) * 2006-07-20 2013-04-17 三洋電機株式会社 回路装置
JP2009026875A (ja) * 2007-07-18 2009-02-05 Nitto Denko Corp 配線回路基板
JP2009212221A (ja) * 2008-03-03 2009-09-17 C Uyemura & Co Ltd 回路基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057437A (ja) * 2000-08-11 2002-02-22 Nitto Denko Corp 金属薄膜の形成方法、配線回路基板用基材、配線回路基板および回路付サスペンション基板
CN1722233A (zh) * 2004-06-16 2006-01-18 新科实业有限公司 用于在层压结构中设置电交叉的方法
CN1713799A (zh) * 2004-06-22 2005-12-28 日东电工株式会社 带电路悬挂基板的制造方法
US20070172674A1 (en) * 2006-01-25 2007-07-26 Mitsuru Nozaki Resin composite copper foil, printed wiring board, and production processes thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104754863A (zh) * 2013-12-26 2015-07-01 日东电工株式会社 带电路的悬挂基板和其制造方法
CN104754863B (zh) * 2013-12-26 2019-08-20 日东电工株式会社 带电路的悬挂基板和其制造方法

Also Published As

Publication number Publication date
US20120124829A1 (en) 2012-05-24
JP2012114217A (ja) 2012-06-14
US8869391B2 (en) 2014-10-28

Similar Documents

Publication Publication Date Title
CN102573332A (zh) 布线电路板的制造方法
CN101562950B (zh) 带电路的悬挂基板的制造方法
CN102469684A (zh) 带电路的悬挂基板及其制造方法
CN101419803B (zh) 带电路的悬挂基板
US8982512B1 (en) Low impedance, high bandwidth disk drive suspension circuit
CN101039545B (zh) 布线电路基板及布线电路基板的连接结构
CN100586251C (zh) 布线电路板
CN101137272A (zh) 布线电路基板及其制造方法
CN103140025A (zh) 布线电路板
JPWO2012114673A1 (ja) チップ抵抗器およびその製造方法
CN1979673B (zh) 配线电路基板及其制造方法
CN102686023A (zh) 配线电路基板及其制造方法
JPWO2007139076A1 (ja) 配線基板
US4342020A (en) Electrical network
JP2016162937A (ja) 配線回路基板およびその製造方法
CN101754580B (zh) 配线电路基板及其连接构造
US8853551B2 (en) Wired circuit board and producing method thereof
CN109168252A (zh) 电路板及其制作方法
JP2006245195A (ja) 両面プリント配線板
JPH10189306A (ja) チップ抵抗器
CN109699125A (zh) 电路板及其制作方法
CN110178181B (zh) 布线电路基板及其制造方法
JP7236321B2 (ja) 配線回路基板
JP6371043B2 (ja) 電子回路板、アセンブリおよびその関係する方法
JP4684983B2 (ja) フレキシブルプリント配線板用積層体及び銅合金スパッタリングターゲット

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120711