CN102568401A - 移位单元、移位装置和液晶显示器 - Google Patents

Abstract

一种移位单元、移位装置和液晶显示器。所述移位单元包括：第一控制单元，接收输入控制信号、第二输出控制信号，产生第一输出控制信号；所述输入控制信号包括第一输入控制信号和第二输入控制信号；第二控制单元，接收时钟信号、所述第一输出控制信号，产生所述第二输出控制信号；所述时钟信号包括互为反相的第一时钟信号和第二时钟信号；栅极驱动信号产生单元，接收所述时钟信号、所述第一输出控制信号和第二输出控制信号，产生栅极驱动信号。本发明的移位单元，减小了电路的功耗，延长了电路的使用寿命。且其制造可以与4mask工艺兼容，节省了制造时间，提高了产能。

Description

移位单元、移位装置和液晶显示器

技术领域

本发明涉及液晶显示领域，特别涉及移位单元、移位装置和应用该移位装置的液晶显示器。

背景技术

在液晶显示器(LCD)中，或者在结构与之相似的其他平板显示器比如电子书、有机发光二极管柔性显示器等，栅线作为液晶像素阵列布局中的行驱动线是横向布置的。

以薄膜晶体管液晶面板(TFT-LCD)为例，其通过液晶像素矩阵显示图像。请参见图1，图1是现有技术的TFT-LCD面板的结构示意图，包括多个子像素单元，以及与其连接的多条栅线G1，G2...Gn、多条数据线D1，D2...Dm。其中，每一个子像素单元都包括薄膜晶体管、存储电容、液晶电容等，且薄膜晶体管的栅极与其对应的栅线相连，薄膜晶体管的源极与其对应的数据线相连。以子像素单元10为例，包括作为像素开关的薄膜晶体管(TFT)101、存储电容102、液晶电容103。薄膜晶体管101的栅极与栅线G1相连，源极与数据线Dm相连。栅线G1，G2...Gn及数据线D1，D2...Dm分别连接到栅驱动电路106和数据驱动电路107。栅驱动电路106和数据驱动电路107分别与印刷电路(PCB)108连接。

栅驱动电路106和数据驱动电路107都是后期在组装液晶显示器的时候贴附到液晶显示面板上的。驱动电路的造价高，并且组装贴附工艺也要花费大量的工序、人力、时间等，为了降低成本，可以使用非晶硅栅驱动(ASG，Amorphous Silicon Gate)技术，ASG技术是在液晶面板制造过程中同步的将栅极驱动电路集成在液晶显示面板的非显示区域，一般为液晶显示面板的边框区域。由于采用ASG技术可以省去原来面板上栅极驱动电路，提高面板LCD集成度，减少外部元件，降低制造成本，因此，ASG技术被越来越多地应用到TFT-LCD制造中。

ASG技术中，每一行像素旁的单独产生栅极驱动信号的电路结构称为ASG单元，通常的ASG单元具有一个移位寄存器的结构，一个整体的ASG驱动电路是ASG单元在所有行的重复，或者是奇偶行ASG单元的隔行重复。栅极驱动信号与液晶像素阵列中的像素单元的开关元件(例如薄膜晶体管TFT)连接，控制所述开关元件的导通和断开。

请参见图2，图2为ASG的原理图，ASG驱动电路由一系列的ASG单元(移位寄存器)121组成。每一个ASG单元均有一个输入节点IN，一个输出节点OUT，一个电压源节点V1，一对相位互补(即反相)的时钟信号节点C1和C2。其中，所述电压源节点V1、第一级起始电压STV、时钟信号CK(占空比略低于50％)及与所述时钟信号CK相位差180度(即反相)的时钟信号CKB均由图1中所示的印刷电路108提供。

负电压VGL与每个ASG单元的电压源节点V1相连接、时钟信号CK和CKB分别和ASG单元的C1，C2节点连接。通常奇数级ASG单元的C1节点接时钟信号CK，C2节点接时钟信号CKB；而偶数级ASG单元的C1节点接时钟信号CKB，C2节点接时钟信号CK。ASG单元的输出节点OUT连接像素阵列的栅线，每个栅线控制液晶像素阵列中的一行像素。当输出节点OUT输出一个正脉冲给一根栅线时，则对相应的那一行像素的薄膜晶体管打开，数据线传输的信号可以写入像素电极。

ASG驱动电路中的ASG单元121是级联的。当第一级起始信号STV到达第一级ASG单元的输入节点IN时，输出节点OUT根据时钟信号CK，向第一根栅线G1输出一个脉冲。同时这个脉冲输入到第二级ASG单元的输入节点IN，使得第二级的输出节点OUT根据时钟信号CKB，向G2输出一个脉冲。像这样，每一根栅线按时序依次获得一个正脉冲。奇数级的ASG单元与时钟信号CK同步，而偶数级的ASG单元与时钟信号CKB同步。

请参见图3，图3为现有的应用于液晶面板的ASG单元的电路示意图。ASG单元通常包括时钟信号CK、CKB，控制信号产生电路130，晶体管T1、T2和T3。

其中：T1的漏极和源极分别连接时钟信号CKB和输出节点OUT，栅极连接节点N1，所述输出节点OUT输出栅极驱动信号Gate，所述节点N1输出信号Q；T2的漏极和源极分别连接输出节点OUT和负电压源VGL，T2的栅极连接节点N2，所述节点N2输出信号QB；T3的漏极和源极分别连接输出节点OUT和负电压源VGL，T3的栅极连接时钟信号CK。

对于液晶显示面板上的每个子像素单元的像素开关(即TFT)而言，其仅在每一帧的一段时间内导通，数据线传输的电压信号在这段时间通过像素开关被写入到像素电极；在此之后的其余时间像素开关保持关断。因此，图3中通过T1使得输出节点OUT在特定时刻输出高电平，用于打开像素开关，在其余时间段通过T2和T3使得输出节点OUT维持在低电平状态，保持像素开关的关断。

请参见图4，图4为图3所示的ASG单元中输入、输出信号的时序图，结合图3和图4可知，T1作为上拉TFT，在脉冲信号Q是高电平时导通，当CKB同为高电平时，则CKB通过T1对输出节点OUT充电拉升到高电平，输出一个正脉冲信号Gate。

T2，T3作为下拉TFT，在输出节点OUT输出一个正脉冲后，使输出节点OUT保持在负电压VGL。除了T1导通的时间外，信号QB与时钟信号CKB保持同相位，信号QB和时钟信号CK保证T2和T3交替处于导通状态。故负电压源VGL交替通过T2和T3，将输出节点OUT电压下拉到低电平。而在上述T2和T3交替导通的过程中，信号Q必须保持在低电平，使T1保持关断状态，一直保持到控制信号电路130接收到下一个输入脉冲使信号Q变成高电平。

图3中由节点N2输出的信号QB变化比较多，产生QB信号比产生Q信号更加复杂。于是人们对产生QB信号的电路做了许多探索和研究。请参见图5和图7，图5和图7分别给出了目前应用于液晶显示面板上的ASG单元电路示意图中产生信号QB的两种常见的电路。

图5是现有技术实例一信号QB产生的电路示意图，图6是图5所示电路示意图的输入、输出信号的时序图。结合图5和图6，图5中T3的漏极连接节点N4，所述节点N4输出信号QB，T3的源极连接负电压源VGL，T3的栅极连接时钟信号CK。在时钟信号CK的正脉冲区间，T3处于导通状态，负电压源VGL通过T3的源极和漏极，对节点N4放电将其下拉到低电平VGL，既信号QB被下拉到低电平VGL。

T2的漏极连接节点N4，源极连接负电压源VGL，T2的栅极连接节点N3，所述节点N3输入信号Q或栅极驱动信号Gate。在信号Q为高电平时，T2处于导通状态，负电压源VGL通过T2，对节点N4放电，既信号QB被下拉到低电平，可以达到-10V。

T1的漏极和栅极连接时钟信号CKB，T1的源极连接节点N4。在时钟信号CKB的正脉冲区间，T1处于导通状态，时钟信号CKB通过T1的漏极和源极对节点N4充电。当信号Q为低电平，时钟信号CKB为高电平时，信号QB被上拉到高电平，可以达到15V；当信号Q为高电平时，同时时钟信号CKB也为高电平时，时钟信号CKB通过T1向节点N4充电，同时负电压源VGL通过T2向节点N4放电，因此，T1和T2的导通能力的强弱决定了节点N4的电位，既信号QB的电位，为了保证在信号Q为高电平且时钟信号CKB也为高电平时，信号QB依然保持为低电平，T2的宽长比需要比T1大。

图7是现有技术实例二信号QB产生的电路示意图，图8是图7所示电路示意图的输入、输出信号的时序图。结合图7和图8，图7中T1的漏极和源极分别连接节点N6和负电压源VGL，所述节点N6输出信号QB，T1的栅极连接节点N5，所述节点N5输入信号Q或栅极驱动信号Gate。当信号Q为高电平时，T1导通，负电压源VGL通过T1，对节点N6放电，既信号QB被下拉到低电平，可以达到-10V。当信号Q为低电平时，T1关断，节点N6悬空，信号QB的电位和时钟信号CKB同步。在信号QB输出低电平时，为了减少受到CKB高电平时的馈通影响，T1的宽长比要选的大些。

对于图5所示的信号QB产生电路而言，电路功耗高、不稳定、使用寿命短。而对于图7所示的QB信号产生电路，因使用大面积的电容，其无法与四层光罩面板(4mask)工艺相兼容。

发明内容

本发明解决的是现有技术液晶显示器驱动电路功耗大、电路寿命短且不能与四层光罩工艺相兼容的问题。

为解决上述问题，本发明提供一种移位单元，包括：

第一控制单元，接收输入控制信号、第二输出控制信号，产生第一输出控制信号；所述输入控制信号包括第一输入控制信号和第二输入控制信号；

第二控制单元，接收时钟信号、所述第一输出控制信号，产生所述第二输出控制信号；所述时钟信号包括互为反相的第一时钟信号和第二时钟信号；

栅极驱动信号产生单元，接收所述时钟信号、所述第一输出控制信号和第二输出控制信号，产生栅极驱动信号，

所述第二控制单元包括：反相器、第八晶体管和第九晶体管；所述反相器的输入端输入所述第一输出控制信号，输出端输出与所述第一输出控制信号反相的第三输出控制信号；所述第八晶体管的栅极输入所述第二时钟信号，源极输入所述第三输出控制信号；所述第九晶体管的栅极输入所述第一时钟信号，源极输入第一电压，所述第八和第九晶体管的漏极输出所述第二输出控制信号。

可选的，所述第一控制单元包括：第一晶体管、第二晶体管和第三晶体管；所述第一晶体管的栅极和漏极输入第一输入控制信号，所述第二晶体管的栅极输入第二输入控制信号，所述第三晶体管的栅极输入第二输出控制信号，所述第一晶体管的源极、第二和第三晶体管的漏极输出第一输出控制信号，所述第二和第三晶体管的源极输入第一电压。

可选的，所述反相器包括：第四晶体管、第五晶体管、第六晶体管、第七晶体管；所述第四晶体管的栅极和漏极、第六晶体管的漏极输入第二电压；所述第四晶体管的源极、第五晶体管的漏极、第六晶体管栅极相连；所述第五和第七晶体管的栅极输入第一输出控制信号；所述第五和第七晶体管的源极输入第一电压；所述第六晶体管的源极、第七晶体管的漏极输出第三输出控制信号。

可选的，所述栅极驱动信号产生单元包括：第十晶体管、第十一晶体管、第十二晶体管，所述第十晶体管的栅极输入第一输出控制信号，漏极输入第二时钟信号；所述第十一晶体管的栅极输入第二输出控制信号；所述第十二晶体管的栅极输入第一时钟信号；所述第十晶体管的源极、第十一和第十二晶体管的漏极输出栅极驱动信号；所述第十一和第十二晶体管的源极输入第一电压。

为解决上述技术问题，本发明还提供一种移位装置，包括n级上述的移位单元，其中，

第一级移位单元的第一控制单元输入的第一输入控制信号为外部输入控制信号，输入的第二输入控制信号为第二级移位单元的栅极驱动信号产生单元产生的栅极驱动信号；除第一级以外的其他级移位单元的第一控制单元输入的第一输入控制信号为前一级移位单元的栅极驱动信号产生单元产生的栅极驱动信号；第二输入控制信号为后一级移位单元的栅极驱动信号产生单元产生的栅极驱动信号。

为解决上述技术问题，本发明还提供一种液晶显示器，包括液晶像素阵列、行驱动电路和列驱动电路。所述行驱动电路包括上述的移位装置。

与现有技术相比，本发明具有以下优点：

本发明提供的移位单元，第二控制单元的第八晶体管和第九晶体管的栅极分别通过互为反相的第一时钟信号和第二时钟信号控制，使得二者不会同时导通，避免了晶体管短接现象的发生，减小了电路的功耗，延长了电路的使用寿命。

本发明提供的移位单元没有使用电容，体积小，可以减小边框的占用面积，实现液晶显示面板边框窄型化。

本发明提供的移位单元的制造可以与4mask工艺兼容，相对于传统5mask工艺而言，节省了制造时间，提高了产能。

应用上述移位单元的移位装置及液晶显示器，电路功耗低，使用寿命长，且其制造可以与4mask工艺相兼容，使得制造时间相对缩短，提高了移位装置及液晶显示器的产能。

附图说明

图1是现有技术TFT-LCD面板的结构示意图；

图2是ASG的原理图；

图3是现有技术中应用于液晶面板的ASG单元的电路示意图；

图4是图3所示的ASG单元中输入、输出信号的时序图；

图5是现有技术实例一信号QB产生的电路示意图；

图6是图5所示电路示意图的输入、输出信号的时序图；

图7是现有技术实例二信号QB产生的电路示意图；

图8是图7所示电路示意图的输入、输出信号的时序图；

图9是本发明实施例移位单元的电路图；

图10是本发明实施例移位单元中输入、输出信号的时序图；

图11是本发明实施例移位装置的示意图。

具体实施方式

发明人发现，现有技术的ASG单元电路中信号QB的产生较为复杂，对于现有的图5中所示的信号QB产生电路而言，在信号Q为高电平时，T2处于导通状态，信号QB被负电压源VGL下拉到低电平。如果此时时钟信号CKB也为高电平，TI、T2处于同时打开状态，会使得电路中产生较大的电流，导致电路功耗高，同时，T1导通并变成短接状态，对T1的寿命有所损伤，缩短了电路的使用寿命。

而对于现有的图7中所示的信号QB产生电路而言，电容C1(pF量级)将占用大量的空间。大面积的金属图形，会遮挡面板边框涂框胶区域的大部分空间。在面板制造的成盒工艺中，面板边框中涂布边框胶的区域需要保留一定的透光区，使得UV光透过而照射到边框胶，进而使边框胶固化。因此，大面积电容的存在与面板边框框胶的光照固化之间存在矛盾。另外现有的四层光罩(4mask)面板工艺中，A-Si层与S/D层使用的是同一张mask，数据层(Date层)金属图形下存在A-Si，制作电容有难度。故选用大面积电容不适合4mask工艺。

发明人考虑，是否可以对ASG单元电路中信号QB产生电路进行改进，以避免上述电路中T1管和T2管的同时导通，进而降低功耗，延长电路的使用寿命。同时，避免采用电容，以便与4mask工艺相兼容。

因此，发明人提供一种移位单元，请参见图9，以下结合附图对本发明的实施例进行详细的说明。

图9是本发明实施例移位单元的电路图，所示移位单元包括：第一控制单元20，第二控制单元21，栅极驱动信号产生单元22。本实施例中，各单元的晶体管都为N型薄膜晶体管，各个晶体管分别具有栅极、源极和漏极，当薄膜晶体管的栅极输入高电平时，所述薄膜晶体管导通。

第一控制单元20，接收输入控制信号、第二输出控制信号QBN，产生第一输出控制信号QN；所述输入控制信号包括第一输入控制信号Gate(N-1)和第二输入控制信号Gate(N+1)。

本实施例中所述第一控制单元20包括：第一晶体管T1、第二晶体管T2和第三晶体管T3；所述第一晶体管T1的栅极和漏极输入第一输入控制信号Gate(N-1)，所述第二晶体管T2的栅极输入第二输入控制信号Gate(N+1)，所述第三晶体管T3的栅极输入第二输出控制信号QBN，所述第一晶体管T1的源极、第二晶体管T2和第三晶体管T3的漏极都连接节点N7，输出第一输出控制信号QN，所述第二晶体管T2和第三晶体管T3的源极输入第一电压VSS，本实施例中所述第一电压VSS为负电压源。

图10是本发明实施例移位单元中输入、输出信号的时序图，从图10中可以看到，当第一输入控制信号Gate(N-1)为高电平时，节点N7充电上拉到高电平，即第一输出控制信号QN为高电平。当第二输入控制信号Gate(N+1)为高电平或第二输出控制信号QBN为高电平时，第一电压VSS对节点N7放电并将其下拉到低电平，即第一输出控制信号QN为低电平。

第二控制单元21，接收时钟信号、所述第一输出控制信号QN，产生所述第二输出控制信号QBN；所述时钟信号包括互为反相的第一时钟信号CK1和第二时钟信号CK2。

本实施例中所述第二控制单元21包括：反相器210、第八晶体管T8和第九晶体管T9；所述反相器210的输入端输入所述第一输出控制信号QN，输出端连接节点N8，输出与所述第一输出控制信号QN反相的第三输出控制信号Q′N；所述第八晶体管T8的栅极输入所述第二时钟信号CK2，源极输入所述第三输出控制信号Q′N；所述第九晶体管T9的栅极输入所述第一时钟信号CK1，源极输入第一电压VSS，所述第八晶体管T8和第九晶体管T9的漏极连接节点N9，输出所述第二输出控制信号QBN。本实施例中所述反相器210为推挽式反相器，具体地：

所述反相器210包括：第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7；所述第四晶体管T4的栅极和漏极、第六晶体管T6的漏极输入第二电压VDD；所述第四晶体管T4的源极、第五晶体管T5的漏极、第六晶体管T6栅极相连；所述第五晶体管T5和第七晶体管T7的栅极输入第一输出控制信号QN；所述第五晶体管T5和第七晶体管T7的源极输入第一电压VSS；所述第六晶体管T6的源极、第七晶体管T7的漏极连接节点N8，输出第三输出控制信号Q′N。本实施例中所述第二电压VDD为正电压源。

结合图9和图10，当时钟信号CK2为高电平时，T8导通，节点N8的电平通过T8给节点N9充放电，此时CK1为低电平，T9关断。故，当节点N7为高电平且时钟信号CK2也为高电平时，节点N9输出低电平，既信号Q为高电平且时钟信号CK2也为高电平时，信号QBN为低电平。本实施例中，节点N9输出的低电平可以达到-10V，既信号QBN可以达到-10V。而当节点N7为低电平且时钟信号CK2为高电平时，节点N9输出高电平，即信号Q为低电平且时钟信号CK2为高电平时，信号QBN为高电平。本实施例中，节点N9输出的高电平可以达到15V，既信号QBN可以达到15V。

当时钟信号CK1为高电平时，T9导通，而时钟信号CK2为低电平，T8关断，第一电压VSS通过T9对节点N9放电下拉到低电平，本实施例中，节点N9输出的低电平可以达到-10V，既信号QBN可以达到-10V。

栅极驱动信号产生单元22，接收所述时钟信号、所述第一输出控制信号QN和第二输出控制信号QBN，产生栅极驱动信号GateN。

本实施例中所述栅极驱动信号产生单元22包括：第十晶体管T10、第十一晶体管T11、第十二晶体管T12，所述第十晶体管T10的栅极输入第一输出控制信号QN，漏极输入第二时钟信号CK2；所述第十一晶体管T11的栅极输入第二输出控制信号QBN；所述第十二晶体管T12的栅极输入第一时钟信号CK1；所述第十晶体管T10的源极、第十一晶体管T11和第十二晶体管T12的漏极连接节点N10，输出栅极驱动信号GateN；所述第十一晶体管T11和第十二晶体管T12的源极输入第一电压VSS。

结合图9和图10，当节点N7为高电平时，也即第一输出控制信号QN为高电平时，T10导通，若此时时钟信号CK2也为高电平，输出节点N10输出高电平，既栅极驱动信号GateN为高电平。

当时钟信号CK1或第二输出控制信号QBN为高电平时，第一电压VSS对输出节点N10放电下拉到低电平。

与图5和图7所示的电路相比，第二控制单元21的第八晶体管T8和第九晶体管T9不会同时导通，避免了晶体管短接现象的发生，减小了电路的功耗，延长了电路的使用寿命。第二控制单元21中未采用电容，可以与4mask工艺兼容。

本发明实施例还提供一种包括上述移位单元的移位装置。请参见图11，图11是本发明实施例移位装置的示意图，包括n级移位单元，其中移位单元如图9所示。结合图9和图11，对于每一个移位单元而言，均有一个输入节点IN，一个输出节点OUT，一个电压源节点V1，一对相位互补(即反相)的时钟信号节点C1和C2。一对反相的外部时钟信号CK和CKB分别输入至移位单元的时钟信号输入端C1和C2，具体地，奇数级移位单元的时钟信号输入端C1输入外部时钟信号CK，奇数级移位单元的时钟信号输入端C2输入外部时钟信号CKB；偶数级移位单元的时钟信号输入端C1输入外部时钟信号CKB，偶数级移位单元的时钟信号输入端C2输入外部时钟信号CK。负电压VGL与每个移位单元的电压源节点V1相连接。

第一级移位单元的输出节点OUT至第n级移位单元的输出节点OUT分别连接像素阵列的栅线Gate1至GateN，当输出节点OUT输出一个正脉冲给一根栅线时，则相应的那一行像素的像素开关打开，对应的数据线可以写入像素电压。

本实施例的移位装置，第一级移位单元的第一控制单元20输入的第一输入控制信号为外部输入控制信号，输入的第二输入控制信号为第二级移位单元的栅极驱动信号产生单元22产生的栅极驱动信号；除第一级以外的其他级移位单元的第一控制单元20输入的第一输入控制信号为前一级移位单元的栅极驱动信号产生单元22产生的栅极驱动信号；输入的第二输入控制信号为后一级移位单元的栅极驱动信号产生单元22产生的栅极驱动信号。

具体地，第一级移位单元的第一控制单元20的第一晶体管T1的栅极和漏极输入的第一输入控制信号为外部输入控制信号STV，第二晶体管T2的栅极输入的第二输入控制信号为第二级移位单元的栅极驱动信号产生单元22产生的栅极驱动信号；第N级移位单元的第一控制单元20的第一晶体管T1的栅极和漏极输入的第一输入控制信号为第N-1级移位单元的栅极驱动信号产生单元22产生的栅极驱动信号Gate(N-1)；第二晶体管T2的栅极输入的第二输入控制信号为第N+1级移位单元的栅极驱动信号产生单元22产生的栅极驱动信号Gate(N+1)。

本发明实施例还提供一种应用上述移位装置的液晶显示器，所述液晶显示器包括液晶像素阵列、行驱动电路和列驱动电路。其中，行驱动电路包括图11所示的移位装置，移位装置包括n级图9所示的移位单元，n为液晶像素阵列的行数。

液晶像素阵列中的每一个像素单元包括开关元件、像素电极、存储电极公共电极以及填充于像素电极和公共电极之间的液晶分子。像素电极通过开关元件与列驱动电路连接，行驱动电路输出的栅极驱动信号GateN与液晶像素阵列第N行的像素单元的开关元件连接，控制所述开关元件的断开和导通，当开关元件导通时，列驱动电路提供的携带数据信号的像素电压施加至相应的像素电极上。

综上所述，上述移位单元的第二控制单元的第八晶体管和第九晶体管的栅极分别通过互为反相的第一时钟信号和第二时钟信号的控制，使得二者不会同时导通，避免了晶体管短接现象的发生，获得了稳定的第二输出控制信号，减小了电路的功耗，延长了电路的使用寿命。

且第二控制单元中未采用电容，使得移位单元的制造可以与4mask工艺兼容，相对于传统5mask工艺而言，节省了制造时间，提高了产能。

应用上述移位单元的移位装置及液晶显示器，电路功耗低，使用寿命长，且其制造可以与4mask工艺相兼容，使得制造时间相对缩短，提高了移位装置及液晶显示器的产能。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (6)

1.一种移位单元，包括：

第一控制单元，接收输入控制信号、第二输出控制信号，产生第一输出控制信号；所述输入控制信号包括第一输入控制信号和第二输入控制信号；

第二控制单元，接收时钟信号、所述第一输出控制信号，产生所述第二输出控制信号；所述时钟信号包括互为反相的第一时钟信号和第二时钟信号；

栅极驱动信号产生单元，接收所述时钟信号、所述第一输出控制信号和第二输出控制信号，产生栅极驱动信号；

其特征在于，所述第二控制单元包括：反相器、第八晶体管和第九晶体管；所述反相器的输入端输入所述第一输出控制信号，输出端输出与所述第一输出控制信号反相的第三输出控制信号；所述第八晶体管的栅极输入所述第二时钟信号，源极输入所述第三输出控制信号；所述第九晶体管的栅极输入所述第一时钟信号，源极输入第一电压，所述第八和第九晶体管的漏极输出所述第二输出控制信号。

2.如权利要求1所述的移位单元，其特征在于，所述第一控制单元包括：第一晶体管、第二晶体管和第三晶体管；所述第一晶体管的栅极和漏极输入第一输入控制信号，所述第二晶体管的栅极输入第二输入控制信号，所述第三晶体管的栅极输入第二输出控制信号，所述第一晶体管的源极、第二和第三晶体管的漏极输出第一输出控制信号，所述第二和第三晶体管的源极输入第一电压。

3.如权利要求1所述的移位单元，其特征在于，所述反相器包括：第四晶体管、第五晶体管、第六晶体管、第七晶体管；所述第四晶体管的栅极和漏极、第六晶体管的漏极输入第二电压；所述第四晶体管的源极、第五晶体管的漏极、第六晶体管栅极相连；所述第五和第七晶体管的栅极输入第一输出控制信号；所述第五和第七晶体管的源极输入第一电压；所述第六晶体管的源极、第七晶体管的漏极输出第三输出控制信号。

4.如权利要求1所述的移位单元，其特征在于，所述栅极驱动信号产生单元包括：第十晶体管、第十一晶体管、第十二晶体管，所述第十晶体管的栅极输入第一输出控制信号，漏极输入第二时钟信号；所述第十一晶体管的栅极输入第二输出控制信号；所述第十二晶体管的栅极输入第一时钟信号；所述第十晶体管的源极、第十一和第十二晶体管的漏极输出栅极驱动信号；所述第十一和第十二晶体管的源极输入第一电压。

5.一种移位装置，其特征在于，包括n级权利要求1～4中任一项所述的移位单元，其中，

第一级移位单元的第一控制单元输入的第一输入控制信号为外部输入控制信号，输入的第二输入控制信号为第二级移位单元的栅极驱动信号产生单元产生的栅极驱动信号；除第一级以外的其他级移位单元的第一控制单元输入的第一输入控制信号为前一级移位单元的栅极驱动信号产生单元产生的栅极驱动信号；输入的第二输入控制信号为后一级移位单元的栅极驱动信号产生单元产生的栅极驱动信号。

6.一种液晶显示器，包括液晶像素阵列、行驱动电路和列驱动电路。其特征在于，所述行驱动电路包括权利要求5所述的移位装置。

Images