CN101650909A

CN101650909A - 一种移位缓存器及栅极驱动电路

Info

Publication number: CN101650909A
Application number: CN200910161955A
Authority: CN
Inventors: 陈和成
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2009-09-07
Filing date: 2009-09-07
Publication date: 2010-02-17
Anticipated expiration: 2029-09-07
Also published as: CN101650909B

Abstract

本发明提供一种移位缓存器及栅极驱动电路，其可改善断电时残影，该移位缓存器包含一提升电路、一提升驱动电路、一下拉电路、一下拉驱动电路以及一断电控制电路。该提升电路根据一驱动节点的电压输出一第一电压准位至一输出节点。该提升驱动电路根据上一级的输出节点的电压驱动该提升电路。该下拉电路根据下一级的输出节点的电压输出一第二电压准位至该输出节点。该下拉驱动电路根据该输出节点的电压输出该第二电压准位至该驱动节点。该断电控制电路根据一第一电源信号以及一第二电源信号关闭该提升电路以及该下拉电路，并输出该第一电压准位至该输出节点。

Description

一种移位缓存器及栅极驱动电路

技术领域

本发明是相关于一种液晶显示器的移位缓存器，尤指一种移位缓存器及栅极驱动电路。

背景技术

目前造成液晶显示器发生关机残影的主要原因为当液晶显示器的供应电源关闭时，显示面板的像素电极放电速度太慢，使得关机后的残留电荷无法及时释放而残留于液晶电容中，产生关机后液晶显示器还有残留图像，即为关机残影。

请参考图1，图1为现有技术的可消除关机残影的液晶显示器的示意图。液晶显示器10包含一电源供应器11、一电压检测器12、一显示面板13、一栅极驱动器14及源极驱动器15。电源供应器11提供一电源电压VCC给源极驱动器15及栅极驱动器14。同时，电源供应器11亦提供电源电压VCC给电压检测器12，电压检测器12可将电源电压VCC与一参考电压进行比较。当液晶显示器10关机时，电源电压VCC下降到低于该参考电压的准位，此时电压检测器12会发出一控制信号XAO给栅极驱动器14，栅极驱动器14在接收控制信号XAO后，将显示面板13上的薄膜晶体管全部打开，使残留电荷有效释放，因此可以改善关机残影。

清参考图2，图2为栅极驱动器的移位缓存器所产生的栅极信号的示意图。栅极驱动器14利用移位缓存器16产生循序的栅极信号以开启显示而板上的薄膜晶体管。图2中以PMOS移位缓存器为例，当栅极信号为低准位时，栅极线上的薄膜晶体管将被开启。当液晶显示器10关机时，栅极驱动器14在接收到控制信号XAO后，所有的栅极信号将输出低准位以开启栅极线上的薄膜晶体管。然而，假设液晶显示器10在时序t1发生非关机的断电情况，每一级的移位缓存器16所输出的栅极信号将维持在高准位，因此显示面板13将显示前一个画面的图像。

综上所述，液晶显示器使用一颗外部的电压检测器来检测电源电压的准位，当检测到电源电压低于参考电压的准位时，电压检测器会输出控制信号至栅极驱动器，以启动液晶显示器的消除关机残影的机制，此时栅极驱动器将开启显示面板的所有薄膜晶体管，使残留电荷释放，来达到消除关机残影。然而，当液晶显示器在非关机的情况下发生断电时，栅极驱动器并不会将显示面板上的薄膜晶体管全部打开。因此，显示面板上仍有残留电荷而可以看到前一个画面的图像，造成使用者的不便。

发明内容

因此，本发明的一目的在于提供一种可改善断电时残影的移位缓存器及栅极驱动电路。

本发明提供一种移位缓存器，包含多级电连接的移位单元，其中每一移位单元包含一提升电路、一提升驱动电路、一下拉电路、一下拉驱动电路以及一断电控制电路。该提升电路用来根据一驱动节点的电压输出一第一电压准位至一输出节点。该提升驱动电路电连接于该驱动节点，用来根据上一级移位单元的输出节点的电压驱动该提升电路。该下拉电路电连接于该输出节点，用来根据下一级移位单元的输出节点的电压输出一第二电压准位至该输出节点。该下拉驱动电路电连接于该驱动节点，用来根据该输出节点的电压输出该第二电压准位至该驱动节点。该断电控制电路用来根据一第一电源信号以及一第二电源信号关闭该提升电路以及该下拉电路，并输出该第一电压准位至该输出节点。

本发明还提供一种栅极驱动电路，所述栅极驱动电路包含一断电检测电路以及上述的移位缓存器，所述断电检测电路用来提供所述第一电源信号以及所述第二电源信号，当电源电压中断时，所述第一电源信号由一低准位转换为一高准位，所述第二电源信号由所述高准位转换为所述低准位。

本发明上述技术方案可以改善显示面板断电时的残影问题。

附图说明

图1为现有技术的可消除关机残影的液晶显示器的示意图。

图2为栅极驱动器的移位缓存器所产生的栅极信号的示意图。

图3为本发明的移位缓存器的示意图。

图4为图3的移位缓存器的操作波形图。

附图标号：

10 液晶显示器 11 电源供应器

12 电压检测器 13 显示面板

14 栅极驱动器 15 源极驱动器

16、20 移位缓存器 21 上拉电路

22 上拉驱动电路 23 下拉电路

24 下拉驱动电路 25 断电控制电路

VCC 电源电压 XAO 控制信号

M1～M17 晶体管 XDON 第一电源信号

XDONB 第二电源信号 CLK 时脉信号

VGH 栅极高准位电压 VGL 栅极低准位电压

Gn 输出节点 Q 驱动节点

具体实施方式

请参考图3，图3为本发明的移位缓存器的示意图。在本发明实施例中，以PMOS移位缓存器说明作为说明。移位缓存器20包含多级电连接的移位单元，每一级移位单元包含一提升电路21、一提升驱动电路22、一下拉电路23、一下拉驱动电路24以及一断电控制电路25。提升电路21根据驱动节点Q的电压输出第一电压准位至输出节点Gn。提升驱动电路22根据上一级移位单元的输出节点Gn-1的电压驱动提升电路21。下拉电路23根据下一级移位单元的输出节点Gn+1的电压输出第二电压准位至输出节点Gn。下拉驱动电路24根据输出节点Gn的电压输出第二电压准位至驱动节点Q。断电控制电路25根据第一电源信号XDON以及第二电源信号XDONB关闭提升电路21以及下拉电路23，并输出第一电压准位至输出节点Gn。提升电路21包含第一晶体管M1。下拉电路23包含第二晶体管M2。断电控制电路25包含一控制隔离电路以及一电压输出电路。控制隔离电路包含第三晶体管M3以及第五晶体管M5。电压输出电路包含第四晶体管M4、第六晶体管M6以及第七晶体管M7。提升驱动电路22包含第八晶体管M8以及第九晶体管M9。下拉驱动电路24包含第十晶体管M10至第十七晶体管M17。

第一晶体管M1的第一端用来接收时脉信号CLK，第一晶体管M1的控制端用来接收驱动节点Q的电压，第一晶体管M1的第二端电连接于输出节点Gn。第二晶体管M2的第一端电连接于输出节点Q，第二晶体管M2的控制端用来接收下一级移位单元的输出节点Gn+1的电压，第二晶体管M2的第二端用来接收第二电压准位。第三晶体管M3的第一端电连接于驱动节点Q，第三晶体管M3的控制端用来接收第一电源信号XDON，第三晶体管M3的第二端电连接于第一晶体管M1的控制端。第四晶体管M4的第一端用来接收第二电压准位，第四晶体管M4的控制端用来接收第二电源信号XDONB，第四晶体管M4的第二端电连接于第一晶体管M1的控制端。第五晶体管M5的第一端电连接于第二晶体管M2的控制端，第五晶体管M5的控制端用来接收第一电源信号XDON，第五晶体管M5的第二端电连接于下一级移位单元的输出节点Gn+1。第六晶体管M6的第一端电连接于第二晶体管M2的控制端，第六晶体管M6的控制端用来接收第二电源信号XDONB，第六晶体管M6的第二端用来接收该第二电压准位。第七晶体管M7的第一端用来接收第二电源信号XDONB，第七晶体管M7的控制端电连接于第七晶体管M7的第一端，第七晶体管M7的第二端电连接于输出节点Gn。第八晶体管M8的第一端电连接于上一级移位单元的输出节点Gn-1，第八晶体管M8的控制端电连接于第八晶体管M8的第一端。第九晶体管M9的第一端电连接于第八晶体管M8的第二端，第九晶体管M9的控制端电连接于第八晶体管M8的控制端，第九晶体管M9的第二端电连接于驱动节点Q。在本实施例中，第十晶体管M10以及第十六晶体管M16接收栅极低准位电压VGL。在本发明的另一实施例中，下拉驱动电路25也可利用互补的时脉信号CLK以及XCLK作控制，也就是第十晶体管M10接收时脉信号CLK，第十六晶体管M16接收时脉信号XCLK。

请参考图4，图4为图3的移位缓存器的操作波形图。STV为垂直起始信号，CLK、XCLK为互补的时脉信号，XDON、XDONB为电源信号，G1～G4为栅极信号。当电源稳定时，信号XDON为低准位，信号XDONB为高准位，所以第三晶体管M3以及第五晶体管M5导通，第四晶体管M4、第六晶体管M6以及第七晶体管M7关闭。因此，移位缓存器20可以正常的操作。当移位缓存器20的前一级输出节点Gn-1为低准位时，第八晶体管M8以及第九晶体管M9导通，将低准位电压传送至第一晶体管M1的栅极使第一晶体管M1导通，因此输出节点Gn输出时脉信号CLK的低准位电压。当移位缓存器20的下一级输出节点Gn+1为低准位时，第二晶体管M2导通，将栅极高准位电压VGH传送至输出节点Gn。在时序t1时，电源信号XDON由低准位转换为高准位，表示电源中断，此时断电控制电路便开始动作。当电源信号XDON为高准位时，第三晶体管M3以及第五晶体管M5关闭，此时电源信号XDONB为低准位，所以第四晶体管M4、第六晶体管M6以及第七晶体管M7导通。因此，栅极高准位电压VGH透过第四晶体管M4传送至第一晶体管M1的控制端将第一晶体管M1关闭；栅极高准位电压VGH透过第六晶体管M6传送至第二晶体管M2的控制端将第二晶体管M2关闭，第七晶体管M7导通将电源信号XDONB的低准位传送至传出节点Gn。如此一来，当电源中断发生时，断电控制电路将关闭提升电路以及下拉电路，再将电源信号的低准位传送至栅极线上以开启栅极线上的所有晶体管，写入相同的数据。在正常供电的情况下，数据线将输出灰阶数据，然而当电源中断时，所有的数据线将输出低电压准位GND，因此液晶显示面板将显示一白画面或黑画面。

综上所述，本发明的移位缓存器可于断电时将所有栅极线上的薄膜晶体管导通，使显示面板上显示一白画面或黑画面，解决图像残留的问题。本发明的移位缓存器包含一提升电路、一提升驱动电路、一下拉电路、一下拉驱动电路以及一断电控制电路。该提升电路根据一驱动节点的电压输出一第一电压准位至一输出节点。该提升驱动电路根据上一级移位单元的输出节点的电压驱动该提升电路。该下拉电路根据下一级移位单元的输出节点的电压输出一第二电压准位至该输出节点。该下拉驱动电路根据该输出节点的电压输出该第二电压准位至该驱动节点。该断电控制电路根据一第一电源信号以及一第二电源信号关闭该提升电路以及该下拉电路，并输出该第一电压准位至该输出节点。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims

1、一种移位缓存器，其特征在于，所述移位缓存器包含多级电连接的移位单元，其中每一级移位单元包含：

一提升电路，用来根据一驱动节点的电压输出一第一电压准位至一输出节点；

一提升驱动电路，电连接于所述驱动节点，用来根据上一级移位单元的输出节点的电压驱动所述提升电路；

一下拉电路，电连接于所述输出节点，用来根据下一级移位单元的输出节点的电压输出一第二电压准位至所述输出节点；

一下拉驱动电路，电连接于所述驱动节点，用来根据所述输出节点的电压输出所述第二电压准位至所述驱动节点；以及

一断电控制电路，用来根据一第一电源信号以及一第二电源信号关闭所述提升电路以及所述下拉电路，并输出所述第一电压准位至所述输出节点。

2.如权利要求1所述的移位缓存器，其特征在于，所述提升电路包含：

一第一晶体管，具有一第一端用来接收一第一时脉信号，一控制端用来接收所述驱动节点的电压，以及一第二端电连接于所述输出节点。

3.如权利要求2所述的移位缓存器，其特征在于，所述下拉电路包含：

一第二晶体管，具有一第一端电连接于所述输出节点，一控制端用来接收下一级移位单元的输出节点的电压，以及一第二端用来接收所述第二电压准位。

4.如权利要求3所述的移位缓存器，其特征在于，所述断电控制电路包含：

一控制隔离电路，用来隔离所述第一晶体管接收所述驱动节点的电压以及隔离所述第二晶体管的控制端接收下一级移位单元的输出节点的电压；以及

一电压输出电路，用来输出所述第一电压准位至所述输出节点。

5.如权利要求4所述的移位缓存器，其特征在于，所述控制隔离电路包含：

一第三晶体管，具有一第一端电连接于所述驱动节点，一控制端用来接收所述第一电源信号，以及一第二端电连接于所述第一晶体管的控制端；

一第四晶体管，具有一第一端用来接收所述第二电压准位，一控制端用来接收所述第二电源信号，以及一第二端电连接于所述第一晶体管的控制端；

一第五晶体管，具有一第一端电连接于所述第二晶体管的控制端，一控制端用来接收所述第一电源信号，以及一第二端电连接于下一级移位单元的输出节点；以及

一第六晶体管，具有一第一端电连接于所述第二晶体管的控制端，一控制端用来接收所述第二电源信号，以及一第二端用来接收所述第二电压准位。

6.如权利要求4所述的移位缓存器，其特征在于，所述电压输出电路包含：

一第七晶体管，具有一第一端用来接收所述第二电源信号，一控制端电连接于所述第一端，以及一第二端电连接于所述输出节点。

7.如权利要求3所述的移位缓存器，其特征在于，所述提升驱动电路包含：

一第八晶体管，具有一第一端电连接于上一级移位单元的输出节点，一控制端电连接于所述第一端，以及一第二端；以及

一第九晶体管，具有一第一端电连接于所述第八晶体管的第二端，一控制端电连接于所述第八晶体管的控制端，以及一第二端电连接于所述驱动节点。

8.如权利要求3所述的移位缓存器，其特征在于，所述下拉驱动电路包含：

一第十晶体管，具有一第一端，一控制端电连接于所述第一端，以及一第二端；

一第十一晶体管，具有一第一端电连接于所述第十晶体管的第二端，一控制端电连接于上一级移位单元的输出节点，以及一第二端用来接收所述第二电压准位；

一第十二晶体管，具有一第一端电连接所述输出节点，一控制端电连接于所述第十晶体管的第二端，以及一第二端；

一第十三晶体管，具有一第一端电连接所述第十二晶体管的第二端，一控制端电连接于所述第十一晶体管的控制端，以及一第二端用来接收所述第二电压准位；

一第十四晶体管，具有一第一端电连接于所述驱动节点，一控制端电连接于所述第十二晶体管的第二端，以及一第二端；

一第十五晶体管，具有一第一端电连接于所述第十四晶体管的第二端，一控制端电连接于所述第十二晶体管的第二端，以及一第二端用来接收所述第二电压准位；

一第十六晶体管，具有一第一端，一控制端电连接于所述第一端，以及一第二端；以及

一第十七晶体管，具有一第一端电连接于所述第十六晶体管的第二端，一控制端电连接于所述输出节点，以及一第二端用来接收所述第二电压准位。

9.如权利要求8所述的移位缓存器，其特征在于，所述第十晶体管的第一端用来接收所述第一电压准位，所述第十六晶体管的第一端用来接收所述第一电压准位。

10.如权利要求8所述的移位缓存器，其特征在于，所述第十晶体管的第一端用来接收所述第一时脉信号，所述第十六晶体管的第一端用来接收一第二时脉信号。

11.如权利要求1所述的移位缓存器，其特征在于，所述第一电源信号以及所述第二电源信号为互补信号，用来表示电源下降。

12.一种栅极驱动电路，其特征在于，所述栅极驱动电路包含一断电检测电路以及如权利要求1所述的移位缓存器，所述断电检测电路用来提供所述第一电源信号以及所述第二电源信号，当电源电压中断时，所述第一电源信号由一低准位转换为一高准位，所述第二电源信号由所述高准位转换为所述低准位。