CN102484126A - 碳化硅绝缘栅型半导体器件及其制造方法 - Google Patents

碳化硅绝缘栅型半导体器件及其制造方法 Download PDF

Info

Publication number
CN102484126A
CN102484126A CN2011800035039A CN201180003503A CN102484126A CN 102484126 A CN102484126 A CN 102484126A CN 2011800035039 A CN2011800035039 A CN 2011800035039A CN 201180003503 A CN201180003503 A CN 201180003503A CN 102484126 A CN102484126 A CN 102484126A
Authority
CN
China
Prior art keywords
interarea
semiconductor device
body region
district
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800035039A
Other languages
English (en)
Other versions
CN102484126B (zh
Inventor
增田健良
和田圭司
穗永美纱子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102484126A publication Critical patent/CN102484126A/zh
Application granted granted Critical
Publication of CN102484126B publication Critical patent/CN102484126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

所公开的碳化硅绝缘栅型半导体元件(100)的终端构造提供有：第一导电类型的半导体层(132)，其具有第一主面(137)；栅电极(142)；以及源布线(101)。其中在半导体层(132)内提供第二导电类型的主体区(133)、第一导电类型的源区(134)、第二导电类型的接触区(135)和***RESURF区(105)以及。***RESURF区(105)的不含主体区(133)的部分具有至少1/2半导体层(132)的厚度的宽度。由此，可以提供高电压、高性能的碳化硅绝缘栅型半导体器件(100)。

Description

碳化硅绝缘栅型半导体器件及其制造方法
技术领域
本发明涉及采用碳化硅(SiC)作为半导体材料的绝缘栅型半导体器件以及制造绝缘栅型半导体器件的方法。
背景技术
近来，SiC作为下一代的半导体材料正引起广泛关注。SiC具有的电介质击穿电场为6MV/cm，该电场的大小比硅(Si)的大1个数量级。SiC的这种高电介质击穿特性会为半导体器件提供有利的特性，而这种特性是利用目前主流的Si型半导体器件不能实现的。具体来讲，SiC半导体器件的高击穿电压和低损耗导致非常需要实现功率转换器件的实际使用，所述功率转换器件诸如是电功率、火车、车辆、电器设备等领域中的小且高效率的反相器和转换器。
作为这种SiC半导体器件，提出了一种绝缘栅型半导体器件，尤其是DMOS(双扩散金属氧化物半导体)结构的垂直MOSFET(MOS场效应晶体管；金属氧化物膜-半导体场效应晶体管)(参照专利No.3498459(专利文献1))。根据专利文献1，垂直MOSFET包括p基体(主体)区、n+源区和由碳化硅制成的n+漏区；形成在p基底区的表面处的栅绝缘膜、设置在栅绝缘膜上的栅电极以及电流流经的两个主电极。通过向栅电极施加正电压并且调节位于栅绝缘膜下方的p基底区的表面层处引入的反转层中的电子浓度，来控制主电极之间的电流。
引用列表
专利文献
PTL 1：日本专利No.3498459
发明内容
技术问题
DMOS结构的垂直型MOSFET器件由多个基本单元形成，每个基本单元用作DMOS结构的MOSFET。将相邻的基本单元布置成在边界处形成接触。由基本单元环绕的器件中的基本单元彼此影响并且表现出相同的性能。然而，位于最***(终端部分)的基本单元从环境接收不同的影响，使得其行为不同于内部基本单元的行为。具体来讲，在主电极之间没有电流流过的截止状态下，电场集中在基体(主体)区的一部分中，从而导致器件的击穿电压降低的问题。根据在终端部分构造中出现的这种问题，评价和最佳化终端部分的构造，以实现具有高击穿电压和高性能的本发明的碳化硅绝缘栅型半导体器件。
问题的解决方案
本发明的碳化硅绝缘栅型半导体器件包括：半导体层，其具有第一导电类型，形成在衬底上并且具有与接触衬底的面的一侧相反的第一主面；以及电极和互连，其形成在第一主面上。半导体层包括：有源区，其形成为包括第一主面；以及***RESURF区，其形成为带形，以便环绕有源区的***并包括第一主面。在有源区中，从平面视角来看由构成多边形的虚拟边界线环绕的多个基本单元被布置成没有间隙，以便在边界线处形成接触。多个基本单元中的每个在主面处具有第二导电类型的主体区，所述主体区构成多边形的大体相似形。***RESURF区具有第二导电类型，被形成为包括构成有源区最***的基本单元中的主体区。***RESURF区的不含主体区的部分的宽度大于或等于至少半导体层的厚度的1/2。
根据本发明，***RESURF区用于缓解集中在位于最***的主体区的一部分中的电场，从而允许提高碳化硅绝缘栅型半导体器件的击穿电压。
在距离所述第一主面达到0.05μm的深度的所述半导体层的表面区域处，所述第二导电类型***RESURF区的平均杂质浓度优选地高于所述第二导电类型主体区的平均杂质浓度，更优选地大于或等于所述第二导电类型主体区的平均杂质浓度的三倍。
主体区中的表面区域的平均杂质浓度与碳化硅绝缘栅型半导体器件的、诸如阈值电压和沟道迁移率的电特性密切相关，并且接近1×1016cm-3，尤其大致为2×1016cm-3。如果***RESURF区中的表面区域的平均杂质浓度低于主体区中的表面区域的平均杂质浓度，则当碳化硅绝缘栅型半导体器件处于截止状态时，主体区中的表面层将耗尽，从而致使碳化硅绝缘栅型半导体器件转变成导通状态不稳定。通过将***RESURF区中的表面区域的平均杂质浓度设定成高于主体区中的平均杂质浓度，防止耗尽层被引入到主体区中的表面区域中，从而使得转变到导通状态稳定。
所述主体区具有所述第二导电类型的杂质浓度分布，所述杂质浓度分布在距离所述第一主面的深度方向上具有最大值。在深度对应于主体区中的所述最大值处，所述***RESURF区中的所述第二导电类型的杂质浓度优选地小于或等于所述主体区中的所述第二导电类型的杂质浓度的最大值的1/3。另外，所述***RESURF区距离所述第一主面的深度优选地大于所述主体区距离所述第一主面的深度。
因此，在主体区的一部分处将不再出现电场集中。***RESURF区足以用作电场缓解层，从而导致碳化硅绝缘栅型半导体器件的击穿电压提高。
所述***RESURF区具有p导电类型，优选地包括用于杂质体的硼。就碳化硅而言，可以引用铝和硼作为p型杂质。硼具有的离子注入范围大于铝的离子注入范围，从而允许形成较深的杂质区。
从平面视角来看呈现带形形状的所述***RESURF区的***构成具有四个拐角为圆弧形的倒角四边形。所述***的倒角部分的半径优选地大于或等于漂移半导体层的厚度。通过使四个***拐角为圆弧形，缓解了电场集中，从而允许进一步提高绝缘栅场半导体元件的击穿电压。
优选地，设置具有与***RESURF区的第二导电类型相同的第二导电类型的至少一个或多个保护环，使其环绕***RESURF区。由于保护环用于缓解电场，因此碳化硅绝缘栅型半导体器件的击穿电压可以进一步提高。
由金属制成的带状栅极内衬互连布置在***RESURF区上，并且下方有绝缘膜。优选地，栅极内衬互连电连接到位于最***的基本单元的所有栅电极。通过在栅极内衬互连和最***的所有栅电极之间的电连接，可以减小碳化硅绝缘栅型半导体器件的栅电阻，从而允许在高频下工作。
从平面视角来看位于***RESURF区和最***的基本单元之间的叠置区处的栅电极的基本正下方，具有的杂质浓度高于主体区的杂质浓度的反转防止区被优选地形成为包括第一主面。其杂质浓度优选地等于第二导电类型接触区的杂质浓度。通过提供上述反转防止区，在栅电极的基本正下方的半导体层表面处不太可能形成反转层，从而允许提高碳化硅绝缘栅型半导体器件的击穿电压。
优选地，从平面视角来看，上述的基本单元的形状是六边形。通过平面视角看的这种六边形形状，基本单元中形成的主体区类似地呈现类似的六边形。由于主体区的每个顶角将呈现钝角，因此可以减少电场的集中，从而允许提高碳化硅绝缘栅型半导体器件的击穿电压。
优选地，第一主面相对于[0001]平面倾斜大于或等于50°且小于或等于65°。具体来讲，所述第一主面优选地是[03-38]平面。通过在采用碳化硅的情况下设定其中形成反转层的第一主面的面取向，反转层中电子的迁移率可以增加，从而允许实现低损耗的碳化硅绝缘栅型半导体器件。
一种制造碳化硅绝缘栅型半导体器件的方法包括以下步骤：准备衬底；在所述衬底处，形成用于离子注入的掩模构件；通过光刻，将所述掩模构件处理成预定形状；以及使用所述掩模构件作为掩模来执行离子注入。优选地，同时形成***RESURF区和保护环。通过同时形成***RESURF区和保护环，允许简化碳化硅绝缘栅型半导体器件的制造步骤。
一种制造碳化硅绝缘栅型半导体器件的方法包括以下步骤：准备衬底；在所述衬底处，形成用于离子注入的掩模构件；通过光刻，将所述掩模构件处理成预定形状；以及使用所述掩模构件作为掩模来执行离子注入。优选地，同时形成接触区和防反转层。接触区和反转防止区的同时形成，允许简化碳化硅绝缘栅型半导体器件的制造步骤。
本发明的有益效果
根据上述本发明的碳化硅绝缘栅型半导体器件，允许半导体器件具有高击穿电压和高性能。
附图说明
图1示出碳化硅绝缘栅型半导体器件的终端部分的横截面构造。
图2A是示出碳化硅绝缘栅型半导体器件的示意性平面构造的示意性顶视图。
图2B示出碳化硅绝缘栅型半导体器件的示意性平面构造，其示出了第一主面上的杂质区。
图3A是与碳化硅绝缘栅型半导体器件的图2B中的部分A的放大部分相对应的第一主面的平面图，这与基本单元呈现四边形形状的情况相对应。
图3B是与碳化硅绝缘栅型半导体器件的图2B中的部分A的放大部分相对应的第一主面的平面图，这与基本单元呈现六边形形状的情况相对应。
图4A是碳化硅绝缘栅型半导体器件的基本单元构造的第一主面的平面图，这对应于基本单元呈现四边形形状的情况。
图4B是碳化硅绝缘栅型半导体器件的基本单元构造的第一主面的平面图，这对应于基本单元呈现六边形形状的情况。
图5示出碳化硅绝缘栅型半导体器件中的基本单元的横截面构造。
图6示出具有引入的防反转层的碳化硅绝缘栅型半导体器件中的终端部分的横截面构造。
图7是碳化硅绝缘栅型半导体器件的制造步骤的流程图。
图8A是根据制造碳化硅绝缘栅型半导体器件的方法完成外延生长步骤的时间点处的顶视图。
图8B是沿着图8A的VIIIB-VIIIB截取的示意性截面图。
图8C是根据制造碳化硅绝缘栅型半导体器件的方法完成主体区、源区和接触区形成步骤的时间点处的顶视图。
图8D是沿着图8C的线VIIID-VIIID截取的示意性截面图。
图8E是根据制造碳化硅绝缘栅型半导体器件的方法完成***RESURF区和保护环形成步骤的时间点处的顶视图。
图8F是沿着图8E的线VIIIF-VIIIF截取的示意性截面图。
图8G是根据制造碳化硅绝缘栅型半导体器件的方法完成氧化步骤和栅电极形成步骤的时间点处的顶视图。
图8H是沿着图8G的线VIIIH-VIIIH截取的示意性截面图。
图8I是根据制造碳化硅绝缘栅型半导体器件的方法完成欧姆电极形成步骤的时间点处的顶视图。
图8J是沿着图8I的线VIIIJ-VIIIJ截取的示意性截面图。
图8K是根据制造碳化硅绝缘栅型半导体器件的方法完成互连形成步骤的时间点处的顶视图。
图8L是沿着图8K的线VIIIL-VIIIL截取的示意性截面图。
图9示出在碳化硅绝缘栅型半导体器件的主体区形成步骤中通过高斯逼近计算出的在深度方向上的杂质分布的结果。
图10示出在碳化硅绝缘栅型半导体器件的源区形成步骤中通过高斯逼近计算出的在深度方向上的杂质分布的结果。
图11示出在碳化硅绝缘栅型半导体器件的接触区形成步骤中通过高斯逼近计算出的在深度方向上的杂质分布的结果。
图12示出在碳化硅绝缘栅型半导体器件的***RESURF区形成步骤中通过高斯逼近计算出的在深度方向上的杂质分布的结果。
图13A是示意性示出在通过离子注入形成杂质区的方法中的第一步骤的截面图。
图13B是示意性示出在通过离子注入形成杂质区的方法中的第二步骤的截面图。
图13C是示意性示出在通过离子注入形成杂质区的方法中的第三步骤的截面图。
图13D是示出在通过离子注入形成杂质区的方法中的第四步骤的示意性截面图。
图13E是示出在通过离子注入形成杂质区的方法中的第五步骤的示意性截面图。
具体实施方式
(第一实施例)
下文中，将参照附图来详细描述本发明的第一实施例。在附图中，相同或对应的元件被分配相同的附图标记，将不再重复对其的描述。
在图1中，示出根据本发明的第一实施例的碳化硅绝缘栅型半导体器件100的终端部分(后面描述的图3A和图3B中示出的线I-I的截面)的截面构造。参照图1，根据本实施例的绝缘栅型半导体器件包括衬底131(支撑衬底)、半导体层132、栅氧化物膜141、栅电极142、层间绝缘膜143、欧姆电极144、源互连101和栅极内衬互连102。半导体层132具有彼此相反的第一主面137和第二主面138。第二主面138接触衬底131。半导体层132包括主体区133、源区134、接触区135、***RESURF区105以及保护环106和107，所有形成的这些都包括第一主面137。
衬底131由具有例如4H多型的六方晶系碳化硅(SiC)形成。衬底131具有n+型的导电性，并且厚度大致是400μm。虽然未在图1中示出，但是在衬底的与接触半导体层132的主面相反的主面上形成漏电极。为了实现碳化硅绝缘栅型半导体器件100的低损耗，衬底131所需的是低电阻。衬底131具有的杂质浓度范围是5×1018cm-3至6×1019cm-3，并且其电阻率大致是0.5至2mΩ·cm。氮是常规的n型杂质。虽然当杂质浓度变得更高时电阻将变得更低，但是如果杂质浓度超过6×1019cm-3，则结晶度将会裂化。接触半导体层132的第二主面138的衬底的主面具有面取向{0001}。更优选地，相对于面取向{0001}的偏离角大于或等于50°且小于或等于65°。例如，面取向{03-38}是优选的。在衬底131的主面接近面取向{03-38}的情况下，通过利用同质外延生长在衬底131上形成半导体层132，半导体层132的第一主面137的面取向可以被设定成接近{03-38}。
半导体层132是通过外延生长在衬底131上形成的SiC层。半导体层132与碳化硅绝缘栅型半导体器件100的击穿电压紧密相关。例如，当器件的击穿电压大致是1kV时，n型杂质浓度大致为5×1015cm-3，并且其厚度大致为10μm。虽然第一主面137可以具有面取向{0001}，但是第一主面137优选地相对于面取向{0001}具有的偏离角大于或等于50°且小于或等于65°。例如，第一主面137具有面取向{03-38}。第一主面137的这种面取向允许后面将描述的大致栅电极142正下方的半导体层132中的沟道区145处形成的反转层中的电子迁移率增大。因此，碳化硅绝缘栅型半导体器件100能够具有低损耗。虽然在图1中未示出，但是半导体层132可以包括缓冲层，该缓冲层距离半导体层132的第二主面138的厚度大致为0.5μm，具有大致5×1017cm-3的n型杂质浓度。
在半导体层132中形成主体区133，以便包括半导体层132的第一主面137(参照图1)。图4A和图4B示出半导体层132的第一主面137上的每个杂质区的平面图。图4A对应于从平面视角来看基本单元110呈现四边形形状的情况，而图4B对应于从平面视角来看基本单元120呈现六边形形状的情况。参照图4A和图4B，主体区133从平面视角来看基本上类似于基本单元(110或120)的边界线(111或121)并且形成在基本单元中。作为本实施例的示例，在图9和表1中分别示出用于形成主体区133和在深度方向上的杂质浓度分布的离子注入条件。
表1
  第一   第二   第三   第四   第五
  离子种类   Al   Al   Al   Al   Al
  加速电压(keV)   35   75   240   400   600
  剂量(/cm2)   6.0×1010   1.3×1011   2.5×1012   1.0×1013   2.0×1013
表1示出基于用于离子注入条件的注入物质的注入参数、加速电压(KeV)和剂量(原子/cm2)的第一注入至第五注入。在图9中示出，在对应于离子注入的时间点的半导体层132的第一主面137a作为源的情况下，相对于沿着水平轴截取的深度(μm)，示出每次注入的深度方向上的杂质浓度分布(虚线)和每次注入之和(粗实线)。在附图中，用虚直线151表示半导体层132的杂质浓度。在后面将描述的氧化步骤中，对应于离子注入的时间点的半导体层132的第一主面127a将损失大致0.08μm。因此，在附图中示出所生产的碳化硅绝缘栅型半导体器件100的第一主面137。在第一主面137作为图9中的原点的情况下，在距离第一主面137的深度为0.05μm的表面区域处，p型导电性的主体区133在深度方向上具有的杂质浓度分布表现出的平均值接近1×1016cm-3，特别是大致2×1016cm-3。在比0.05μm深的区域处，表现出接近1×1018cm-3的最大值。从在表示每个离子注入之和的杂质浓度的粗实线和表示半导体层132的杂质浓度的虚直线151之间的交叉位置，主体区133的深度大致是0.8μm。由于主要是通过离子注入来引入杂质，并且在SiC的情况下，所引入的杂质几乎没有扩散，因此难以形成深的杂质区。因此，为了确保器件的击穿电压，必须将主体区133中的p型杂质的总量设定成大于n-半导体层132中的杂质的总量。此外，由于沟道区145形成在栅电极142基本正下方的主体区133的表面处，因此必须减小主体区133的表面附近的杂质浓度。结果，主体区133将具有在深度方向上的杂质浓度分布。硼(B)和铝(Al)通常是p型杂质。在此，所采用的铝具有浅受主能级。这是因为，在浅受主能级的情况下，载流子活性化高，从而允许实现低损耗的绝缘栅型半导体器件100。
参照图1、图4A和图4B，源区134具有n+型导电性，并且从平面视角来看形成在p型主体区133中，包括第一主面137。作为本实施例的示例，在表2和图10中，分别示出用于形成源区134的离子注入条件和在深度方向上的杂质浓度分布。
表2
  第一   第二   第三
  离子种类   P   P   P
  加速电压(keV)   90   200   400
  剂量(/cm2)   1.0×1014   2.0×1014   4.0×1014
表2示出基于用于离子注入条件的注入物质的注入参数、加速电压(KeV)和剂量(原子/cm2)的第一注入至第三注入。在图10中示出，在对应于离子注入的时间点的半导体层132的第一主面137a作为原点的情况下，距离沿着水平轴截取的深度(μm)的每次注入的深度方向上的杂质浓度分布(虚线)和每次注入之和(粗实线)。在附图中，用虚曲线152表示主体区133的杂质浓度。在后面将描述的氧化步骤中，对应于离子注入的时间点的半导体层132的第一主面127a将损失大致0.08μm。因此，在附图中示出所生产的碳化硅绝缘栅型半导体器件100的第一主面137。在第一主面137作为图10中的原点的情况下，从粗实线和虚曲线152之间的交叉位置开始，距离源区134的第一主面137的深度大致是0.45μm。为了得到用于源区134的有利欧姆接触，包括第一主面137的表面区域的杂质浓度大于或等于1×1019cm-3，例如，2×1019cm-3。虽然采用磷(P)作为图10的示例中的n型杂质，但是可以采用氮(N)或砷(As)。
参照图1、图4A和图4B，接触区135具有p+型导电性，并且形成在p型主体区中，包括第一主面137，以便从平面视角来看被源区134环绕。在表3和图11中，分别示出用于形成源区135的离子注入条件和在深度方向上的杂质浓度分布。
表3
  第一   第二   第三
  离子种类   Al   Al   Al
  加速电压(keV)   40   110   250
  剂量(/cm2)   1.0×1014   2.0×1014   3.0×1014
表3示出基于用于离子注入条件的注入物质的注入参数、加速电压(KeV)和剂量(原子/cm2)的第一注入至第三注入。在图11中示出，在对应于离子注入的时间点的半导体层132的第一主面137a作为原点的情况下，相对于沿着水平轴截取的深度(μm)的每次注入的深度方向上的杂质浓度分布(虚线)和每次注入之和(粗实线)。在附图中，用虚曲线153表示主体区133的杂质浓度。在后面将描述的氧化步骤中，对应于离子注入的时间点的半导体层132的第一主面137a将损失大致0.08μm。因此，在附图中示出所生产的碳化硅绝缘栅型半导体器件100的第一主面137。参照图11，从附图中的粗实线和虚曲线153的交叉位置开始，距离接触区135的第一主面137的深度大致是0.33μm。为了得到接触区135的有利欧姆接触，包括第一主面137的表面区域的杂质浓度大于或等于1×1019cm-3，例如，2×1019cm-3。可以采用Al或B作为p型杂质。
***RESURF区105形成为带形，以便环绕有源区108以及有源区108的***，并且以便包括第一主面137。这在图2B中示出，图2B示出半导体层的第一主面137上的绝缘栅型半导体器件100的整体外观的平面图。图3A和图3B是图2B中的A部分的放大部分的平面图；前者对应于基本单元110呈现四边形形状并且后者对应于基本单元120呈现六边形形状。参照图3A、图3B、图4A和图4B，由从平面视角来看构成多边形的虚拟边界线环绕的多个基本单元(110或120)被布置成没有间隙，接触有源区108中的边界线(111或121)。多个基本单元(110或121)的每个包括p型主体区133，从而构成第一主面137处的上述多边形的相似形。***RESURF区105具有p型导电性，被形成为包括在构成有源区108的最***的基本单元(110或120)中的主体区133。***RESURF区105的不含主体区133的宽度d(参照图3A和图3B)大于或等于至少半导体层132的厚度的1/2。例如，当器件的击穿电压是1kV时，半导体层132具有的厚度大致是10μm，并且宽度d大于或等于5μm。如上所述形成的***RESURF区105用于缓解集中在主体区133的对应于最***的部分处的电场，从而允许提高碳化硅绝缘栅型半导体器件100的击穿电压。
表4和图12分别示出用于形成***RESURF区105的离子注入条件和在深度方向上的杂质浓度分布。
表4
  第一   第二   第三   第四   第五   第六   第七
 离子种类   Al   Al   Al   B   B   B   B
 加速电压(keV)   35   75   150   110   200   320   460
 剂量(/cm2)   2.5×1011   6.0×1011   1.2×1012   1.7×1012   2.0×1012   2.0×1012   2.0×1012
表4示出基于用于离子注入条件的注入物质的注入参数、加速电压(KeV)和剂量(原子/cm2)的第一注入至第七注入。在图12中示出，在对应于离子注入的时间点的半导体层132的第一主面137a作为原点的情况下，相对于沿着水平轴截取的深度(μm)的每次注入的深度方向上的杂质浓度分布(虚线)和每次注入之和(粗实线)。在附图中，用虚直线154表示半导体层132的杂质浓度。在后面将描述的氧化步骤中，对应于离子注入的时间点的半导体层132的第一主面137a将损失大致0.08μm。因此，在附图中示出所生产的碳化硅绝缘栅型半导体器件100的第一主面137。参照图12，p型***RESURF区105的杂质浓度一般大约为1×1017cm-3。从附图中的粗实线和虚直线154的交叉位置开始，***RESURF区距离第一主面137的深度大致是1.1μm。虽然在本实施例中、在***RESURF区105的深度方向上的杂质浓度分布基本是恒定的，但是在***RESURF区105的深度方向上的杂质浓度分布满足下述与在深度方向上的主体区133的杂质浓度分布的关系。
首先，在半导体层132的从半导体层132的第一主面137直至半导体层132中0.05μm的深度的表面区域中，主体区133的平均杂质浓度接近1×1016cm-3，尤其是大约2×1016cm-3，这是由于其与碳化硅绝缘栅型半导体器件100的诸如阈值电压和沟道迁移率的电特性密切相关。如果***RESURF区105的平均杂质浓度低于表面区域处的主体区133的平均杂质浓度，则当绝缘栅型半导体器件100截止时，主体区133的表面区域耗尽，从而致使绝缘栅型半导体器件100转变到导通状态不稳定。通过将***RESURF区105的平均杂质浓度设定成高于表面区域处主体区133的平均杂质浓度，防止耗尽层被引入到主体区133的表面区域中，从而允许到导通状态的稳定转变。在表面区域处，p型***RESURF区105的平均杂质浓度优选地高于p型主体区133的平均杂质浓度，更优选地，是p型主体区133的平均杂质浓度的至少三倍。在图9和图12的示例中，***RESURF区105的平均杂质浓度大致是1×1017cm-3，即作为主体区133的平均杂质浓度(大致是2×1016cm-3)的大约5倍。
其次，在距离第一主面137的深度方向上，主体区133具有p型杂质浓度分布，以便表现出最大值，在图12的示例中，该最大值大致是1×1018cm-3。当主体区133的深度对应于最大值时，***RESURF区105的p型杂质浓度优选地小于或等于主体区133的p型杂质浓度的最大值的1/3。以第一主面137作为图9和图12的示例中的基准，在大致0.4μm的深度对应于p型主体区133的最大值时，***RESURF区105的杂质浓度大致是1×1017cm-3，即大致为主体区133的杂质浓度(大致是1×1018cm-3)的1/10。***RESURF区105的深度优选地大于主体区133的深度。因此，在主体区133的一部分处，将不再出现电场的集中。***RESURF区105足以用作电场缓解层，从而允许提高碳化硅绝缘栅型半导体器件100的击穿电压。以第一主面137作为图9和图12中的基准，***RESURF区105具有的深度为1.1μm，比主体区133的、0.8μm的深度更深。
虽然***RESURF区105比半导体层132中的主体区133深，但是可以容易地通过使用用于p型杂质体的B来实现***RESURF区105的深的部分。在表4和图12的示例中，在第一注入至第三注入中，采用Al作为注入物质，而对于第四注入至第七注入，采用B作为注入物质。这是因为，B的离子注入范围大于Al的离子注入范围。
参照图3A和图3B，从平面视角来看带形***RESURF区105的***呈现四个拐角为圆弧形的倒角四边形形状。倒角部分的半径R优选地大于或等于半导体层132的厚度。例如，当碳化硅绝缘栅型半导体器件100的击穿电压是1kV时，半导体层132的厚度将大致为10μm并且其半径R大于或等于10μm。通过将***RESURF区105的***处的四个拐角为圆弧形，缓解了电场集中，从而允许进一步提高碳化硅型绝缘栅型半导体器件100的击穿电压。
参照图2B，保护环106和107具有与***RESURF区105的p型导电性相同的p型导电性，被形成为环绕***RESURF区。在本实施例中，保护环与***RESURF区同时形成，并且其在深度方向上类似地具有杂质浓度分布。优选地，设置至少一个保护环。图2B对应于设置第一保护环106和第二保护环107的情况。由于保护环106和107用于缓解电场，因此碳化硅绝缘栅型半导体器件100的击穿电压可以进一步提高。
本实施例的绝缘栅型半导体器件100还可以包括反转防止区136。图6示出添加了反转防止区136的绝缘栅型半导体器件100中的终端部分的横截面构造。参照图6，防反转层136被形成为具有的杂质浓度高于主体区133的杂质浓度，包括第一主面137，从平面视角来看大致在位于最***的基本单元(110或120)与***RESURF区之间的叠置区处的栅电极142的正下方。反转防止区136具有p型导电性，在图6的示例中与p型接触区135同时形成。反转防止区136中的杂质浓度与p型接触区135中的杂质浓度相同。通过设置反转防止区136，较少可能在基本栅电极142正下方的半导体层132的表面区域处形成反转层，从而允许提高碳化硅绝缘栅型半导体器件100的击穿电压。
参照图1，栅氧化物膜141形成在半导体层132上。例如，由通过氧化SiC，即二氧化硅(SiO2)形成的氧化物来制成栅氧化物膜141。例如，栅氧化物膜141的厚度大致是40nm。栅电极142形成在栅氧化物膜41上，并且具有所需的平面布置，由掺杂有高浓度P的多晶Si制成，并且具有的厚度大致为0.5μm。栅电极的薄膜电阻(通过垂直和水平尺寸比率来确定电阻值)大致是10mΩ/□至100mΩ/□。层间绝缘膜143形成在栅氧化物膜141和栅电极142上，由氧化物SiO2制成，并且具有的厚度大致为0.6μm。层间绝缘膜143还可以由含有大致百分之几的P或B的SiO2制成，或者可以由硅氮化物(SiN)制成。欧姆电极144电连接到源区134和接触区135，并且形成在半导体层132的第一主面137上，以便包括每个基本单元(110或120)的源区134和接触区135。欧姆电极144由含有钛(Ti)、Al和Si的合金制成，并且具有的厚度大致为0.1μm至0.2μm。欧姆电极144实现了相对于具有p+型的接触区135和具有n+型的源区134的接触电阻小于或等于1×10cm-3Ωcm-2。源互连101电连接到构成有源区108(参照图2B)的多个基本单元(110或120)中的所有欧姆电极144，并且形成在欧姆电极144和层间绝缘膜143上，并且从平面视角来看遍布有源区108的内侧。源互连101由诸如Al、Al合金(包括Si、Ti、铜(Cu)等)或Cu制成，并且具有的厚度大致是2μm至5μm，这些取决于碳化硅绝缘栅型半导体器件100的电流容量。
栅极内衬互连102在***RESURF区105上布置成带形，并且使层间绝缘膜143位于其下方，并且由诸如Al或Al合金的金属制成。优选地，栅极内衬互连102电连接到位于最***的基本单元(110或120)的所有栅电极142。位于最外侧的所有栅电极142和栅极内衬互连102之间的电连接允许碳化硅绝缘栅型半导体器件100的栅电阻减小。因此，允许在高频下工作。
参照图3A、图3B、图4A和图4B，从平面视角来看，基本单元(110或120)呈现被虚边界线(111，121)环绕的多边形形状。在有源区108中，多个基本单元被布置成没有间隙，以便在边界线处彼此接触。优选地，从平面视角来看，基本单元具有六边形形状(120)。因此，基本单元中形成的主体区基本上类似于六边形形状。由于主体区的每个顶角对应于钝角，因此减少了电场集中，从而允许提高碳化硅绝缘栅型半导体器件100的击穿电压。
下文中，将参照图3A、图3B、图4A和图4B描述栅电极142在平面图中的构造。在每个基本单元(110或120)中，栅电极142形成在每个基本单元的虚拟边界线(111或121)内，并且在不含源区(114或124)的区域上方，以及栅氧化物膜141位于其下方。因此，栅电极142被形成为对应于有源区108上的多边形网状物。以网状方式形成栅电极142允许即使当一个栅电极142断开时，碳化硅绝缘栅型半导体器件100中的栅电极142也是整体导电的。
下文中，将参照图5来描述本实施例的碳化硅绝缘栅型半导体器件100的操作。
首先，将描述碳化硅绝缘栅型半导体器件100的导通(ON)状态。图5示出沿着图4A和图4B中示出的线V-V截取的横截面构造。参照图5，当比相对于源互连101的阈值电压高的电压施加到栅电极142时，在基本位于栅电极142正下方的p型主体区133处的半导体层132中，在包括第一主面137的沟道区145中，形成反转层(n导电类型的层)。通过形成反转层，经由n+型源区134和n-型半导体层132来建立与n+型衬底131的电连接。虽然在图5中未示出，但是漏电极被形成在衬底131的与接触半导体层132的主面相反的主面上。作为形成反转层的结果，电流在源互连101和漏电极上流动。
在本实施例的碳化硅绝缘栅型半导体器件100中，优选地，半导体层132的第一主面137具有的面取向相对于面取向{0001}的偏离角大于或等于50°且小于或等于65°，例如，面取向{03-38}。因此，抑制在沟道区145处的栅氧化物膜141和半导体层132之间的界面附近形成界面态，使得反转层中的电子迁移率提高。因此，允许低损耗的碳化硅绝缘栅型半导体器件100。
当向栅电极142施加的电压小于或等于相对于源互连的阈值电压时，或者当将栅电极142的电势被设定成等于源互连101的电势时，碳化硅绝缘栅型半导体器件100达到截止状态，使得电流没有在源互连101和漏电极上流动。这是因为消除了在沟道区145处形成的反转层，使得源区134将不会通过p型主体区133电连接到n-型半导体层132。
在这种截止状态下，耗尽层从p型主体区133和n-型半导体层132形成的pn结向着p型主体区133和n-型半导体层132中的每个延伸。在这个阶段，p型主体区133处的耗尽层中的p型杂质总量一般等于n-型半导体层132处的耗尽层中的n型杂质总量。由于难以通过碳化硅形成深杂质区，因此p型主体区133必须在半导体层132中具有最大值的情况下呈现在深度方向上的杂质浓度分布。
具体来讲，处于截止状态(参照图1)中的碳化硅绝缘栅型半导体器件100的终端部分处，关键是诸如通过***RESURF区105和/或保护环106和107提供电场缓解层，这是由于在主体区133的一部分处容易出现电场的集中。另外，提供反转防止区136(参照图6)对于碳化硅绝缘栅型半导体器件100的稳定操作是有效的。此外，通过避免凭借在平面图中呈现六边形形状(其顶角为钝角)的有源区中布置的多个基本单元而导致的电场集中，碳化硅绝缘栅型半导体器件100的击穿电压可以增大。
此外，关键的是，当从栅端子向用于碳化硅绝缘栅型半导体器件100的器件外部看时减小栅电阻，以允许进行高速切换或在高频下工作。通过在本实施例的绝缘栅型半导体器件100中将位于最***的多个基本单元中的每个中包括的栅电极与栅极内衬互连102连接，栅电阻减小，从而允许进行高速操作和高频操作。
将基于完成每个步骤的时间点处的图7以及图8A至图8L的制造流程来描述本实施例的绝缘栅型半导体器件100的方法。参照图7，以如下顺序来制造绝缘栅型半导体器件100：衬底准备步骤P1、半导体层形成步骤P2、杂质区形成步骤P3、激活退火步骤P4、氧化步骤P5、栅电极形成步骤P6、层间绝缘膜形成步骤P7、欧姆电极形成步骤P8、互连形成步骤P9和钝化步骤P10。图8A至图8L示出制造工艺中绝缘栅型半导体器件的平面构造和横截面图构造。下文中，将参照图8A至图8L来详细描述制造方法。
在步骤P1(图7)处，准备衬底31。例如，在步骤P1处，准备的衬底131由具有4H多型并具有n型导电性的单晶碳化硅制成。例如，衬底131的主面的面取向是{0001}。更优选地，衬底131的主面相对于面取向{0001}具有的偏离角大于或等于50°且小于或等于65°，更优选地，其具有面取向{03-38}。另外，衬底131优选地具有低电阻率。因此，例如，准备具有5×1018cm-3至6×1019cm-3的n型杂质浓度的衬底。
在步骤P2(图7)处，在衬底131上形成半导体层132。具体来讲，参照图8A的平面构造和图8B的横截面构造，通过在衬底131的主面上的外延生长，形成由碳化硅制成的n-型半导体层132。基于混合SiH4(硅烷)和C3H8(丙烷)作为材料气体、还具有引入的n型杂质，来执行外延生长。在这个阶段处，可以根据半导体器件的击穿电压来调节半导体层132的杂质浓度和厚度。例如，当半导体器件的击穿电压是1kV时，半导体层132的n型杂质浓度大致是5×1015cm-3并且厚度大致是10μm。对于n型杂质，例如采用氮。
半导体层132包括与衬底131接触的第二主面138以及位于相反侧的第一主面137a。由于衬底131由与半导体层132的碳化硅相同的碳化硅制成，因此可以采用同质生长将第一主面137a的面取向设定成与衬底的接触第二主面138的主面的面取向相同。通过使衬底的接触半导体层132的主面具有的面取向相对于{0001}的偏离角大于或等于50°且小于或等于65°，特别是{03-38}的面取向，半导体层132的第一主面137a可以被设定成具有上述的面取向。用于第一主面137a的这种面取向允许当碳化硅绝缘栅型半导体器件100导通时在沟道区145处形成的反转层中的电子迁移率增加。因此，可以实现碳化硅绝缘栅型半导体器件100的低损耗。
在步骤P3(图7)处，杂质区被形成为包括半导体层132中的第一主面137a。参照图8C的平面构造和图8D的横截面构造，在步骤P3中，通过离子注入形成主体区133、源区134和接触区135。参照图8E的平面构造和图8F的截面构造，通过离子注入，形成***RESURF区105以及保护环106和107。然后，通过热处理实现对所引入杂质的激活退火。就碳化硅而言，杂质几乎不扩散。难以从气态或固态源引入杂质。因此，通过离子注入来引入杂质。通过多次执行离子注入，来实现在深度方向上的杂质分布。
下文中，将特别描述通过离子注入形成杂质区的方法。首先，通过如上所述的步骤P2，准备包括衬底131和具有第一主面137a的半导体层132的外延衬底200(图13A)。然后，例如，在外延衬底200上，即在半导体层132的第一主面137a上，通过CVD(化学气相沉积)来形成由二氧化硅(SiO2)制成的氧化物膜300(用于离子注入的掩模构件)(图13B)。在氧化物膜300上涂布抗蚀剂，之后进行曝光和显影，以形成抗蚀剂膜301，该抗蚀剂膜301具有与每个所需的杂质区的形状对应的开口(图13C)。例如，使用抗蚀剂膜301作为掩模，通过RIE(反应离子蚀刻)来去除在抗蚀剂膜301的开口处暴露的氧化物膜300。利用氧化物膜300和抗蚀剂膜301作为掩模来注入离子，由此在开口处将杂质引入到半导体层132中(图13E)。在离子注入后，分别通过氧等离子体灰化和盐酸基溶液来去除抗蚀剂膜301和氧化物膜303。
p型导电性的主体区133被形成为使得杂质浓度在相对于半导体层132的第一主面137a的深度方向上变化。参照图9中的示例，在大致0.9μm的深度内，引入p型杂质。在以第一主面137a为基准的直至0.15μm的深度的表面附近，p型杂质浓度为大致2×1016cm-3，并且在大于或等于0.15μm的深度处，具有2×1017cm-3的最大值。对于p型杂质，可以引用B和Al。在此，采用具有浅受主能级的Al。这是因为，由于当受主能级浅时载流子具有高激活率，因此可以实现低损耗的碳化硅绝缘栅型半导体器件100。另外，由于将在随后描述的半导体层132通过氧化步骤P5(图7)而部分地损失，因此在这个阶段，所生产的半导体器件100中的半导体层132的第一主面137位于大致0.08μm的深度处。
利用P作为n型杂质，多次通过离子注入来形成具有n型导电性的源区134。还可以采用N或砷(As)作为n型杂质。参照图10的示例，形成深度大致为0.53μm的源区134，该源区134具有在深度方向上的杂质浓度分布，其中，在以第一主面137a为基准的0.08μm深度附近，n型杂质浓度大致为2×1019cm-3。
利用Al作为p型杂质，多次通过离子注入来形成具有p型导电性的接触区135。还可以采用B作为p型杂质。参照图11的示例，形成深度大致为0.4μm的接触区135，该接触区135具有在深度方向上的杂质浓度分布，其中，在以第一主面137a为基准的0.08μm深度附近，p型杂质浓度大致为2×1019cm-3。
由于半导体层132将通过将随后描述的氧化步骤P5(图7)而被部分地损失，因此在这个阶段，具有随后将描述的欧姆电极的半导体层132的第一主面137位于大致0.08μm的深度处。通过将在大致0.08μm的深度处的杂质浓度设定成接近大致2×1019cm-3，可以实现有利的欧姆接触。
通过变化在距离半导体层132的第一主面137a的深度方向上的杂质浓度，形成具有p型导电性的***RESURF区105。参照图12的示例，形成***RESURF区105，该***RESURF区105的深度大致是1.2μm，具有在深度方向上的杂质浓度分布，其中，在直至以第一主面137a为基准的大致0.15μm的深度处的表面附近，p型杂质浓度大致是1×1017cm-3，并且在大于或等于0.15μm的深度处呈现出2×1017cm-3的最大值。采用B和Al作为p型杂质。浅部分由Al制成，并且深区域由B制成。由于将在随后描述的半导体层132通过氧化步骤P5(图7)而被部分地损失，因此在这个阶段，半导体层132的第一主面137将位于大致0.08μm的深度处。
可以在形成***RESURF区105或形成接触区135的同时，执行保护环106和107的形成。在本实施例中，在形成***RESURF区105的同时，执行保护环106和107的形成。此外，在本实施例中，在形成接触区135的同时，执行反转防止区136的形成。
为了使通过离子注入而形成的诸如主体区133、源区134、接触区135、***RESURF区105和保护环106、107的杂质区电激活，一次性执行激活退火步骤P4(图7)。在步骤P4处，可以执行热处理，例如，在氩气体气氛中将所述热处理在1700℃下保持30分钟。
然后，半导体层的主面经受热氧化。在步骤P5(图7)处，为了去除半导体层132的第一主面137a的表面处存在的、由离子注入等造成的损坏(缺陷)，执行一次热氧化(牺牲氧化)，之后去除由牺牲氧化产生的氧化物膜。然后，再次执行热氧化，以形成栅氧化物膜141。例如，通过在1300℃的温度下，在干燥的氧气氛中，将衬底在制造工艺中暴露60分钟，来执行牺牲氧化和栅氧化这两种。在这个阶段中，由一个热氧化产生的氧化物膜的厚度大致是40nm。根据氧化物膜的生长(形成)，半导体层132将消耗的厚度基本上等于使用碳化硅时氧化物膜的厚度。因此，以在氧化步骤之前的第一主面137a为基准，半导体层的第一主面137向着半导体层的内部后退大致80nm(0.08μm)。
参照图8G的平面构造和图8H的横截面构造，在栅氧化物膜141上形成栅电极142。在这个步骤P6(图7)处，通过LPCVD(低压化学气相沉积)来形成多晶硅膜。通过光刻，将这个多晶硅膜蚀刻成预定构造，以形成栅电极。在LPCVD法中，使用SiH2Cl2(二氯甲硅烷)作为材料气体，来引入PH3(磷化氢)作为n型杂质以形成多晶硅膜，该多晶硅膜在1000℃的温度和30Pa的减小的压下掺杂杂质。例如，该多晶硅膜具有的厚度大致为0.5μm并且薄膜电阻为20mΩ/□。例如，通过使用CH4(氟里昂)基气体的RIE来执行蚀刻。
参照图8A的平面构造和图8B的横截面构造，层间绝缘膜143和欧姆电极144形成在栅电极142上。在层间绝缘膜143的形成步骤P7(图7)中，例如，在制造工艺中，通过CVD，在绝缘栅型半导体器件100的暴露的栅电极142的整个表面上，沉积厚度大致为0.6μm的SiO2膜。可以通过用PCVD(等离子体化学气相沉积)替代CVD来形成层间绝缘膜143。层间绝缘膜143可以由硅氮化物(SiN)制成。
然后，形成电连接源区134和接触区135的欧姆电极144。这个欧姆电极形成步骤(P8)涉及源区134和接触区135。在栅氧化物膜141和层间绝缘膜143中形成开口，使得通过光刻和蚀刻来暴露半导体层132的第一主面137。然后，通过电子束沉积，沉积厚度分别为200nm、400nm和250nm的钛(Ti)、Al和Si，而不去除抗蚀剂。然后，连同抗蚀剂一起去除抗蚀剂上沉积的Ti、Al、Si层(所谓的剥离法)。然后，在诸如氩(Ar)或N的惰性气氛中，在大致950℃的温度下，执行热处理30秒，以形成半导体层132的碳化硅与Ti、Al、Si的合金层。该合金层被当作欧姆电极144。
参照图8K的平面构造和图8L的横截面构造，在层间绝缘膜143上，分别形成电连接到所有基本单元(110或120)中的欧姆电极144以及位于最***的基本单元中的每个基本单元的栅电极的源互连101和栅极内衬互连102。在这个互连形成步骤P9(图7)中，位于最***的所有基本单元(110或120)经受光刻，以具有在位于***RESURF区105上的栅电极142上的层间绝缘膜143中形成的开口。然后，在去除抗蚀剂后，通过溅射等，提供厚度大致为2-5μm的Al或Al合金。蚀刻Al或Al合金，以形成源互连101和栅极内衬互连102。通过使用氯(Cl)基气体的RIE，允许蚀刻Al或Al合金。
最终，形成诸如聚酰亚胺的有机型保护膜(未示出)，或诸如SiO2或SiN的保护膜，以完成本实施例的碳化硅绝缘栅型半导体器件100。
要理解，本文公开的这些实施例只是作为示例，不被当作限制。本发明的范围不受以上描述的限制，而是由所附权利要求书的术语限制，并且旨在包括等价于权利要求书术语的范围和含义内的任何修改。
附图标记列表
100绝缘栅型半导体器件；101源互连；102栅极内衬互连；103栅焊盘；104半导体器件的端面；105***RESURF区；106第一保护环；107第二保护环；108有源区；110四边形基本单元；111四边形基本单元的虚拟边界线；112四边形基本单元的主体区；113四边形基本单元的接触区；114四边形基本单元的源区；120六边形形状基本单元；121六边形形状基本单元的虚拟边界线；122六边形形状基本单元的主体区；123六边形形状基本单元的接触区；124六边形形状基本单元的源区；130基本单元的横截面构造；131衬底；132半导体层；133主体区；134源区；135接触区；136反转防止区；137半导体层的第一主面；137a在氧化步骤之前的半导体层的第一主面；138半导体层的第二主面；141栅氧化物膜；142栅电极；143层间绝缘膜；144欧姆电极；145沟道区；151半导体层的杂质浓度；152主体区的杂质浓度；153主体区的杂质浓度；154半导体层的杂质浓度

Claims (16)

1.一种碳化硅绝缘栅型半导体器件(100)，包括：
支撑衬底(131)；
第一导电类型的半导体层(132)，所述半导体层(132)形成在所述支撑衬底上并且具有第一主面(137)，所述第一主面(137)与接触所述支撑衬底的面的一侧相反；以及
电极(142)和互连(101)，所述电极(142)和所述互连(101)形成在所述主面上，
所述半导体层包括有源区(108)和***RESURF区(105)，所述有源区(108)形成为包括所述第一主面，所述***RESRUF区(105)形成为带形以便环绕所述有源区的***并且包括所述第一主面，
所述有源区具有被从平面视角来看构成多边形的虚拟边界线环绕的多个基本单元，所述多个基本单元被布置成没有间隙以便在所述边界线处形成接触，
所述多个基本单元中的每个在所述主面上包括第二导电类型的主体区(133)，所述主体区(133)构成所述多边形的相似形，
所述第二导电类型的所述***RESURF区被形成为包括所述多个基本单元之中的构成所述有源区的最***的基本单元中的所述主体区，以及
所述***RESURF区的不含所述主体区的部分的宽度大于或等于至少所述半导体层的厚度的1/2。
2.根据权利要求1所述的碳化硅绝缘栅型半导体器件，其中，
在距离所述第一主面达到0.05μm的深度的所述半导体层的表面区域处，所述第二导电类型的***RESURF区的平均杂质浓度高于所述第二导电类型的主体区的平均杂质浓度。
3.根据权利要求1所述的碳化硅绝缘栅型半导体器件，其中，
在距离所述第一主面达到0.05μm的深度的表面区域处，所述***RESURF区中的所述第二导电类型的平均杂质浓度大于或等于所述主体区中的所述第二导电类型的平均杂质浓度的3倍。
4.根据权利要求1所述的碳化硅绝缘栅型半导体器件，其中，
所述主体区具有所述第二导电类型的杂质浓度，该杂质浓度变化成以使得在相对于所述第一主面的深度方向上具有最大值，
在与所述最大值相对应的深度处，所述***RESURF区中的所述第二导电类型的杂质浓度小于或等于所述主体区中的杂质浓度的最大值的1/3。
5.根据权利要求1所述的碳化硅绝缘栅型半导体器件，其中，
所述***RESURF区距离所述第一主面的深度大于所述主体区距离所述第一主面的深度。
6.根据权利要求1所述的碳化硅绝缘栅型半导体器件，其中，
所述***RESURF区是p导电类型，并且包含硼作为杂质体。
7.根据权利要求1所述的碳化硅绝缘栅型半导体器件，其中，
在平面视角中呈现带形的所述***RESURF区的***构成倒角四边形，该倒角四边形的四个拐角为圆弧形，
所述***的倒角部分的半径大于或等于所述半导体层的厚度。
8.根据权利要求1所述的碳化硅绝缘栅型半导体器件，其中，
所述半导体层包括至少一个环绕所述***RESURF区并且具有所述第二导电类型的保护环(106，107)。
9.根据权利要求1所述的碳化硅绝缘栅型半导体器件，其中，
所述互连包括以在下方夹着绝缘膜的方式布置在所述***RESURF区上的栅极内衬互连(102)，所述栅极内衬互连(102)由金属制成并且具有带形，
所述电极包括栅电极(142)，并且
所述栅极内衬互连电连接到在所述多个基本单元之中的位于最***的每个基本单元中的所述栅电极。
10.根据权利要求1所述的碳化硅绝缘栅型半导体器件，其中，
所述电极包括栅电极，
所述半导体层包括反转防止区(136)，所述反转防止区(136)大致上在位于从平面视角来看最***的所述基本单元和所述***RESURF区之间的叠置区处的所述栅电极(142)的正下方，所述反转防止区(136)包括所述第一主面并且具有高于所述主体区的杂质浓度的杂质浓度。
11.根据权利要求10所述的碳化硅绝缘栅型半导体器件，其中，
所述多个基本单元中的每个包括所述主体区中的所述第二导电类型的接触区(135)以便包括所述第一主面，
所述反转防止区是所述第二导电类型，并且具有与所述接触区中的所述第二导电类型的杂质浓度相等的杂质浓度。
12.根据权利要求1所述的碳化硅绝缘栅型半导体器件，其中，
所述多个基本单元中的每个具有从平面视角来看呈六边形的形状。
13.根据权利要求1所述的碳化硅绝缘栅型半导体器件，其中，
所述第一主面相对于{0001}面倾斜大于或等于50°且小于或等于65°。
14.根据权利要求1所述的碳化硅绝缘栅型半导体器件，其中，
所述第一主面是{03-38}面。
15.一种制造碳化硅绝缘栅型半导体器件(100)的方法，包括以下步骤：
准备衬底(200)；
在所述衬底上形成用于离子注入的掩模构件(300)；
通过光刻将所述掩模构件处理成预定形状；以及
使用所述掩模构件作为掩模来执行离子注入；
通过执行离子注入的所述步骤，来同时地形成***RESURF区(105)和保护环(106和107)。
16.一种制造碳化硅绝缘栅型半导体器件(100)的方法，包括以下步骤：
准备衬底(200)；
在所述衬底上形成用于离子注入的掩模构件(300)；
通过光刻将所述掩模构件处理成预定形状；以及
使用所述掩模构件作为掩模来执行离子注入；
通过执行离子注入的所述步骤，来同时地形成接触区(135)和反转防止区(136)。
CN201180003503.9A 2010-02-16 2011-02-07 碳化硅绝缘栅型半导体器件及其制造方法 Active CN102484126B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-031507 2010-02-16
JP2010031507A JP5544918B2 (ja) 2010-02-16 2010-02-16 炭化珪素絶縁ゲート型半導体素子およびその製造方法
PCT/JP2011/052531 WO2011102254A1 (ja) 2010-02-16 2011-02-07 炭化珪素絶縁ゲート型半導体素子およびその製造方法

Publications (2)

Publication Number Publication Date
CN102484126A true CN102484126A (zh) 2012-05-30
CN102484126B CN102484126B (zh) 2014-11-12

Family

ID=44482841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180003503.9A Active CN102484126B (zh) 2010-02-16 2011-02-07 碳化硅绝缘栅型半导体器件及其制造方法

Country Status (8)

Country Link
US (1) US8901568B2 (zh)
EP (1) EP2538444B1 (zh)
JP (1) JP5544918B2 (zh)
KR (1) KR20120138734A (zh)
CN (1) CN102484126B (zh)
CA (1) CA2766981A1 (zh)
TW (1) TW201140838A (zh)
WO (1) WO2011102254A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104871316A (zh) * 2013-01-16 2015-08-26 住友电气工业株式会社 碳化硅半导体器件
CN105097787A (zh) * 2014-05-19 2015-11-25 恩智浦有限公司 半导体器件
CN107068732A (zh) * 2012-10-22 2017-08-18 住友电气工业株式会社 碳化硅半导体器件

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110042188A (ko) * 2008-10-24 2011-04-25 가부시키가이샤 어드밴티스트 전자 디바이스 및 제조 방법
JP5701447B2 (ja) 2012-03-05 2015-04-15 三菱電機株式会社 半導体装置
JP6222771B2 (ja) 2013-11-22 2017-11-01 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
JP6183200B2 (ja) * 2013-12-16 2017-08-23 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
WO2015155828A1 (ja) * 2014-04-08 2015-10-15 日産自動車株式会社 半導体装置及びその製造方法
JP6274968B2 (ja) * 2014-05-16 2018-02-07 ローム株式会社 半導体装置
JP6253518B2 (ja) * 2014-05-30 2017-12-27 三菱電機株式会社 炭化珪素半導体装置の製造方法
CN104241338B (zh) * 2014-09-29 2017-06-13 中国科学院微电子研究所 一种SiC金属氧化物半导体晶体管及其制作方法
JP6511848B2 (ja) * 2015-02-13 2019-05-15 住友電気工業株式会社 半導体装置
WO2017006594A1 (ja) * 2015-07-08 2017-01-12 住友電気工業株式会社 炭化珪素半導体基板および炭化珪素半導体装置の製造方法
JP6473073B2 (ja) * 2015-12-15 2019-02-20 株式会社日立製作所 半導体装置、パワーモジュール、電力変換装置、自動車および鉄道車両
JP2016167632A (ja) * 2016-05-17 2016-09-15 住友電気工業株式会社 炭化珪素半導体装置
US10541300B2 (en) * 2016-05-26 2020-01-21 General Electric Company Semiconductor device and method of making thereof
US9991379B1 (en) * 2016-11-17 2018-06-05 Sanken Electric Co., Ltd. Semiconductor device with a gate insulating film formed on an inner wall of a trench, and method of manufacturing the same
WO2019159237A1 (ja) 2018-02-13 2019-08-22 新電元工業株式会社 半導体装置及び半導体装置の製造方法
CN109964313A (zh) 2019-02-11 2019-07-02 长江存储科技有限责任公司 具有由不扩散导电材料制成的键合触点的键合半导体结构及其形成方法
WO2021019086A1 (en) 2019-08-01 2021-02-04 Abb Power Grids Switzerland Ag OPTIMIZED RETROGRADE CHANNEL IMPLANT FOR PLANAR SiC MOSFET
JP7294083B2 (ja) * 2019-11-20 2023-06-20 株式会社デンソー 半導体装置とその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078138A (ja) * 2001-08-31 2003-03-14 Nec Kansai Ltd 半導体装置
JP2004158844A (ja) * 2002-10-15 2004-06-03 Fuji Electric Device Technology Co Ltd 半導体装置および半導体装置の製造方法
CN101097947A (zh) * 2006-06-30 2008-01-02 株式会社东芝 半导体器件
JP2009004668A (ja) * 2007-06-25 2009-01-08 Toshiba Corp 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62173764A (ja) * 1986-01-27 1987-07-30 Matsushita Electric Works Ltd 半導体装置
JPH01292862A (ja) * 1988-05-20 1989-11-27 Toshiba Corp 半導体装置
JPH04159776A (ja) * 1990-10-23 1992-06-02 Mitsubishi Electric Corp プレーナ形半導体装置
JPH07240518A (ja) * 1994-02-28 1995-09-12 Sanyo Electric Co Ltd 縦型ｍｏｓ半導体装置及びその製造方法
TW286435B (zh) * 1994-07-27 1996-09-21 Siemens Ag
JPH10261787A (ja) * 1997-03-18 1998-09-29 Toshiba Corp 電力用半導体装置
US6734461B1 (en) * 1999-09-07 2004-05-11 Sixon Inc. SiC wafer, SiC semiconductor device, and production method of SiC wafer
JP3708057B2 (ja) * 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
WO2005053034A1 (ja) * 2003-11-25 2005-06-09 Matsushita Electric Industrial Co., Ltd. 半導体素子
KR20060120070A (ko) * 2004-02-27 2006-11-24 로무 가부시키가이샤 반도체 장치 및 그 제조 방법
US7659570B2 (en) * 2005-05-09 2010-02-09 Alpha & Omega Semiconductor Ltd. Power MOSFET device structure for high frequency applications
JP4367508B2 (ja) * 2007-03-13 2009-11-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2009289904A (ja) 2008-05-28 2009-12-10 Toshiba Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078138A (ja) * 2001-08-31 2003-03-14 Nec Kansai Ltd 半導体装置
JP2004158844A (ja) * 2002-10-15 2004-06-03 Fuji Electric Device Technology Co Ltd 半導体装置および半導体装置の製造方法
CN101097947A (zh) * 2006-06-30 2008-01-02 株式会社东芝 半导体器件
JP2009004668A (ja) * 2007-06-25 2009-01-08 Toshiba Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068732A (zh) * 2012-10-22 2017-08-18 住友电气工业株式会社 碳化硅半导体器件
CN107068732B (zh) * 2012-10-22 2020-09-18 住友电气工业株式会社 碳化硅半导体器件
CN104871316A (zh) * 2013-01-16 2015-08-26 住友电气工业株式会社 碳化硅半导体器件
CN105097787A (zh) * 2014-05-19 2015-11-25 恩智浦有限公司 半导体器件
CN105097787B (zh) * 2014-05-19 2017-12-05 安世有限公司 半导体器件

Also Published As

Publication number Publication date
US20120097980A1 (en) 2012-04-26
US8901568B2 (en) 2014-12-02
CN102484126B (zh) 2014-11-12
WO2011102254A1 (ja) 2011-08-25
EP2538444A4 (en) 2015-04-29
WO2011102254A9 (ja) 2012-02-09
KR20120138734A (ko) 2012-12-26
CA2766981A1 (en) 2011-08-25
EP2538444A1 (en) 2012-12-26
JP2011171374A (ja) 2011-09-01
EP2538444B1 (en) 2021-03-24
TW201140838A (en) 2011-11-16
JP5544918B2 (ja) 2014-07-09

Similar Documents

Publication Publication Date Title
CN102484126B (zh) 碳化硅绝缘栅型半导体器件及其制造方法
TWI534902B (zh) 功率半導體裝置及形成功率半導體裝置之方法
US9825166B2 (en) Silicon carbide semiconductor device and method for producing same
CN107068732B (zh) 碳化硅半导体器件
US11961904B2 (en) Semiconductor device including trench gate structure and buried shielding region and method of manufacturing
US9263571B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
EP2626905A2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
CN103890951B (zh) 用于制造半导体器件的方法和半导体器件
JP2015216182A (ja) 半導体装置及びその製造方法
CN108604551A (zh) 半导体装置以及用于制造这种半导体装置的方法
CN111244164A (zh) 碳化硅器件、半导体器件及用于形成它们的方法
CN107393814B (zh) 一种mos功率器件及其制备方法
EP2784825B1 (en) Semiconductor device and method for manufacturing same
CN111081778A (zh) 一种碳化硅沟槽型mosfet器件及其制造方法
US9806167B2 (en) Method for manufacturing silicon carbide semiconductor device
CN103930996A (zh) 半导体器件
CN109661728A (zh) 碳化硅半导体装置及其制造方法
US8802552B2 (en) Method for manufacturing semiconductor device
US20130153926A1 (en) Semiconductor device and method for manufacturing same
CN104285299A (zh) 碳化硅半导体器件
CN113611598A (zh) 一种***闸型沟槽半导体功率器件的制备方法
CN102222619B (zh) 半导体装置的制造方法
KR20190006146A (ko) 전력 반도체 소자의 제조 방법
US20240047570A1 (en) Power semiconductor device and manufacturing method thereof
KR101916936B1 (ko) 전력 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant