CN113611598A - 一种***闸型沟槽半导体功率器件的制备方法 - Google Patents
一种***闸型沟槽半导体功率器件的制备方法 Download PDFInfo
- Publication number
- CN113611598A CN113611598A CN202110459808.6A CN202110459808A CN113611598A CN 113611598 A CN113611598 A CN 113611598A CN 202110459808 A CN202110459808 A CN 202110459808A CN 113611598 A CN113611598 A CN 113611598A
- Authority
- CN
- China
- Prior art keywords
- type
- region
- epitaxial layer
- trench
- source region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- 239000004020 conductor Substances 0.000 claims abstract description 30
- 238000005468 ion implantation Methods 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000002019 doping agent Substances 0.000 claims description 30
- 150000002500 ions Chemical class 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000010410 layer Substances 0.000 abstract description 153
- 239000002356 single layer Substances 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 27
- 229920005591 polysilicon Polymers 0.000 description 24
- 238000010586 diagram Methods 0.000 description 13
- 239000011248 coating agent Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 10
- 238000000151 deposition Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 230000005669 field effect Effects 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 238000001259 photo etching Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000002028 premature Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 241001354791 Baliga Species 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种***闸型沟槽半导体功率器件的制备方法，包括以下步骤：在N型外延层上通过蚀刻形成沟槽；在所述沟槽的侧壁和底壁上形成介质层后填入导电材料，形成第一种沟槽；刻蚀掉至少一个所述第一种沟槽的上部分的导电材料后，在所述上部分的底壁和侧壁上形成介质层后填入导电材料，形成第二种沟槽；在所述N型外延层上形成P型基区、N型区以及N+型源区；在N型外延层上形成源区金属垫层、栅极连线和终端区场板。本发明的***闸型沟槽半导体功率器件的制备方法，只用单层外延层加上离子注入便可以制作出质量高和可靠性好的***闸型沟槽半导体功率器件，更加节省芯片面积，适用于不同几何图形设计的单元，提高了半导体器件的性能价格比。
Description
技术领域
本发明涉及半导体功率器件技术领域，特别是涉及一种多沟槽半导体功率器件的制备方法。
背景技术
栅控功率器件，包括，功率MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor，金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管)、IGBT(InsulatedGate Bipolar Transistor，绝缘栅双极型晶体管)、SIT(Static Induction Transistor，静电感应晶体管)、MCT(MOS Controlled Thyristor，MOS控制晶闸管)和MGT(Metal-GateTransistor，金属栅晶体管)等等。上述功率器件具有各自的特性和应用范围。
栅极场效应功率晶体管(POWER MOSFET)是一种单极载流子型器件，容易控制，相比于双极晶体管，控制开关仅需要很低的功率，并且由于导通电阻低且可高速开关，所以能有效地控制高频大电流。目前，功率MOSFET已广泛应用于各类电子、通讯产品中，被广泛地利用在例如功率放大器、功率转换器、低噪音放大器以及一些个人计算机的电源部分开关、电源电路等上，同时，其在工业上也有多种应用。
功率MOSFET在作为开关器件的使用时，应用过程中与器件相关的损耗可分为导通损耗和开关损耗。开关损耗主要是与器件的寄生电容有关，尤其是与栅极相关。一般关断时不存在拖尾电流，具有较少的开关损耗，因此能够实现高频开关。导通损耗是源于器件的导通电阻，而导通电阻随器件击穿电压增高而大幅上升。在600V至900V的应用中，超结器件借助补偿结构，可以提供较高的单极载流子电流密度，在需要更高的电压电流的应用中，一般是双极型器件占主导。200V至600V内会因应用和成本来决定选择一般的还是超结的功率栅极场效应晶体管器件。
在200V范围内，尤其是100V内，沟槽型栅控场效应晶体管是最普遍的选择，它能提供最经济的而又最好的优选因子(FOM)。沟槽栅功率MOSFET中的***闸(Split Gate)型器件能提供更好的FOM和性价比。***闸(Split Gate)型器件中的沟槽内有上下两个多晶硅区，上部分的多晶硅体与沟槽壁之间为栅极氧化层，上部分的多晶硅体相当于一般沟槽器件的栅极，下部分的多晶硅体与沟槽壁之间的氧化层比栅极氧化层厚，一般厚度可以是从300埃
至6000埃
之间；下部分的多晶硅区可起场板作用，使一般器件原来在反偏置时两沟槽间的PN结处的电场分布大为缓解，从而在承受同样的击穿电压要求下，***闸栅极场效应晶体管(Split gate POWER MOSFET)型器件可以使用厚度大致一样，但掺杂浓度更高的外延层，所以***闸(Split Gate)型器件的比电阻(Specific Ron)比一般的沟槽器件低很多。另一方面，在沟槽内，上部分的多晶硅体与下部分的多晶硅体之间是一层比栅极氧化层厚的介质层，下部分的多晶硅体的电位与源极相连接，可以屏蔽掉上部份栅极的底部电容效应，令栅极的寄生电容栅漏电荷(Qgd)大为減少，因此***闸型器件的开关损耗比一般的沟槽器件好。
J.Baliga在1999年申请了第一份有关***闸(Split Gate)型器件的专利，其后陆续也有相关的专利被提出。现有的***闸型器件，均采用掺杂浓度比较高的外延层制作,因此***闸(Split Gate)型器件的比电阻(Specific Ron)比一般的沟槽器件低很多。采用较高掺杂浓度的外延层有两个缺点:(1)表面的反型区(如N沟道栅极场控晶体管的表面P型基区)在较高掺杂浓度的外延层上很难实践；(2)在沟槽底的外延层的浓度比较高，这样会引起过早击穿，若使用浓度较谈的外延层就会增加导通电阻。
为了解决上述缺点，在现有技术中采用了二层外延层方法，即在沟槽底附近的外延层比较淡，从表面至靠近沟槽底的掺杂比较浓(如图1所示)。这样，沟槽底以上的N型区浓度比较高就可以降低导通电阻而又不引起器件过早击穿，但采用两层外延层的缺点是表面的反型区(如N沟道栅极场控晶体管的表面P型基区)在较高掺杂浓度的N型区上很难实践。为了得到更优化的器件，还有采用三层外延层来做器件，在三层外延层中，最底层的在沟槽底附近的浓度比较淡，沟槽底至离表面1um左右掺杂浓度比较高，然后最表面约1um左右的浓度比较谈。有报道声称，采用三层不同掺杂浓度的外延做出的器件的性能更好，但三层外延的成本更高，使得器件的性价比变差。不同外延层器件结构，外延层层数、厚度以及电阻率如图28所示。
发明内容
为了解决现有技术存在的不足，本发明的目的在于提供一种***闸沟槽型半导体功率器件的制备方法，采用单层外延层和离子注入，即增加器件的性能，又不影响***闸型沟槽功率器件的质量和可靠性。
为实现上述目的，本发明提供的***闸型沟槽半导体功率器件的制备方法，包括以下步骤，
在N型外延层上通过蚀刻形成沟槽；
在所述沟槽的侧壁和底壁上形成介质层后填入导电材料，形成第一种沟槽；
刻蚀掉至少一个所述第一种沟槽的上部分的导电材料后，在所述上部分的底壁和侧壁上形成介质层后填入导电材料，形成第二种沟槽；
在N型外延层上形成P型基区、N型区以及N+型源区；
在N型外延层上形成源区金属垫层、栅极连线和终端区场板。
进一步地，所述在N型外延层上形成P型基区、N型区以及N+型源区的步骤，还包括，
向N型外延层的源区注入P型掺杂剂，形成P型基区；
采用高能离子向N型外延层的源区注入N型掺杂剂，形成N型区；
通过N+掩膜向N型外延层注入N型掺杂剂，并推进扩散到所述P型基区形成N+型源区。
进一步地，所述高能离子的能量为400KeV至5MeV，剂量为4e12/cm3至2e13/cm3。
进一步地，所述N型区位于所述P型基区下、沟槽之间。
进一步地，所述采用高能离子向N型外延层的源区注入N型掺杂剂，形成N型区的步骤，还包括，采用不同能量、不同剂量的高能离子、多于一次注入N型掺杂剂。
进一步地，所述采用高能离子向N型外延层的源区注入N型掺杂剂，形成N型区的步骤，是与所述P型基区在同一掩膜下进行，使N型区的浓度高于N型外延层浓度。
更进一步地，所述采用高能离子向N型外延层的源区注入N型掺杂剂，形成N型区的步骤，还包括，
在形成沟槽前，采用高能离子向N型外延层的源区注入N型掺杂剂，形成N型区；或
在形成P型基区时，采用高能离子向N型外延层的源区注入N型掺杂剂，形成N型区；或
在形成N+型源区时，采用高能离子向N型外延层的源区注入N型掺杂剂，形成N型区；或
在不同步骤中采用不同能量和剂量的离子分别注入，然后合成为最终的N型区。
为实现上述目的，本发明提供的***闸型沟槽半导体功率器件，包括，沟槽、***闸栅极、P型基区、N型区、N+型源区、终端区、源区金属垫层，以及栅极金属垫层，其中，
所述沟槽、所述***闸栅极、所述P型基区、所述N型区、所述N+型源区、所述终端区、所述源区金属垫层，以及所述栅极金属垫层，采用一层外延层制作而成；
所述N型区，采用高能离子注入方法形成，其浓度高于所述外延层浓度。
进一步地，所述沟槽，包括，第一种沟槽和第二种沟槽，其中，
所述第一种沟槽，其侧壁和底壁为介质层，中间为导电材料，形成的导电体被接至所述源区金属垫层；
所述第二种沟槽，具有上沟槽部分和下沟槽部分；
所述下沟槽部分的侧壁和底壁为介质层，中间为导电材料，形成的导电体被连接到源区金属垫层；所述上沟槽部分的侧壁和底壁为介质层，中间是导电材料，形成的导电体被连接到栅极金属垫层，作为器件的栅极使用。
更进一步地，所述N型区，位于所述P型基区的下部、所述沟槽之间；
所述N+型源区，位于所述P型基区的上部。
本发明的***闸型沟槽半导体功率器件的制备方法，采用工艺流程与板图新设计的相结合，克服了现有技术中的缺点，使***闸(Split Gate)沟槽型器件只用单层外延层加上离子注入便可以制作出比用三层外延层制作出的同等或更好的器件。本发明只用单层掺杂浓度比较淡的外延层,然后用高能离子注入，把需要的区域变成掺杂浓度更高的N型区，没有注入高能N型离子的区域或在注入处的扩散长度以外的区域，掺杂浓度不受影响，如图24的终端区。
图27为根据本发明的N型区掺杂浓度示意图，如图27所示，实线的掺杂浓度分布是在有源区内受到高能离子注入的区域经过高温扩散后的掺杂浓度分布；虚线是用三层外延层的掺杂浓度在高温扩散前的分布，经高温扩散后会与用高能离子注入的大致相同。因为终端区域没有任何的高能N型离子注入，终端区的掺杂浓度基本上就是原来N型外延层的掺杂浓度，所以器件在相同反偏置时，终端区域的电场相对没那么集中，终端部份的设计比较简单而且只占很少空间便可以满足器件电学性能规格的要求(如图24)。简单有效的终端设计使器件更加节省芯片面积，并且可适用于不同几何图形设计的单元，提高了半导体器件的性能价格比。
附图说明
附图用来提供对本发明的进一步理解，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制：
图1为根据本发明的***闸型沟槽半导体功率器件的制备方法流程图；
图2为本发明的实施例暴露出表面氧化层的示意图；
图3为本发明的实施例经过沟槽掩模步骤暴露出外延层后的示意图；
图4为本发明的实施例通过蚀刻形成沟槽后的示意图；
图5为本发明的实施例形成的沟槽示意图；
图6为本发明的实施例在沟槽内形成氧化层的示意图；
图7为本发明的实施例在沟槽中沉积高掺杂的多晶硅的示意图；
图8为本发明的实施例的进行多晶硅层平面处理后的示意图；
图9为本发明的实施例的部分沟槽的表面被光刻涂层覆盖的示意图；
图10为本发明的实施例的在沟槽中填充介质层的示意图；
图11为本发明的实施例的部分沟槽的表面被光刻涂层覆盖的示意图；
图12为本发明的实施例的在沟槽场板上留下一层介质层的示意图；
图13为本发明的实施例的在沟槽内形成栅极氧化层的示意图；
图14为本发明的实施例的在沟槽中填充高掺杂的多晶硅的示意图；
图15为本发明的实施例的进行多晶硅层平面处理后的示意图；
图16为本发明的实施例藉掩膜板对器件注入形成P型基区的离子示意图；
图17为本发明的实施例藉掩膜板对器件注入浓度较高的N型区的高能离子示意图；
图18为本发明的实施例经过高温扩散处理后的示意图；
图19为本发明的实施例通过N+源区步骤后的示意图；
图20为本发明的实施例的表面形成层间介质的示意图；
图21为本发明的实施例的对接触孔沟槽注入P型高掺杂剂的示意图；
图22为本发明的实施例通过金属刻蚀步骤后的示意图；
图23为根据本发明的***闸栅极场效应晶体管功率器件有源区结构的横切面示意图；
图24为本发明的在P型基区下和沟槽之间离子注入掺杂形成N型区示意图；
图25为根据本发明的实施例在完成所有前道工艺步骤后的横切面示意图；
图26为根据本发明的在终端处有P型保护环的横切面示意图；
图27为根据本发明的N型区的掺杂浓度示意图；
图28为现有技术中不同外延层器件结构的外延层厚度及电阻率示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明的***闸型沟槽半导体功率器件，具有多种可实施的方式，重点在于用高能离子注入方法，把N型离子注入表面P型基区之下，沟槽之间，使该区域的N型掺杂比原来的N型掺杂外延层浓度为高，一般可以高出一至五倍不等，从而不需要用较浓的N型外延层而又同时可以优化器件性能和使工艺制作简单有效，提高器件的性价比。
实施例1
图1为根据本发明的***闸型沟槽半导体功率器件的制备方法流程图，下面将参考图1，对本发明的***闸型沟槽半导体功率器件的制备方法进行详细描述。
首先，在步骤101，在N型外延层上通过蚀刻形成沟槽。
本发明实施例中，将N型外延层(N Epi Layer层)置于N+型衬底(N+Substrate衬底)的上方，在N型外延层的上表面采用积淀或热生长方式形成氧化层(厚度为0.3um至1.5um的氧化物硬光罩)后，在氧化层上再积淀一层光刻涂层，再通过沟槽掩模形成图案，暴露出氧化层的一些部分，如图2所示；
对沟槽掩模形成的图案暴露出的氧化层进行干蚀后，暴露出N型外延层；再清除掉光刻涂层，如图3所示；
通过蚀刻形成至少两个沟槽(深度为1.0um至3.0um，宽度为0.2um至1.0um)，并且形成的沟槽延伸至N型外延层，如图4所示；
形成沟槽后，对沟槽进行牺牲性氧化(时间为10分钟至100分钟，温度为1000℃至1200℃)，以消除在开槽过程中被等离子破坏的硅层；清除掉所有的氧化层后的沟槽如图5所示。
在步骤102，在沟槽的侧壁和底壁上形成氧化层并填充导电材料(多晶硅)。
本发明实施例中，通过热生长的方式，在沟槽暴露着的侧壁、底部以及N型外延层的上表面形成一层氧化层(厚度为0.03um至0.6um)，如图6所示；
在沟槽中沉积N型高掺杂的多晶硅，以填充沟槽并覆盖N型外延层的顶面，如图7所示，其中，多晶硅掺杂浓度为RS＝5Ω/□至100Ω/□(Ω/□为方阻的单位)；
对N型外延层表面上的多晶硅层(poly层)进行平面腐蚀处理或者化学机械抛光，刻蚀掉N型外延层表面的多晶硅，如图8所示。
在步骤103，刻蚀掉至少一个沟槽的上部分的多晶硅，在该至少一个沟槽的上部分的底壁上形成介质层，以及在该至少一个沟槽的上部分的侧壁上形成新的介质层并填上导电材料(多晶硅)。
本发明实施例中，在N型外延层的表面上积淀一层光刻涂层后，通过掩模形成图案，覆盖一部分沟槽的表面；刻蚀沟槽内的多晶硅，将未被覆盖的沟槽内距多晶硅上表面约0.8um至1.5um之间的多晶硅刻蚀掉，如图9所示；
清除掉光刻涂层后，在沟槽中沉积介质层(二氧化硅或者氮化硅等)，以填充沟槽并覆盖N型外延层的顶面，如图10所示；
对N型外延层表面上的介质层进行平面腐蚀处理或者化学机械抛光，刻蚀掉N型外延层表面上的介质层；在N型外延层表面上积淀一层光刻涂层(光刻胶)后，再通过掩模形成图案，覆盖一部分沟槽的表面，如图11所示；
刻蚀没有光刻图层保护的沟槽内的介质层，腐蚀掉距沟槽内多晶硅上表面约0.02um至0.3um之间以上的介质层，即只保留距沟槽内多晶硅上表面约0.02um至0.3um之间的介质层，如图12所示；
通过热生长的方式，在沟槽暴露着的侧壁以及N型外延层的上表面形成一层薄的栅极氧化层(厚度为0.01um至0.04um)，如图13所示；
在沟槽中沉积N型高掺杂的多晶硅，以填充沟槽并覆盖N型外延层的顶面，如图14所示，其中，多晶硅掺杂浓度为RS＝5Ω/□至100Ω/□(Ω/□为方阻的单位)；
对N型外延层表面上的多晶硅层进行平面腐蚀处理或者化学机械抛光，如图15所示。
在步骤104，在N型外延层上形成P型基区、P型基区之下浓度较高的N型区以及P型基区上的N+型源区。
本发明实施例中，在N型外延层表面上积淀一层光刻涂层后，光刻涂层厚度为0.5um至3.0um,再通过P型区掩模形成图案，暴露出需要P型基区注入的源区；再向N型外延层的源区注入P型掺杂剂(硼，剂量为8e12/cm3至2e14/cm3,能量为100KeV至300KeV)，形成P型基区，如图16所示；
然后再用高能离子向N型外延层的源区注入N型掺杂剂(磷，剂量为4e12/cm3至2e13/cm3，能量为500KeV至3MeV)，在N型外延层上形成P型基区之下浓度较高的N型区，如图17所示；
通过一次高温扩散处理(温度为950℃至1200℃，时间为10分钟至1000分钟)，使P型基区推进扩散到N型外延层中(深度为0.5um至2.0um)和使高能注入的N型掺杂剂扩散到离表面约1.0um和至沟槽底深度，如图18所示；
通过N+掩膜步骤向N型外延层注入N型掺杂剂(磷或者砷，剂量为1e15/cm3至2e16/cm3)；再通过二次高温扩散处理(温度为950℃至1200℃，时间为10分钟至100分钟)，使N型区推进扩散到P型基区形成N+型源区，如图19所示；
N+型源区深度为0.2um至0.5um，P型基区深度为0.5um至1.5um。
本发明实施例中，用高能离子向N型外延层的源区注入N型掺杂剂，在N型外延层上形成P型基区之下浓度较高的N型区，可以多于一次注入和多于一种能量和剂量的注入，并与P型基区在同一掩膜塗层下进行的，这样P型基区下必定有所述P型基区下和沟槽之间浓度较高的N型区，如果采用这步骤专用的掩膜版来实施离子注入的,这样，在P型基区下就不一定有浓度较N型外延层为高的N型区。这浓度较N型外延层为高的N型区是以在挖沟槽前用高能离子注入来形成的，也可以在形成P型基区时或在形成n+高掺杂源区时用高能离子注入来形成的，也可以在整个工艺流程不同步骤中用相应高能和剂量的离子分别注入,然后最终合成为在P形基区下浓度比较高的N型区。
在步骤105，在N型外延层上形成源区金属垫层、栅极连线和终端区场板。
本发明实施例中，在N型外延层的表面上先沉积无掺杂二氧化硅层(厚度为0.1um至0.5um)后，再沉积硼磷玻璃(厚度为0.1um至0.8um)形成层间介质，如图20所示；
在层间介质表面积淀光刻涂层，利用接触孔掩模，暴露出部分层间介质后，再对暴露出的部分层间介质进行干蚀，在层间介质中形成多个接触孔掩模开孔后，再清除掉光刻涂层；对含有掺杂剂的硅片表面进行浸蚀，使接触孔沟槽(深度为0.4um至1.5um，宽度为0.12um至1.6um)穿过N型源区进入到P型基区后，再对接触孔沟槽注入P型高掺杂剂(浓度为10E14/cm3至5×10E15/cm3)，以减少P型基区与金属插塞间的接触电阻，有效地增加器件的安全使用区，如图21所示；
在接触孔沟槽的侧壁、底部以及层间介质的上表面沉积一层钛或者氮化钛层后，再对接触孔沟槽进行钨填充以形成金属插塞；在器件的上面沉积一层铝铜合金(厚度为0.8um至10um)后，再通过金属掩模进行金属浸蚀，形成源区金属垫层、栅极连线和终端区场板，如图22所示。
实施例2
本发明实施例还提供一种***闸型沟槽半导体功率器件，包括，
至少两种沟槽：第一种沟槽和第二种沟槽。
第一种沟槽的侧壁和底壁是介质层，第一种沟槽的中间是导电材料，第一种沟槽形成的导电体被接至其顶部的源区金属，两个第一种沟槽之间有P型基区。
第二种沟槽具有两部分结构：上部分沟槽和下部分沟槽。
下部分沟槽的侧壁和底壁是介质层，下部分沟槽的中间是导电材料，下部分沟槽形成的导电体被接至源区金属(例如，通过连接第一沟槽的导电体而与源区金属相连)作为场板；上部分沟槽的侧壁和底壁是介质层，上部分沟槽的中间是导电材料，上部分沟槽形成的导电体被接至栅极金属(例如栅极连线、打线金属垫层)，作为器件的栅极使用。
两个第二种沟槽之间有P型基区和P型基区之下用高能离子注入方法形成的浓度较高的N型区。
该***闸型沟槽半导体功率器件，还至少具有***闸栅极、P型基区、P型基区之下用高能离子注入方法形成的浓度较高的N型区、N+型源区、终端区、源区金属垫层和栅极金属垫层。
本发明实施例中，该两种沟槽的深度约为1.0um至3.0um之间，宽度约为0.2um至1.0um之间，表面板图结构是条状、长方形状、正方状或者六角形状等均可。
本发明实施例中，高能离入注入步骤可以在挖沟槽之前施实，亦可以在形成P型基区或N+型源区时一起实施,也可以在整个工艺流程不同步骤中用相应高能和剂量的离子分别注入,然后最终合成在P形基区下浓度比较高的N型区,以下的实施例，在P型基区之下的浓度较高的N型区是与P型基区用同一掩膜塗层来完成离子注入的。
图23为根据本发明的***闸栅极场效应晶体管功率器件有源区结构的横切面示意图，如图23所示，包括，本发明的***闸栅极场效应晶体管功率器件，包括***闸栅极、P型基区、P型基区下和沟槽之间浓度较N型外延层为高的N型区、N+型源区和源区金属垫层。与现有技术不同之处是在P型基区下和两沟槽之间的掺杂浓度比原有外延层的浓度较高的N型区，是用离子注入形成的。
图24为本发明的在P型基区下和沟槽之间离子注入掺杂形成N型区示意图，如图24所示，在P型基区下和沟槽之间掺杂浓度比原有外延层的浓度较高的N型区，是用多于一次注入和多于一种能量和剂量的离子注入方法完成的，注入的离子是磷，剂量为4e12/cm3至2e13/cm3，能量为500KeV至5MeV。
本发明实施例中，P型基区下和沟槽之间掺杂浓度比原有外延层的浓度较高的N型区是和P型基区可以在同一掩膜塗层下做离子注入来形成的，这样P型基区下必定有所述P型基区下和沟槽之间浓度较高的N型区。
本发明实施例中，P型基区下和沟槽之间掺杂浓度比原有外延层的浓度较高的N型区是用各自自己专用的掩膜版来实施离子注入的，这样，在P型基区下不一定有所述的P型基区下和沟槽之间浓度较高的N型区，如图25和26所示。
本发明实施例中，P型基区下和沟槽之间掺杂浓度比原有外延层的浓度较高的N型区是可以在挖沟槽前用高能离子注入来形成，也可以在形成P型基区时或在形成n+高掺杂源区时用高能离子注入来形成，也可以在整个工艺流程不同步骤中用相应高能和剂量的离子分别注入,然后最终合成在P形基区下浓度比较高的N型区。
采用本发明的***闸型沟槽半导体功率器件的制备方法，可以增加器件的性能价格比，并且不影响沟槽型功率器件的质量和可靠性。
最后需要说明的是：本发明可用于制造各种沟槽半导体功率器件(例如，沟槽绝缘栅双极晶体管(Trench IGBT)、沟槽二极管或者沟槽肖基特二极管)，本发明可用于制备12V至1200V的沟槽半导体功率器件，本发明的实施例以N型通道器件做出说明，本发明亦可用于P型通道器件，尽管参照实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，但是凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种***闸型沟槽半导体功率器件的制备方法，包括以下步骤：
在N型外延层上通过蚀刻形成沟槽；
在所述沟槽的侧壁和底壁上形成介质层后填入导电材料，形成第一种沟槽；
刻蚀掉至少一个所述第一种沟槽的上部分的导电材料后，在所述上部分的底壁和侧壁上形成介质层后填入导电材料，形成第二种沟槽；
在N型外延层上形成P型基区、N型区以及N+型源区；
在N型外延层上形成源区金属垫层、栅极连线和终端区场板。
2.根据权利要求1所述的***闸型沟槽半导体功率器件的制备方法，其特征在于，
所述在N型外延层上形成P型基区、N型区以及N+型源区的步骤，还包括，
向N型外延层的源区注入P型掺杂剂，形成P型基区；
采用高能离子向N型外延层的源区注入N型掺杂剂，形成N型区；
通过N+掩膜向N型外延层注入N型掺杂剂，并推进扩散到所述P型基区形成N+型源区。
3.根据权利要求2所述的***闸型沟槽半导体功率器件的制备方法，其特征在于，所述高能离子的能量为400KeV至5MeV，剂量为4e12/cm3至2e13/cm3。
4.根据权利要求2所述的***闸型沟槽半导体功率器件的制备方法，其特征在于，所述N型区位于所述P型基区下、沟槽之间。
5.根据权利要求2所述的***闸型沟槽半导体功率器件的制备方法，其特征在于，所述采用高能离子向N型外延层的源区注入N型掺杂剂，形成N型区的步骤，还包括，采用不同能量、不同剂量的高能离子、多于一次注入N型掺杂剂。
6.根据权利要求2所述的***闸型沟槽半导体功率器件的制备方法，其特征在于，所述采用高能离子向N型外延层的源区注入N型掺杂剂，形成N型区的步骤，是与所述P型基区在同一掩膜下进行，使N型区的浓度高于N型外延层浓度。
7.根据权利要求2所述的***闸型沟槽半导体功率器件的制备方法，其特征在于，所述采用高能离子向N型外延层的源区注入N型掺杂剂，形成N型区的步骤，还包括，
在形成沟槽前，采用高能离子向N型外延层的源区注入N型掺杂剂，形成N型区；或
在形成P型基区时，采用高能离子向N型外延层的源区注入N型掺杂剂，形成N型区；或
在形成N+型源区时，采用高能离子向N型外延层的源区注入N型掺杂剂，形成N型区；或
在不同步骤中采用不同能量和剂量的离子分别注入，然后合成为最终的N型区。
8.一种***闸型沟槽半导体功率器件，包括，沟槽、***闸栅极、P型基区、N型区、N+型源区、终端区、源区金属垫层，以及栅极金属垫层，其特征在于，
所述沟槽、所述***闸栅极、所述P型基区、所述N型区、所述N+型源区、所述终端区、所述源区金属垫层，以及所述栅极金属垫层，采用一层外延层制作而成；
所述N型区，采用高能离子注入方法形成，其浓度高于所述外延层浓度。
9.根据权利要求1所述的***闸型沟槽半导体功率器件, 其特征在于，所述沟槽，包括，第一种沟槽和第二种沟槽，其中，
所述第一种沟槽，其侧壁和底壁为介质层，中间为导电材料，形成的导电体被接至所述源区金属垫层；
所述第二种沟槽，具有上沟槽部分和下沟槽部分；
所述下沟槽部分的侧壁和底壁为介质层，中间为导电材料，形成的导电体被连接到源区金属垫层；所述上沟槽部分的侧壁和底壁为介质层，中间是导电材料，形成的导电体被连接到栅极金属垫层，作为器件的栅极使用。
10.根据权利要求9所述的***闸型沟槽半导体功率器件, 其特征在于，
所述N型区，位于所述P型基区的下部、所述沟槽之间；
所述N+型源区，位于所述P型基区的上部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110459808.6A CN113611598A (zh) | 2021-04-27 | 2021-04-27 | 一种***闸型沟槽半导体功率器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110459808.6A CN113611598A (zh) | 2021-04-27 | 2021-04-27 | 一种***闸型沟槽半导体功率器件的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113611598A true CN113611598A (zh) | 2021-11-05 |
Family
ID=78303372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110459808.6A Pending CN113611598A (zh) | 2021-04-27 | 2021-04-27 | 一种***闸型沟槽半导体功率器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113611598A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220069073A1 (en) * | 2020-08-28 | 2022-03-03 | Nanjing Zizhu Microelectronics Co., Ltd. | Integrated circuit system with super junction transistor mechanism and method of manufacture thereof |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090315104A1 (en) * | 2008-06-20 | 2009-12-24 | Force Mos Technology Co. Ltd. | Trench MOSFET with shallow trench structures |
| US20110316075A1 (en) * | 2009-11-20 | 2011-12-29 | Force Mos Technology Co., Ltd. | Trench mosfet with trenched floating gates having thick trench bottom oxide as termination |
| US20130168760A1 (en) * | 2011-12-30 | 2013-07-04 | Force Mos Technology Co. Ltd. | Trench mosfet with resurf stepped oxide and diffused drift region |
| CN103632964A (zh) * | 2012-08-21 | 2014-03-12 | 深圳市力振半导体有限公司 | 一种制备沟槽半导体功率器件的方法 |
| CN105789291A (zh) * | 2016-04-26 | 2016-07-20 | 电子科技大学 | 一种双***沟槽栅电荷存储型igbt及其制造方法 |
| CN108417637A (zh) * | 2018-03-09 | 2018-08-17 | 香港商莫斯飞特半导体股份有限公司 | 一种多沟槽半导体功率器件及其制备方法 |
| CN109979987A (zh) * | 2017-12-28 | 2019-07-05 | 深圳尚阳通科技有限公司 | 一种屏蔽栅功率器件及制造方法 |
| CN111509046A (zh) * | 2019-01-30 | 2020-08-07 | 硅尼克斯股份有限公司 | 具有非均匀沟槽氧化物的***栅半导体 |
| CN111916502A (zh) * | 2019-05-09 | 2020-11-10 | 中国科学院微电子研究所 | 一种具有高掺杂层的***栅功率mosfet器件及其制备方法 |
-
2021
- 2021-04-27 CN CN202110459808.6A patent/CN113611598A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090315104A1 (en) * | 2008-06-20 | 2009-12-24 | Force Mos Technology Co. Ltd. | Trench MOSFET with shallow trench structures |
| US20110316075A1 (en) * | 2009-11-20 | 2011-12-29 | Force Mos Technology Co., Ltd. | Trench mosfet with trenched floating gates having thick trench bottom oxide as termination |
| US20130168760A1 (en) * | 2011-12-30 | 2013-07-04 | Force Mos Technology Co. Ltd. | Trench mosfet with resurf stepped oxide and diffused drift region |
| CN103632964A (zh) * | 2012-08-21 | 2014-03-12 | 深圳市力振半导体有限公司 | 一种制备沟槽半导体功率器件的方法 |
| CN105789291A (zh) * | 2016-04-26 | 2016-07-20 | 电子科技大学 | 一种双***沟槽栅电荷存储型igbt及其制造方法 |
| CN109979987A (zh) * | 2017-12-28 | 2019-07-05 | 深圳尚阳通科技有限公司 | 一种屏蔽栅功率器件及制造方法 |
| CN108417637A (zh) * | 2018-03-09 | 2018-08-17 | 香港商莫斯飞特半导体股份有限公司 | 一种多沟槽半导体功率器件及其制备方法 |
| CN111509046A (zh) * | 2019-01-30 | 2020-08-07 | 硅尼克斯股份有限公司 | 具有非均匀沟槽氧化物的***栅半导体 |
| CN111916502A (zh) * | 2019-05-09 | 2020-11-10 | 中国科学院微电子研究所 | 一种具有高掺杂层的***栅功率mosfet器件及其制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220069073A1 (en) * | 2020-08-28 | 2022-03-03 | Nanjing Zizhu Microelectronics Co., Ltd. | Integrated circuit system with super junction transistor mechanism and method of manufacture thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9245963B2 (en) | Insulated gate semiconductor device structure | |
| US7923804B2 (en) | Edge termination with improved breakdown voltage | |
| US8198687B2 (en) | Structure with PN clamp regions under trenches | |
| JP3413250B2 (ja) | 半導体装置及びその製造方法 | |
| CN108447911B (zh) | 一种深浅沟槽半导体功率器件及其制备方法 | |
| KR20110065379A (ko) | 차폐 전극 구조를 가진 절연된 게이트 전계 효과 트랜지스터 디바이스를 형성하는 방법 | |
| EP1425791A2 (en) | Trench dmos transistor with embedded trench schottky rectifier | |
| US20200020798A1 (en) | Power mosfet with an integrated pseudo-schottky diode in source contact trench | |
| CN108604551B (zh) | 半导体装置以及用于制造这种半导体装置的方法 | |
| US11610991B2 (en) | Gate trench power semiconductor devices having improved deep shield connection patterns | |
| US20230261073A1 (en) | Semiconductor power devices having multiple gate trenches and methods of forming such devices | |
| CN113035931B (zh) | 沟槽式金属氧化物半导体场效应管器件及其制造方法 | |
| CN113611598A (zh) | 一种***闸型沟槽半导体功率器件的制备方法 | |
| CN115020240B (zh) | 一种低压超结沟槽mos器件的制备方法及结构 | |
| CN116779446A (zh) | 屏蔽栅mos器件及其制造方法 | |
| US11769828B2 (en) | Gate trench power semiconductor devices having improved deep shield connection patterns | |
| US20220045189A1 (en) | Insulated trench gates with multiple layers for improved performance of semiconductor devices | |
| CN112103331B (zh) | Ldmos晶体管及其制造方法 | |
| CN116072712A (zh) | 沟槽栅半导体器件及其制造方法 | |
| CN117577691B (zh) | 一种具有终端结构的半导体器件及其制造方法 | |
| JP2019125625A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20130047539A (ko) | 수퍼 정션 금속 산화물 반도체 전계 효과 트랜지스터의 제조 방법 | |
| CN112531026B (zh) | 横向扩散金属氧化物半导体器件及其制造方法 | |
| JP2023549543A (ja) | 縦型半導体素子およびその製造方法 | |
| TW202407808A (zh) | 功率半導體裝置及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |