CN102362017A - 硅晶片及其制造方法 - Google Patents

硅晶片及其制造方法 Download PDF

Info

Publication number
CN102362017A
CN102362017A CN2010800138929A CN201080013892A CN102362017A CN 102362017 A CN102362017 A CN 102362017A CN 2010800138929 A CN2010800138929 A CN 2010800138929A CN 201080013892 A CN201080013892 A CN 201080013892A CN 102362017 A CN102362017 A CN 102362017A
Authority
CN
China
Prior art keywords
wafer
silicon wafer
scar
stress
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800138929A
Other languages
English (en)
Other versions
CN102362017B (zh
Inventor
小野敏昭
木原誉之
星野由美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN102362017A publication Critical patent/CN102362017A/zh
Application granted granted Critical
Publication of CN102362017B publication Critical patent/CN102362017B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Thermal Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明的硅晶片的制造方法具备对硅晶片进行表面处理的晶片准备工序、设定在晶片上施加的应力的应力设定工序、检查晶片面上存在的伤痕的检查工序、以及判断晶片是否满足基准的判定工序，能够制造即使是利用FLA退火处理进行毫秒退火也能耐受开裂的晶片。

Description

硅晶片及其制造方法
技术领域
本发明涉及硅晶片及其制造方法，特别是涉及适用于被施加会发生高的内部应力的热处理的硅晶片的技术。
本申请根据2009年3月25日提出申请的日本专利申请第2009-074947号要求优先权，在这里引用其内容。
背景技术
由于器件的高集成化，在器件制造工艺中越来越多采用急速升降温工序，存在短时间化、最高温度高温化的倾向。特别是从45nm节点(hp65)以后，有时采用被称为FLA(闪光灯退火；Flash Lamp Annealing)、LSA(激光瞬间退火；Laser Spike Anneal)、LTP(激光热加工；Laser Thermal Process)的退火工序。
这其中，在FLA热处理的情况下，晶片升温到400℃～600℃的初始温度，用的Xe灯等短波长光对晶片进行全面照射，只将晶片极表层急速加热到1100℃以上、硅熔点附近然后急速冷却。热处理时间从微秒到毫秒单位(数量级)。
在以下文献中公开有与FLA处理相关的技术。
专利文献1：日本特表2008-515200号公报
专利文献2：日本特开2008-98640号公报
这样的热处理中，在晶片表面与背面产生数百摄氏度的温度差，与以前实施的RTA(快速热退火；Rapid Thermal Annealing)相比，承受非常高的应力。
但是，由于承受这样高的应力，在上述FLA那样的毫秒退火中，存在晶片容易开裂的问题。而且像专利文献2的[0042]段的记载那样，为了抑制杂质的扩散，在FLA之后的工序不进行700℃以上的热处理等、在器件的制造工序中处理条件的制约很多，因此在制造器件之前的硅晶片中，存在想要解决这种问题的要求。
发明内容
本发明是鉴于上述情况而作出的，其目的在于，提供即使是利用上述FLA退火处理进行毫秒退火也能够耐受开裂的晶片。
由于在FLA，LSA中处理温度(峰值温度)高，在极短的时间内升温、降温，施加于晶片的应力大，晶片容易发生开裂，为此发明人探求提供能够耐受这种情况的晶片的手段。首先了解到，在RTA时作为防止开裂手段采用的利用晶片中的氧析出物防止打滑伸长以防止开裂的方法，在上述热处理的温度条件下过酷过严，因此几乎都是无效的。又，在FLA，LSA中，各种热处理的加热方法在晶片中产生的应力(stress)的发生状态不同，因此有必要采取与这些加热方法对应的防止开裂的对策。
因此，在这样的条件下的热处理中，为了避免在晶片上发生开裂，对晶片表面有无伤痕(裂纹)与发生开裂的关系进行调查。
其结果发现，如下述实施例所述，相应于晶片表面(背面)存在的伤痕(裂纹)的大小、其位置、以及FLA热处理条件，在晶片表面(背面)附近的内部发生的应力之间，与发生开裂有一定的关系。
本发明的硅晶片的制造方法，具备将硅单晶锭(ingot)切片，对该切片后的硅晶片进行表面处理的晶片准备工序、设定在所述晶片准备工序中准备的所述硅晶片上施加的应力S(MPa)的应力设定工序、检查所述硅晶片表面或背面存在的伤痕的检查工序、以及判定在所述检查工序中检查过的硅晶片是否满足下述式(A)的基准，将满足基准的硅晶片判定为合格，将不满足基准的硅晶片判定为不合格的判定工序，
应力S×伤痕的大小C≤3500(MPa·μm)...(A)
C：硅晶片表面或背面存在的伤痕的大小(μm)。
在本发明中，也可以在所述应力S与热处理有关时，
在所述硅晶片的制造方法中，设定所述热处理的处理条件为，处理温度在1100℃以上、硅的熔点以下，处理时间为1μs到100ms左右。
在所述的硅晶片的制造方法中，也可以在判定所述检查工序中某硅晶片的背面的大小2μm以上的LPD为10个以下时，判定为在所述判定工序中该硅晶片满足所述(A)的基准。
在所述硅晶片的制造方法中，也可以对在所述判定工序中判定为不满足所述(A)的基准的硅晶片，在所述晶片准备工序中再次进行表面处理。
在所述硅晶片的制造方法中，也可以将所述硅晶片的氧浓度Oi设定为5×1017～20×1017原子/cm3(Old-ASTM)。
本发明的硅晶片可以利用上述硅晶片的制造方法制造。
本发明的硅晶片是经过镜面加工，提供给具有最高温度为1100℃以上且硅的熔点以下、处理时间从1μs到100ms左右的条件的热处理工序的半导体器件的制造工艺的硅晶片，
将因上述热处理在硅晶片的各点产生的应力记为S(MPa)、硅晶片背面存在的伤痕的大小记为C(μm)时，也可以设定上述伤痕的大小，以满足下式(A)，即
应力S×伤痕的大小C≤3500(MPa·μm)...(A)
在本发明中，硅晶片背面的大小为2μm以上的LPD为10个以下则更理想。
本发明也可以上述硅晶片的氧浓度Oi在5×1017～20×1017原子/cm3(Old-ASTM)范围内。
又，本发明的硅晶片的制造方法，是提供给对硅晶片进行镜面加工后，具有最高温度1100℃以上、硅熔点以下，处理时间从1μs到100ms左右的条件的热处理工序的半导体器件的制造工艺的硅晶片的制造方法，在所述方法中，
将因上述热处理在硅晶片的各点产生的应力记为S(MPa)、硅晶片背面存在的伤痕的大小记为C(μm)时，能够设定上述伤痕的大小，以满足下述式(A)，即
应力S×伤痕的大小C≤3500(MPa·μm)...(A)。
又，在本发明中，也可以采用在实施上述热处理时硅晶片背面的大小为2μm以上的LPD为10个以下的手段。
本发明的硅晶片是经过镜面加工后，提供给具有最高温度为1100℃以上且硅的熔点以下、处理时间从1μs到100ms左右的条件的热处理工序的半导体器件的制造工艺的硅晶片，
将因上述热处理在硅晶片的各点产生的应力记为S(MPa)、硅晶片背面存在的伤痕的大小记为C(μm)时，设定上述伤痕的大小，以满足下式(A)，即
应力S×伤痕的大小C≤3500(MPa·μm)...(A)，
由此能够提供在具有与RTA相比发生的应力更大的FLA等热处理工序的半导体器件的制造工艺中能够防止发生开裂的硅晶片。
在45nm节点(hp65)，作为MOSFET的退火工序，进行与以往的RTA相比温度更高，时间更短的退火。如图3所示，这是因为邻接用符号Mos表示的MOS FET的源极Ms、漏极Md，在离基板表面的深度(接合深度)Xi为20nm左右的浅杂物扩散区域、即极浅接合Mex中，图4所示的箱形的杂质轮廓、即极浅接合Mex区域内的杂质浓度的均匀性与在边界上的急剧变化状态的实現是必要的。这样，能够利用高加热温度使掺杂进来的杂质充分激活，降低电阻，同时利用短时间加热抑制杂质不必要的扩散，并且同时避免已经激活的杂质失去活性(deactivation)。
这样，为了实现45nm节点(hp65)所要求的低于20nm的接合深度Xi，实施FLA或LSA等，在上述FLA是预先将晶片升温到400℃～600℃以下的初始温度，用Xe闪光灯等短波长光对晶片的整个表面照射，用毫秒(ms)单位的热处理时间只对晶片的极表层进行900℃～1350℃左右的急速加热、急速冷却，在上述LSA是将晶片放在热板上升温到400℃～600℃的初始温度，照射连续振荡激光，用光点对晶片进行扫描，急速加热到1100℃以上，直到硅的熔点附近，热处理时间为μs级到ms级，然后急速冷却。
在FLA、LSA中，选择能够实现图3中Mex表示的极浅接合区域的杂质浓度分布特性的维持、接合漏电的减小、栅极漏电的抑制、源极·漏极的寄生电阻的减少、以及也能够抑制栅极的空乏化的处理条件。
在利用激光照射对晶片进行局部加热的LSA中，由于是局部加热和进行激光扫描、也就是加热位置会发生移动，很难计算正确的内部应力。但是，在对整个晶片同时进行加热的FLA中，这样计算内部应力是可能的，在如上所述的条件的FLA中，热处理时在晶片中发生的内部应力达到50～150MPa的这样的水平。
但是，在LSA中产生的温度差发生在晶片厚度方向上，除此之外也发生在照射的激光光点的周围、即晶片面内方向上，而在晶片面内方向上均匀加热的FLA中发生的温度差主要是在晶片厚度方向上，因此可以认为，与LSA相比，热处理时在晶片中发生的内部应力比FLA的情况小。
从而，在FLA中，用与LSA不同的条件和手段防止发生开裂是必要的。
进一步，作为本申请发明人的认知，得知在LSA中，边缘部附近存在的裂纹容易在很大的程度上影响到开裂的发生，也就是说，激光照射位置在晶片边缘部附近时容易发生开裂。另一方面，还了解到，在FLA的情况下，晶片中央部附近存在的裂纹对发生开裂有很大影响。
本申请的发明人提出了在硅晶片的制造工序中防止发生这样的晶片开裂的对策。
在本发明中，由于硅晶片背面上的大小为2μm以上的LPD为10个以下，能够制造满足上述式(A)的条件的晶片。这样就能够实现提供硅晶片的半导体器件的制造工艺中作为上述FLA的急速加热·急速冷却的热处理工序所要求的能够防止开裂的晶片背面状态。
如图9所示，显然，2μm以上的LPD在背面增大时，利用共焦点光学***的激光显微镜或暗视野显微镜测定的伤痕(crack，裂纹)个数增大。曲线中1点对应于1枚晶片背面的数据。也就是通过测定LPD，能够推定晶片背面存在的伤痕的数目。这时，通过对应于满足上述能够防止开裂的条件的伤痕存在条件(也包括伤痕的大小和位置等)测定该LPD，可以代替防止开裂的条件。
所谓采用共焦点光学系的激光显微镜或暗视野显微镜是指，在试样上聚焦激光光束，以微小的光点进行照射，使其反射光再度聚焦于在受光器的整个面上配置的针孔，测定通过针孔的光量的显微镜，具体地说，可以采用激光技术株式会社(レ一ザ一テツク株式会社)制造的Magics等。
在本发明中，上述硅晶片的氧浓度Oi可选定于5×1017～20×1017原子/cm3(Old-ASTM)的范围内。
又，本发明的硅晶片的制造方法是提供给在对硅晶片进行镜面加工后，具有最高温度1100℃以上且硅的熔点以下、处理时间从1μs到100ms左右的条件的热处理工序的半导体器件的制造工艺的硅晶片的制造方法，
因上述热处理而在硅晶片的各点产生的应力记为S(MPa)、硅晶片背面存在的伤痕的大小记为C(μm)时，设定上述伤痕的大小，使其满足下式(A)
应力S×伤痕的大小C≤3500(MPa·μm)...(A)，
由此，对于作为在FLA处理中容易发生开裂的状态，加热时发生的应力大的部分、也就是晶片中央到晶片半径R的2/3倍的范围的晶片背面中央部分的裂纹，能够提供即使是该裂纹存在也能够防止开裂，即，能够提供进行FLA处理时能够耐受在该处理中发生的开裂的的晶片。
进一步，本申请的发明人认为，为了能够对于FLA工艺引起开裂具有耐受力，特别有必要避免在2R/3以内有导入伤痕，这是是重要的，因此在有可能导入伤痕的晶片加工工艺中的输送工序和热处理工序等的晶片的处理(handling)中，可采用不触及2R/3以内区域的手段。进一步，在硅晶片制造工序中，在能够去除晶片背面的伤痕的两镜面研磨工序之后，不触及上述应力増大的部分，即不触及从晶片中心到半径的2/3以内的区域，这样能够降低FLA处理中发生开裂的危险。
又，在本发明中，进行上述热处理时，通过采取使硅晶片背面的大小2μm以上的LPD为10个以下的手段，能够实现得以提供硅晶片的半导体器件的制造工艺中作为上述FLA的急速加热·急速冷却热处理工序所要求的、能够防止开裂发生的晶片背面状态。
本发明的硅晶片的制造方法具有下述工序，即
对硅单晶锭进行切片，对该切片后的硅晶片进行表面处理的晶片准备工序、
设定在上述晶片准备工序中准备的上述硅晶片上施加的应力S(MPa)的应力设定工序、
检查上述硅晶片的表面或背面上存在的伤痕的检查工序、
判断在上述检查工序中检查过的硅晶片是否满足下式(A)的基准，将满足基准的硅晶片判定为合格、将不满足基准的硅晶片判定为不合格的判定工序，
应力S×伤痕的大小C≤3500(MPa·μm)...(A)
C：在硅晶片表面或背面存在的伤痕的大小(μm)
由此，能够根据检查工序的结果判定合格不合格，去除不满足基准的晶片，从而能够提供半导体器件制造工艺中上述FLA热处理工序所要求的具有能够防止发生开裂的晶片背面状态的硅晶片。
借助于此，在杂质渗入源极·漏极扩散区域后的退火处理中，即使在实施使渗入的杂质电性激活化的同时进行能够消除因杂质的渗入引发的结晶缺陷的热处理，也能够在可实现接近所谓矩形的杂质轮廓(profile)的状态的条件下制造不会发生开裂的硅晶片。
进一步，在上述应力S与热处理相关时，上述热处理的处理条件采用处理温度在1100℃以上且硅的熔点以下，处理时间从1μs到100ms左右的条件，这样，在维持上述杂质的电性激活化以及矩形的杂质轮廓的状态下，在晶片中央部存在的伤痕引起开裂的可能性大的FLA中，也能够防止发生开裂。
又，在上述检查工序中，当判明某硅晶片的背面的大小2μm以上的LPD为10个以下时，在上述判定工序中判定该硅晶片满足上述(A)的基准，这样能够判别上述可防止发生开裂的晶片。
在本发明中，在上述判定工序中判定为不合格的硅晶片可在上述晶片准备工序中再次进行表面处理，这样，有可能再次在判定工序中判定为合格。而且在那时最好是晶片准备工序中的再次处理是对背面的研磨处理，这种研磨处理是所谓精研磨，由于具有使硅晶片背面的研磨范围为1μm以上3μm以下的研磨工序，即使在晶片准备工序(硅晶片制造工序)中导入伤痕的情况下，也能够将其去除，排除其影响，能够防止在FLA工序发生晶片开裂的情况。
在本发明中，可以将上述硅晶片的氧浓度Oi设定于5×1017～20×1017原子/cm3(Old-ASTM)的范围内。
本发明的硅晶片能够利用上述硅晶片的制造方法制造。
根据本发明，能够提供下述的硅晶片：在具有与RTA相比会发生极大应力的FLA等热处理工序的半导体器件的制造工艺中，能够防止从晶片中央部开始发生开裂。
附图说明
图1是表示本发明的硅晶片的制造方法的第1实施形态的流程图。
图2是表示本发明的硅晶片的制造方法的第2实施形态的流程图。
图3是表示MOS FET的示意性的剖面图。
图4是表示杂质浓度与接合深度之间的关系中箱形的杂质轮廓的曲线图。
图5是表示退火引起的硅原子及杂质的运动的示意图。
图6是表示本发明的硅晶片的第1实施形态的俯视图。
图7是表示FLA装置的示意图。
图8是表示本发明的硅晶片的边缘部的放大剖面图。
图9是表示背面的伤痕的个数与大小2μm以上的LPD个数之间的关系的曲线图。
W      硅晶片
Wr     背面
Wo     中心
具体实施方式
下面根据附图对本发明的硅晶片以及其制造方法的第1实施形态进行说明。
图1是表示本实施形态的硅晶片的制造方法的流程图。
本实施形态的硅晶片的制造方法是提供给在对硅晶片进行镜面加工后具有急速升温、急速冷却热处理工序的半导体器件制造工艺的硅晶片的制造方法，其中上述急速升温、急速冷却热处理工序是以最高温度为1100℃以上、硅的熔点以下，处理时间从1μs到100ms左右，或还有从1μs到10ms为条件，如图1所示，具备：具有研磨工序S12的晶片准备工序S1、应力设定工序S2、检查工序S3、判定工序S4、以及具有FLA等热处理工序S52的器件制造工序S5。
图1所示的晶片准备工序S1是利用CZ(提拉)法从硅熔融液中提拉硅单晶，对该硅单晶进行切片加工，以及通过倒角、研削、研磨、清洗等表面处理，准备硅晶片的工序，该工序具有作为精加工的研磨工序S12。
在该晶片准备工序S1中进行提拉时，硅晶片的氧浓度Oi设定为5×1017～20×1017原子/cm3(Old-ASTM)。
图1所示的应力设定工序S2是与作为提供晶片准备工序S1准备的硅晶片后的工序的半导体器件的制造工序S5中的FLA等急速升温冷却热处理工序S52相应地设定在晶片表面层发生的应力和对应于该应力所要求的晶片背面的表面状态的工序，热处理条件的具体的条件为，作为提供镜面加工后的硅晶片的热处理其最高温度为1100℃以上、硅的熔点以下，处理时间从1μs到100ms左右的条件的急速升温冷却热处理工序S52，在该热处理工序S52中，设定能够抑制开裂发生的晶片背面的中央部的状态。该晶片背面的状态，具体地说，在上述热处理工序S52中成为硅晶片发生开裂的原因的10μm以上的伤痕，在图6所示的晶片中央部分Wc通过下述条件加以排除。如图6所示，晶片中央部分Wc设定为从上述硅晶片W的背面Wr的中心最外周部Wo在晶片径向向外的距离r的区域，该距离r设定为与图6中用符号R表示的晶片半径尺寸之比在0～2/3以内的范围内。
在这里，硅晶片可采用直径尺寸为300mm以上、450mm左右的晶片。
还有，在本实施形态中，在器件制造工序S5中，作为对象的热处理工序S52以下述条件进行：在向图3所示的源极·漏极扩散区域Mex掺杂后的退火处理中，同时实现使掺杂的杂质电气激活和去除掺杂引起的结晶缺陷。
所谓电气激活是指，如图5中的(a)所示，利用离子注入方法注入的杂质通常在Si结晶中只是随机存在，形成电气非激活的低电导状态，因此，通过退火赋予热能，如图5中的(b)所示，使杂质向结晶晶格点的位置移动，实现电气激活，提高电导率的状态。
所谓去除由掺杂引起的结晶缺陷是指，如图5(a)所示，在掺杂时，原来Si原子有规则地排列的单晶硅，由于杂质的能量，原子的有规则排列受到扰乱，发生晶格缺陷，从该状态借助于退火赋予热能，如图5中的(b)所示，硅原子重新排列，成为不存在作为漏电流发生原因的结晶缺陷的状态。
前者的杂质激活中，虽然杂质到达Si晶格点之前在原子间(晶格间)稍微移动，移动距离短，激活所需要的时间也短，但需要峰值温度超过1000℃的高温。也就是高温，时间常数小。
与此相对，后者的Si单晶排列的时间常数大。这是因为直到规则排列被破坏了的原子再排列为止移动的距离变长，而且，再结晶需要长时间，因此，消除结晶缺陷需要低温长时间的退火。
这样，为了对时间常数不同的现象同时进行控制而进行的热处理、即热处理工序S52，其条件严格，在优先进行杂质激活之后，将加热条件设定于高温的情况下，为了把杂质扩散抑制于最低限度，缩短处理时间是必要的，而结果是结晶缺陷不能够充分消除，MOS FET的泄漏电流增大。另一方面，使得优先进行消除结晶缺陷，增长处理时间的情况下，缺陷消除，结晶性恢复，但是杂质扩散严重，容易引起短沟道效应。
也就是说，热处理工序S52为了同时满足这样的两个相反的作用，并且同时形成具有高杂质密度和浅扩散深度的极浅接合Mex，被要求对时间常数不同的两种热现象进行控制，因此其条件与已有的RTA相比，晶片开裂的发生频率极高，有必要设定与这种热处理条件对应的晶片状态。
而且，晶片应力设定工序S2中的背面应力状态，像后述实施例那样，与处理温度(峰值温度)为1100℃以上、硅的熔点以下、处理时间从1μs到100ms左右的处理条件对应，各情况下从晶片表面向内部提供的加热能量每单位面积以20～30J/cm2为宜，理想的在22～24～26J/cm2的情况下，设定上述伤痕的大小，使在这样的能量流入的晶片表面附近发生的最大应力S(MPa)与晶片背面中心部分存在的伤痕的大小C(μm)的乘积S×C，满足下式(A)，即
S×C≤3500(MPa·μm)...(A)。
也就是在直径300mm的晶片中，分别如下所述，对应于表1，加热能量(处理温度)为20J/cm2的情况下，设定为40～50μm左右的伤痕不在从中心往径向的距离为晶片半径尺寸的10/300以内的范围的状态、60～70μm左右的伤痕不在从中心往径向的距离为晶片半径尺寸的120/300以内的范围的状态、115～125μm左右的伤痕不在从中心往径向的距离为晶片半径尺寸的120/300以内的范围的状态、对应于表2，加热能量(处理温度)为22J/cm2的情况下，设定为40～50μm左右的伤痕不在从中心往径向的距离为晶片半径尺寸的100/300以内的范围的状态、60～70μm左右的伤痕不在从中心往径向的距离为晶片半径尺寸的120/300以内的范围的状态、115～125μm左右的伤痕不在从中心往径向的距离为晶片半径尺寸的120/300以内的范围的状态、对应于表3，加热能量(处理温度)为24J/cm2的情况下，设定为40～50μm左右的伤痕不在从中心往径向的距离为晶片半径尺寸的120/300以内的范围的状态、60～70μm左右的伤痕不在从中心往径向的距离为晶片半径尺寸的120/300以内的范围的状态、115～125μm左右的伤痕不在从中心往径向的距离为晶片半径尺寸的120/300以内的范围的状态、对应于表4，加热能量(处理温度)为26J/cm2的情况下，设定为40～50μm左右的伤痕不在从中心往径向的距离为晶片半径尺寸的120/300以内的范围的状态、60～70μm左右的伤痕不在从中心往径向的距离为晶片半径尺寸的120/300以内的范围的状态、115～125μm左右的伤痕不在从中心往径向的距离为晶片半径尺寸的130/300以内的范围的状态。
加热能量(处理温度)为20J/cm2的情况下，对晶片表面温度本身进行测定时，也有测得1050℃左右的温度和比1100℃低的情况，但是发生的内部应力与伤痕的有无和大小之间的关系本身，与晶片表面温度状态无关，与上面所述情况相同，因此即使是温度低情况，发生的内部应力的最大值也大于95MPa的热处理条件也属于本发明申请。该发生的内部应力的最大值可以看作是在晶片中央部分发生的。
又，发生的应力为压缩应力的情况下，晶片不发生开裂，因此晶片边缘部的应力设定都可以除外。
图1所示的检查工序S3是对硅晶片端面以及背面存在的伤痕进行检查的工序，在从上述硅晶片背面的中心向晶片径向外侧的距离r与晶片直径R之比为0～2/3以内的范围，检查大小2μm以上的LPD是否为10个以下。具体地说，可以采用利用激光的面检机(KLA-Tencor制造的SP-1等)或利用CCD摄像机的图像检查法等检查手段。
图1所示的判定工序S4，将检查工序S3得到的结果，在上述硅晶片背面的中心起向晶片径向外侧的距离r与晶片直径R之比在0～2/3以内的范围内，将满足不存在满足上述(A)的伤痕这样的基准的晶片判定为合格，将不满足上述基准的晶片判定为不合格。
在判定工序S4判定为不合格的情况下，返回晶片准备工序S1的研磨工序S12，去除晶片背面、端面的伤痕直到恢复到上述基准，再次送至检查工序S3、判定工序S4。
在判定工序S4判定为合格的情况下，将硅晶片提供给器件制造工序S5。
在该器件制造工序S5，实施将45nm节点(hp65)的器件作入硅晶片所需要的处理，具有FLA等热处理工序S52。
在图1所示的热处理工序S52中，用图7所示的热处理装置进行闪光灯退火。该FLA装置能够进行微秒～毫秒数量级照射，升温到1350℃左右。该热处理装置是利用氙闪光灯的閃光对硅晶片等基板进行热处理的装置。
这种热处理装置由透光板61、底板62以及一对侧板63、64构成，在其内部具备容纳半导体晶片(硅晶片)W进行热处理用的腔室65。构成腔室65的上部的透光板61由例如石英等能够透射红外线的材料构成，作为使光源5射出的光透過并将其导向腔室65内的窗口发挥作用。又，在构成腔室65的底板62上，竖立设置贯通下述基座(基座)73以及加热板74从其下表面支持半导体晶片W用的支持销70。
又，在构成腔室65的侧板64上，形成半导体晶片W搬入、搬出用的开口部66。开口部66形成能够利用以軸67为中心转动的闸门阀(gate valve)68开闭的结构。半导体晶片W在开口部66打开的状态下利用未图示的输送机械手搬入腔室65内。又，在腔室65内对半导体晶片W进行热处理时，利用闸门阀68关闭开口部66。
腔室65设置于光源5的下方。光源5具备多支(本实施形态中为27支)氙闪光灯69(以下也简称为「闪光灯69」)、以及反射镜71。多支闪光灯69是分别具有长圆筒形的棒状灯，将其长度方向沿着水平方向相互平行排列设置。反射镜71覆盖着全部多支闪光灯69配置于其上方。
该氙闪光灯69具备在其内部封入氙气且其两端部配设与电容器连接的阳极和阴极的玻璃管、以及卷绕于该玻璃管的外局部的触发电极。氙气是电绝缘体，因此在通常状态下，玻璃管内部没有电流动。但是，对触发电极施加高电压，破坏绝缘的情况下，电容器中积蓄的电在瞬间流往玻璃管内，这时焦耳热将氙气加热，发射出光线。该氙闪光灯69的特征在于，预先积蓄的静电能量变换为0.1ms～10ms的极短的光脉冲，因此，能够照射与连续点亮的光源相比极强的光。
在光源5与透光板61之间，配设光漫射板72。这种光漫射板72使用对作为透射红外线材料的石英玻璃的表面实施光漫射加工得到的材料。
闪光灯69射出的光的一部分直接透过光漫射板72和透光板61进入腔室65内。又，闪光灯69发射的光的另一部分暂时由反射镜71反射后，透过光漫射板72以及透光板61射向腔室65内。
在腔室65内，设置加热板74和基座73。基座73贴在加热板74的上表面。利用加热板74以及基座73，在腔室65内构成以大致水平的姿势保持半导体晶片W的保持装置。
加热板74是用于对半导体晶片W进行预备加热(辅助加热)用的构件。该加热板74用氮化铝构成，形成在其内部容纳加热器和控制该加热器用的传感器的结构。另一方面，基座73对半导体晶片W进行定位、保持，同时使来自加热板74的热能扩散，对半导体晶片W均匀地进行预备加热。作为该基座73的材料，采用氮化铝或石英等热传导率小的材料。基座73的详细情况将在后面描述。
基座73及加热板74形成利用马达40的驱动在半导体晶片W的搬入·搬出位置与半导体晶片W的热处理位置之间升降的结构。
也就是说，加热板74通过筒状体41连结于移动板42。该移动板42由吊挂支持在腔室65的底板62上的导向构件43的引导，能够升降。在导向构件43的下端部固定固定板44，在该固定板44的中央部配设驱动滚珠螺杆45旋转的马达40。然后，该滚珠螺杆45与通过移动板42和连结构件46、47连结的螺帽48螺合。因此，基座73以及加热板74能够利用马达40的驱动，在半导体晶片W的搬入·搬出位置与半导体晶片W的热处理位置之间升降。
半导体晶片W的搬入·搬出位置是基座73及加热板74下降到能够将使用未图示的输送机械手从开口部66搬入的半导体晶片W载置于支持销70上或者将在支持销70上载置的半导体晶片W从开口部66搬出的位置。在该状态下，支持销70的上端通过在基座73以及加热板74上形成的貫通孔，从基座73的表面向上方突出。
另一方面，图示的半导体晶片W的热处理位置是为了对半导体晶片W进行热处理，基座73及加热板74从支持销70的上端向上方上升的位置。在基座73及加热板74从搬入·搬出位置向热处理位置上升的过程中，支持销70上载置的半导体晶片W由基座73支持，将其下表面支持于基座73的表面然后上升，在接近腔室65内的透光板61的位置上以水平姿势保持。反之，基座73及加热板74从热处理位置下降到搬入·搬出位置的过程中，保持于基座73的半导体晶片W被转交支持销70。
在保持半导体晶片W的基座73及加热板74上升到热处理位置的状态下，透光板61位于保持于基座73及加热板74的半导体晶片W与光源5之间。这时的基座73与光源5之间的距离可以通过控制马达40的旋转量调整为任意值。
又，在腔室65的底板62与移动板42之间设置伸缩自如的波纹管77，该波纹管77包围着筒状体41的周围以将腔室65维持于气密封状态。基座73及加热板74上升到热处理位置时，波纹管77收缩，基座73及加热板74下降到搬入·搬出位置时，波纹管77伸长，将腔室65内的气氛与外部气氛截断。
在腔室65的开口部66的相反侧的侧板63形成与开闭阀80连通连接的导入通路78。该导入通路78向腔室65内导入处理需要的气体、例如惰性氮气。另一方面，在侧板64的开口部66形成与开闭阀81连通连接的排出通路79。该排出通路79是用于排出腔室65内的气体的通路，通过开闭阀81与未图示的排气手段连接。
下面对利用该热处理装置进行的FLA热处理动作进行说明。在该热处理装置，作为处理对象的半导体晶片W是离子注入后的半导体晶片。
在该热处理装置中，基座73及加热板74被配置于半导体晶片W的搬入·搬出位置的状态下，利用未图示的搬送机械手通过开口部66将半导体晶片W搬入，载置于支持销70上。如果半导体晶片W搬入工作完成，就利用闸门阀68关闭开口部66。其后，利用马达40驱动，使基座73及加热板74上升到图7所示的半导体晶片W的热处理位置，将半导体晶片W保持于水平姿勢。又，打开开闭阀80及开闭阀81，在腔室65内形成氮气气流。
在这里，在基座73及加热板74上升的过程中，载置于支持销70的半导体晶片W由基座73接受。这时，在半导体晶片W从支持销70向基座73移动后的数秒间，在基座73与半导体晶片W之间夹入薄空气层，借助于该空气层，半导体晶片W成为从基座73稍微上浮的状态。在这样的状态下，由于某种原因(例如微妙的倾斜)，半导体晶片W在凹部97内滑移，晶片端部被锥面95弹回的现象在数秒间反复发生。其后不久，上述空气层抽出，半导体晶片W被稳定地保持于基座73的凹部97内。也就是说，稍微上浮的半导体晶片W由锥面95定位，不设置特别的定位销等也能够保持于凹部97的最下方位置即载置面99上。载置面99的直径比半导体晶片W的直径稍大，通常为了在载置面99上偏心定位·保持半导体晶片W，以其周端部的一点与锥面95接触的状态对其稳定地加以保持。
基座73及加热板74利用内装于加热板74的发热体的作用，预先加热到规定温度。因此，在基座73及加热板74上升到半导体晶片W的热处理位置的状态下，通过半导体晶片W与处于加热状态的基座73接触，被预备加热，半导体晶片W的温度逐步上升。
在该状态下，半导体晶片W利用基座73继续被加热。然后，在半导体晶片W的温度上升时，利用未图示的温度传感器常时对半导体晶片W的表面温度是否达到预备加热温度T1进行监视。
该预备加热温度T1是例如200℃～600℃左右的温度。即使是将半导体晶片W加热到这一程度的预热温度T1，进入半导体晶片W中的离子也不会扩散。
不久，半导体晶片W的表面温度达到预热温度T1时，闪光灯69点亮，进行闪光加热。该闪光加热工序中的闪光灯69点亮的时间为0.1ms～10ms左右的时间。
这样，在闪光灯69中，预先积蓄的静电能量就这样变换为极短的光脉冲，因此射出极强的闪光。
利用这样的闪光加热，半导体晶片W的表面温度在瞬间达到温度T2。该温度T2是1000℃～1100℃左右的半导体晶片W的离子激活处理所需要的温度。通过将半导体晶片W的表面升温到这样的处理温度T2，使进入半导体晶片W中的离子激活。
这时，半导体晶片W的表面温度在0.1ms～10ms左右的极短的时间升温到处理温度T2，因此半导体晶片W中的离子激活在短时间内完成。从而，进入半导体晶片W的离子不会扩散，能够防止进入半导体晶片W的离子轮廓变得不清晰的现象发生。离子激活所需要的时间与离子扩散所需要的时间相比是极短的，因此即使是0.1ms～10ms左右的不发生扩散的短时间，也能够完成离子的激活。
又，闪光灯69点亮，对半导体晶片W进行加热之前，使用加热板74将半导体晶片W的表面温度预热到200℃～600℃左右的预热温度T1，因此利用闪光灯69将半导体晶片W迅速升温到1000℃～1100℃左右的处理温度T2就成为可能。
闪光加热工序结束后，基座73及加热板74利用马达40的驱动，下降到图7所示的半导体晶片W的搬入·搬出位置，同时将被闸门阀68关闭的开口部66打开。基座73及加热板74下降，由此将半导体晶片W从基座73转移到支持销70。然后，利用未图示的输送机械手将支持销70上载置的半导体晶片W搬出。如上所述完成一连串的热处理动作。
本实施形态的硅晶片，仅将由判定工序S4判定为合格的硅晶片提供给器件制造工序S5，因此虽然发生应力、或发生开裂的机制没有正确地解释清楚，但是在利用如上所述的FLA装置实施FLA等的扫描激光照射型热处理工序S52中，也能够提供可防止发生开裂的硅晶片。
借助于此，能够使利用高加热温度进入的杂质充分激活，降低电阻，同时利用短加热时间抑制杂质的不必要的扩散，并避免已经激活的杂质失去活性(deactivation)，在能够实现图4所示的箱形的杂质轮廓的热处理中，也能够抑制开裂的发生。
同时能够提供对于与固溶氧浓度Oi、氧析出物的大小·密度控制、作为添加物的碳浓度、氮浓度、作为磷吸收剂的磷(P)浓度的控制等以往为了抑制·防止滑动移位的伸展而实施的方法不能够应对的FLA相当的、作为开裂发生程度的条件严格的热处理，能够提供防止发生开裂的硅晶片。
又，在研磨工序S12中，通过使硅晶片背面的研磨范围为1μm以上3μm以下，即使是在判定工序S4判定为不合格的硅晶片、或者晶片准备工序S1中导入伤痕的情况下，也能够将该伤痕去除，排除其影响，能够防止在LSA工序中晶片发生开裂。
进一步，如图8所示，在晶片的表面Wu，设置为平坦面的主面W23和形成于周边部的表面侧倒角部W24。又，在背面Wr设置为平坦面的主面W27和形成于周边部的背面侧倒角部W28。表面侧倒角部W24从其周边部Wt向晶片半径方向内方的方向上的宽度A1，比从背面侧倒角部W28的周边部Wt向晶片半径方向内方的方向上的宽度A2狭窄。表面侧倒角部W24的宽度A1取50μm到200μm范围为宜。又，背面侧倒角部W28的宽度A2取200μm到300μm范围为宜。
又，表面侧倒角部W24具有相对于表面Wu的主面W23傾斜的第一傾斜面W11，背面侧倒角部W28具有相对于背面Wr的主面W27傾斜的第二傾斜面W12。第一傾斜面W11的傾斜角度θ1取10°到50°的范围为宜，第二傾斜面W12的傾斜角度θ2取10°到30°的范围为宜，而且最好是θ1≤θ2。
又，在第一傾斜面W11与周边部Wt之间，在表面最外周Wut设置将第一傾斜面W11与周边部Wt加以连接的第一曲面W13。又，在第二傾斜面W12与周边部Wt之间，在背面最外周部Wrt设置将第二傾斜面W12与周边部Wt加以连接的第二曲面W14。第一曲面W13的曲率半径R1的范围取80μm到250μm的范围为宜，第二曲面W14的曲率半径R2的范围取100μm到300μm的范围为宜。
由于采取上述端部结构，能够减少晶片处理时伤痕的发生。在本实施形态中，通过对以FLA为主的成为发生开裂的主要原因的晶片中央部分的状态加以设定，通过在这样的晶片周边周边部设定条件，能够在条件严格的FLA中进一步防止开裂的发生。
下面根据附图对本发明的硅晶片及其制造方法的第2实施形态进行说明。
图2是表示本实施形态的硅晶片的制造方法的流程图，相对于图1所示的第1实施形态，与外延层成膜相关的内容不同，对于相同的结构要素标以相同的符号并省略其说明。
在本实施形态中，如图2所示，在晶片准备工序S1中具有外延成膜工序S11及其后的研磨工序S13。
在图2所示的外延成膜工序S11中，在晶片表面形成外延层，可以采用例如p/p型。这意味着是在p型晶片上叠层p型外延层形成的晶片。在这里，硼(B)浓度为p型是与电阻率0.1～100Ωcm相当的浓度，所谓p型是与电阻率0.1Ωcm～100Ωcm相当的浓度。
本实施形态的外延成膜工序S11是在研磨工序S12后利用气相生长装置进行的，这时防止在处理中发生伤痕痕是很重要的。
实施例
下面对本发明的实施例进行说明。
<实验例1>
从为了氧浓度Oi成为6×1017原子/cm3(Old-ASTM)而提拉直径300mm的硅单晶锭，通过切片、两面研磨(DSP)，准备(100)晶片。
在该硅晶片的背面，基于维氏(Vickers)圧痕法用金刚钻压头以不同的载荷对每一晶片在一个位置形成作为伤痕(crack，裂纹)的维氏压痕。
该伤痕的位置在晶片背面，从中心附近到背面外边缘部(～3mm)，该位置作为距离表示于表1～表4。
用光学显微镜测得从导入的伤痕(维氏圧痕)产生的伤痕的大小，其大小示于表1。伤痕导入后用能够实施毫秒退火的FLA(Flash lamp Anneal)炉以不同的Xe灯照射能量条件进行退火处理，实施晶片开裂试验。初始晶片温度为500℃。将结果示于表1～表4。表中的加热能量对应于对各照射条件进行光吸収计算和有限要素计算得到的晶片表层附近的最高达到温度。
Figure BPA00001443538500181
Figure BPA00001443538500191
Figure BPA00001443538500201
Figure BPA00001443538500211
应力值的负值表示压缩总力、总力值为正值表示拉伸应力，开裂试验结果○表示没有发生开裂，×表示有发生开裂。
从该结果可清楚了解到晶片表层达到的最高温度在1100℃(相当于加热能量22J/cm2)以上时会发生开裂、伤痕存在的位置在中心到半径的2/3以内的范围时会发生开裂、半径的2/3以内的区域存在裂纹大小40μm以上的伤痕时会发生开裂、应力S×伤痕的大小C＞3500(MPa·μm)的情况下会发生开裂。
从以上结果可知，为了使晶片能够耐受FLA工艺所引起的开裂，特别要避免在半径的2/3以内的区域Wc导入不满足上述式(A)的条件的伤痕。
在晶片加工工艺中，在输送工序和热处理工序等工序中对晶片进行处理时有导入伤痕的危险。因此，在去除伤痕的两镜面研磨工序后不触及半径2/3以内的区域，可以减小FLA处理中发生开裂的危险。
<实验例2>
同样地，对背面LPD的个数与开裂发生率之间的关系进行测定。
作为晶片背面存在的裂纹和伤痕的测定装置，可采用激光散射式粒子计数器(SP1或SP2等：KLA-Tencor公司制造)，作为LPD检出。本实验例是对背面LPD数不同的300mm晶片用FLA炉实施开裂试验的例子。开裂发生率是对各水准的100枚晶片进行处理时发生开裂的几率。
其结果示于表5。
Figure BPA00001443538500231
根据该结果可知，能够以LPD的个数为基准，作为具有耐开裂性能的晶片的基准实施检查工序。
工业应用性
本发明涉及对于受到会发生高内部应力的热处理的硅晶片合适的硅晶片制造方法。果采用本发明的硅晶片制造方法，则能够提供即使是受到利用FLA退火处理的微秒级退火，也能够避免开裂的晶片。

Claims (6)

1.一种硅晶片的制造方法，其特征在于，具备：
将硅单晶锭切片，对该切片后的硅晶片进行表面处理的晶片准备工序；
设定在所述晶片准备工序中准备的所述硅晶片上施加的应力S(MPa)的应力设定工序；
检查所述硅晶片的表面或背面存在的伤痕的检查工序；以及
判定在所述检查工序中检查过的硅晶片是否满足下式(A)的基准，将满足基准的硅晶片判定为合格，将不满足基准的硅晶片判定为不合格的判定工序，
应力S×伤痕的大小C≤3500(MPa·μm)...(A)
C：硅晶片表面或背面存在的伤痕的大小(μm)。
2.根据权利要求1所述的硅晶片的制造方法，其特征在于，
所述应力S与热处理有关时，
设定所述热处理的处理条件为处理温度在1100℃以上、硅的熔点以下，处理时间1μs到100ms左右。
3.根据权利要求1或2所述的硅晶片的制造方法，其特征在于，
当判定在所述检查工序中某硅晶片的背面的大小2μm以上的LPD为10个以下时，在所述判定工序中判定为该硅晶片满足所述(A)的基准。
4.根据权利要求1～3中的任一项所述的硅晶片的制造方法，其特征在于，
对在所述判定工序中判定为不满足所述(A)的基准的硅晶片，在所述晶片准备工序中再次进行表面处理。
5.根据权利要求1～4中的任一项所述的硅晶片的制造方法，其特征在于，
将所述硅晶片的氧浓度Oi设定为5×1017～20×1017原子/cm3(Old-ASTM)。
6.利用权利要求1～5中的任一项所述的硅晶片的制造方法制造的硅晶片。
CN201080013892.9A 2009-03-25 2010-03-24 硅晶片及其制造方法 Active CN102362017B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009074947A JP5407473B2 (ja) 2009-03-25 2009-03-25 シリコンウェーハの製造方法
JP2009-074947 2009-03-25
PCT/JP2010/002060 WO2010109853A1 (ja) 2009-03-25 2010-03-24 シリコンウェーハおよびその製造方法

Publications (2)

Publication Number Publication Date
CN102362017A true CN102362017A (zh) 2012-02-22
CN102362017B CN102362017B (zh) 2014-06-11

Family

ID=42780550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080013892.9A Active CN102362017B (zh) 2009-03-25 2010-03-24 硅晶片及其制造方法

Country Status (6)

Country Link
US (1) US8765492B2 (zh)
JP (1) JP5407473B2 (zh)
KR (1) KR101272711B1 (zh)
CN (1) CN102362017B (zh)
TW (1) TWI412639B (zh)
WO (1) WO2010109853A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972126A (zh) * 2014-05-21 2014-08-06 上海华力微电子有限公司 预防硅片破片的方法
CN106256477A (zh) * 2016-08-31 2016-12-28 安徽芯瑞达电子科技有限公司 暗部判断法激光切割方法
CN106463403A (zh) * 2014-06-02 2017-02-22 胜高股份有限公司 硅晶片及其制造方法
CN108352341A (zh) * 2015-12-30 2018-07-31 马特森技术有限公司 热处理***中的基板破损检测
CN114112653A (zh) * 2020-08-25 2022-03-01 胜高股份有限公司 半导体晶圆破裂的发生率降低方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5606852B2 (ja) 2010-09-27 2014-10-15 大日本スクリーン製造株式会社 熱処理装置および熱処理方法
KR101208960B1 (ko) * 2010-11-26 2012-12-06 에스케이하이닉스 주식회사 반도체 장치 및 이의 테스트 방법
TWI510682B (zh) * 2011-01-28 2015-12-01 Sino American Silicon Prod Inc 晶棒表面奈米化製程、晶圓製造方法及其晶圓
JP6056749B2 (ja) * 2013-12-25 2017-01-11 信越半導体株式会社 エピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法
JP6083404B2 (ja) * 2014-03-17 2017-02-22 信越半導体株式会社 半導体基板の評価方法
DE102018203945B4 (de) 2018-03-15 2023-08-10 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
WO2023131913A1 (en) * 2022-01-10 2023-07-13 Hydro Extrusion USA, LLC System and method for automatic spray quenching

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319642A (ja) * 2003-04-14 2004-11-11 Sumitomo Mitsubishi Silicon Corp Ｓｏｉ基板の製造方法およびｓｏｉ基板
US20070169688A1 (en) * 2004-05-10 2007-07-26 Siltron Inc. Method for manufacturing silicon wafer
JP2008306206A (ja) * 2008-08-04 2008-12-18 Sumco Corp シリコンエピタキシャルウェーハとその製造方法
JP2009023851A (ja) * 2007-07-17 2009-02-05 Sumco Corp シリコン単結晶製造用原料の製造方法およびシリコン単結晶の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996022844A1 (en) * 1995-01-27 1996-08-01 Trustees Of Boston University Acoustic coaxing methods and apparatus
JP4525871B2 (ja) * 1999-05-07 2010-08-18 株式会社ニューフレアテクノロジー ウエハ熱処理装置及びそれを用いたウエハの熱処理方法
JP4970724B2 (ja) 2002-07-17 2012-07-11 株式会社Ｓｕｍｃｏ 高抵抗シリコンウエーハの製造方法
JPWO2006003812A1 (ja) * 2004-06-30 2008-04-17 株式会社Sumco シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
KR100798585B1 (ko) * 2004-06-30 2008-01-28 가부시키가이샤 섬코 실리콘 웨이퍼의 제조 방법 및 이 방법에 의해 제조된실리콘 웨이퍼
JP2006045007A (ja) * 2004-08-05 2006-02-16 Komatsu Electronic Metals Co Ltd シリコン単結晶の品質評価方法
US7102141B2 (en) 2004-09-28 2006-09-05 Intel Corporation Flash lamp annealing apparatus to generate electromagnetic radiation having selective wavelengths
DE102005013831B4 (de) * 2005-03-24 2008-10-16 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
JP5239155B2 (ja) * 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法
JP5119677B2 (ja) * 2007-02-16 2013-01-16 株式会社Ｓｕｍｃｏ シリコンウェーハ及びその製造方法
JP2008098640A (ja) 2007-10-09 2008-04-24 Toshiba Corp 半導体装置の製造方法
JP2009259959A (ja) * 2008-04-15 2009-11-05 Sumco Corp 薄厚シリコンウェーハおよびその製造方法
US8143078B2 (en) * 2009-12-23 2012-03-27 Memc Electronic Materials, Inc. Methods for monitoring the amount of contamination imparted into semiconductor wafers during wafer processing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319642A (ja) * 2003-04-14 2004-11-11 Sumitomo Mitsubishi Silicon Corp Ｓｏｉ基板の製造方法およびｓｏｉ基板
US20070169688A1 (en) * 2004-05-10 2007-07-26 Siltron Inc. Method for manufacturing silicon wafer
JP2009023851A (ja) * 2007-07-17 2009-02-05 Sumco Corp シリコン単結晶製造用原料の製造方法およびシリコン単結晶の製造方法
JP2008306206A (ja) * 2008-08-04 2008-12-18 Sumco Corp シリコンエピタキシャルウェーハとその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972126A (zh) * 2014-05-21 2014-08-06 上海华力微电子有限公司 预防硅片破片的方法
CN106463403A (zh) * 2014-06-02 2017-02-22 胜高股份有限公司 硅晶片及其制造方法
CN106463403B (zh) * 2014-06-02 2020-05-05 胜高股份有限公司 硅晶片及其制造方法
CN108352341A (zh) * 2015-12-30 2018-07-31 马特森技术有限公司 热处理***中的基板破损检测
CN108352341B (zh) * 2015-12-30 2021-11-30 玛特森技术公司 热处理***中的基板破损检测
CN106256477A (zh) * 2016-08-31 2016-12-28 安徽芯瑞达电子科技有限公司 暗部判断法激光切割方法
CN114112653A (zh) * 2020-08-25 2022-03-01 胜高股份有限公司 半导体晶圆破裂的发生率降低方法

Also Published As

Publication number Publication date
TW201040332A (en) 2010-11-16
TWI412639B (zh) 2013-10-21
KR101272711B1 (ko) 2013-06-10
CN102362017B (zh) 2014-06-11
US20120012983A1 (en) 2012-01-19
US8765492B2 (en) 2014-07-01
KR20110132419A (ko) 2011-12-07
JP5407473B2 (ja) 2014-02-05
JP2010228929A (ja) 2010-10-14
WO2010109853A1 (ja) 2010-09-30

Similar Documents

Publication Publication Date Title
CN102362017A (zh) 硅晶片及其制造方法
CN1295763C (zh) 半导体装置的制造方法
CN1315179C (zh) 半导体器件的制造方法
TWI482224B (zh) 半導體基板之表面處理方法
ATE522927T1 (de) Verfahren zur herstellung einer n-dotierten zone in einem halbleiterwafer und halbleiterbauelement
KR20110102293A (ko) 반도체 기판의 제조 방법, 반도체 기판, 전자 디바이스의 제조 방법, 및 반응 장치
CN108831827B (zh) 一种热辅助飞秒激光退火非晶硅的装置
TWI360882B (zh)
KR20110097755A (ko) 반도체 기판의 제조 방법, 반도체 기판, 전자 디바이스의 제조 방법, 및 반응 장치
TW201523696A (zh) 用於增進自固體分離固體層的裂縫起始點或裂縫導引部的生成
CN1363116A (zh) 灯泡退火装置和显示元件用基片
CN113707546A (zh) 一种选择性激光退火形成半导体器件欧姆接触的方法
CN100334697C (zh) 半导体器件的制造方法
TWI535901B (zh) 矽晶圓及其製造方法
US20200020586A1 (en) Semiconductor substrate production systems and related methods
TW490802B (en) Polysilicon evaluating method, polysilicon inspection apparatus and method for preparation of thin film transistor
KR101323614B1 (ko) 결정질막의 제조 방법 및 결정질막 제조 장치
JP2005150608A (ja) ガラス基板の光処理方法およびデバイス
US11830771B2 (en) Semiconductor substrate production systems and related methods
US20070190809A1 (en) Wafer processing method, semiconductor device manufacturing method, and wafer processing apparatus
TW201343300A (zh) 形成一吸氣層的方法
RU2029410C1 (ru) Способ геттерирования структур интегральных микросхем
JPH05315362A (ja) 半導体装置の製造方法及び液晶表示装置
JP2020508564A (ja) 基板を接合する方法および装置
JP2008306211A (ja) 半導体装置の製造方法及びレーザアニーリング装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant