CN102347274A - 制造薄膜晶体管阵列面板的方法及减少杂质缺陷的方法 - Google Patents

制造薄膜晶体管阵列面板的方法及减少杂质缺陷的方法 Download PDF

Info

Publication number
CN102347274A
CN102347274A CN2011102174983A CN201110217498A CN102347274A CN 102347274 A CN102347274 A CN 102347274A CN 2011102174983 A CN2011102174983 A CN 2011102174983A CN 201110217498 A CN201110217498 A CN 201110217498A CN 102347274 A CN102347274 A CN 102347274A
Authority
CN
China
Prior art keywords
pattern
metal
layer
photoresist pattern
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102174983A
Other languages
English (en)
Other versions
CN102347274B (zh
Inventor
杨东周
丁有光
宋溱镐
李基晔
崔新逸
金泰佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102347274A publication Critical patent/CN102347274A/zh
Application granted granted Critical
Publication of CN102347274B publication Critical patent/CN102347274B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及制造薄膜晶体管阵列面板的方法及减少杂质缺陷的方法。一种制造薄膜晶体管阵列面板的方法包括：形成栅线；在栅线上形成绝缘层；形成第一硅层、第二硅层、第一金属层和第二金属层；形成具有第一部分和第二部分的光致抗蚀剂图案；通过蚀刻第一金属层和第二金属层来形成第一金属图案和第二金属图案；用SF6或SF6/He处理第一金属图案；通过蚀刻第二硅层和第一硅层来形成硅图案和半导体图案；去除光致抗蚀剂图案的第一部分；通过湿蚀刻第二金属图案来形成数据配线的上层；通过蚀刻第一金属图案和硅图案来形成数据配线的下层和欧姆接触；在上层上形成包括接触孔的钝化层；及在钝化层上形成像素电极。

Description

制造薄膜晶体管阵列面板的方法及减少杂质缺陷的方法
技术领域
本发明示范实施方式涉及制造薄膜晶体管阵列面板的方法。
背景技术
薄膜晶体管可以用作开关器件以独立地驱动诸如液晶显示器或有机发光二极管显示器的平板显示器中的像素。薄膜晶体管阵列面板包括像素电极和连接到信号线例如栅线和数据线的薄膜晶体管，该栅线和数据线分别传输扫描信号和数据信号到薄膜晶体管。
随着薄膜晶体管阵列面板的显示区增大，信号线的长度也增大。因此，信号线应包括低电阻材料。铜具有低电阻并可克服此问题。
然而，当在保护薄膜晶体管的钝化层上形成接触孔的工艺期间或者在光致抗蚀剂图案灰化期间暴露铜时，铜会与钝化层、光致抗蚀剂图案或含氧化合物的材料反应，由此形成杂质。杂质会阻碍随后工艺中的蚀刻，或者会引起缺陷，诸如，如果信号线中的铜接触其他金属层会引起电短路。
在本部分中公开的上述信息是用于理解发明的背景技术，它可以包含不形成现有技术的信息。
发明内容
本发明示范实施方式提供了一种制造薄膜晶体管阵列面板的方法，其可以最小化因蚀刻工艺期间铜暴露所导致的杂质产生。
本发明示范实施方式还提供了通过一工艺形成的高质量薄膜晶体管阵列面板，该工艺最小化因杂质导致的蚀刻工艺期间的缺陷。
发明的附加特征将在随后的描述中阐述，并且将由该描述而部分地变得明显，或者可以通过发明的实践而习得。
本发明示范实施方式公开了一种制造薄膜晶体管阵列面板的方法。该方法包括：在基板上形成包括栅电极的栅线；在栅线上形成栅绝缘层；在栅绝缘层上形成第一非晶硅层、第二非晶硅层、第一金属层和第二金属层；在第二金属层上形成具有第一部分和第二部分的光致抗蚀剂图案，第二部分的厚度大于第一部分的厚度；利用光致抗蚀剂图案作为掩模分别蚀刻第二金属层和第一金属层来形成第二金属图案和第一金属图案；用SF6或包括SF6和He的气体混合物处理第二金属图案；利用光致抗蚀剂图案作为掩模分别蚀刻第二非晶硅层和第一非晶硅层来形成非晶硅图案和半导体图案；去除光致抗蚀剂图案的第一部分；利用第二部分作为掩模湿蚀刻第二金属图案来形成数据配线的上层；利用第二部分作为掩模分别蚀刻第一金属图案和非晶硅图案来分别形成数据配线的下层和欧姆接触；在去除第二部分之后，在上层上形成包括接触孔的钝化层；以及在钝化层上形成像素电极，像素电极通过接触孔连接到上层。
本发明示范实施方式还公开了一种制造薄膜晶体管阵列面板的方法。该方法包括：在基板上形成包括栅电极的栅线；在栅线上形成栅绝缘层；在栅绝缘层上形成第一非晶硅层、第二非晶硅层、第一金属层和第二金属层；在第二金属层上形成具有第一部分和第二部分的光致抗蚀剂图案，第二部分的厚度大于第一部分的厚度；利用光致抗蚀剂图案作为掩模分别蚀刻第二金属层和第一金属层来形成第二金属图案和第一金属图案；利用光致抗蚀剂图案作为掩模分别蚀刻第二非晶硅层和第一非晶硅层来形成非晶硅图案和半导体图案；去除光致抗蚀剂图案的第一部分；利用第二部分作为掩模湿蚀刻第二金属图案来形成数据配线的上层；利用第二部分作为掩模分别蚀刻第一金属图案和非晶硅图案来分别形成数据配线的下层和欧姆接触；在去除第二部分之后，在上层上形成包括接触孔的钝化层；以及在钝化层上形成像素电极，像素电极通过接触孔连接到上层，其中去除第一部分使用SF6和O2的气体混合物。
本发明示范实施方式另外公开了一种制造薄膜晶体管阵列面板的方法。该方法包括：在基板上形成包括栅电极的栅线；在栅线上形成栅绝缘层；在栅绝缘层上形成第一非晶硅层、第二非晶硅层、第一金属层和第二金属层；在第二金属层上形成具有第一部分和第二部分的光致抗蚀剂图案，第二部分的厚度大于第一部分的厚度；利用光致抗蚀剂图案作为掩模分别蚀刻所述第二金属层和所述第一金属层来形成第二金属图案和第一金属图案；利用第二部分作为掩模分别蚀刻第二非晶硅层和第一非晶硅层来形成非晶硅图案和半导体图案；去除第一部分；用包括O2和He的气体混合物清洁暴露的表面；利用第二部分作为掩模湿蚀刻第二金属图案来形成数据配线的上层；利用第二部分作为掩模分别蚀刻第一金属图案和非晶硅图案来形成数据配线的下层和欧姆接触；在去除第二部分之后，在上层上形成包括接触孔的钝化层；以及在钝化层上形成像素电极，像素电极通过接触孔连接到上层。
本发明示范实施方式还公开了一种在制造薄膜晶体管阵列面板期间的清洁方法。该方法包括：在基板上提供栅线，在栅线上提供栅绝缘层，在栅绝缘层上提供至少一个含有硅的层，在至少一个含有硅的层上提供至少一个金属层，以及在至少一个金属层上提供光致抗蚀剂图案；利用光致抗蚀剂图案作为掩模蚀刻至少一个金属层来形成金属图案；将金属图案暴露于SF6或包括SF6和He的气体混合物；利用光致抗蚀剂图案作为掩模蚀刻至少一个含有硅的层来形成含有硅的图案；去除光致抗蚀剂图案的第一部分；用SF6和O2的气体混合物清洁通过去除第一部分而暴露的表面；利用光致抗蚀剂图案的剩余部分作为掩模湿蚀刻金属图案来形成数据配线；利用剩余部分作为掩模蚀刻含有硅的图案来形成半导体图案；在去除剩余部分之后，在数据配线上形成包括接触孔的钝化层；以及在钝化层上形成像素电极，像素电极通过接触孔连接到数据配线。
将要理解，前述的一般描述和随后的详细描述都是示范性和说明性的，并且旨在提供所要求保护的本发明的进一步解释。
附图说明
附图被包括以提供发明的进一步理解，并且被包括进来且构成此说明书的一部分，附图示出了发明的实施方式，并与描述一起用来解释发明的原理。
图1、图2、图3、图4和图5顺序示出根据本发明示范实施方式薄膜晶体管在其制造阶段中的横截面图。
图6示出根据常规工艺在预处理之后沟道单元的照片。
图7和图8示出根据本发明示范实施方式在预处理之后沟道单元的照片。
图9示出根据常规工艺在后处理之后沟道单元的照片。
图10示出根据本发明示范实施方式在后处理之后沟道单元的照片。
图11、图12、图13和图14顺序示出根据本发明另一示范实施方式薄膜晶体管在其制造阶段中的横截面图。
图15示出对于不同气体成分，根据本发明示范实施方式在后处理之后沟道单元的照片。
图16示出根据本发明示范实施方式的液晶显示器的布局图。
图17示出沿着图16所示的液晶显示器的线XVII-XVII的横截面图。图18、图19、图20、图21、图22和图23顺序示出图16的薄膜晶体管在其制造阶段中沿着线XVII-XVII的横截面图。
具体实施方式
下面现将参考其中显示本发明实施方式的附图更加全面地描述本发明。然而，本发明可以以许多不同的形式实现且不应解释为限于这里阐述的实施例。而是，提供这些实施例使得本公开充分和完整，且向本领域的技术人员全面地传达本发明的范围。在附图中，为了清晰会夸大层和区域的尺寸和相对尺寸。附图中相似的附图标记指示相似的元件。
可以理解当元件或层被称为在另一元件或层“上”、“连接到”或“耦合到”另一元件或层时，它可以直接在其他元件或层上或直接连接到、耦合到另一元件或层，或者可以存在中间的元件或层。相反，当元件被称为“直接”在另一元件或层“上”、“直接连接到”或“直接耦合到”另一元件或层时，则没有中间元件或层存在。
图1、图2、图3、图4和图5顺序示出根据本发明示范实施方式薄膜晶体管在其制造阶段中的横截面图。
如图1所示，栅绝缘层140、第一非晶硅层150、第二非晶硅层160、第一金属层和第二金属层堆叠在其上形成栅电极124的基板110上。第二非晶硅层160掺杂有导电杂质，第一金属层可以由钛制成。第二金属层可以由铜制成。
此后，光致抗蚀剂施加在第二金属层上，然后被曝光和显影，由此形成具有不同厚度的光致抗蚀剂图案52和54。如图1所示，其中将要形成沟道的区域被称为沟道部分A。其中将要形成源电极和漏电极的区域被称为配线部分B。配线部分B和沟道部分A之外的区域被称为剩余部分C。
在光致抗蚀剂图案52和54中，位于配线部分B中的光致抗蚀剂52形成得比位于沟道部分A中的光致抗蚀剂54厚，而剩余部分C的所有光致抗蚀剂被去除。在此构造中，位于配线部分B中的光致抗蚀剂52和位于沟道部分A中的光致抗蚀剂54的厚度根据后文描述的蚀刻工艺中的工艺条件而不同。沟道部分A的光致抗蚀剂54的厚度可以优选地小于配线部分B的光致抗蚀剂52的厚度的一半。
这样，可以改变使光致抗蚀剂的厚度根据其位置而不同的方法。例如，一种方法可包括在曝光掩模中设置透光区、阻光区和半透明区。狭缝图案、格图案或者具有中间透射率或者中间厚度的掩模设置在半透明区中。当使用狭缝图案时，优选的是狭缝的宽度或者狭缝之间的间隔小于光刻表面工艺中使用的曝光装置的分辨率。另一个实例使用可回流光致抗蚀剂(reflowablephotoresist)。也就是说，使用仅具有透光区和阻光区的一般掩模形成可回流光致抗蚀剂图案。然后，光致抗蚀剂图案回流，从而向下流到没有剩余光致抗蚀剂的区域中，即，向下流到已经去除光致抗蚀剂的部分中，由此形成薄的部分。
此后，利用光致抗蚀剂图案52和54作为掩模，蚀刻剩余部分C的第二金属层和第一金属层，由此形成第一金属图案174a和第二金属图案174b。
蚀刻可以是湿蚀刻，从而在光致抗蚀剂图案52和54下面产生底切。
此后，执行第一预处理，从而防止暴露的第二金属图案174b的侧壁被侵蚀。第一预处理将第二金属图案174b暴露于气体环境。六氟化硫(SF6)、包括SF6的气体混合物、或者SF6和He的混合物被用作预处理气体。在这种情况下，预处理可以执行大约10秒。
当使用预处理气体SF6和He时，气体不影响光致抗蚀剂图案52和54，从而光致抗蚀剂图案52和54的宽度和厚度不减少。
因此，光致抗蚀剂图案54的厚度最薄的部分不会通过预处理气体去除从而不暴露下面的第二金属图案174b。不发生下面的第二金属图案与气体反应产生的杂质，从而防止杂质导致的侵蚀。
然后，如图2所示，利用光致抗蚀剂图案52和54作为掩模，蚀刻剩余部分C的第二非晶硅层160和第一非晶硅层150，由此分别形成非晶硅图案164和半导体图案154。在这种情况下，蚀刻可以是干蚀刻。
然后，如图3所示，通过在沟道部分A中的回蚀刻去除光致抗蚀剂图案54。在这种情况下，光致抗蚀剂图案52被部分去除从而减少在沟道部分A附近的光致抗蚀剂图案52的厚度和宽度。
此后，执行后处理从而防止在回蚀刻步骤时产生的杂质所导致的沟道部分A的污染。杂质阻碍后续工艺时的蚀刻，结果导致蚀刻没有提供期望的图案。然而，在本发明的示范实施方式中，杂质通过后处理去除，由此能够最小化后续工艺的蚀刻缺陷。
后处理采用可包含SF6和O2的气体混合物，例如，SF6∶O2的比例为1∶20。更具体地，SF6和O2的比例等于或大于1/20且小于1。可以采用其他比例。例如，在气体混合物中更大的氧含量可产生改善的结果，因为增大的氧含量将使得出现的杂质更少。此外，虽然O2被用作氧源，但可以使用其他的含氧化合物。
然后，如图4所示，通过利用光致抗蚀剂图案52作为掩模湿蚀刻第二金属图案174b，形成数据配线的上层173b和175b。
此后，采用与第一预处理相同的方法执行第二预处理。必要时可以省略第二预处理。
然后，如图5所示，利用光致抗蚀剂图案52作为掩模，蚀刻第一金属图案174a和非晶硅图案164，由此形成数据配线的下层173a和175a及欧姆接触163和165。
图6示出根据常规工艺在预处理之后沟道单元的照片。图7和图8示出根据本发明示范实施方式在预处理之后沟道单元的照片。
如图6所示，当根据常规工艺执行预处理时，杂质形成在如漏电极和源电极之间的沟道区中的暗区所指示的沟道部分中。在现有技术的预处理中，光致抗蚀剂图案被去除从而暴露下金属图案。因此，下金属图案的暴露部分被侵蚀，并且由于暴露的下金属图案的侵蚀而产生杂质。
然而，如图7和图8所示，当通过本示范实施方式的工艺执行预处理时，实际上没有杂质保留在沟道部分中。也就是说，根据本示范实施方式的预处理没有负面影响光致抗蚀剂图案52。因此，光致抗蚀剂图案52没有被去除并且没有暴露下金属图案173a和175a。另外，图7示出SF6和He的比例为1∶5的情况。如图8所示，当气体混合物中He的相对量增大(例如，加倍)使得SF6∶He的比例变为1∶10时，与用于产生图7所示的开关单元的1∶5气体混合物的结果相比较，杂质的去除更加有效率。
图9示出根据常规工艺在后处理之后沟道单元的照片，图10示出根据本发明示范实施方式在后处理之后沟道单元的照片。在根据常规工艺的后处理中，SF6和O2以40sccm∶8000sccm的比例存在，在根据本示范实施方式的后处理中，SF6的相对量增大，使得SF6和O2的比例为400sccm∶8000sccm。
如图9所示，当执行根据传统工艺的后处理时，在沟道部分中杂质没有被完全去除，致使来自未被蚀刻的第二非晶硅层的部分保留在沟道区中。然而，如图10所示，当执行根据本示范实施方式的后处理时，在沟道部分中杂质被完全去除，由此第二非晶硅层被完全去除。
图11、图12、图13和图14顺序示出根据本发明另一示范实施方式薄膜晶体管在其制造阶段中的横截面图。
首先，如图11所示，栅绝缘层140、第一非晶硅层150、第二非晶硅层160、第一金属层和第二金属层堆叠在栅电极124和基板110上。
此后，光致抗蚀剂施加在第二金属层上，然后被曝光和显影，由此形成具有不同厚度的光致抗蚀剂图案52和54。此后，利用光致抗蚀剂图案52和54作为掩模蚀刻剩余部分C的第二金属层和第一金属层，由此形成第二金属图案174b和第一金属图案174a。
蚀刻可以是湿蚀刻，从而在光致抗蚀剂图案下面可以形成底切。
此后，执行第一预处理，从而防止暴露的第二金属图案174b的侧壁被侵蚀。以与制造图1的薄膜晶体管所用的示范实施方式相同的方法执行预处理。
然后，如图11所示，通过回蚀刻去除沟道部分的光致抗蚀剂图案。在这种情况下，光致抗蚀剂图案52被部分去除以减少光致抗蚀剂图案52的厚度和宽度。
然后，如图12所示，利用光致抗蚀剂图案52作为掩模蚀刻第二非晶硅层160和第一非晶硅层150，由此形成非晶硅图案164和半导体图案154。
与第一示范实施方式不同，在执行回蚀刻之后，采用宽度减小的光致抗蚀剂图案52执行蚀刻，由此能够减少半导体图案154的突出到第一金属图案174a边界外面的部分。如图3所示，当在回蚀刻之前蚀刻非晶硅图案164时，光致抗蚀剂图案52的宽度比第一金属图案174a的宽度大，宽度差约等于通过湿蚀刻在光致抗蚀剂图案52下面形成的底切的宽度。因此，当利用光致抗蚀剂图案52作为掩模蚀刻非晶硅图案164时，半导体图案154可突出到第一金属图案174a的边界外，这会由于漏光而产生泄漏电流。
然而，如图12所示，在执行回蚀刻之后，当利用具有减小的宽度的光致抗蚀剂图案52作为掩模执行蚀刻时，第一金属图案174a和光致抗蚀剂图案52之间的宽度差减少，并且利用它(具有减小的宽度的光致抗蚀剂图案52)作为掩模蚀刻非晶硅图案164，由此能够减少半导体图案154的突出到第一金属图案174a的边界外面的部分。
此后，当在后处理期间蚀刻非晶硅图案164时，可以去除产生的杂质。
后处理可以通过02和He的气体混合物执行。后处理可以执行大约10秒。在这种情况下，O2以500sccm至15,000sccm范围的流速注入，He以大约1000sccm的流速注入。
然后，如图13所示，通过利用光致抗蚀剂图案52作为蚀刻掩模湿蚀刻第二金属图案174b，形成数据配线的上层173b和175b。
此后，如图14所示，通过利用光致抗蚀剂图案52作为蚀刻掩模干蚀刻第一金属图案174a和非晶硅图案164，形成数据配线的下层173a和175a以及欧姆接触163和165。
图15示出对于各种气体混合物，根据本发明示范实施方式在后处理之后沟道单元的照片。
如图15所示，随着He的流速维持在1000sccm且O2的流速从0sccm增大到300sccm以及增大到600sccm，在O2以500sccm或更高流速注入时从沟道部分去除了杂质(照片中的暗材料)。此外，当O2的流速为1000sccm而没有He时，一些杂质仍然存在。
将参考图16、图17、图18、图19、图20、图21、图22和图23描述利用图1、图2、图3、图4和图5的形成薄膜晶体管的方法来形成薄膜晶体管阵列面板的布局图。
图16是根据本发明示范实施方式的液晶显示器的布局图，图17是沿着图16所示的液晶显示器的XVII-XVII线的横截面图。
参考图16和图17，根据本发明示范实施方式的液晶显示器包括彼此相对的下显示面板100和上显示面板200，液晶层3插置在上显示面板100和下显示面板200之间。
首先描述下显示面板100。
多个栅线121和多个存储电极线131和135形成在绝缘衬底110上。
栅线121传输栅信号并且主要在水平方向延伸。栅线121包括从栅线121向上突出的多个第一栅电极124a和多个第二栅电极124b以及向下突出的部分122。
存储电极线131和135包括基本平行于栅线121延伸的主干131和具有环形状的存储电极135。一部分存储电极135具有扩展的宽度。存储电极线131和135的形状和位置可以以几种方式改变。
栅绝缘层140形成在栅线121和存储电极线131及135上。多个半导体151a、151b、154a和154b形成在栅绝缘层140上，该多个半导体151a、151b、154a和154b可以由例如非晶硅或结晶硅制成。
多个成对的欧姆接触161a、161b、163a、163b、165a和165b形成在半导体151a、151b、154a和154b上。欧姆接触161a、161b、163a、163b、165a和165b可以由诸如掺杂以高浓度硅化物或n型杂质的n+氢化非晶硅的材料制成。
成对的数据线171a和171b、成对的第一源电极173a和第二源电极173b以及成对的第一漏电极175a和第二漏电极175b形成在欧姆接触161a、161b、163a、163b、165a和165b以及栅绝缘层140上。
数据线171a和171b、第一源电极173a、第二源电极173b、第一漏电极175a和第二漏电极175b具有下层171aa、171ba、173aa、173ba、175aa和175ba以及上层171ab、171bb、173ab、173bb、175ab和175bb构成的双层。下层可以由钛制成，上层可以由铜制成，尽管其他的适合导体也可以使用。
数据线171a和171b传输数据信号，并主要在垂直方向延伸，从而与栅线121和存储电极线的主干线131交叉。数据线171a和171b包括在第一栅电极124a和第二栅电极124b上具有U形的第一源电极173a和第二源电极173b。第一源电极173a和第二源电极173b关于第一栅电极124a和第二栅电极124b面对第一漏电极175a和第二漏电极175b。
第一源电极173a和第二源电极173b分别部分地围绕第一漏电极175a的一端和第二漏电极175b的一端。第一漏电极175a和第二漏电极175b垂直延伸，并以可与其他层连接的具有更宽区域的部分作为尾端。
除第一漏电极175a和第二漏电极175b外，数据线171a和171b的形状和位置也可以各种形式改变。
第一栅电极124a、第一源电极173a和第一漏电极175a与第一半导体154a一起形成第一薄膜晶体管(TFT)Qa。类似地，第二栅电极124b、第二源电极173b和第二漏电极175b与第二半导体154b一起形成TFT Qb。
第一TFT Qa的沟道形成在第一源电极173a和第一漏电极175a之间的第一半导体154a中。第二TFT Qb的沟道形成在第二源电极173b和第二漏电极175b之间的第二半导体154b中。
欧姆接触161a、161b、163a、163b、165a和165b布置在半导体(151a、151b、154a和154b)与数据线(171a和171b)、源电极(173a和173b)及漏电极(175a和175b)之间以降低半导体(151a、151b、154a和154b)与这些部件之间的接触电阻。除了在源电极173a和173b与漏电极175a和175b之间外，半导体154a和154b还包括没有被数据线171a和171b及漏电极175a和175b覆盖的暴露部分。
下钝化层180p形成在数据线171a和171b、源电极173a和173b、漏电极175a和175b以及半导体154a和154b的暴露部分上，该下钝化层180p可由硅氮化物或硅氧化物制成。
滤色器230形成在下钝化层180p上使得它沿着像素的长度方向布置。滤色器230可以利用光刻或喷墨印刷来形成。当滤色器230通过喷墨印刷形成时，可以形成限制滤色器的范围的诸如肋的屏障物。
防止滤色器230之间漏光的阻光件220形成在没有形成滤色器230的区域中。阻光件220沿着数据线171a和171b形成并包括与薄膜晶体管相应的部分。虽然本示范实施方式不形成与栅线121重叠的阻光件，但它可以包括阻光件220与栅线121重叠的情况。在当前示范实施方式中，阻光件220形成在下显示面板100的绝缘基板210上，并且它可以包括在上显示面板200的上基板210上形成阻光件220。
上钝化层180q形成在阻光件220和滤色器230上。上钝化层180q可以由无机绝缘体或有机绝缘体等制成，并且它的表面可以是平坦的。无机绝缘体的实例可以包括硅氮化物和硅氧化物。有机绝缘体可以具有光敏性和大约4.0或更小的介电常数。像素电极191形成在钝化层180q上。
像素电极191包括彼此分开的第一子像素电极191a和第二子像素电极191b，其间具有间隙95。间隙95与存储电极135交叠，由止此防止由间隙95导致的漏光。间隙95可以根据光穿过液晶层所产生的织构(texture)的形状而弯曲。两个子像素电极191a和191b的上部分和下部分通过弯曲部分彼此耦合，间隙95围绕第一子像素191a的***并形成第二子像素191b的最内边界。
第一子像素电极191a的下边缘沿着第一漏电极175a与第二漏电极175b之间的边界线以基本四边形的形状凹入地形成。
第一子像素电极191a包括朝向第一漏电极175a突出的突出部分195a，该突出部分195a通过接触孔185a物理连接且电连接到第一漏电极175a。
第二子像素电极191b包括沿数据线171a和171b延伸的一对分支196。一对分支196通过连接部分197在第一子像素电极191a的下端彼此连接。因此第一子像素电极191a被第二子像素电极191b、分支196和连接部分197围绕。第二子像素电极191b的两个分支中的一个包括突出部分195b，其中突出部分195b通过接触孔185b物理连接并电连接到第二漏电极175b。
由第二子像素电极191b占据的区域可以大于由第一子像素电极191a占据的区域。在这种情况下，第二子像素电极191b的面积可以是第一子像素电极191a的面积的1.0到2.2倍。
第二子像素电极191b的上边界线与前一栅线的突出部分122交叠。
配向层11形成在像素电极191上。
下面，描述上显示面板200。
在上显示面板200中，公共电极270形成在透明绝缘基板210上，配向层21形成在公共电极270上。
将参考图18、图19、图20、图21、图22和图23描述根据本发明示范实施方式制造图16和图17所示的薄膜晶体管阵列面板的方法。
图18、图19、图20、图21、图22和图23顺序示出图16的薄膜晶体管在其制造阶段中沿着线XVII-XVII的横截面图。
如图18所示，金属层形成在绝缘基板110上，该绝缘基板110可以由诸如透明玻璃或塑料的材料制成，然后金属层被图案化，由此形成具有第一栅电极124a和第二栅电极124b的栅线。
如图19所示，栅绝缘层140、第一非晶硅层150、第二非晶硅层160、第一金属层和第二金属层堆叠在具有栅电极124a和124b的栅线上。导电杂质可以在第二非晶硅层160上掺杂，第一金属层可以由钛制成。第二金属层可以由铜制成。另外，除钛和铜之外，各种其他导电材料也可以用于第一金属层和第二金属层。
此后，光致抗蚀剂被施加到第二金属层，被曝光和显影以形成具有不同的厚度的光致抗蚀剂图案52和54。
此后，利用光致抗蚀剂图案52和54作为掩模蚀刻剩余部分C的第二金属层和第一金属层，由此形成第二金属图案174b和第一金属图案174a。
执行蚀刻且该蚀刻可以是湿蚀刻，由此在光致抗蚀剂图案52和54下面能够形成底切。
此后，执行第一预处理，从而防止暴露的第二金属图案174b的侧壁的侵蚀。第一预处理将第二金属图案174b暴露于预处理气氛。预处理气体可以是SF6或SF6与He的混合物。预处理可以执行大约10秒。
当包括SF6和He的预处理气体被用于当前示范实施方式时，气体不对光致抗蚀剂图案52和54产生影响，从而光致抗蚀剂图案52和54的宽度和厚度没有减少。
因此，由于光致抗蚀剂图案54的薄部分没有被本发明的预处理气体去除，所以第二金属图案174b没有暴露于气体。不发生下面的第二金属图案与气体反应产生的杂质，从而防止杂质导致的侵蚀。
然后，如图20所示，利用光致抗蚀剂图案52和54作为掩模蚀刻剩余部分C的第二非晶硅层150和第一非晶硅层160，由此形成非晶硅图案164和半导体151a、151b、154a和154b。在这种情况下，蚀刻可以是干蚀刻。
然后，如图21所示，与沟道部分A相应的光致抗蚀剂图案54通过回蚀刻被去除。在这种情况下，光致抗蚀剂图案52被部分去除，从而减小光致抗蚀剂图案52的厚度和宽度。
此后，执行后处理以防止因回蚀刻时的杂质所导致的薄膜晶体管的沟道部分的污染。杂质阻碍后续工艺期间的蚀刻，导致没有蚀刻出期望的图案。然而，在当前示范实施方式中，杂质通过后处理去除，由此能够最小化后续工艺的蚀刻缺陷。
后处理使用SF6和O2的气体混合物，SF6∶O2的比例为等于或大于1∶20。更具体地，SF6与O2的比例为等于或大于1/20且小于1。
然后，如图22所示，通过利用光致抗蚀剂图案52作为掩模在第二金属图案174b上执行湿蚀刻，形成数据配线的上层171ab、171bb、173ab、175ab、173bb和175bb。
此后，采由与第一预处理相同的方法执行第二预处理。必要时可以省略第二预处理。
然后，如图23所示，通过利用光致抗蚀剂图案52作为掩模蚀刻第一金属图案174a和非晶硅图案164，由此形成数据配线的下层171aa、171ba、173aa、173ba、175aa和175ba以及欧姆接触161a、161b、163a、163b、165a和165b。
然后，如图17所示，下钝化层180p形成为覆盖半导体的暴露部分，滤色器230形成在部分的下钝化层180p上。
此后，阻光件220形成在没有形成滤色器230的区域中，然后形成上钝化层180q。通过蚀刻上钝化层180q和下钝化层180p形成接触孔185a和185b。具有第一子像素191a和第二子像素191b的像素电极191通过接触孔185a和185b形成在钝化层180q上，该第一子像素191a和第二子像素191b分别接触漏电极175a和175b。
虽然已经结合示范性实施例描述了本发明，然而，对本领域技术人员显而易见的是，在不脱离本发明的精神或范围的情况下，能够在本发明中作出各种变型和改变。因此，本发明旨在覆盖在所附权利要求及其等价物范围内的本发明的变型和改变。

Claims (28)

1.一种制造薄膜晶体管阵列面板的方法，该方法包括：
在基板上形成包括栅电极的栅线；
在所述栅线上形成栅绝缘层；
在所述栅绝缘层上形成第一非晶硅层、第二非晶硅层、第一金属层和第二金属层；
在所述第二金属层上形成具有第一部分和第二部分的光致抗蚀剂图案，所述第二部分的厚度大于所述第一部分的厚度；
通过利用所述光致抗蚀剂图案作为掩模分别蚀刻所述第二金属层和所述第一金属层，形成第二金属图案和第一金属图案；
用SF6或包括SF6和He的气体混合物预处理所述第二金属图案；
通过利用所述光致抗蚀剂图案作为掩模分别蚀刻所述第二非晶硅层和所述第一非晶硅层，形成非晶硅图案和半导体图案；
去除所述光致抗蚀剂图案的所述第一部分；
通过利用所述第二部分作为掩模湿蚀刻所述第二金属图案，形成数据配线的上层；
通过利用所述第二部分作为掩模蚀刻所述第一金属图案和所述非晶硅图案，分别形成所述数据配线的下层和欧姆接触；
在去除所述第二部分之后，在所述上层上形成包括接触孔的钝化层；和
在所述钝化层上形成像素电极，所述像素电极通过所述接触孔连接到所述上层。
2.如权利要求1所述的方法，其中预处理所述第二金属图案被执行大约10秒。
3.如权利要求1所述的方法，还包括：
在去除所述光致抗蚀剂图案的所述第一部分之后，采用SF6和O2的气体混合物对与所述光致抗蚀剂图案的去除的所述第一部分相应的区域执行后处理。
4.如权利要求3所述的方法，其中SF6和O2的比例为等于或大于1/20且小于1。
5.如权利要求1所述的方法，其中所述上层和所述下层形成包括源电极的数据线和面对所述源电极的漏电极，且
所述第一部分设置在与所述源电极和所述漏电极之间的沟道部分相应的位置。
6.如权利要求1所述的方法，其中所述第一金属层包括钛，所述第二金属层包括铜。
7.如权利要求1所述的方法，其中湿蚀刻所述第二金属层在所述光致抗蚀剂图案下面形成底切。
8.如权利要求1所述的方法，其中通过执行干蚀刻形成所述下层和所述欧姆接触。
9.一种制造薄膜晶体管阵列面板的方法，该方法包括：
在基板上形成包括栅电极的栅线；
在所述栅线上形成栅绝缘层；
在所述栅绝缘层上形成第一非晶硅层、第二非晶硅层、第一金属层和第二金属层；
在所述第二金属层上形成具有第一部分和第二部分的光致抗蚀剂图案，所述第二部分的厚度大于所述第一部分的厚度；
通过利用所述光致抗蚀剂图案作为掩模分别蚀刻所述第二金属层和所述第一金属层，形成第二金属图案和第一金属图案；
通过利用所述光致抗蚀剂图案作为掩模分别蚀刻所述第二非晶硅层和所述第一非晶硅层，形成非晶硅图案和半导体图案；
去除所述光致抗蚀剂图案的所述第一部分；
采用SF6和O2的气体混合物对与所述光致抗蚀剂图案的去除的所述第一部分相应的区域执行后处理；
通过利用所述第二部分作为掩模湿蚀刻所述第二金属图案，形成数据配线的上层；
通过利用所述第二部分作为掩模蚀刻所述第一金属图案和所述非晶硅图案，分别形成所述数据配线的下层和欧姆接触；
在去除所述第二部分之后，在所述上层上形成包括接触孔的钝化层；及
在所述钝化层上形成像素电极，所述像素电极通过所述接触孔连接到所述上层。
10.如权利要求9所述的方法，其中所述SF6和O2的气体混合物具有等于或大于1/20且小于1的SF6和O2的比例。
11.如权利要求9所述的方法，其中所述上层和所述下层形成包括源电极的数据线和面对所述源电极的漏电极，及
所述第一部分设置在与所述源电极和所述漏电极之间的沟道部分相应的位置。
12.如权利要求9所述的方法，其中所述第一金属层包括钛，所述第二金属层包括铜。
13.如权利要求9所述的方法，其中湿蚀刻所述第二金属层在所述光致抗蚀剂图案下面形成底切。
14.如权利要求9所述的方法，其中通过执行干蚀刻形成所述下层和所述欧姆接触。
15.一种制造薄膜晶体管阵列面板的方法，该方法包括：
在基板上形成包括栅电极的栅线；
在所述栅线上形成栅绝缘层；
在所述栅绝缘层上形成第一非晶硅层、第二非晶硅层、第一金属层和第二金属层；
在所述第二金属层上形成具有第一部分和第二部分的光致抗蚀剂图案，所述第二部分的厚度大于所述第一部分的厚度；
通过利用所述光致抗蚀剂图案作为掩模分别蚀刻所述第二金属层和所述第一金属层，形成第二金属图案和第一金属图案；
通过利用所述第二部分作为掩模分别蚀刻所述第二非晶硅层和所述第一非晶硅层，形成非晶硅图案和半导体图案；
去除所述第一部分；
用包括O2和He的气体混合物清洁通过去除所述第一部分而暴露的表面；
通过利用所述第二部分作为掩模湿蚀刻所述第二金属图案，形成数据配线的上层；
通过利用所述第二部分作为掩模蚀刻所述第一金属图案和所述非晶硅图案，分别形成所述数据配线的下层和欧姆接触；
在去除所述第二部分之后，在所述上层上形成包括接触孔的钝化层；及
在所述钝化层上形成像素电极，所述像素电极通过所述接触孔连接到所述上层。
16.如权利要求15所述的方法，其中通过以500sccm至15,000sccm的流速注入O2和以1000sccm的流速注入He来执行清洁所述暴露的表面。
17.如权利要求15所述的方法，还包括，在形成所述第一金属图案之后，用SF6或包括SF6和He的气体混合物预处理所述第一金属图案。
18.如权利要求15所述的方法，其中所述上层和所述下层形成包括源电极的数据线和面对所述源电极的漏电极，且
所述第一部分设置在与所述源电极和所述漏电极之间的沟道部分相应的位置。
19.如权利要求15所述的方法，其中所述第一金属层包括钛，所述第二金属层包括铜。
20.如权利要求15所述的方法，其中湿蚀刻所述第二金属层在所述光致抗蚀剂图案下面形成底切。
21.如权利要求15所述的方法，其中通过干蚀刻执行形成所述下层和所述欧姆接触。
22.一种在制造薄膜晶体管阵列面板期间减少杂质缺陷的方法，所述方法包括：
在基板上设置栅线，在所述栅线上设置栅绝缘层，在所述栅绝缘层上设置至少一个含有硅的层，在所述至少一个含有硅的层上设置至少一个金属层，以及在所述至少一个金属层上设置光致抗蚀剂图案；
通过利用所述光致抗蚀剂图案作为掩模蚀刻所述至少一个金属层，形成金属图案；
利用包括SF6的气体混合物预处理所述金属图案；
通过利用所述光致抗蚀剂图案作为掩模蚀刻所述至少一个含有硅的层，形成含有硅的图案；
去除所述光致抗蚀剂图案的第一部分；
用SF6和O2的气体混合物清洁通过去除所述第一部分而暴露的表面；
通过利用所述光致抗蚀剂图案的剩余部分作为掩模湿蚀刻所述金属图案，形成导电配线；
通过利用所述剩余部分作为掩模蚀刻所述含有硅的图案，形成半导体图案；
在去除所述剩余部分之后，在所述导电配线上形成包括接触孔的钝化层；及
在所述钝化层上形成像素电极，所述像素电极通过所述接触孔连接到所述导电配线。
23.如权利要求22所述的方法，其中预处理所述金属图案执行大约10秒。
24.如权利要求22所述的方法，其中在清洁期间，所述SF6和O2的气体混合物具有等于或大于1/20且小于1的SF6和O2的比例。
25.如权利要求22所述的方法，其中所述导电配线包括源电极和面对所述源电极的漏电极，且
所述第一部分设置在与所述源电极和所述漏电极之间的沟道部分相应的位置。
26.如权利要求22所述的方法，其中所述金属层包括从钛和铜中选出的金属。
27.如权利要求22所述的方法，其中湿蚀刻所述金属层在所述光致抗蚀剂图案下面形成底切。
28.如权利要求22所述的方法，其中通过执行干蚀刻形成所述半导体图案。
CN201110217498.3A 2010-07-30 2011-08-01 制造薄膜晶体管阵列面板的方法及减少杂质缺陷的方法 Expired - Fee Related CN102347274B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100074233A KR101682078B1 (ko) 2010-07-30 2010-07-30 박막 트랜지스터 표시판의 제조 방법
KR10-2010-0074233 2010-07-30

Publications (2)

Publication Number Publication Date
CN102347274A true CN102347274A (zh) 2012-02-08
CN102347274B CN102347274B (zh) 2015-03-04

Family

ID=45527158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110217498.3A Expired - Fee Related CN102347274B (zh) 2010-07-30 2011-08-01 制造薄膜晶体管阵列面板的方法及减少杂质缺陷的方法

Country Status (4)

Country Link
US (1) US8476123B2 (zh)
JP (1) JP5917015B2 (zh)
KR (1) KR101682078B1 (zh)
CN (1) CN102347274B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9599865B2 (en) 2015-01-21 2017-03-21 Apple Inc. Low-flicker liquid crystal display
WO2020118984A1 (zh) * 2018-12-13 2020-06-18 深圳市华星光电半导体显示技术有限公司 一种阵列基板制备方法
CN113782548A (zh) * 2021-09-09 2021-12-10 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板
CN113870693A (zh) * 2020-06-30 2021-12-31 三星显示有限公司 显示装置和提供其的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103745955B (zh) * 2014-01-03 2017-01-25 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
CN107579165B (zh) * 2017-08-30 2024-04-05 京东方科技集团股份有限公司 一种封装基板及其制作方法、显示面板及显示装置
CN108417583B (zh) * 2018-03-09 2021-10-29 惠科股份有限公司 一种阵列基板的制造方法和阵列基板
US10727256B2 (en) * 2018-10-24 2020-07-28 HKC Corporation Limited Method for fabricating array substrate, array substrate and display
CN111312725B (zh) * 2020-02-24 2023-02-03 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1257304A (zh) * 1998-12-12 2000-06-21 三星电子株式会社 供液晶显示器用薄膜晶体管阵列面板及其制造方法
US20050095759A1 (en) * 2003-10-30 2005-05-05 Cho Yong J. Method of manufacturing thin film transistor array substrate
US20070023753A1 (en) * 2003-04-03 2007-02-01 Ahn Byung C Fabricating method for a liquid crystal display of horizontal electric field applying type
CN101034685A (zh) * 2006-03-07 2007-09-12 财团法人工业技术研究院 制造双层导线结构的薄膜晶体管显示器阵列的方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5728608A (en) * 1995-10-11 1998-03-17 Applied Komatsu Technology, Inc. Tapered dielectric etch in semiconductor devices
JPH104197A (ja) 1996-04-15 1998-01-06 Sharp Corp 薄膜トランジスタの製造方法
US6136211A (en) * 1997-11-12 2000-10-24 Applied Materials, Inc. Self-cleaning etch process
JPH11345874A (ja) 1998-06-01 1999-12-14 Seiko Epson Corp 半導体装置の製造方法
US6562726B1 (en) 1999-06-29 2003-05-13 Micron Technology, Inc. Acid blend for removing etch residue
KR100799464B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20030049865A (ko) 2001-12-17 2003-06-25 주식회사 하이닉스반도체 박막 트랜지스터 제조 방법
KR100460066B1 (ko) * 2002-07-19 2004-12-04 주식회사 하이닉스반도체 반도체소자의 제조방법
JP4651929B2 (ja) * 2002-11-15 2011-03-16 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
US6841431B2 (en) 2003-01-29 2005-01-11 Chunghwa Picture Tubes, Ltd. Method for reducing the contact resistance
KR100905052B1 (ko) 2003-02-26 2009-06-30 엘지디스플레이 주식회사 몰리브덴/구리 배선의 제조 방법
US20040198046A1 (en) 2003-04-01 2004-10-07 Lee Yu-Chou Method for decreasing contact resistance of source/drain electrodes
JP2005317949A (ja) 2004-03-31 2005-11-10 Nec Corp コンタクトホール形成方法及び製造装置
KR101097304B1 (ko) 2005-04-28 2011-12-23 삼성모바일디스플레이주식회사 유기막 패터닝방법 및 이를 이용한 유기 박막 트랜지스터의제조방법
KR101232061B1 (ko) * 2006-04-24 2013-02-12 삼성디스플레이 주식회사 금속 배선의 제조 방법 및 표시 기판의 제조 방법
JP2006279059A (ja) 2006-05-15 2006-10-12 Hitachi Ltd 薄膜トランジスタ
KR101338104B1 (ko) 2006-06-30 2013-12-06 엘지디스플레이 주식회사 박막 트랜지스터 어레이기판 제조방법
KR20080035150A (ko) 2006-10-18 2008-04-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
KR20080036282A (ko) * 2006-10-23 2008-04-28 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
KR20080041333A (ko) 2006-11-07 2008-05-13 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
JP4800236B2 (ja) 2007-02-14 2011-10-26 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置
KR100864209B1 (ko) * 2007-02-28 2008-10-17 (주)아이씨디 박막트랜지스터 어레이 제조방법
JP4774006B2 (ja) * 2007-03-08 2011-09-14 株式会社アルバック エッチング方法
JP2008262942A (ja) 2007-04-10 2008-10-30 Sony Corp 半導体装置の製造方法および半導体装置ならびに表示装置
JP5480480B2 (ja) 2007-09-03 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20090096226A (ko) * 2008-03-07 2009-09-10 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20100019233A (ko) * 2008-08-08 2010-02-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1257304A (zh) * 1998-12-12 2000-06-21 三星电子株式会社 供液晶显示器用薄膜晶体管阵列面板及其制造方法
US20070023753A1 (en) * 2003-04-03 2007-02-01 Ahn Byung C Fabricating method for a liquid crystal display of horizontal electric field applying type
US20050095759A1 (en) * 2003-10-30 2005-05-05 Cho Yong J. Method of manufacturing thin film transistor array substrate
CN101034685A (zh) * 2006-03-07 2007-09-12 财团法人工业技术研究院 制造双层导线结构的薄膜晶体管显示器阵列的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9599865B2 (en) 2015-01-21 2017-03-21 Apple Inc. Low-flicker liquid crystal display
WO2020118984A1 (zh) * 2018-12-13 2020-06-18 深圳市华星光电半导体显示技术有限公司 一种阵列基板制备方法
CN113870693A (zh) * 2020-06-30 2021-12-31 三星显示有限公司 显示装置和提供其的方法
CN113782548A (zh) * 2021-09-09 2021-12-10 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
US20120028421A1 (en) 2012-02-02
JP5917015B2 (ja) 2016-05-11
KR20120012209A (ko) 2012-02-09
KR101682078B1 (ko) 2016-12-05
CN102347274B (zh) 2015-03-04
US8476123B2 (en) 2013-07-02
JP2012033877A (ja) 2012-02-16

Similar Documents

Publication Publication Date Title
CN102347274B (zh) 制造薄膜晶体管阵列面板的方法及减少杂质缺陷的方法
CN103149760B (zh) 薄膜晶体管阵列基板、制造方法及显示装置
CN103151304B (zh) 显示面板的阵列基板及其制作方法
CN103187423B (zh) 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板
TW200919735A (en) Apparatus and method for a thin film transistor (TFT) array panel
CN108107637A (zh) 一种薄膜晶体管液晶显示器阵列基板及其制作方法
KR20100024730A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20070012081A (ko) 박막 트랜지스터 기판의 제조 방법
CN106024813B (zh) 一种低温多晶硅tft阵列基板的制作方法及相应装置
CN108682653A (zh) 阵列基板及其制作方法
CN102468231B (zh) 阵列基板及其制造方法和有源显示器
CN107808886A (zh) 过孔连接结构及制造方法、阵列基板及制造方法、显示装置
CN108054140A (zh) Ffs模式阵列基板及其制造方法
WO2015143818A1 (zh) 阵列基板及其制造方法、显示装置
CN103293797A (zh) 一种薄膜晶体管液晶显示装置及其制作方法
CN109524356B (zh) 一种阵列基板的制造方法、阵列基板及显示面板
CN101017832A (zh) 薄膜晶体管基板及其制造方法以及具有该基板的显示面板
CN102244037B (zh) 画素结构及其制作方法
CN106298647B (zh) 一种阵列基板及其制备方法、显示面板及其制备方法
KR101297566B1 (ko) 표시 기판과, 이의 제조 방법 및 표시 장치
CN104124278B (zh) 薄膜晶体管与显示阵列基板及其制作方法
CN114050164A (zh) 一种可避免有源层开孔过刻的阵列基板及其制造方法
CN107092111A (zh) 主动元件阵列基板以及显示面板
KR101665333B1 (ko) 박막 트랜지스터 액정표시장치 제조방법
CN104332474A (zh) 一种阵列基板及其制作方法和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121030

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121030

Address after: Gyeonggi Do, South Korea

Applicant after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung Electronics Co.,Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150304

Termination date: 20210801

CF01 Termination of patent right due to non-payment of annual fee