KR20080035150A - 박막 트랜지스터 기판의 제조 방법 - Google Patents
박막 트랜지스터 기판의 제조 방법 Download PDFInfo
- Publication number
- KR20080035150A KR20080035150A KR1020060101428A KR20060101428A KR20080035150A KR 20080035150 A KR20080035150 A KR 20080035150A KR 1020060101428 A KR1020060101428 A KR 1020060101428A KR 20060101428 A KR20060101428 A KR 20060101428A KR 20080035150 A KR20080035150 A KR 20080035150A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- reaction
- etching
- photoresist pattern
- active layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 84
- 239000010409 thin film Substances 0.000 title claims description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000006227 byproduct Substances 0.000 claims abstract description 119
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 54
- 238000002161 passivation Methods 0.000 claims abstract description 5
- 239000003795 chemical substances by application Substances 0.000 claims abstract 2
- 239000010408 film Substances 0.000 claims description 78
- 238000005530 etching Methods 0.000 claims description 63
- 229910052782 aluminium Inorganic materials 0.000 claims description 28
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 28
- 238000001312 dry etching Methods 0.000 claims description 23
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 16
- 239000000460 chlorine Substances 0.000 claims description 16
- 238000002347 injection Methods 0.000 claims description 16
- 239000007924 injection Substances 0.000 claims description 16
- 229910052750 molybdenum Inorganic materials 0.000 claims description 16
- 239000011733 molybdenum Substances 0.000 claims description 16
- 238000005507 spraying Methods 0.000 claims description 12
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052801 chlorine Inorganic materials 0.000 claims description 4
- 229910021642 ultra pure water Inorganic materials 0.000 claims description 2
- 239000012498 ultrapure water Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 239000007789 gas Substances 0.000 description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 description 16
- 238000002474 experimental method Methods 0.000 description 14
- 238000003860 storage Methods 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 230000007797 corrosion Effects 0.000 description 7
- 238000005260 corrosion Methods 0.000 description 7
- 150000002739 metals Chemical class 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- QTBSBXVTEAMEQO-UHFFFAOYSA-N acetic acid Substances CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000007598 dipping method Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001804 chlorine Chemical class 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001483 mobilizing effect Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
건식 식각 공정에서 배선의 부식이 방지되는 박막 트랜지스터 기판의 제조 방법이 제공된다. 박막 트랜지스터 기판의 제조 방법은, 절연 기판 상에 게이트 배선, 게이트 절연막, 액티브층, 데이터 배선용 도전막, 및 제1 영역과 제2 영역으로 이루어진 포토 레지스트 패턴을 순서대로 형성하는 단계와, 포토 레지스트 패턴을 식각마스크로 사용하여 데이터 배선용 도전막을 식각하여 소스/드레인 전극용 도전막 패턴을 형성하는 단계와, 포토 레지스트 패턴을 식각마스크로 사용하여 액티브층을 식각하여 액티브층 패턴을 형성하는 단계와, 포토 레지스트 패턴의 제2 영역을 제거하는 단계와, 포토 레지스트 패턴을 식각마스크로 사용하고 식각 가스를 이용하여, 제2 영역 하부의 소스/드레인 전극용 도전막 패턴을 건식 식각하는 단계와, 포토 레지스트 패턴을 식각마스크로 사용하여 액티브층 패턴의 일부를 식각하는 단계와, 식각 가스와 소스/드레인 전극용 도전막 패턴의 반응부산물에 외력이 인가되도록 반응부산물을 반응부산물 제거제로 물리적으로 제거하는 단계를 포함한다.
초순수, 분사, 부식, 알루미늄
Description
도 1은 본 발명의 실시예들에 따른 박막 트랜지스터 기판의 제조 방법에 의해 제조한 박막 트랜지스터 기판의 배치도이다.
도 2는 도 1의 박막 트랜지스터 기판을 A-A'선을 따라 자른 단면도이다.
도 3 내지 도 13은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 단계별로 나타낸 단면도이다.
도 14는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 나타낸 공정개략도이다.
(도면의 주요부분에 대한 부호의 설명)
10: 절연 기판 22: 게이트선
26: 게이트 전극 27: 유지 전극
28: 유지 전극선 30: 게이트 절연막
40: 반도체층 55, 56: 저항성 접촉층
62: 데이터선 65: 소스 전극
66: 드레인 전극 67: 드레인 전극 확장부
70: 보호막 82: 화소 전극
200: 반응부산물 300: 반응부산물 제거제
400: 스피너 410: 거치대
420: 회전축
본 발명은 박막 트랜지스터 기판의 제조 방법에 관한 것으로서, 더욱 상세하게는 건식 식각 공정에서 데이터 배선 등에 발생할 수 있는 부식을 방지하는 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이며, 최근 액정 표시 장치의 대형화 및 고해상도화의 요구에 직면하고 있다.
액정 표시 장치를 구성하는 두 장의 기판 중 박막 트랜지스터 기판에는 복수의 화소 전극이 매트릭스(matrix) 형태로 배열되어 있고 다른 기판(공통 전극 기판)에는 하나의 공통 전극이 기판 전면을 덮고 있다. 박막 트랜지스터 기판는 화상을 표시하기 위한 다수의 게이트 배선(gate interconnection)과 화소 전극에 인가될 전압을 전달하는 데이터 배선(data interconnection)을 포함한다..
특히 데이터 배선은 그 형성 공정 중 식각 공정을 포함하며, 식각 공정은 습 식 식각과 건식식각으로 대별된다. 이 중 습식 식각은 등방성 식각으로 인해 데이터 배선의 비뚤어짐(skew) 현상을 유발하여 고해상도의 액정 표시 장치를 제조할 수 없는 문제점이 있다.
또한, 건식 식각의 경우 데이터 배선용 도전층 사이의 반응부산물이 데이터 배선의 부식을 유발하여 데이터 배선의 패턴의 불균일이나 단선을 발생시키는 문제점이 있다.
따라서, 데이터 배선의 비뚤어짐 현상이나 부식을 방지할 필요가 있다.
본 발명이 이루고자 하는 기술적 과제는, 건식 식각 공정 중 데이터 배선의 부식이 방지되는 박막 트랜지스터 기판의 제조 방법을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법은, 절연 기판 상에 게이트 배선, 게이트 절연막, 액티브층, 데이터 배선용 도전막, 및 제1 영역과 제2 영역으로 이루어진 포토 레지스트 패턴을 순서대로 형성하는 단계와, 상기 포토 레지스트 패턴을 식각마스크로 사용하여 상기 데이터 배선용 도전막을 식각하여 소스/드레인 전극용 도전막 패턴과 데이터선을 형성하는 단계와, 상기 포토 레지스트 패턴을 식각마스크로 사용하여 상기 액 티브층을 식각하여 액티브층 패턴을 형성하는 단계와, 상기 포토 레지스트 패턴의 제2 영역을 제거하는 단계와, 상기 포토 레지스트 패턴을 식각마스크로 사용하고 식각 가스를 이용하여, 상기 제2 영역 하부의 상기 소스/드레인 전극용 도전막 패턴을 건식 식각하는 단계와, 상기 포토 레지스트 패턴을 식각마스크로 사용하여 상기 액티브층 패턴의 일부를 식각하는 단계와, 상기 식각 가스와 상기 소스/드레인 전극용 도전막 패턴의 반응부산물에 외력이 인가되도록 상기 반응부산물을 반응부산물 제거제로 물리적으로 제거하는 단계를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 제조 방법은, 절연 기판 상에 게이트 배선, 게이트 절연막, 액티브층, 알루미늄을 포함하는 데이터 배선용 도전막, 및 제1 영역과 제2 영역으로 이루어진 포토 레지스트 패턴을 순서대로 형성하는 단계와, 상기 포토 레지스트 패턴을 식각마스크로 사용하여 상기 데이터 배선용 도전막을 식각하여 소스/드레인 전극용 도전막 패턴을 형성하는 단계와, 상기 포토 레지스트 패턴을 식각마스크로 사용하여 상기 액티브층을 식각하여 액티브층 패턴을 형성하는 단계와, 상기 포토 레지스트 패턴의 제2 영역을 제거하는 단계와, 상기 포토 레지스트 패턴을 식각마스크로 사용하고 염소 계열의 식각 가스를 이용하여, 상기 제2 영역 하부의 소스/드레인 전극용 도전막 패턴을 건식 식각하는 단계와, 상기 포토 레지스트 패턴을 식각마스크로 사용하여 상기 액티브층 패턴의 일부를 식각하는 단계와, 상기 식각 가스와 상기 소스/드레인 전극용 도전막 패턴의 반응부산물에 반응부산물 제거제를 분사하여 상기 반응부산물을 제거하는 단계를 포함한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 이하 의 실시예들에 따른 박막 트랜지스터 기판의 제조 방법은 박막 트랜지스터를 포함하는 모든 화상 표시 장치의 제조에 이용될 수 있으나, 설명의 편의상 본 발명의 실시예들에 따른 박막 트랜지스터 기판의 제조 방법이 이용되는 화상 표시 장치로서 액정 표시 장치를 예로 들어 설명한다. 여기서 액정 표시 장치는 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 기판과, 박막 트랜지스터 기판에 대향하도록 배치되어 공통 전극이 형성된 공통 전극 기판과, 이들 기판 사이에 개재된 액정층을 포함한다.
도 1 및 도 2를 참조하여, 본 발명의 제1 실시예에 따른 제조 방법에 의해 제조된 박막 트랜지스터 기판에 대하여 상세히 설명한다. 도 1은 본 발명의 실시예들에 따른 박막 트랜지스터 기판의 제조 방법에 의해 제조한 박막 트랜지스터 기판의 배치도이다.
절연 기판(10)은 내열성 및 투광성을 가진 물질, 예를 들어 투명 유리 또는 플라스틱으로 이루어질 수 있다.
절연 기판(10) 상부에는 게이트 신호를 전달하는 복수의 게이트 배선(22, 26, 27, 28)이 형성되어 있다. 게이트 배선(22, 26, 27, 28)은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)에 연결되어 돌기 형태로 형성된 박막 트랜지스터의 게이트 전극(26), 게이트선(22)과 평행하게 형성되어 있는 유지 전극(27) 및 유지 전극선(28)을 포함한다.
유지 전극선(28)은 화소 영역을 가로질러 가로 방향으로 뻗어 있으며, 유지 전극선(28)에 비해 너비가 넓게 형성되어 있는 유지 전극(27)과 연결된다. 유지 전 극(27)은 이후에 설명하는 화소 전극(82)과 연결된 드레인 전극 확장부(67)와 중첩되어 화소의 전하 보존 능력을 향상시키는 스토리지 캐패시터를 이룬다. 이와 같은 유지 전극(27) 및 유지 전극선(28)의 모양 및 배치 등은 다양한 형태로 변형될 수 있으며, 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성되지 않을 수도 있다.
게이트 배선(22, 26, 27, 28)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다. 또한, 게이트 배선(22, 26, 27, 28)은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트 배선(22, 26, 27, 28)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 또한, 게이트 배선(22, 26, 27, 28)은 도전성 유기 고분자계 물질인 PEDOT(PolyEthyleneDiOxyThiophene)를 코팅방법으로 도포하거나 또는 인젝트-프린팅 방법으로 인쇄하여 형성될 수도 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(22, 26, 27, 28)은 다양한 여러 가지 금속과 도전체 또는 도전성 유기 고분자계 물질로 만들어질 수 있다.
게이트 배선(22, 26) 및 절연 기판(10) 상부에는 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)등의 무기 절연 물질, BCB(BenzoCycloButene), 아크릴계 물질, 폴리이미드와 같은 유기 절연 물질(hydrogenated amorphous silicon) 등으로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 상부에는 수소화 비정질 규소 또는 다결정 규소 또는 전도성 유기 물질 등으로 이루어진 액티브층 패턴(42, 44)이 형성되어 있다.
액티브층 패턴(42, 44)은 섬 모양으로 형성될 수 있으며, 게이트 전극(26) 상에서 게이트 전극(26), 유지 전극(27) 등과 오버랩되며, 후술하는 소스 전극(65), 드레인 전극(66)과 적어도 일부 오버랩된다. 액티브층 패턴(42, 44)의 모양은 섬 모양에 한정되지 않고 다양하게 변형될 수 있다.
액티브층 패턴(42, 44)의 상부에는 실리사이드 등의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 또는 p형 불순물이 도핑되어 있는 ITO 따위의 물질로 이루어진 저항성 접촉층(52, 55, 56)이 형성되어 있다.
저항성 접촉층(52, 55, 56) 상부에는 데이터 배선(62, 65, 66, 67)이 형성되어 있다. 데이터 배선(62, 65, 66, 67)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항성 접촉층(55)의 상부까지 연장되어 있는 소스 전극(65), 소스 전극(65)과 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부에 대하여 소스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66) 및 드레인 전 극(66)으로부터 연장되어 유지 전극(27)과 중첩하는 넓은 면적의 드레인 전극 확장부(67)를 포함한다.
데이터 배선(62, 65, 66, 67)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어질 수 있으며, 내화성 금속 따위의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수도 있다. 다층막 구조의 데이터 배선(62, 65, 66, 67)으로서 몰리브덴(Mo)으로 이루어진 하부 데이터 배선(62a, 65a, 66a, 67a), 알루미늄(Al)으로 이루어진 중간 데이터 배선(62b, 65b, 66b, 67b) 및 몰리브덴(Mo)으로 이루어진 상부 데이터 배선(62c, 65c, 66c, 67c)으로 이루어진 데이터 배선(62, 65, 66, 67)이 예시된다.
소스 전극(65)은 액티브층 패턴(44)과 적어도 일부분이 중첩되고, 드레인 전극(66)은 게이트 전극(26)을 중심으로 소스 전극(65)과 대향하며 액티브층 패턴(44)과 적어도 일부분이 중첩된다. 여기서, 저항성 접촉층(55, 56)은 그 하부의 액티브층 패턴(44)과, 그 상부의 소스 전극(65) 및 드레인 전극(66) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
드레인 전극 확장부(67)는 유지 전극(27)과 중첩되도록 형성되어, 유지 전극(27)과 게이트 절연막(30)을 사이에 두고 유지 용량이 형성된다. 유지 전극(27)을 형성하지 않을 경우 드레인 전극 확장부(27) 또한 형성하지 않을 수 있다.
저항성 접촉층(52, 55, 56)은 그 하부의 액티브층 패턴(42, 44)과 그 상부의 데이터 배선(62, 65, 66, 67)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 65, 66, 67)과 실질적으로 동일한 형태를 가진다.
한편, 액티브층 패턴(42, 44)은 박막 트랜지스터의 채널부를 제외하면 데이터 배선(62, 65, 66, 67) 및 저항성 접촉층(52, 55, 56)과 실질적으로 동일한 모양을 하고 있다. 즉, 박막 트랜지스터의 채널부에서 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 소스 전극(65) 하부의 저항성 접촉층(55)과 드레인 전극(66) 하부의 저항성 접촉층(56)도 분리되어 있으나, 박막 트랜지스터용 액티브층 패턴(44)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(62, 65, 66, 67) 및 이들이 가리지 않는 액티브층 패턴(44) 상부에는 보호막(70)이 형성되어 있다. 보호막(70)은 예를 들어 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소(SiNx) 등으로 형성될 수 있다. 또한, 보호막(70)을 유기 물질로 형성하는 경우에는 소스 전극(65)과 드레인 전극(66) 사이의 액티브층 패턴(44)이 드러난 부분에 보호막(70)의 유기 물질이 접촉하는 것을 방지하기 위하여, 유기막의 하부에 질화 규소(SiNx) 또는 산화 규소(SiO2)로 이루어진 절연막(미도시)이 추가로 형성될 수도 있다.
보호막(70)에는 드레인 전극 확장부(67)를 드러내는 콘택홀(77)이 형성되어 있다.
보호막(70) 상부에는 콘택홀(77)을 통하여 드레인 전극(66)과 전기적으로 연결되며 화소에 위치하는 화소 전극(82)이 형성되어 있다. 데이터 전압이 인가된 화소 전극(82)은 공통 전극 기판의 공통 전극과 함께 전기장을 생성함으로써 화소 전 극(82)과 공통 전극 사이의 액정층의 액정 분자들의 배열을 결정한다.
이하, 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 1 내지 도 13을 참조하여 설명하기로 한다. 도 2는 도 1의 박막 트랜지스터 기판을 A-A'선을 따라 자른 단면도이다. 도 3 내지 도 13은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 단계별로 나타낸 단면도이다.
먼저, 도 1 및 도 3에 나타낸 바와 같이, 게이트선(22), 유지 전극(27) 및 유지 전극선(28)을 포함하는 게이트 배선(22, 26, 27, 28)을 형성한다.
이어서, 도 1 및 도 4에 나타낸 바와 같이, 게이트 배선(22, 26, 27, 28) 상에 질화 규소로 이루어진 게이트 절연막(30), 액티브층(40) 및 도핑된 비정질 규소층(50)을 예컨대, 화학 기상 증착법을 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 2,000Å, 300Å 내지 600Å의 두께로 연속 증착한다. 이어서, 도핑된 비정질 규소층(50) 위에 스퍼터링 등의 방법으로 데이터 배선용 도전막(60)을 형성한다. 본 실시예의 데이터 배선용 도전막(60)은 알루미늄을 포함한다. 구체적으로 설명하면, 데이터 배선용 도전막(60)으로서, 몰리브덴으로 이루어진 하부 데이터 배선용 도전막(60a), 알루미늄으로 이루어진 중간 데이터 배선용 도전막(60b) 및 상부 데이터 배선용 도전막(60c)을 순서대로 다층으로 적층한다. 이 데이터 배선용 도전막(60)은 이후의 식각 공정에 의해 상술한 물질로 이루어진 데이터 배선(62, 65, 66, 67)을 형성하게 된다.
이어서 상술한 데이터 배선용 도전막(60)의 상부에 포토 레지스트(110)를 도포한다.
이어서, 도 5에 나타낸 바와 같이, 마스크를 통하여 포토 레지스트(도 4의 110 참조)에 빛을 조사한 후 현상하여, 제1 영역과 제2 영역으로 이루어진 포토 레지스트 패턴(112, 114)을 형성한다. 이때, 포토 레지스트 패턴(112, 114) 중에서 박막 트랜지스터의 채널부, 즉 소스 전극(도 1의 65 참조)과 드레인 전극(도 1의 66 참조) 사이에 위치한 제2 영역(114)은 데이터 배선부, 즉 데이터 배선이 형성될 부분에 위치한 제1 영역(112)보다 두께가 작게 되도록 하며, 채널부와 데이터 배선부를 제외한 기타 영역의 포토 레지스트는 모두 제거한다. 이때, 채널부에 남아 있는 제2 영역(114)의 두께와 데이터 배선부에 남아 있는 제1 영역(112)의 두께의 비는 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제2 영역(114)의 두께를 제1 영역(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000Å 이하인 것이 좋다.
이와 같이, 위치에 따라 포토 레지스트의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 포토 레지스트에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되지만, 슬릿 패턴이나 반투명막이 형성되 어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 포토 레지스트를 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께를 가지는 포토 레지스트의 제2 영역(114)을 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 노광 시간의 선택에 유의한다.
이러한 얇은 두께를 가지는 포토 레지스트의 제2 영역(114)은 리플로우가 가능한 물질로 이루어진 포토 레지스트를 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우 시켜 포토 레지스트가 잔류하지 않는 부분으로 포토 레지스트의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어서, 제2 영역(114) 및 그 하부의 데이터 배선용 도전막(60)에 대한 식각을 진행한다. 이 경우 데이터 배선용 도전막(60)은 포토 레지스트 패턴(112, 114)을 식각마스크로 사용하여 예를 들어 인산, 질산, 초산 등의 식각액을 이용하여 습식 식각할 수 있다.
이렇게 하면, 도 6에 나타낸 것처럼, 데이터선(62), 채널부 및 소스/드레인 전극용 도전막 패턴(64)만이 남고 이들 부분을 제외한 기타 부분의 데이터 배선용 도전막(도 5의 60 참조)은 모두 제거되어 그 하부의 도핑된 비정질 규소층(50)이 드러난다. 이때 남은 데이터선(62) 및 소스/드레인 전극용 도전막 패턴(64)은 소스 및 드레인 전극(도 1의 65, 66 참조)이 분리되지 않고 연결되어 있는 점을 제외하 면 데이터 배선(도 1의 62, 65, 66, 67 참조)의 형태와 동일하다. 이 경우 데이터선(62) 및 소스/드레인 전극용 도전막 패턴(64)은 3층으로 이루어진 데이터 배선용 도전막(도 5의 60 참조)을 패터닝하여 형성된 것이므로, 하부 몰리브덴, 중간 알루미늄 및 상부 몰리브덴으로 이루어진 3층의 데이터선(62a, 62b, 62c) 및 소스/드레인 전극용 도전막 패턴(64a, 64b, 64c)으로 형성된다.
이어서, 도 7에 나타낸 바와 같이, 데이터선(62a, 62b, 62c), 채널부 및 소스/드레인 전극용 도전막 패턴(64a, 64b, 64c)을 제외한 기타 부분의 노출된 도핑된 비정질 규소층(도 6의 50 참조) 및 그 하부의 액티브층(도 6의 40 참조)을 건식 식각의 방법으로 제거하여 도핑된 비정질 규소층 패턴(52, 54) 및 액티브층 패턴(44)을 형성한다. 노출된 도핑된 비정질 규소층 및 그 하부의 액티브층은 포토레시스트 패턴(112, 114)을 식각마스크로 이용하여 식각한다. 이 경우의 식각은 도핑된 비정질 규소층 및 액티브층이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 한다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다.
이어서, 포토 레지스트의 제2 영역(114)을 건식 식각 방법으로 제거한다. 포토 레지스트의 제2 영역(114)과 도핑된 비정질 규소층 및 액티브층은 동시에 건식 식각 방법으로 제거될 수도 있다.
이 경우 포토 레지스트 패턴(112, 114)과 액티브층에 대한 식각비가 동일한 경우 제2 영역(114)의 두께는 액티브층과 도핑된 비정질 규소층의 두께를 합한 것 과 같거나 그보다 작아야 한다. 이렇게 하면, 채널부 상부에 위치하는 제2 영역(114)이 제거되어 소스/드레인 전극용 도전막 패턴(64)이 드러나고, 기타 부분의 도핑된 비정질 규소층 및 액티브층이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부의 제1 영역(112) 역시 식각되므로 두께가 얇아진다.
이어서, 애싱(ashing)을 통하여 채널부의 소스/드레인 전극용 도전막 패턴(64) 표면에 남아 있는 포토 레지스트 찌꺼기를 제거한다.
이어서, 도 8에 나타낸 바와 같이 채널부의 소스/드레인 전극용 도전막 패턴(64), 즉 포토 레지스트의 제2 영역(도 6의 114 참조) 하부의 소스/드레인 전극용 도전막 패턴(64)을 건식 식각하여 제거한다. 소스/드레인 전극용 도전막 패턴(64)은, 예를 들어 염소 계열의 식각 가스를 이용하여 건식 식각한다. 염소 계열의 식각 가스를 이용하여 소스/드레인 전극용 도전막 패턴(64)을 식각함으로써, 적절한 식각률(etch rate) 및 식각 균일성(uniformity)을 확보할 수 있다.
도 7 및 도 8을 참조하여 구체적으로 설명하면, 먼저 몰리브덴으로 이루어진 상부 소스/드레인 전극용 도전막 패턴(64c)을 SF6와 Cl2를 주성분으로 하는 식각 가스를 이용하여 식각하여, 상부 소스 전극(65c) 및 상부 드레인 전극(66c)을 형성한다.
이어서, 알루미늄으로 이루어진 중간 소스/드레인 전극용 도전막 패턴(64b)을 Cl2와 BCl3을 주성분으로 하는 식각 가스를 이용하여 식각하여, 중간 소스 전극(65b) 및 중간 드레인 전극(66b)을 형성한다. 이 경우 식각 가스의 반응부산물인 Cl2는 상부 소스 전극(65c) 및 상부 드레인 전극(66c)의 측벽, 중간 소스 전극(65b) 및 중간 드레인 전극(66b)의 측벽, 및 포토 레지스트 패턴의 제2 영역(도 6의 114 참조)이 존재하던 부위에 인접한 포토 레지스트 패턴의 제1 영역(112)의 측벽 등에 부착되어 잔류할 수 있으며, 대기 중의 수분(H2O)과 반응하여 HCl을 형성할 수 있다. 이러한 Cl2와 HCl는 상술한 포토 레지스트 패턴의 제1 영역(112)의 측벽과 몰리브덴으로 이루어진 상부 소스 전극(65c) 및 상부 드레인 전극(66c)도 일부 식각하여 알루미늄으로 이루어진 중간 소스 전극(65b) 및 중간 드레인 전극(66b)을 상술한 포토 레지스트 패턴의 제1 영역(112)의 측벽과과 몰리브덴으로 이루어진 상부 소스 전극(65c) 및 상부 드레인 전극(66c)의 외부로 돌출시키는 한편, 알루미늄으로 이루어진 중간 소스 전극(65b) 및 중간 드레인 전극(66b)을 부식시킬 수 있으므로, 조속히 제거할 필요가 있다. 이하 본 명세서에서 이들 Cl2와 HCl을 반응부산물(200a, 200b)이라고 하며, 이러한 반응부산물(200a, 200b)을 제거하는 공정에 대하여 이후에 자세히 설명한다.
다음으로 하부 소스/드레인 전극용 도전막 패턴(64a)을 Cl2와 O2를 주성분으로 하는 식각 가스를 이용하여 식각하여, 하부 소스 전극(65a) 및 하부 드레인 전극(66a)을 형성함으로써, 소스 전극(65) 및 드레인 전극(66)을 완성한다. 소스/드레인 전극용 도전막 패턴(64)이 3가지 물질로 이루어져 있으므로, 이와 같이 3층으로 이루어진 소스 전극(65a, 65b, 66c) 및 드레인 전극(66a, 66b, 66c)이 형성된 다.
계속해서, 도 9에 나타낸 바와 같이 도핑된 비정질 규소로 이루어진 저항성 접촉층 패턴(도 8의 54 참조)을 포토 레지스트 패턴의 제1 영역(112)을 식각마스크로 이용하여 식각한다. 이때 건식 식각이 사용될 수 있다. 식각 기체의 예로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체 또는 SF6와 Cl2를 주성분으로 하는 기체를 들 수 있으며, 이들 식각 기체를 이용하면 균일한 두께로 진성 비정질 규소로 이루어진 액티브층 패턴(44)을 남길 수 있다. 이때, 액티브층 패턴(44)의 일부가 제거되어 두께가 얇아질 수도 있으며 포토 레지스트 패턴의 제1 영역(112)도 어느 정도의 두께로 식각될 수 있다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제1 영역(112)이 식각되어 그 하부의 데이터 배선(62, 65, 66, 67)이 드러나는 일이 없도록 포토 레지스트 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(65, 66)과 그 하부의 저항성 접촉층(55, 56)이 완성된다.
이상의 도 7 내지 도 9에 나타낸 액티브층(도 6의 40 참조)을 식각하는 단계와 상기 포토 레지스트 패턴의 제2 영역(도 6의 114 참조)을 제거하는 단계, 소스/드레인 전극용 도전막 패턴(64)을 건식 식각하는 단계, 액티브층 패턴(44)의 일부를 식각하는 단계는 모두 건식 식각 공정이므로 동일한 챔버 내에서 수행할 수 있다.
이어서, 도 10에 나타낸 바와 같이 상술한 알루미늄으로 이루어진 소스/드레인 전극용 도전막 패턴(도 7의 64b 참조)과 이를 식각하는데 이용한 식각 가스인 Cl2와 BCl3을 주성분으로 하는 식각 가스의 반응부산물(200a, 200b)인 Cl2와 HCl을 반응부산물 제거제(300)로 물리적으로 제거한다. 이 경우 전술한 공정을 마친 절연 기판(10)을 챔버 외부로 반출한 후 15분 이내에 반응부산물(200a, 200b) 제거 공정을 수행한다.
본 실시예의 반응부산물(200a, 200b)을 반응부산물 제거제(300)로 물리적으로 제거하는 공정에서, 반응부산물(200a, 200b)에 인가되는 물리력은 반응부산물 제거제(300)를 반응부산물(200a, 200b)에 분사(spray)하여 얻을 수 있다. 이와 같이 반응부산물(200a, 200b)을 제거하는 공정은 반응부산물(200a, 200b)에 압력과 같은 물리력이 인가되도록 반응부산물 제거제(300)를 분사하여 반응부산물(200a, 200b)을 제거하는 공정이다. 따라서, 이러한 공정은 반응부산물(200a, 200b)이 형성된 절연 기판(10)을 반응부산물 제거제(300)에 단순히 디핑(dipping)하는 것과 같이 물리력을 동원하지 않고 반응부산물(200a, 200b)을 제거하는 공정에 비해 훨씬 효율적으로 반응부산물(200a, 200b)을 제거할 수 있다. 두 공정의 이러한 효율 차이는 실험예들 및 비교예들을 예로 들어 이후에 설명한다.
반응부산물 제거제(300)의 온도는, 히터(heater)의 출력에 한계가 있으므로, 원활한 공정 진행과 공정 비용을 고려하여 25℃ 이상 60℃ 미만(less than)인 것이 바람직하다. 그러나, 보다 높은 온도의 반응부산물 제거제(300)를 분사할 수도 있 는 등 다양한 온도로 반응부산물 제거제(300)를 분사할 수도 있다. 반응부산물 제거제(300)의 분사 온도는 챔버 외부로 절연 기판(10)을 반출한 뒤 반응부산물 제거제(300)의 분사를 수행할 때까지의 정체 시간과 상관 관계가 있다. 구체적으로 반응부산물 제거제(300)의 분사 온도가 25℃ 정도인 경우 정체 시간은 5분 이내이어야 반응부산물(200a, 200b)이 효과적으로 제거되며, 반응부산물 제거제(300)의 분사 온도가 50℃ 정도인 경우 정체 시간은 15분 이내이어야 반응부산물(200a, 200b)이 효과적으로 제거될 수 있으므로, 이를 고려하여 반응부산물 제거제(300)의 분사 온도와 정체 시간을 조절한다.
분사된 반응부산물 제거제(300)는 반응부산물(200a, 200b)을 린스(rinse)하여 제거하지만, 이 과정에서 소스 전극(65) 및 드레인 전극(66) 등도 함께 제거되지 않도록 소스/드레인 전극용 도전막 패턴(64)과 동일한 물질로 이루어진 소스 전극(65) 및 드레인 전극(66)과 식각 반응을 일으키지 않는 반응부산물 제거제(300)를 이용한다. 이러한 반응부산물 제거제(300)로서 초순수(DIW:DeIonized Water)가 적합하게 예시된다.
반응부산물(200a, 200b) 제거 공정에 있어서, 반응부산물 제거제(300)의 분사 압력과 분사 시간도 효과적인 반응부산물(200a, 200b) 제거를 위한 주요 인자 중의 하나로 예시될 수 있다. 구체적으로 반응부산물 제거제(300)의 분사 압력은 1 ㎏중/㎠ 이상 5 ㎏중/㎠ 이하일 수 있으며, 반응부산물 제거제(300)를 10초 이상 3분 미만으로 분사하는 것이 바람직하다. 이들 분사 압력 및 분사 시간의 범위를 벗어나는 경우, 반응부산물(200a, 200b)의 제거 효과가 미미하거나, 반응부산 물(200a, 200b)을 제거하는 동안 소스 전극(65) 및 드레인 전극(66)도 손상을 입을 수 있다.
상술한 바와 같은 공정으로 제거되는 반응부산물(200a, 200b)은 3층으로 이루어진 소스 전극(65) 및 드레인 전극(66) 중 알루미늄을 부식시키는 Cl2 또는 HCl임은 물론이다.
이와 같은 공정으로 소스 전극(65) 및 드레인 전극(66) 등에 부착되어 있는 반응부산물(200a, 200b)을 제거함으로써, 3층으로 이루어진 소스 전극(65a, 65b, 65c) 및 드레인 전극(66a, 66b, 66c) 중 알루미늄으로 이루어진 소스 전극(65b) 및 드레인 전극(66b)이 반응부산물에 의해 부식되지 않는다.
이어서, 도 11에 나타낸 바와 같이, 데이터 배선부에 남아 있는 포토 레지스트 제1 영역(112)을 스트립(strip)하여 제거한다.
이어서, 도 12에 나타낸 바와 같이 상기 결과물 상에 보호막(70)을 형성한다.
이어서, 도 13에 나타낸 바와 같이, 보호막(70)을 게이트 절연막(30)과 함께 사진 식각하여 드레인 전극 확장부(67)를 각각 드러내는 콘택홀(77)을 형성한다.
마지막으로, 도 1 및 도 2에 도시한 바와 같이, 예를 들어 400Å 내지 500Å 두께의 ITO층을 증착하고 사진 식각하여 드레인 전극 확장부(67)와 연결된 화소 전극(82)을 형성함으로써, 박막 트랜지스터 기판(1)을 완성한다.
한편, ITO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체로는 질소를 사용하는 것이 바람직하며, 이는 콘택홀(77)을 통해 드러난 금속막(67)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
이하, 도 9와 도 10 및 실험예들과 비교예들을 참조하여, 본 실시예의 반응부산물 제거제(300) 분사에 의한 반응부산물(200a, 200b) 제거 공정과 디핑에 의한 반응부산물(200a, 200b) 제거 공정의 반응부산물(200a, 200b) 제거 효율을 비교하여 설명한다.
(실험예 1)
도 9에 나타낸 바와 같이, 소스/드레인 전극용 도전막 패턴(64)을 건식 식각하는 단계, 액티브층 패턴(44)의 일부를 식각하는 단계를 거친 절연 기판(10)을 챔버에서 반출한 후, 즉시 도 10에 나타낸 바와 같이 세정 설비(미도시)를 이용하여 절연 기판(10) 상에 반응부산물 제거제(300)를 분사하였다. 이 경우 반응부산물 제거제(300)의 분사 압력은 1 ㎏중/㎠, 분사 시간은 60초, 반응부산물 제거제(300)의 온도는 50℃로 설정하였다. 이후 절연 기판(10)의 단위 면적당 존재하는 반응부산물(200a, 200b)의 개수를 측정하여 표 1에 나타내었다.
(실험예 2)
절연 기판(10)을 챔버에서 반출하고 15분이 경과한 후 절연 기판(10) 상에 반응부산물 제거제(300)를 분사한 것을 제외하고는 실험예 1과 동일한 방법으로 실험을 수행하였다.
(실험예 3)
반응부산물 제거제(300)의 온도를 25℃로 설정한 것을 제외하고는 실험예 1 과 동일한 방법으로 실험을 수행하였다.
(실험예 4)
절연 기판(10)을 챔버에서 반출하고 15분이 경과한 후, 절연 기판(10) 상에 반응부산물 제거제(300)를 분사한 것과, 반응부산물 제거제(300)의 온도를 25℃로 설정한 것을 제외하고는 실험예 1과 동일한 방법으로 실험을 수행하였다.
(비교예 1)
절연 기판(10)을 온도 50℃인 반응부산물 제거제(300)에 디핑한 것을 제외하고는 실험예 1과 동일한 방법으로 실험을 수행하였다.
(비교예 2)
절연 기판(10)을 챔버에서 반출하고 15분이 경과한 후 절연 기판(10)을 온도 50℃인 반응부산물 제거제(300)에 디핑한 것을 제외하고는 실험예 1과 동일한 방법으로 실험을 수행하였다.
(비교예 3)
절연 기판(10)을 온도 25℃인 반응부산물 제거제(300)에 디핑한 것을 제외하고는 실험예 1과 동일한 방법으로 실험을 수행하였다.
(비교예 4)
절연 기판(10)을 챔버에서 반출하고 15분이 경과한 후, 절연 기판(10)을 온도 25℃인 반응부산물 제거제(300)에 디핑한 것을 제외하고는 실험예 1과 동일한 방법으로 실험을 수행하였다.
| 단위 면적당 반응부산물(200a, 200b)의 개수 | |
| 실험예 1 | 3개 미만 |
| 실험예 2 | 3개 미만 |
| 실험예 3 | 3개 미만 |
| 실험예 4 | 10개 미만 |
| 비교예 1 | 10개 미만 |
| 비교예 2 | 무수히 많음 |
| 비교예 3 | 무수히 많음 |
| 비교예 4 | 무수히 많음 |
상술한 표 1의 결과로부터 확인할 수 있는 바와 같이, 세정 후 절연 기판(10) 상에 잔존하는 반응부산물(200a, 200b)의 개수는, 챔버 내에서 절연 기판(10)을 반출한 후 반응부산물 제거제(300)를 절연 기판(10)에 접촉시키기까지의 정체 시간 및 반응부산물 제거제(300)의 온도가 일정할 경우, 반응부산물 제거제(300)에 절연 기판(10)을 디핑하는 경우보다 본 실시예와 같이 반응부산물 제거제(300)를 절연 기판(10)에 분사하는 경우가 훨씬 적었다. 따라서, 본 실시예와 같이 반응부산물 제거제(300)를 분사하여 반응부산물(200a, 200b)을 제거하는 공정이 반응부산물(200a, 200b)이 발생한 절연 기판(10)을 반응부산물 제거제(300)에 단순히 디핑하는 공정에 비해 세정 효율이 탁월함을 알 수 있었다.
본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 의하면 알루미늄을 포함하는 소스 전극(65) 및 데이터 전극(66)의 건식 식각 공정 중에 발생하는 반응부산물에 의해 알루미늄이 부식되는 것을 방지하여 소스 전극(65) 및 데이터 전극(66)의 부식을 방지할 수 있다.
이하, 도 1 내지 도 9 및 도 11 내지 도 14를 참조하여, 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 상세히 설명한다. 도 14는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 나타낸 공정개략도이다. 설명의 편의상, 이전 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략하거나 간략화한다.
본 실시예의 박막 트랜지스터 제조 방법도, 도 3 내지 도 9에 나타낸 단계를 거쳐, 절연 기판(10) 상에 순차적으로 게이트 배선(22, 26, 27, 28), 게이트 절연막(30), 액티브층 패턴(42, 44), 저항성 접촉층(55, 56), 소스 전극(65) 및 드레인 전극(66)을 형성한다.
이전 실시예와 동일하게 3층으로 이루어진 소스 전극(65a, 65b, 65c) 및 드레인 전극(66a, 66b, 66c)의 형성 과정에서, 알루미늄으로 이루어진 중간 소스/드레인 전극용 도전막 패턴(64b)의 건식 식각 가스와 소스/드레인 전극용 도전막 패턴(64b)의 반응부산물(200a, 200b)이 생성되며, 이는 알루미늄으로 이루어진 소스 전극(65b) 및 드레인 전극(66b)을 부식시킬 우려가 있으므로 후속 공정에서 제거한다.
도 14를 참조하면, 본 실시예의 반응부산물(200a, 200b)을 반응부산물 제거제(300)로 물리적으로 제거하는 공정에서, 반응부산물(200a, 200b)에 인가되는 물리력은, 상술한 소스 전극(65b) 및 드레인 전극(66b)이 형성되어 있는 절연 기판(10)을 스피너(400)의 거치대(410) 상에 위치시키고 회전시킴으로써 얻을 수 있다. 이와 함께 소정의 온도를 가지는 반응부산물 제거제(300)를 소정의 압력으로 반응부산물(200a, 200b)에 분사(spray)할 수 있다. 즉, 본 실시예의 반응부산물(200a, 200b) 제거 단계는 반응부산물(200a, 200b)에 인가되는 물리력이 스피너(400)의 회전축(420)에 의한 회전력과 분사 압력에 의해 형성된다. 이 경우 절연 기판(10)을 회전시키면서 반응부산물 제거제(300)를 분사하는 단계는 절연 기판(10)을 챔버 외부로 반출한 후 15분 이내의 정체 시간 이내에 수행한다. 이러한 정체 시간은 반응부산물 제거제(300)의 온도에 따라 달라질 수 있다.
본 실시예의 반응부산물(200a, 200b) 제거 공정에 있어서, 스피너(400)의 회전 속도 및 반응부산물 제거제(300)의 온도, 분사 압력 및 분사 시간은 최적의 반응부산물(200a, 200b) 제거 효율을 가지면서도 소스 전극(65) 및 드레인 전극(66)에 손상이 가지 않도록 설정한다.
이와 같은 공정으로 반응부산물(200a, 200b)을 제거하여 알루미늄을 포함하는 소스 전극(65b) 및 드레인 전극(66b)에 부식이 방지된다.
이어서, 도 11 내지 도 13에 나타낸 바와 같이, 포토 레지스트 패턴의 제1 영역(112)을 스트립하여 제거하고, 절연 기판(10) 상에 보호막(70), 콘택홀(77)을 형성한다.
마지막으로 도 1 및 도 2에 나타낸 바와 같이, 화소 전극(82)을 형성함으로써 박막 트랜지스터를 완성한다.
본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 의하면 알루미늄을 포함하는 소스 전극(65) 및 데이터 전극(66)의 건식 식각 공정 중에 발생하는 반응부산물에 의해 알루미늄이 부식되는 것을 보다 용이하게 방지하여 소스 전극(65) 및 데이터 전극(66)의 부식을 방지할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예 및 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예 및 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명의 실시예들에 따른 박막 트랜지스터 기판의 제조 방법에 의하면, 다음과 같은 효과가 하나 혹은 그 이상 있다.
첫째, 소스 전극 및 데이터 전극이 건식 식각 공정 중의 반응부산물에 의해 부식되는 것을 방지할 수 있다.
둘째, 소스 전극 및 데이터 전극을 건식 식각 공정에 의해 형성함으로써, 이들 전극에 발생할 수 있는 비뚤어짐 현상을 방지할 수 있다.
셋째, 부식이 방지된 소스 전극 및 데이터 전극이 형성되어 고해상도의 액정 표시 장치를 구현할 수 있다.
Claims (19)
- 절연 기판 상에 게이트 배선, 게이트 절연막, 액티브층, 데이터 배선용 도전막, 및 제1 영역과 제2 영역으로 이루어진 포토 레지스트 패턴을 순서대로 형성하는 단계;상기 포토 레지스트 패턴을 식각마스크로 사용하여 상기 데이터 배선용 도전막을 식각하여 소스/드레인 전극용 도전막 패턴과 데이터선을 형성하는 단계;상기 포토 레지스트 패턴을 식각마스크로 사용하여 상기 액티브층을 식각하여 액티브층 패턴을 형성하는 단계;상기 포토 레지스트 패턴의 제2 영역을 제거하는 단계;상기 포토 레지스트 패턴을 식각마스크로 사용하고 식각 가스를 이용하여, 상기 제2 영역 하부의 상기 소스/드레인 전극용 도전막 패턴을 건식 식각하는 단계;상기 포토 레지스트 패턴을 식각마스크로 사용하여 상기 액티브층 패턴의 일부를 식각하는 단계; 및상기 식각 가스와 상기 소스/드레인 전극용 도전막 패턴의 반응부산물에 외력이 인가되도록 상기 반응부산물을 반응부산물 제거제로 물리적으로 제거하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 반응부산물을 제거하는 단계는 상기 반응부산물 제거제를 상기 반응부산물에 분사하는 단계인 박막 트랜지스터 기판의 제조 방법.
- 제2 항에 있어서,상기 반응부산물 제거제의 분사 압력은 1 ㎏중/㎠ 이상 5 ㎏중/㎠ 이하인 박막 트랜지스터 기판의 제조 방법.
- 제2 항에 있어서,상기 반응부산물을 제거하는 단계는 상기 반응부산물 제거제를 10초 이상 3분 미만으로 분사하는 단계인 박막 트랜지스터 기판의 제조 방법.
- 제2 항에 있어서,상기 반응부산물 제거제를 분사하는 동안, 상기 절연 기판을 회전시키는 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 반응부산물은 Cl2 또는 HCl인 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 식각 가스는 염소 계열의 식각 가스인 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 반응부산물 제거제는 상기 소스/드레인 전극용 도전막 패턴과 식각 반응을 하지 않는 박막 트랜지스터 기판의 제조 방법.
- 제8 항에 있어서,상기 반응부산물 제거제는 초순수인 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 액티브층을 식각하는 단계, 상기 포토 레지스트 패턴의 제2 영역을 제거하는 단계, 상기 소스/드레인 전극용 도전막 패턴을 건식 식각하는 단계, 상기 액티브층 패턴의 일부를 식각하는 단계는 동일한 챔버 내에서 수행되는 박막 트랜지스터 기판의 제조 방법.
- 제10 항에 있어서,상기 반응부산물 제거제의 온도는 25℃ 이상 60℃ 미만인 박막 트랜지스터 기판의 제조 방법.
- 제11 항에 있어서,상기 반응부산물을 제거하는 단계는 상기 절연 기판을 상기 챔버 외부로 반출한 후 15분 이내에 수행하는 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 데이터 배선은 알루미늄을 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제13 항에 있어서,상기 데이터 배선은 몰리브덴, 알루미늄 및 몰리브덴이 순서대로 적층된 다층 구조로 이루어진 박막 트랜지스터 기판의 제조 방법.
- 제14 항에 있어서,상기 반응부산물 제거제에 의해 제거되는 반응부산물은 알루미늄을 부식시키는 Cl2 또는 HCl인 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 반응부산물을 제거하는 단계 이후에, 상기 포토 레지스트 패턴을 스트립하고, 보호막 및 화소 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터 기 판의 제조 방법.
- 절연 기판 상에 게이트 배선, 게이트 절연막, 액티브층, 알루미늄을 포함하는 데이터 배선용 도전막, 및 제1 영역과 제2 영역으로 이루어진 포토 레지스트 패턴을 순서대로 형성하는 단계;상기 포토 레지스트 패턴을 식각마스크로 사용하여 상기 데이터 배선용 도전막을 식각하여 소스/드레인 전극용 도전막 패턴을 형성하는 단계;상기 포토 레지스트 패턴을 식각마스크로 사용하여 상기 액티브층을 식각하여 액티브층 패턴을 형성하는 단계;상기 포토 레지스트 패턴의 제2 영역을 제거하는 단계;상기 포토 레지스트 패턴을 식각마스크로 사용하고 염소 계열의 식각 가스를 이용하여, 상기 제2 영역 하부의 소스/드레인 전극용 도전막 패턴을 건식 식각하는 단계;상기 포토 레지스트 패턴을 식각마스크로 사용하여 상기 액티브층 패턴의 일부를 식각하는 단계; 및상기 식각 가스와 상기 소스/드레인 전극용 도전막 패턴의 반응부산물에 온도가 25℃ 이상 60℃ 미만인 반응부산물 제거제를 분사하여 상기 반응부산물을 제거하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제17 항에 있어서,상기 액티브층을 식각하는 단계, 상기 포토 레지스트 패턴의 제2 영역을 제거하는 단계, 상기 소스/드레인 전극용 도전막 패턴을 건식 식각하는 단계, 상기 액티브층 패턴의 일부를 식각하는 단계는 동일한 챔버 내에서 수행되고, 상기 반응부산물을 제거하는 단계는 상기 절연 기판을 상기 챔버 외부로 반출한 후 15분 이내에 수행하는 박막 트랜지스터 기판의 제조 방법.
- 제17 항에 있어서,상기 데이터 배선은 몰리브덴, 알루미늄 및 몰리브덴이 순서대로 적층된 다층 구조로 이루어진 박막 트랜지스터 기판의 제조 방법.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060101428A KR20080035150A (ko) | 2006-10-18 | 2006-10-18 | 박막 트랜지스터 기판의 제조 방법 |
| JP2007044999A JP2008103658A (ja) | 2006-10-18 | 2007-02-26 | 薄膜トランジスタ基板の製造方法 |
| EP07016072A EP1914802A2 (en) | 2006-10-18 | 2007-08-16 | Method of producing thin film transistor substrate |
| TW096131096A TW200820446A (en) | 2006-10-18 | 2007-08-22 | Method of producing thin film transistor substrate |
| US11/874,098 US20080093334A1 (en) | 2006-10-18 | 2007-10-17 | Method of producing thin film transistor substrate |
| CNA2007101671041A CN101165882A (zh) | 2006-10-18 | 2007-10-18 | 制造薄膜晶体管基板的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060101428A KR20080035150A (ko) | 2006-10-18 | 2006-10-18 | 박막 트랜지스터 기판의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080035150A true KR20080035150A (ko) | 2008-04-23 |
Family
ID=38941885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060101428A KR20080035150A (ko) | 2006-10-18 | 2006-10-18 | 박막 트랜지스터 기판의 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20080093334A1 (ko) |
| EP (1) | EP1914802A2 (ko) |
| JP (1) | JP2008103658A (ko) |
| KR (1) | KR20080035150A (ko) |
| CN (1) | CN101165882A (ko) |
| TW (1) | TW200820446A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8476123B2 (en) | 2010-07-30 | 2013-07-02 | Samsung Display Co., Ltd. | Method for manufacturing thin film transistor array panel |
| KR20130110916A (ko) * | 2012-03-30 | 2013-10-10 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 제조 방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102131734B (zh) | 2008-09-02 | 2014-03-12 | 独立行政法人产业技术综合研究所 | 非晶态硅酸铝盐的制造方法、通过该方法得到的非晶态硅酸铝盐以及使用该非晶态硅酸铝盐的吸附剂 |
| JP5836846B2 (ja) * | 2011-03-11 | 2015-12-24 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| CN107895713B (zh) * | 2017-11-30 | 2020-05-05 | 深圳市华星光电半导体显示技术有限公司 | Tft基板制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3191745B2 (ja) * | 1997-04-23 | 2001-07-23 | 日本電気株式会社 | 薄膜トランジスタ素子及びその製造方法 |
| US7479205B2 (en) * | 2000-09-22 | 2009-01-20 | Dainippon Screen Mfg. Co., Ltd. | Substrate processing apparatus |
| US8148895B2 (en) * | 2004-10-01 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of the same |
| KR100614323B1 (ko) * | 2004-12-30 | 2006-08-21 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
-
2006
- 2006-10-18 KR KR1020060101428A patent/KR20080035150A/ko not_active Application Discontinuation
-
2007
- 2007-02-26 JP JP2007044999A patent/JP2008103658A/ja not_active Withdrawn
- 2007-08-16 EP EP07016072A patent/EP1914802A2/en not_active Withdrawn
- 2007-08-22 TW TW096131096A patent/TW200820446A/zh unknown
- 2007-10-17 US US11/874,098 patent/US20080093334A1/en not_active Abandoned
- 2007-10-18 CN CNA2007101671041A patent/CN101165882A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8476123B2 (en) | 2010-07-30 | 2013-07-02 | Samsung Display Co., Ltd. | Method for manufacturing thin film transistor array panel |
| KR20130110916A (ko) * | 2012-03-30 | 2013-10-10 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200820446A (en) | 2008-05-01 |
| JP2008103658A (ja) | 2008-05-01 |
| EP1914802A2 (en) | 2008-04-23 |
| CN101165882A (zh) | 2008-04-23 |
| US20080093334A1 (en) | 2008-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4458563B2 (ja) | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法 | |
| US8372701B2 (en) | Thin film transistor array panel including layered line structure and method for manufacturing the same | |
| US9236405B2 (en) | Array substrate, manufacturing method and the display device thereof | |
| TWI394279B (zh) | 薄膜電晶體陣列面板及其製造方法 | |
| TWI396885B (zh) | 線路結構，製造線路之方法，薄膜電晶體基板，以及製造薄膜電晶體基板之方法 | |
| US9349760B2 (en) | Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer | |
| KR101447843B1 (ko) | 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치 | |
| US6757031B2 (en) | Metal contact structure and method for thin film transistor array in liquid crystal display | |
| US8441592B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| US20070015319A1 (en) | Method for forming contact hole and method for fabricating thin film transistor plate using the same | |
| US8551822B2 (en) | Method for manufacturing array substrate | |
| KR20100005457A (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| KR20080041426A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR20080035150A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR20100019233A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| CN108573928B (zh) | 一种tft阵列基板的制备方法及tft阵列基板、显示面板 | |
| US20090039354A1 (en) | Tft array substrate and manufacturing method thereof | |
| JP4800236B2 (ja) | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置 | |
| KR100601175B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100787805B1 (ko) | 화소 구조의 제조 방법 | |
| KR20080030798A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20130010774A (ko) | 박막트랜지스터 어레이 기판의 제조 방법 | |
| KR100925474B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20080062198A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR20020006371A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |