CN101017832A - 薄膜晶体管基板及其制造方法以及具有该基板的显示面板 - Google Patents

薄膜晶体管基板及其制造方法以及具有该基板的显示面板 Download PDF

Info

Publication number
CN101017832A
CN101017832A CNA2007100049018A CN200710004901A CN101017832A CN 101017832 A CN101017832 A CN 101017832A CN A2007100049018 A CNA2007100049018 A CN A2007100049018A CN 200710004901 A CN200710004901 A CN 200710004901A CN 101017832 A CN101017832 A CN 101017832A
Authority
CN
China
Prior art keywords
pattern
conductive pattern
gate
pixel electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100049018A
Other languages
English (en)
Inventor
金周汉
赵范锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101017832A publication Critical patent/CN101017832A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

本发明涉及一种薄膜晶体管(TFT)基板，该TFT基板可以提高显示质量，并可以使得制造工艺简单。所述TFT基板包括：基板、形成于基板上的栅极图案、栅极绝缘层、有源图案、数据图案、保护层、和像素电极。所述栅极图案包括栅极线、连接至栅极线的栅电极、及导电图案。所述栅极绝缘层覆盖所述栅极图案。所述有源图案设置在所述栅极绝缘层上。所述数据图案设置在所述有源图案上，并包括基本上垂直于所述栅极线延伸的数据线、源电极、及漏电极。所述保护层覆盖所述数据图案。所述像素电极设置在所述基板和所述栅极绝缘层上。所述导电图案用于减小所述像素电极与所述数据线之间的耦合电容。

Description

薄膜晶体管基板及其制造方法 以及具有该基板的显示面板
技术领域
本发明涉及一种薄膜晶体管基板、具有该薄膜晶体管基板的显示面板、以及制造该薄膜晶体管基板的方法。更具体地，本发明涉及一种能够提高显示质量和生产率的薄膜晶体管基板、具有该薄膜晶体管基板的显示面板、以及制造该薄膜晶体管基板的方法。
背景技术
现今，液晶显示装置是平板显示装置中应用最广泛的类型之一。液晶显示装置包括具有电极的两块基板和置于所述两块基板之间的液晶层。响应施加于电极上的电压，液晶显示装置重新排列液晶层的液晶分子，以控制通过液晶显示装置的光量。
液晶显示装置包括：用作开关器件的薄膜晶体管(TFT)、多条栅极线、和多条数据线。所述栅极线和所述数据线基本上彼此垂直延伸，以限定像素，使其排列成矩阵结构。每个像素包括像素电极。
在液晶显示装置的工作过程中，经每条数据线传输的图像信号通过TFT施加给一行上的一个像素电极。像素电极维持浮动状态直到下一个图像信号施加于该像素电极。然而，用于下一行上的像素电极的图像信号施加给数据线，改变了处于浮动状态的像素电极的电压电平。当发生这种情况时，在液晶显示装置上会出现不期望的图像。图像失真的程度与形成于像素电极与数据线之间的耦合电容成比例。
为了减小耦合电容，在数据线下方形成导电图案，以在像素电极与导电图案之间以及数据线与导电图案之间产生电场。当数据线与像素电极之间的耦合电容减小时，数据线和像素电极可以设置成彼此相对接近。从而，开口率(opening ratio)和传输率提高。
然而，与此有关的导电图案和像素电极必须形成在不同层上。因此，上述结构通过4-掩模工艺形成。4-掩模工艺增加了掩模成本和诸如沉积薄膜层、清洗、涂敷光刻胶、曝光、显影、蚀刻、脱模，等等的工艺步骤的数量。因此，制造成本增加且产量下降。
发明内容
本发明提供一种能够提高显示质量和生产率的薄膜晶体管基板。
本发明还提供具有上述薄膜晶体管基板的显示面板。
本发明还提供制造所述薄膜晶体管基板的一种方法。
一方面，本发明是一种薄膜晶体管基板，包括：基板、栅极图案、栅极绝缘层、有源图案、数据图案、保护层、和像素电极。所述栅极图案设置在所述基板上，并且包括栅极线、连接至栅极线的栅电极、和导电图案。所述栅极绝缘层覆盖所述栅极图案。所述有源图案设置在所述栅极绝缘层上。所述数据图案设置在所述有源图案上，并且包括基本上垂直于所述栅极线延伸的数据线、源电极、和漏电极。所述保护层覆盖所述数据图案。所述像素电极与所述导电图案间隔开，并且设置在所述基板和所述栅极绝缘层上。
另一方面，本发明是一种显示面板，包括：第一基板、第二基板、以及置于所述第一基板与所述第二基板之间的液晶层。所述第一基板包括栅极图案、导电图案、栅极绝缘层、有源图案、数据图案、保护层、和像素电极。所述导电图案与所述栅极图案设置在同一层。所述栅极绝缘层覆盖所述栅极图案和所述导电图案。所述有源图案设置在所述栅极绝缘层上。所述数据图案设置在所述有源图案上，并且包括基本垂直于所述栅极线延伸的数据线。所述保护层覆盖所述数据图案。所述像素电极包括第一部分和第二部分，所述第一部分设置在与所述导电图案基本相同的层上，所述第二部分设置在与导电图案不同的层上。
再一方面，本发明是一种制造薄膜晶体管基板的方法。该方法包括：在基板上形成栅极图案，所述栅极图案包括栅极线、电连接至所述栅极线的栅电极、和导电图案。形成覆盖栅极图案的栅极绝缘层。在栅极绝缘层上形成有源图案。在有源图案上形成数据图案，所述数据图案包括基本垂直于所述栅极线延伸的数据线、源电极、和漏电极。形成保护层以覆盖所述数据图案。在基板与栅极绝缘层上形成像素电极。
可以通过在所述保护层上形成光刻胶膜，并对所述光刻胶膜进行部分曝光以形成光刻胶图案的过程而形成所述像素电极。所述光刻胶图案可以具有第一部分和比所述第一部分薄的第二部分。可以通过使用所述光刻胶图案作为掩模而蚀刻所述保护层和所述栅极绝缘层，以露出所述基板的一部分。可以去除所述光刻胶图案的所述第二部分和所述光刻胶图案的某些所述第一部分，以露出所述保护层的一部分。可以去除所述保护层的露出部分，以露出所述栅极绝层的一部分。可以在露出的基板上、漏出的栅极绝缘层上、以及剩余的光刻胶图案上形成像素电极。可以去除所述剩余的光刻胶图案，其中所述剩余的光刻胶图案上形成有像素电极。
根据上面的描述，所述导电图案和所述像素电极形成电场，以减小所述像素电极与所述数据线之间的耦合电容。从而，可以提高显示质量。
附图说明
通过以下结合附图的详细描述，本发明的上述及其它优点将变得更显而易见，附图中：
图1是示出根据本发明的示例性实施例的薄膜晶体管基板的平面图；
图2是沿图1中的线I-I′截取的横截面图；
图3至图7是示出制造图2所示薄膜晶体管基板的方法的横截面图；
图8是沿图1中的线II-II′截取的横截面图；
图9是示出根据本发明的另一示例性实施例的薄膜晶体管基板的横截面图；
图10是示出根据本发明的另一示例性实施例的半色调(half-tone)掩模的横截面图；
图11是示出根据本发明的另一示例性实施例的半色调掩模的横截面图；以及
图12至图15是示出根据本发明的另一示例性实施例的形成像素电极的工艺的横截面图。
具体实施方式
以下将参照示出本发明实施例的附图对本发明进行更全面的描述。但是，本发明可以以各种不同形式来实现，而不应该被理解为仅限于这里所列出的实施例。当然，提供这些实施例，是为了使本公开更全面和完整，并向本领域技术人员充分传达本发明的范围。在附图中，为了清楚起见，层和区域的尺寸及相对尺寸被扩大。
可以理解，当指出一个元件或层“位于”、“连接至”或“耦合至”另一元件或层时，它可以直接位于、直接连接至、或耦合至另一元件或层，或者其间可以存在***元件或层。相反，当指出一个元件“直接位于”、“直接连接至”或“直接耦合至”另一元件或层时，则不存在***元件或层。在整个说明书中，相同参考标号表示相同的元件。如这里所使用的术语“和/或”包括一个或多个相关所列条目中的任一个以及所有组合。
可以理解，尽管这里可以使用术语第一、第二、第三，等等来描述各种元件、部件、区域、层和/或部分，但这些元件、部件、区域、层和/或部分不应该限于这些术语。这些术语仅用于将一个元件、部件、区域、层或部分与另一个区域、层或部分区分开来。因此，在不背离本发明宗旨的前提下，下面所讨论的第一元件、部件、区域、层或部分也可以称作第二元件、部件、区域、层或部分。
为了便于描述，这里可以使用空间相对关系术语，例如“下面的”、“下方的”“下部的”、“上方的”、“上部的”及类似词，以描述附图所示的一个元件或特征相对于其它元件或特征的关系。可以理解，空间相对关系术语旨在，除了包含附图中示出的方位外，还包含装置使用或工作中的不同方位。例如，如果将附图中的装置翻转，那么被描述为在其它元件或特征“下方”或“下面”的元件将被定位在其它元件或特征“上方”。因此，示例性术语“下方的”可以包括“下方的”和“上方的”两个方位。可以将装置以其它方式定位(旋转90°或处于其它方位)，并且相应地对此处使用的空间相对关系术语进行解释。
这里所使用的术语仅用于描述特定实施例的目的，而并非旨在限制本发明。除非文中清楚地指明是其它情况，否则这里所使用的单数形式“一个”(“a”“an”和“the”)也旨在包括复数形式。还可以理解，当术语“含有(comprises和/或comprising)”或者“包括(include和/或including)”用于本说明书中时，表明存在所述的特征、整体、步骤、操作、元件、和/或部件，但并不排除存在或附加有一个或多个其它的特征、整体、步骤、操作、元件、部件、和/或它们所构成的组。
以下，将参照作为本发明理想实施例(和中间结构)示意图的横截面图，描述本发明的实施例。同样地，可以预期由于例如制造技术和/或公差所导致的图中形状上的变化。由此，本发明的实施例不应该被理解为限于这里所示区域的特定形状，而应包括例如由于制造所导致的形状上的偏差。例如，被示为矩形的注入区域通常可以具有圆滑的或弯曲的特征，和/或从注入区到非注入区不是二元变化而是在其边缘具有注入浓度梯度。类似地，通过注入形成的掩埋区域可能会在该掩埋区域与通过其进行注入的表面之间的区域内产生某些注入。因此，附图中所示的区域实质上是示意性的，并且它们的形状并非为了描述器件的区域的精确形状，也不是为了限定本发明的范围。
除非另有限定，否则这里所使用的所有术语(包括技术和科学术语)具有与本发明所属领域技术人员的通常理解相同的含义。还可以理解，诸如常用词典中定义的那些术语的术语，应该解释为具有与它们在相关技术领域的上下文中的含义一致的含义，而不应该解释为理想化的或过于正式的含义，除非这里如此强调并定义。
图1是示出根据本发明的示例性实施例的薄膜晶体管(TFT)基板的平面图。图2是沿图1中的线I-I′截取的横截面图。
参照图1和图2，TFT基板1000包括基板510、栅极图案110、120、130、及140，数据图案310、320、及330，有源图案210，以及像素电极410。TFT基板1000还可以包括栅极绝缘层520和保护层530。
基板510包括能够传输光的透明材料。可以用作基板510的透明材料的实例包括玻璃、石英，等。
栅极图案110、120、130、及140包括栅极线110、储存图案120、栅电极130、和导电图案140。储存图案120可以形成为与栅极线110分开。栅电极130从栅极线110延伸。
导电图案140沿着数据线310设置。在储存图案120上施加预定电压。储存图案120电容性地耦合至像素电极410，以使施加在像素电极410上的像素电压维持一段预定时间。导电图案140设置在基板510上，且可以与栅极线110及栅电极130间隔开。例如，导电图案140可以不与数据线310交叠。
导电图案140可以电连接至储存图案120。而且，导电图案140可以通过飞线(overpass)145电连接至邻近像素的导电图案。飞线145可以由与像素电极410基本相同的层形成。飞线145可以通过接触孔CH电连接至导电图案140。
除了导电图案140之外，TFT基板1000还可以包括辅助导电图案。辅助导电图案可以定位为与来自导电图案140的数据线310交叉，而且可以邻近数据线310。导电图案140和辅助导电图案可以相对于平面图中的数据线310对称，并且两者都可以平行于数据线310延伸。
数据图案310、320、和330包括数据线310、源电极320、和漏电极330。数据线310与栅极线110交叉，并且与栅极线110电绝缘。像素区域PA由栅极线110和数据线310限定。
有源图案210包括半导体图案211和形成于半导体图案211上的欧姆接触图案212。例如，半导体图案211包含非晶硅(a-Si)，而欧姆接触图案212包含注入高浓度n型杂质的n+非晶硅(n+a-Si)。欧姆接触图案212的中心部分可以去除，以露出半导体图案211的一部分。
薄膜晶体管(TFT)包括栅电极310、源电极320、和漏电极330。漏电极330与源电极320间隔开，并且电连接至像素电极410。TFT响应通过栅极线110施加于栅电极330的栅极信号，执行开关操作，从而TFT提供数据信号给像素电极410。
栅极绝缘层520形成于基板510上，以覆盖栅极图案110、120、130、和140。栅极绝缘层520可以包含氮化硅(SiNx)或氧化硅(SiOx)。
保护层530设置在基板510上，以覆盖TFT和数据图案310、320、及330，并露出漏电极330的一部分。像素电极410覆盖漏电极330的一部分。具体地，像素电极410可以与漏电极330的侧面部分接触。像素电极410可以形成在与导电图案140基本相同的层上。可替换地，像素电机410可以覆盖栅极绝缘层520的一部分。在一个实施例中，像素电极410的一部分可以设置在覆盖导电图案140的栅极绝缘层520上，而像素电极410的另一部分可以设置在基板510上。
像素电极410包含能够传输光的透明导电材料。例如，像素电极410可以包含氧化铟锌(IZO)、氧化铟锡(ITO)、或非晶氧化铟锡(a-ITO)。像素电极410电连接至TFT的漏电极330。
第一掩模、第二掩模和第三掩模用于制造TFT基板1000。第一掩模用于形成栅极图案110、120、130、及140。第二掩模用于形成有源图案210和数据图案310、320、及330。第三掩模用于形成保护层530。像素电极410通过剥离光刻胶膜而形成，所述光刻胶膜用于形成保护层530。后面将会更全面地描述光刻胶膜的剥离。
图3至图7是示出制造图2所示TFT的方法的横截面图。
参照图3，在基板510上形成第一金属层，并使用具有预定图案的第一掩模形成栅极图案110、120、130、及140。所述第一金属层可以包含铬、铬合金等。所述第一金属层通过溅射方法等沉积在基板510上。在所述第一金属层上形成光刻胶膜。然后，通过所述第一掩模对所述光刻胶膜曝光，所述第一掩模具有与栅极图案110、120、130、及140相应的图案，再对所述光刻胶膜显影。然后，蚀刻所述第一金属层，并去除剩余光刻胶膜，以形成栅极图案110、120、130、及140。由于下面的使用掩模形成图案的工艺基本与刚刚描述的形成栅极图案的工艺相同，因此省略掉多余的解释。
参照图4，在基板510上形成栅极图案110、120、130、及140之后，再在基板510上顺序形成栅极绝缘层520、包括半导体层230和欧姆接触层240的有源层220、用于形成数据图案的第二金属层300、以及光刻胶膜600。
参照图5，在光刻胶膜600上设置第二掩模700，并对光刻胶膜600曝光及显影。具体地，第二掩模700包括缝隙720，以对光刻胶膜600进行部分曝光。通过缝隙720的光发生衍射，从而与如果第二掩模700完全打开的情况下的光刻胶膜600的曝光部分相比，所述缝隙下方的光刻胶膜600的曝光部分相对较小。因此，显影的光刻胶膜605的厚度具有变化。具体地，与显影光刻胶膜605的没有曝光的部分相比，位于缝隙720下方的显影光刻胶膜605比较薄。
参照图5和图6，使用已显影的光刻胶膜605作为蚀刻掩模蚀刻第二金属层300和有源层220，并蚀刻显影的光刻胶膜605。具体地，去除位于缝隙720下方的显影的光刻胶膜605，以便保留用于形成源电极和漏电极的显影光刻胶膜605的部分607。
参照图6和图7，使用显影的光刻胶图案的部分607作为蚀刻模板蚀刻第二金属层300的其余部分，以便形成源电极320和漏电极330。然后，去除显影的光刻胶图案的部分607，使用源电极320和漏电极330作为蚀刻掩模蚀刻剩下的欧姆接触层240，以露出半导体图案211的一部分，从而完成TFT。然后，在具有TFT的基板上形成保护层530。例如，保护层可以包含氮化硅(SiNx)，并且可以通过等离子增强化学气相沉积(PECVD)方法沉积。
然后，使用第三掩模去除保护层530的一部分，并形成像素电极。因此，与图2所示TFT基板基本上相同的TFT基板就完成了。
图8是沿图1中的线II-II′截取的横截面图。图9是示出根据本发明的另一示例性实施例的TFT基板的横截面图。
参照图1和图8，像素电极410的一部分设置在基板510上的栅极绝缘层520上，而像素电极410的其余部分朝着栅极绝缘层520的开口部分延伸，以设置在基板510上。导电图案140之一邻接数据线310的第一侧，而其余一个导电图案邻接数据线310的与第一侧相对的第二侧。导电图案140可以基本上相对于数据线310对称。例如，导电图案140可以不与数据线310交叠。可替换地，导电图案140可以位于数据线310的一部分之上。可替换地，导电图案140的邻接数据线310的一侧可以与数据线310的邻接导电图案140的一侧相对应。像素电极410可以位于导电图案140的一部分上。可替换地，像素电极410的邻接数据线310的一侧可以与导电图案140的邻接像素电极410的一侧相对应。
导电图案140可以用作阻光图案(light blocking pattern)。具体地，导电图案140防止了邻接数据线310或栅极线210的区域内的光泄漏。因此，可以减小形成在滤色器基板(未示出)上的黑色矩阵(未示出)的宽度。
由于数据线310与像素电极410之间的耦合电容引起电压变化，显示装置的屏幕上会显示亮度差异。在低灰阶(gray scale)处亮度差异相对较大，并沿垂直方向排列。上述问题可以通过本发明的导电图案140防止和/或减少。导电图案140与像素电极410之间的第一耦合电容C1减小了像素电极410与数据线310之间的第二耦合电容C2。
导电图案140与像素电极410之间的距离小于像素电极410与数据线310之间的距离。由于耦合电容的大小与电极之间的距离成反比，所以第一耦合电容C1大于第二耦合电容C2。因此，尽管第二耦合电容C2发生变化，但是耦合电容的总变化量相对较小。因此，可以减少针状缺陷(stitch defect)。
导电图案140可以设置成不同排列形式。导电图案140可以设置在数据线310与像素电极410之间的间隙下方。导电图案140的宽度不窄于数据线310与像素电极410之间的间隙的宽度。两个相邻接的导电图案140可以设置成相对于数据线310基本上对称。
参照图9，除了像素电极410设置在具有相对较小厚度的栅极绝缘层520上之外，薄膜晶体管基板与图8所示的薄膜晶体管基板基本上相同。图8的像素电极410直接设置在基板510上。然而，图9的像素电极410设置在具有相对较小厚度的栅极绝缘层520上。如上所述，栅极绝缘层的部分没有被蚀刻，并因此保留在基板510上。
图10是示出根据本发明另一示例性实施例的半色调掩模的横截面图。参照图10，光刻胶膜设置在保护层530上。具有缝隙820的掩模800设置在所述光刻胶膜上，所述光刻胶膜通过掩模800曝光并显影。与所述光刻胶的没有曝光的部分612相比，通过缝隙820曝光的所述光刻胶膜的部分611厚度较小。
图11是示出根据本发明另一示例性实施例的半色调掩模的横截面图。参照图11，光刻胶膜设置在保护层530上。具有吸收-传输部分900a的掩模900设置在所述光刻胶膜上，而所述光刻胶膜通过掩模900曝光并显影。通过吸收-传输部分900a的光量相对较少。因此，与所述光刻胶膜的没有曝光的部分612相比，通过吸收-传输部分900a曝光的所述光刻胶膜的部分611厚度较小。
图12至图15是示出根据本发明另一示例性实施例的形成像素电极的工艺的横截面图。
参照图12，使用光刻胶图案作为掩模蚀刻栅极绝缘层520和保护层530。部分地去除栅极绝缘层520，以便以均一厚度保留在基板510上。
参照图12和图13，蚀刻所述光刻胶图案。所述光刻胶图案可以通过使用等离子体的灰化工艺蚀刻。所述光刻胶图案在蚀刻前具有厚度变化。所述光刻胶图案的部分曝光部611通过灰化工艺去除。当蚀刻所述光刻胶图案时，去除所述光刻胶图案的部分曝光部611，而所述光刻胶图案的未曝光部分612变薄了。因此，未曝光部分612的下面部分以较薄的形式保留在保护层530上。露出保护层520的与部分曝光部611相应的部分。
参照图14，蚀刻保护层530和栅极绝缘层520。可以在剩余的光刻胶图案620下方蚀刻保护层530，以便在剩余的光刻胶图案下形成底切(undercut)。
可以通过下面的方法形成底切。可以通过湿法蚀刻工艺各项同性地蚀刻保护层530。当通过湿法蚀刻工艺过蚀刻保护层时，保护层530在剩余的光刻胶图案620下方被蚀刻，以形成底切。
可替换地，在通过干法蚀刻工艺各向异性地蚀刻保护层530之后，可以通过湿法蚀刻各项同性地蚀刻保护层530，以形成底切。
参照图15，在剩余的光刻胶膜620、栅极绝缘层520、和基板510上设置透明导电层410。由于底切，透明导电层410的在剩余光刻胶膜620上的第一部分411未连接至透明导电层410的在栅极绝缘层520上的第二部分412。通过剥离工艺去除了剩余光刻胶膜620和透明导电层410的在剩余光刻胶膜620上的第二部分412。
可以将栅极绝缘层520的边沿部分倾斜预定角度。可替换地，栅极绝缘层520可以具有均一厚度。
剥离工艺包括图案化光刻胶膜、在所述光刻胶膜上沉积层、以及去除经图案化的光刻胶膜和所述光刻胶膜上的所述层的一部分。在图15中，透明导电层410可以通过使用剥离工艺被图案化，从而省略蚀刻过程。具体地，通过去除剩余光刻胶图案620而去除透明半导体层410的在剩余光刻胶图案620上的第一部分411，从而保留透明半导体层410的未设置在剩余光刻胶图案620上的第二部分412，以形成像素电极。在剥离工艺之后，如图8或图9所示的TFT基板就完成了。
根据上面所述，在数据线与像素电极之间设置导电图案，所述导电图案包含与栅极线基本相同的材料。所述导电图案和所述像素电极形成电场，以减小所述电极与所述数据线之间的耦合电容。从而，可以提高显示质量。
尽管已经对本发明的示例性实施例进行了描述，然而，应该理解，本发明不应该限于这些示例性实施例，相反，在不背离以下权利要求所限定的本发明的精神和范围的前提下，本领域普通技术人员可以进行各种修改和替换。

Claims (24)

1.一种薄膜晶体管(TFT)基板，包括：
基板；
栅极图案，其处于所述基板上，所述栅极图案包括栅极线、电连接至所述栅极线的栅电极、和导电图案；
栅极绝缘层，其覆盖所述栅极图案；
有源图案，其形成在所述栅极绝缘层上；
数据图案，其形成在所述有源图案上，并且所述数据图案包括基本上垂直于所述栅极线延伸的数据线、源电极、和漏电极，所述源电极和所述漏电极位于所述栅电极上；
保护层，其覆盖所述数据图案；以及
像素电极，其位于所述基板和所述栅极绝缘层上。
2.根据权利要求1所述的TFT基板，其中，所述像素电极包括
第一部分和第二部分，所述第一部分位于所述基板上，所述第二部分位于覆盖所述导电图案的所述栅极绝缘层上。
3.根据权利要求1所述的TFT基板，其中，所述像素电极包括第一部分和第二部分，所述第一部分具有与所述导电图案基本相同的高度，所述第二部分位于所述栅极绝缘层上，其中，高度是指离开所述基板的距离。
4.根据权利要求3所述的TFT基板，其中，所述导电图案具有第一宽度，并沿着基本平行于所述数据线的方向延伸。
5.根据权利要求4所述的TFT基板，其中，所述导电图案邻接所述数据线和所述像素电极。
6.根据权利要求5所述的TFT基板，其中，所述导电图案的第一宽度大于所述数据线与所述像素电极之间的间隙。
7.根据权利要求5所述的TFT基板，其中，所述像素电极的邻近所述数据线的一侧与所述导电图案的邻近所述像素电极的一侧相对应。
8.根据权利要求5所述的TFT基板，其中，所述像素电极与所述导电图案的至少部分交叠。
9.根据权利要求4所述的TFT基板，进一步包括辅助导电图案，其中所述导电图案邻接所述数据线的第一侧，且所述辅助导电图案邻接所述数据线的与所述第一侧相对的第二侧。
10.根据权利要求9所述的TFT基板，其中，所述导电图案和所述辅助导电图案相对于所述数据线基本对称。
11.根据权利要求3所述的TFT基板，其中，所述导电图案电连接至所述栅极线。
12.根据权利要求3所述的TFT基板，其中，所述导电图案包括彼此间隔开的多个子导电图案。
13.根据权利要求3所述的TFT基板，其中，所述导电图案包括彼此电绝缘的多个子导电图案。
14.一种显示面板，包括：
第一基板，具有：
栅极图案和导电图案，其设置在同一层上；
栅极绝缘层，其覆盖所述栅极图案和所述导电图案；
有源图案，其设置在所述栅极绝缘层上，以便与所述栅电极交叠；
数据图案，其设置在所述有源图案上，并包括基本垂直于所述栅极线延伸的数据线；
源电极；
漏电极；
保护层，其覆盖所述数据图案；以及像素电极，其具有第一部分和第二部分，所述第一部分设置在与所述导电图案基本相同的层上，所述第二部分设置在不同层上；
第二基板，其设置为基本平行于所述第一基板；以及液晶层，其置于所述第一基板与所述第二基板之间。
15.根据权利要求14所述的显示面板，其中，所述像素电极的所述第二部分设置在所述栅极绝缘层上，所述栅极绝缘层覆盖所述导电图案。
16.根据权利要求15所述的显示面板，进一步包括辅助导电图案，其中，所述导电图案邻接所述数据线的第一侧，且所述辅助导电图案邻接所述数据线的与所述第一侧相对的第二侧，并且所述导电图案和所述辅助导电图案中的每个沿基本平行于所述数据线的方向延伸。
17.一种制造薄膜晶体管基板的方法，包括：
在基板上形成栅极图案，所述栅极图案包括栅极线、电连接至所述栅极线的栅电极、和导电图案；
形成覆盖所述栅极图案的栅极绝缘层；
在所述栅极绝缘层上形成有源图案，并在所述有源图案上形成数据图案，所述数据图案包括垂直于所述栅极线延伸的数据线、源电极、和漏电极；
形成覆盖所述数据图案的保护层；以及
在所述基板和所述栅极绝缘层上形成像素电极。
18.根据权利要求17所述的方法，其中，所述像素电极包括第一部分和第二部分，所述第一部分设置在与所述导电图案相同的层上，而所述第二部分设置在与所述导电图案不同的层上。
19.根据权利要求18所述的方法，其中，所述导电图案沿基本平行于所述数据线的方向延伸，并邻接所述像素电极和所述数据线。
20.根据权利要求17所述的方法，其中形成所述像素电极的步骤包括：
在所述保护层上形成光刻胶膜；
对所述光刻胶膜进行部分曝光，以形成具有第一部分和第二部分的光刻胶图案，所述第二部分比所述第一部分薄；
通过使用所述光刻胶图案作为掩模，蚀刻所述保护层和所述栅极绝缘层，以露出所述基板的部分；
去除所述光刻胶图案的第二部分以及所述光刻胶图案的第一部分的一些部分，以露出所述保护层的部分；
去除所述保护层的露出部分，以露出所述栅极绝缘层的部分；
在露出的基板、露出的栅极绝缘层、和剩余的光刻胶图案上形成像素电极；以及
去除剩余的光刻胶图案和形成于所述剩余光刻胶图案上的所述像素电极。
21.根据权利要求20所述的方法，其中，通过灰化工艺去除所述光刻胶图案的第二部分以及所述光刻胶图案的第一部分中的一些部分。
22.根据权利要求20所述的方法，其中，在去除所述保护层的露出部分之后，剩余的保护层具有底切间隙，所述底切间隙位于所述剩余光刻胶图案与所述保护层之间。
23.根据权利要求20所述的方法，其中，对所述光刻胶层进行部分曝光的步骤包括使用具有缝隙的掩模。
24.根据权利要求20所述的方法，其中，对所述光刻胶层进行部分曝光的步骤包括使用具有吸收-传输部分的掩模。
CNA2007100049018A 2006-02-07 2007-02-07 薄膜晶体管基板及其制造方法以及具有该基板的显示面板 Pending CN101017832A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020060011425 2006-02-07
KR20060011425 2006-02-07
KR200711950 2007-02-06

Publications (1)

Publication Number Publication Date
CN101017832A true CN101017832A (zh) 2007-08-15

Family

ID=38532979

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100049018A Pending CN101017832A (zh) 2006-02-07 2007-02-07 薄膜晶体管基板及其制造方法以及具有该基板的显示面板

Country Status (4)

Country Link
US (1) US20070222908A1 (zh)
KR (1) KR101342500B1 (zh)
CN (1) CN101017832A (zh)
TW (1) TW200736779A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101228475B1 (ko) * 2006-06-05 2013-01-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20080015696A (ko) * 2006-08-16 2008-02-20 삼성전자주식회사 액정 표시 장치
CN102237305B (zh) * 2010-05-06 2013-10-16 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
CN101963730B (zh) * 2010-08-17 2012-04-25 友达光电股份有限公司 液晶显示面板、像素阵列基板及其像素结构
WO2013168619A1 (ja) * 2012-05-10 2013-11-14 株式会社カネカ 有機ｅｌ装置及びその製造方法
KR102457466B1 (ko) 2015-02-02 2022-10-21 삼성디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW495635B (en) * 1997-07-11 2002-07-21 Hitachi Ltd Liquid crystal display device
KR20050000653A (ko) * 2003-06-24 2005-01-06 엘지.필립스 엘시디 주식회사 액정 표시 패널
US7760317B2 (en) * 2003-10-14 2010-07-20 Lg Display Co., Ltd. Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display

Also Published As

Publication number Publication date
TW200736779A (en) 2007-10-01
KR101342500B1 (ko) 2013-12-17
US20070222908A1 (en) 2007-09-27
KR20070080569A (ko) 2007-08-10

Similar Documents

Publication Publication Date Title
KR100456151B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
CN106802519B (zh) 液晶显示装置及其制造方法
TWI383504B (zh) 形成薄膜電晶體（ｔｆｔ）陣列面板的裝置及其方法
US20060128047A1 (en) Array substrate for liquid crystal display device and manufacturing method thereof
KR20070000025A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060135995A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20100187538A1 (en) Thin film transistor array panel and method for manufacturing the same
KR100870522B1 (ko) 액정표시소자 및 그 제조방법
CN101017832A (zh) 薄膜晶体管基板及其制造方法以及具有该基板的显示面板
KR20040031370A (ko) 액정표시패널 및 그 제조방법
CN100464235C (zh) 液晶显示器件及其制造方法
US20080191211A1 (en) Thin film transistor array substrate, method of manufacturing the same, and display device
CN102709240B (zh) 阵列基板的制作方法、阵列基板和显示装置
TW543198B (en) Liquid crystal displays
US8144302B2 (en) Display substrate and method for manufacturing the same
KR20050060963A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
CN102044490A (zh) 制造薄膜晶体管阵列基板的方法
KR20030056531A (ko) 액정표시장치의 제조방법
KR100754125B1 (ko) 액정 표시장치의 제조방법
US7116389B2 (en) Liquid crystal display device and method of manufacturing the same
KR100603847B1 (ko) 액정 표시장치 및 액정 표시장치 제조방법
KR100623981B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20020056110A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070815