CN102339863A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102339863A
CN102339863A CN2011102062102A CN201110206210A CN102339863A CN 102339863 A CN102339863 A CN 102339863A CN 2011102062102 A CN2011102062102 A CN 2011102062102A CN 201110206210 A CN201110206210 A CN 201110206210A CN 102339863 A CN102339863 A CN 102339863A
Authority
CN
China
Prior art keywords
layer
source area
base stage
conduction type
base region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102062102A
Other languages
English (en)
Other versions
CN102339863B (zh
Inventor
宫原真一朗
高谷秀史
杉本雅裕
森本淳
渡边行彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Publication of CN102339863A publication Critical patent/CN102339863A/zh
Application granted granted Critical
Publication of CN102339863B publication Critical patent/CN102339863B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种SiC半导体装置，包括：反转型MOSFET，所述MOSFET包括：基底(1)；基底上的漂移层(2)和基极区(3)；基极区上的基极接触层(5)和源极区(4)；多个沟槽(6)，具有在第一方向上的纵向方向，沟槽(6)穿透所述源极区和所述基极区；经由栅极绝缘膜(8)处于每个沟槽中的栅极电极(9)；中间层绝缘膜(12)，覆盖所述栅极电极并具有接触孔(12a)，所述源极区和所述基极接触层通过所述接触孔(12a)得到暴露；源极电极(11)，通过所述接触孔与所述源极区和所述基极区电耦合；以及所述基底上的漏极电极(13)。源极区和基极接触层沿垂直于第一方向的第二方向延伸，并且沿第一方向交替布置。接触孔具有在所述第一方向上的纵向方向。

Description

半导体装置
技术领域
本发明涉及包括MOSFET的SiC半导体装置。
背景技术
常规地，日本专利号3489358教导了SiC(即碳化硅)半导体装置，该半导体装置具有垂直MOSFET作为垂直绝缘栅型晶体管。如图9A中所示，在该装置中，与P导电类型的基极区耦合的P+导电类型的接触区J2的纵向方向与N+导电类型的源极区J1和P导电类型的基极区的纵向方向平行于沟槽J3的纵向方向，这提供沟槽栅结构。形成于中间层绝缘膜中的接触孔J4平行于沟槽J3的纵向方向。N+导电类型的源极区J1和P+类型的接触区J2通过接触孔与源极电极电耦合。
然而，在常规半导体装置中，当减小单元(cell)间距用于微制造时，和源极电极耦合的源极区J1与接触区J2之间的宽度缩小了，如图9B中所示。从而，接触区与源极电极之间的接触可能不充分。
发明内容
基于上述问题，本公开的目的是提供包括MOSFET的SiC半导体装置。在该装置中，接触区与源极电极之间的接触区域充分。
根据本公开的第一方面，一种SiC半导体装置包括反转(reverse)型MOSFET。所述MOSFET包括：基底，具有第一导电类型或第二导电类型，并由SiC制成；漂移层，具有所述第一导电类型并由SiC制成，其中，所述漂移层设置于所述基底上并且杂质浓度比所述基底的杂质浓度低；基极区，具有所述第二导电类型并由SiC制成，其中，所述基极区设置于所述漂移层上；基极接触层，具有所述第二导电类型并由SiC制成，其中，所述基极接触层设置于所述基极区上并且杂质浓度比所述基极区的杂质浓度高；源极区，具有所述第一导电类型并由SiC制成，其中，所述源极区设置于所述基极区上并且杂质浓度比所述漂移层的杂质浓度高；多个沟槽，具有在第一方向上的条带图案，所述第一方向作为所述条带图案的纵向方向，其中，每个沟槽设置于所述源极区的表面上、穿透所述基极区并到达所述漂移层；栅极绝缘膜，设置于每个沟槽的内壁上；栅极电极，设置于每个沟槽中的所述栅极绝缘膜上；中间层绝缘膜，覆盖所述栅极电极并具有接触孔，所述源极区和所述基极接触层通过所述接触孔从所述中间层绝缘膜得到暴露；源极电极，通过所述接触孔与所述源极区和所述基极区电耦合；以及漏极电极，设置于所述基底上并与所述漂移层相对。所述MOSFET在所述基极区的设置于每个沟槽的侧壁上的表面部分中提供反转沟道区域。所述MOSFET控制至所述栅极电极的施加电压，使得生成所述反转沟道区域，并且所述MOSFET使电流经由所述源极区和所述漂移层在所述源极电极与所述漏极电极之间流动。所述源极区和所述基极接触层沿第二方向延伸，所述第二方向垂直于所述第一方向。所述源极区和所述基极接触层沿所述第一方向交替布置。所述接触孔具有在所述第一方向上的纵向方向。
在以上装置中，接触孔的纵向方向，即源极电极与源极区或基极接触层之间的边界的纵向方向，垂直于源极区和基极接触层的延伸方向。因此，源极电极与源极区或基极接触层之间的边界宽度等于接触孔的宽度。因此，源极电极与源极区或基极接触层之间的接触区域足够宽。从而，即使在装置的集成度提高时，源极电极与源极区或基极接触层之间的接触区域也足够。
根据本公开的第二方面，一种SiC半导体装置包括积累(accumulation)型MOSFET。所述MOSFET包括：基底，具有第一导电类型或第二导电类型，并由SiC制成；漂移层，具有所述第一导电类型并由SiC制成，其中，所述漂移层设置于所述基底上并且杂质浓度比所述基底的杂质浓度低；基极区，具有所述第二导电类型并由SiC制成，其中，所述基极区设置于所述漂移层上；基极接触层，具有所述第二导电类型并由SiC制成，其中，所述基极接触层设置于所述基极区上并且杂质浓度比所述基极区的杂质浓度高；源极区，具有所述第一导电类型并由SiC制成，其中，所述源极区设置于所述基极区上并且杂质浓度比所述漂移层的杂质浓度高；多个沟槽，具有在第一方向上的条带图案，所述第一方向作为所述条带图案的纵向方向，其中，每个沟槽设置于所述源极区的表面上、穿透所述基极区并到达所述漂移层；栅极绝缘膜，设置于每个沟槽的内壁上；沟道层，具有所述第一导电类型并由SiC制成，其中，所述沟道层设置在每个沟槽中的所述栅极绝缘膜与所述基极区之间；栅极电极，设置于每个沟槽中的所述栅极绝缘膜上；中间层绝缘膜，覆盖所述栅极电极并具有接触孔，所述源极区和所述基极接触层通过所述接触孔从所述中间层绝缘膜得到暴露；源极电极，通过所述接触孔与所述源极区和所述基极区电耦合；以及漏极电极，设置于所述基底上并与所述漂移层相对。所述MOSFET控制至所述栅极电极的施加电压，从而控制在所述沟道层中生成的积累型，并且所述MOSFET使电流经由所述源极区和所述漂移层在所述源极电极与所述漏极电极之间流动。所述源极区和所述基极接触层沿第二方向延伸，所述第二方向垂直于所述第一方向。所述源极区和所述基极接触层沿所述第一方向交替布置。所述接触孔具有在所述第一方向上的纵向方向。
在以上装置中，接触孔的纵向方向，即源极电极与源极区或基极接触层之间的边界的纵向方向，垂直于源极区和基极接触层的延伸方向。因此，源极电极与源极区或基极接触层之间的边界宽度等于接触孔的宽度。因此，源极电极与源极区或基极接触层之间的接触区域足够宽。从而，即使在装置的集成度提高时，源极电极与源极区或基极接触层之间的接触区域也足够。
附图说明
根据参照附图作出的以下详细描述，本发明的以上和其它目的、特征以及优点将变得更明显。附图中：
图1是示出根据第一实施例的具有沟槽栅结构的MOSFET的透视图的图示；
图2A是示出沿图1中的线IIA-IIA取得的MOSFET的横截面视图的图示，且图2B是示出沿图1中的线IIB-IIB取得的MOSFET的横截面视图的图示；
图3是示出图1中的MOSFET的上平面视图的图示；
图4是示出根据第二实施例的具有沟槽栅结构的MOSFET的横截面视图的图示；
图5是示出图4中的MOSFET的上平面视图的图示；
图6是示出根据第三实施例的具有沟槽栅结构的MOSFET的透视图的图示；
图7是示出图6中的MOSFET的上平面视图的图示；
图8A是示出根据现有技术的沟槽栅结构的纵向方向与N+导电类型的源极区和P+导电类型的主体层的纵向方向一致的情况下，具有P导电类型的深层的MOSFET的上平面视图的图示，并且图8B是示出根据第三实施例的具有P导电类型的深层的MOSFET的上平面视图的图示；以及
图9A是示出根据现有技术的MOSFET的上平面视图的图示，并且图9B是示出单元间距是图9A中的MOSFET的一半的MOSFET的上平面视图的图示。
具体实施方式
(第一实施例)
将根据第一实施例解释作为SiC半导体装置中的元件的具有反转型沟槽栅结构的MOSFET。
图1示出了根据本实施例的MOSFET的部分。图1中的MOSFET的该部分对应于MOSFET的一个单元。在MOSFET中，多个单元成行布置，并且每个单元示于图1中。图2A示出了沿图1中的线IIA-IIA取得的MOSFET的横截面视图，并且该横截面视图平行于图1中的X-Z平面。图2B示出了沿图1中的线IIB-IIB取得的MOSFET的横截面视图，并且该横截面视图平行于图1中的X-Z平面。图3示出了图1中的MOSFET的上布局(layout)视图。图1中的MOSFET的部分对应于图3中的区R。
MOSFET包括由SiC制成的作为半导体基底的N+导电类型的基底1。基底1具有例如1.0×1019cm-3的N导电类型的杂质浓度。该N导电类型的杂质例如为磷的。基底1的厚度为约300微米。N-导电类型的漂移层2形成于基底1的表面上。漂移层2由SiC制成，并具有例如在3.0×1015cm-3和1.0×1016cm-3之间的范围中的N导电类型的杂质浓度。N导电类型的杂质例如是磷的。漂移层2的厚度在10微米和15微米之间的范围中。漂移层2中的杂质浓度可以在深度方向上恒定。替代地，漂移层2的杂质浓度分布在深度方向上可以变化。例如，漂移层2在基底侧的杂质浓度比相对侧的杂质浓度高。从而，漂移层2的杂质浓度随离基底1的距离减小而增大。相反，漂移层2的表面部分的杂质浓度可以基底1附近的杂质浓度高。从而，当漂移层2的部分具有高的杂质浓度时，漂移层2的内电阻减小了。从而，开通(on-state)电阻减小了。
P导电类型的基极区3形成于漂移层2的表面部分中。此外，N+导电类型的源极区4和P+导电类型的主体层5作为基极接触区形成于基极区3的较上部分中。
基极区3具有在5.0×1016cm-3和2.0×1019cm-3之间的范围中的P导电类型的杂质浓度。P导电类型的杂质是例如硼或铝。基极区3的厚度是约2.0微米。源极区4在源极区4的表面部分中具有例如1.0×1021cm-3的诸如磷的N导电类型的杂质的表面浓度。源极区4的厚度为约0.3微米。主体(body)层5在主体层5的表面部分中具有例如1.0×1021cm-3的诸如硼或铝的P导电类型的杂质的表面浓度。源极区4的厚度为约0.3微米。
基极区3、源极区4以及主体层5布置在沟槽栅结构的两侧上。源极区4和主体层5具有条带图案形状，并且交替布置。从而，源极区4和主体层5以条带方式布局。源极区4和主体层5的纵向方向垂直于沟槽栅结构的纵向方向。
具有条形图案形状的多个沟槽6形成为穿透基极区3和源极区4并到达漂移层2。每个沟槽6的宽度在0.7微米和2.0微米的范围中。沟槽6的深度等于或大于2.0微米。例如，沟槽6的深度为2.4微米。基极区3、源极区4以及主体层5布置为接触沟槽6的侧壁。具体地，源极区4和主体层5设置于相邻的沟槽6之间，使得源极区4和主体层5耦合在相邻沟槽6之间。
此外，沟槽6的内壁覆盖有栅极氧化膜8。由掺杂多晶硅制成的栅极电极9形成于栅极氧化膜8的表面上。栅极电极9填充沟槽6。通过对沟槽6的内壁进行热氧化来形成栅极氧化膜85。沟槽6的侧壁上的栅极氧化膜8的厚度和沟槽6的底部上的栅极氧化膜8的厚度约为100纳米。
从而，形成了沟槽栅结构。沟槽栅结构沿作为图1中的Y方向的纵向方向延伸。多个沟槽栅结构平行于图1中的X方向布置，使得沟槽栅结构提供条形图案。沟槽栅结构的纵向方向垂直于源极区4和主体层5的纵向方向。源极区4和主体层5均接触沟槽6的侧壁。
源极电极11和栅极线(未示出)形成于源极区4、主体层5和栅极电极9的表面上。源极电极11和栅极线由诸如Ni/Al的多种金属制成。接触N导电类型的SiC元件的源极电极11和栅极线的至少一部分由能够与N导电类型的SiC元件以欧姆接触接触的金属制成，在掺杂N导电类型的杂质的情况下，N导电类型的SiC元件诸如是源极区4和栅极电极9。接触P导电类型的SiC元件的源极电极11和栅极线的至少一部分由能够与P导电类型的SiC元件以欧姆接触接触的金属制成，在掺杂P导电类型的杂质的情况下，P导电类型的SiC元件诸如是主体层5和栅极电极9。
源极电极11和栅极线与其它层电绝缘，因为它们形成于中间层绝缘膜12上。源极电极11经由形成于中间层绝缘膜12中的接触孔12a与源极区4和主体层5电耦合。栅极线经由形成于中间层绝缘膜12中的接触孔(未示出)与栅极电极9电耦合。图3中画阴影的部分表示用于从中间层绝缘膜12暴露主体层5和源极区4的接触孔12a。该部分提供与源极电极11、源极区4和主体层5的接触区。
漏极电极13形成于基底1的背侧上。漏极电极13与基底1电耦合。从而，形成了N沟道类型的沟槽栅反转MOSFET。
在沟槽栅反转MOSFET中，沟槽栅结构的纵向方向垂直于源极区4和主体层5的纵向方向。因此，如图3中所示，接触孔12a的纵向方向，即具有源极区4和主体层5的接触区的纵向方向也垂直于源极区4和主体层5的纵向方向。
因此，接触源极电极11的源极区4和主体层5的接触宽度均能够等于接触孔12a的宽度。从而，根据本实施例的接触宽度比源极区4和主体层5均在接触孔12a的宽度内接触源极电极11的情况下的宽度宽。
从而，即使在提高MOSFET的集成度(integration)时，在主体层5和源极电极11之间提供足够的接触区域并且在源极区4和源极电极11之间提供足够的接触区域是可能的。在需要在接触孔12a的宽度内提供源极区4的接触区域和主体层5的接触区域的情况下，当用于形成源极区4和主体层5的掩膜以及用于形成接触孔12a的掩膜的位置偏离正确位置时，不能形成主体层5和源极电极11之间的接触和源极区4和源极电极11之间的接触。然而，在本实施例中，即使掩膜的位置偏离，也无误地形成主体层5和源极电极11之间的接触以及源极区4和源极电极11之间的接触，而不会受到掩膜的位置的偏离的影响。
仅通过改变常规制造方法中用于形成源极区4和主体层5的掩膜的布局来提供SiC半导体装置的制造方法。从而，不必改变(即，增加)制造步骤。因此，无需增加制造步骤，即使装置的集成度提高，也能够制造具有如下结构的SiC半导体装置：源极区4与源极电极11之间的接触区域和主体层5与源极电极11之间的接触区域足够宽。
(第二实施例)
在根据第二实施例的SiC半导体装置中，提高了开通电阻。
图4是SiC半导体装置中的具有沟槽栅结构的MOSFET的横截面视图。图4对应于图2B。图5是图4中的MOSFET的上布局视图。
除MOSFET的横截面沿通过主体层5的直线取得且垂直于沟槽结构的纵向方向外，根据本实施例的SiC半导体装置的横截面结构类似于图1中的结构。
如图4中所示，在本实施例中，主体层5与源极电极11形成接触部分。主体层5未形成于沟槽6的整个侧壁上，使得主体层5与沟槽6分开。源极区4形成于沟槽6的整个侧壁上。具体地，主体层5经由源极区4夹置沟槽栅结构。源极区4的布置在通过主体层5并垂直于沟槽结构的纵向方向的线上的部分覆盖有中间层绝缘膜12，使得源极区4的该部分未暴露于接触孔12a。替代地，源极区4的该部分可以暴露于接触孔12a。
在此情况下，接触沟槽6的整个侧壁的源极区4用作沟道。从而，在图1中，因为主体层5接触沟槽6的侧壁，并且主体层5不用作沟道，所以开通电阻相对高。在本实施例中，因为接触沟槽6的整个侧壁的部分用作沟道，所以大大提高了开通电阻。
(第三实施例)
提高了根据第三实施例的SiC半导体装置的击穿电压。
图6是SiC半导体装置中的具有沟槽栅结构的MOSFET的透视图。图7是图6中的MOSFET的上布局视图。
在SiC半导体装置中，P导电类型的深层10形成于漂移层2的部分中，漂移层2设置于基极区3之下并与主体层5相对。深层10沿垂直于沟槽6的纵向方向的方向延伸，深层10的延伸方向是接触沟槽6的侧壁的沟道形成部分的法线方向(即，图6中的X方向)。深层10具有比沟槽6的底部深的深度。深层10距漂移层2的表面的深度在例如2.6微米和3.0微米之间的范围中，使得深层10距基极区3的深度在例如0.6微米和1.0微米之间的范围中。深层10中的P导电类型的杂质浓度在1.0×1017cm-3和1.0×1019cm-3之间的范围中。深层10中的P导电类型的杂质是例如硼或铝。
深层10交叠于在从MOSFET的上侧观看的上布局上的主体层5上。深层10的宽度基本等于主体层5。
从而，当MOSFET包括深层10且MOSFET开通时，MOSFET的功能类似于图1中的功能，虽然MOSFET中的沟道比图1中的沟道窄。当MOSFET关断时，MOSFET的击穿电压由深层10提高了。具体地，当MOSFET关断时，栅极电压为零伏。从而，将电场施加于漏极和源极之间，并且因此，电场集中在栅极氧化膜8的底部。然而，因为MOSFET包括比沟槽6深的深层10，所以深层10与漂移层2之间的PN接触处的耗尽层在漂移层上大大扩展。从而，难以将漏极电压引起的高电压施加于栅极氧化膜8。具体地，当深层10的杂质浓度高于基极区3时，漂移层2中的耗尽层的扩展量大。从而，减小了栅极氧化膜8处的电场集中，具体地，沟槽6的底部上的栅极氧化膜8处的电场集中。从而，限制了栅极氧化膜8的击穿。
因此，根据本实施例的MOSFET具有与图1中的MOSFET类似的效果。此外，提高了MOSFET的击穿电压。当MOSFET包括深层10时，在MOSFET开通的情况下，沟道缩小了。从而，可以增大开通电阻。然而，在根据本实施例的MOSFET中，开通电阻实际上未增大。将参照图8解释此特征。
图8A是MOSFET包括深层10时，在沟槽栅结构的纵向方向与源极区4和主体层5的纵向方向一致的情况下，SiC半导体装置的较上布局。图8B是根据本实施例的SiC半导体装置的较上布局。
如图8A中所示，即使在沟槽栅结构的纵向方向与源极区4和主体层5的纵向方向一致时，沟槽栅结构和深层10相交的部分(图8A中以点划线围绕的部分)防止了电流的流动，并且因此，增大了开通电阻。因此，在图1中，因为沟槽栅结构的纵向方向与源极区4和主体层5的纵向方向相交，所以沟槽栅结构与主体层5相交的部分不用作沟道，并且因此，大大增大了开通电阻。
然而，在本实施例中，如图8B中所示，深层10和主体层5交叠。此外，形成有主体层5的区域基极本不用作沟道。因此，即使在深层10形成于该区域中时，沟道10也基极本不收缩。从而，与沟槽栅结构的纵向方向与源极区4和主体层5的纵向方向一致的情况和MOSFET不具有深层10的情况相比，减小了击穿电压，而不会增大开通电阻。
(其它实施例)
在以上实施例中，SiC半导体装置包括具有沟槽栅结构的反转型MOSFET。替代地，SiC半导体装置可以包括具有沟槽栅结构的积累型MOSFET。具体地，在图1-8B中的MOSFET的制造方法中，可以在N导电类型的沟道层形成于沟槽6的内壁上以后形成栅极氧化膜8。N导电类型的沟道层具有例如1.0×1016cm-3的N导电类型的杂质浓度。N导电类型的杂质是例如磷的。N导电类型的沟道层提供沟道。设定沟道层的厚度以提供常关型(normally off type)装置。例如，沟槽6的底部上的沟道层的厚度设定为在0.3微米和1.0微米之间的范围中。沟槽6的侧壁上的沟道层的厚度设定为在0.1微米和0.3微米之间的范围中。
在以上实施例中，第一导电类型为N导电类型，且第二导电类型为P导电类型，使得形成N沟道MOSFET。替代地，可以反转每个部分的导电类型，使得形成P沟道MOSFET。在以上实施例中，SiC半导体装置包括具有沟槽栅结构的MOSFET。替代地，SiC半导体装置可以包括具有沟槽栅结构的IGBT。在IGBT中，基底1的导电类型从N导电类型改变为P导电类型。IGBT的其它结构类似于MOSFET。
在第三实施例中，深层10交叠于主体层5上，使得深层10的上布局与主体层5的上布局一致。深层10和主体层5均通过离子注入方法形成。因此，可以生成泄漏电流，并且可以增大开通电阻。为了限制泄漏电流，深层10的上布局可以从主体层5的上布局发生移动。
在以上实施例中，源极区4和主体层5的纵向方向垂直于沟槽栅结构的纵向方向。替代地，不必使源极区4和主体5的纵向方向与垂直于沟槽栅结构的纵向方向的方向一致。具体地，源极区4和主体层5可以仅仅延伸至垂直于沟槽栅结构的纵向方向的方向。更具体地，源极区4和主体层5可以由沟槽栅结构分开，使得布置在垂直于沟槽栅结构的纵向方向的方向上分开的源极区4和主体层5的每个部分。源极区4和主体层5的延伸方向可以不与每个分开的部分的纵向方向一致。例如，源极区4和主体层5的布局可以具有方形条带图案。
以上公开具有以下方面。
根据本公开的第一方面，SiC半导体装置包括反转型MOSFET。MOSFET包括：基底，具有第一导电类型或第二导电类型并由SiC制成；漂移层，具有第一导电类型并由SiC制成，其中，漂移层设置于基底上并且杂质浓度比基底的杂质浓度低；基极区，具有第二导电类型并由SiC制成，其中，基极区设置于漂移层上；基极接触层，具有第二导电类型并由SiC制成，其中，基极接触层设置于基极区上并且杂质浓度比基极区的杂质浓度高；源极区，具有第一导电类型并由SiC制成，其中，源极区设置于基极区上并且杂质浓度比漂移层的大；多个沟槽，在作为条带图案的纵向方向的第一方向上具有条带图案，其中，每个沟槽设置于源极区的表面上、穿透基极区并到达漂移层；栅极绝缘膜，设置于每个沟槽的内壁上；栅极电极，设置于每个沟槽中的栅极绝缘膜上；中间层绝缘膜，覆盖栅极电极并具有接触孔，源极区和基极接触层通过接触孔从中间层绝缘膜暴露；源极电极，通过接触孔与源极区和基极区电耦合；以及漏极电极，设置于基底上并与漂移层相对。MOSFET在设置于每个沟槽的侧壁上的基极区的表面部分中提供反转沟道区域。MOSFET控制至栅极电极的施加电压，使得生成反转沟道区域，并且MOSFET使电流经由源极区和漂移层在源极电极和漏极电极之间流动。源极区和基极接触层沿第二方向延伸，该第二方向垂直于第一方向。源极区和基极接触层沿第一方向交替布置。接触孔具有第一方向上的纵向方向。
在以上装置中，接触孔的纵向方向，即源极电极与源极区或基极接触层之间的边界的纵向方向垂直于源极区和基极接触层的延伸方向。因此，源极电极与源极区或基极接触层之间的边界宽度等于接触孔的宽度。因此，源极电极与源极区或基极接触层之间的接触区域足够宽。从而，即使在装置的集成度提高时，源极电极与源极区或基极接触层之间的接触区域也足够。
替代地，基极接触层可以与每个沟槽的侧壁接触。基极接触层布置在两个相邻的沟槽之间，从而连接该两个相邻的沟槽。
此外，多个沟槽可以布置成沿第二方向彼此平行。MOSFET还包括多个单元。单元之一设置有以下部件：基底；漂移层；设置在对应沟槽的两侧上的基极区；设置在对应的沟槽的两侧上的基极接触层和源极区；对应沟槽中的栅极绝缘膜；对应沟槽中的栅极绝缘膜上的栅极电极；覆盖栅极电极的中间层绝缘膜；源极电极；以及漏极电极。
替代地，基极接触层可以与每个沟槽的侧壁间隔开。源极区设置于沟槽的侧壁与基极接触层之间。在此情况下，接触沟槽的侧壁的部分用作沟道。从而，大大减小了开通电阻。
替代地，SiC半导体装置还可以包括：具有第二导电类型的深层。深层设置于基极区之下的漂移层的部分中。深层具有底部，其比沟槽的底部深。深层沿第二方向延伸。深层布置成与基极接触层相对。在此情况下，当装置开通时，沟道通常缩小。从而，开通电阻的增大受到限制。
根据本公开的第二方面，SiC半导体装置包括积累型MOSFET。该MOSFET包括：基底，具有第一导电类型或第二导电类型，并由SiC制成；漂移层，具有第一导电类型并由SiC制成，其中，漂移层设置于基底上并且杂质浓度比基底的杂质浓度低；基极区，具有第二导电类型并由SiC制成，其中，基极区设置于漂移层上；基极接触层，具有第二导电类型，并且由SiC制成，其中，基极接触层设置于基极区上并且杂质浓度比基极区的杂质浓度高；源极区，具有第一导电类型并由SiC制成，其中，源极区设置于基极区上并且杂质浓度比漂移层的杂质浓度高；多个沟槽，在作为条带图案的纵向方向的第一方向上具有条带图案，其中，每个沟槽设置于源极区的表面上、穿透基极区并到达漂移层；栅极绝缘膜，设置于每个沟槽的内壁上；沟道层，具有第一导电类型并由SiC制成，其中，所述沟道层设置在每个沟槽中的栅极绝缘膜和基极区之间；栅极电极，设置于每个沟槽中的栅极绝缘膜上；中间层绝缘膜，覆盖栅极电极并具有接触孔，源极区和基极接触层通过接触孔从中间层绝缘膜暴露；源极电极，通过接触孔与源极区和基极区电耦合；以及漏极电极，设置于基底上并与漂移层相对。MOSFET控制至栅极电极的施加电压，从而控制在沟道层中生成的积累型，并且MOSFET使电流经由源极区和漂移层在源极电极和漏极电极之间流动。源极区和基极接触层沿第二方向延伸，该第二方向垂直于第一方向。源极区和基极接触层沿第一方向交替布置。接触孔具有第一方向上的纵向方向。
在以上装置中，接触孔的纵向方向，即源极电极与源极区或基极接触层之间的边界的纵向方向垂直于源极区和基极接触层的延伸方向。因此，源极电极与源极区和源极区或基极接触层之间的边界宽度等于接触孔的宽度。因此，源极电极与源极区或基极接触层之间的接触区域足够宽。从而，即使在装置的集成度提高时，源极电极与源极区或基极接触层之间的接触区域也足够。
虽然已经参照本发明的优选实施例描述了本发明，但是应当理解，本发明不限于优选实施例和构造。本发明意在涵盖各种变形和等同装置。另外，虽然各种组合和配置是优选的，但是包括更多、更少或仅单个元件的其它组合和配置也在本发明的精神和范围内。

Claims (10)

1.一种SiC半导体装置，包括：
反转型MOSFET，
其中，所述MOSFET包括：
基底(1)，具有第一导电类型或第二导电类型，并由SiC制成；
漂移层(2)，具有所述第一导电类型并由SiC制成，其中，所述漂移层(2)设置于所述基底(1)上并且杂质浓度比所述基底(1)的杂质浓度低；
基极区(3)，具有所述第二导电类型并由SiC制成，其中，所述基极区(3)设置于所述漂移层(2)上；
基极接触层(5)，具有所述第二导电类型并由SiC制成，其中，所述基极接触层(5)设置于所述基极区(3)上并且杂质浓度比所述基极区(3)的杂质浓度高；
源极区(4)，具有所述第一导电类型并由SiC制成，其中，所述源极区(4)设置于所述基极区(3)上并且杂质浓度比所述漂移层(2)的杂质浓度高；
多个沟槽(6)，具有在第一方向上的条带图案，所述第一方向作为所述条带图案的纵向方向，其中，每个沟槽(6)设置于所述源极区(4)的表面上、穿透所述基极区(3)并到达所述漂移层(2)；
栅极绝缘膜(8)，设置于每个沟槽(6)的内壁上；
栅极电极(9)，设置于每个沟槽(6)中的所述栅极绝缘膜(8)上；
中间层绝缘膜(12)，覆盖所述栅极电极(9)并具有接触孔(12a)，所述源极区(4)和所述基极接触层(5)通过所述接触孔(12a)从所述中间层绝缘膜(12)得到暴露；
源极电极(11)，通过所述接触孔(12a)与所述源极区(4)和所述基极区(3)电耦合；以及
漏极电极(13)，设置于所述基底(1)上并与所述漂移层(2)相对，
其中，所述MOSFET在所述基极区(3)的设置于每个沟槽(6)的侧壁上的表面部分中提供反转沟道区域，
其中，所述MOSFET控制至所述栅极电极(9)的施加电压，使得生成所述反转沟道区域，并且所述MOSFET使电流经由所述源极区(4)和所述漂移层(2)在所述源极电极(11)与所述漏极电极(13)之间流动，
其中，所述源极区(4)和所述基极接触层(5)沿第二方向延伸，所述第二方向垂直于所述第一方向，
其中，所述源极区(4)和所述基极接触层(5)沿所述第一方向交替布置，并且
其中，所述接触孔(12a)具有在所述第一方向上的纵向方向。
2.如权利要求1所述的SiC半导体装置，
其中，所述基极接触层(5)接触每个沟槽(6)的所述侧壁，并且
其中，所述基极接触层(5)布置在两个相邻的沟槽(6)之间，从而连接所述两个相邻的沟槽(6)。
3.如权利要求2所述的SiC半导体装置，
其中，所述多个沟槽(6)沿所述第二方向彼此平行地布置，
其中，所述MOSFET还包括多个单元，并且
其中，所述单元之一设置有：所述基底(1)；所述漂移层(2)；设置在对应沟槽(6)的两侧上的所述基极区(3)；设置在所述对应沟槽(6)的两侧上的所述基极接触层(5)和所述源极区(4)；所述对应沟槽(6)中的所述栅极绝缘膜(8)；所述对应沟槽(6)中的所述栅极绝缘膜(8)上的所述栅极电极(9)；覆盖所述栅极电极(9)的所述中间层绝缘膜(12)；所述源极电极(11)；以及所述漏极电极(13)。
4.如权利要求1所述的SiC半导体装置，
其中，所述基极接触层(5)与每个沟槽(6)的所述侧壁间隔开，并且
其中，所述源极区(4)设置在所述沟槽(6)的所述侧壁与所述基极接触层(5)之间。
5.如权利要求1-3的任一项所述的SiC半导体装置，还包括：
深层(10)，具有所述第二导电类型，
其中，所述深层(10)设置于所述基极区(3)之下的所述漂移层(2)的部分中，
其中，所述深层(10)具有底部，所述底部比所述沟槽(6)的底部深，
其中，所述深层(10)沿所述第二方向延伸，并且
其中，所述深层(10)与所述基极接触层(5)相对布置。
6.一种SiC半导体装置，包括：
积累型MOSFET，
其中，所述MOSFET包括：
基底(1)，具有第一导电类型或第二导电类型，并由SiC制成；
漂移层(2)，具有所述第一导电类型并由SiC制成，其中，所述漂移层(2)设置于所述基底(1)上并且杂质浓度比所述基底(1)的杂质浓度低；
基极区(3)，具有所述第二导电类型并由SiC制成，其中，所述基极区(3)设置于所述漂移层(2)上；
基极接触层(5)，具有所述第二导电类型并由SiC制成，其中，所述基极接触层(5)设置于所述基极区(3)上并且杂质浓度比所述基极区(3)的杂质浓度高；
源极区(4)，具有所述第一导电类型并由SiC制成，其中，所述源极区(4)设置于所述基极区(3)上并且杂质浓度比所述漂移层(2)的杂质浓度高；
多个沟槽(6)，具有在第一方向上的条带图案，所述第一方向作为所述条带图案的纵向方向，其中，每个沟槽(6)设置于所述源极区(4)的表面上、穿透所述基极区(3)并到达所述漂移层(2)；
栅极绝缘膜(8)，设置于每个沟槽(6)的内壁上；
沟道层，具有所述第一导电类型并由SiC制成，其中，所述沟道层设置在每个沟槽(6)中的所述栅极绝缘膜(8)与所述基极区(3)之间；
栅极电极(9)，设置于每个沟槽(6)中的所述栅极绝缘膜(8)上；
中间层绝缘膜(12)，覆盖所述栅极电极(9)并具有接触孔(12a)，所述源极区(4)和所述基极接触层(5)通过所述接触孔(12a)从所述中间层绝缘膜(12)得到暴露；
源极电极(11)，通过所述接触孔(12a)与所述源极区(4)和所述基极区(3)电耦合；以及
漏极电极(13)，设置于所述基底(1)上并与所述漂移层(2)相对，
其中，所述MOSFET控制至所述栅极电极(9)的施加电压，从而控制在所述沟道层中生成的积累型，并且所述MOSFET使电流经由所述源极区(4)和所述漂移层(2)在所述源极电极(11)与所述漏极电极(13)之间流动，
其中，所述源极区(4)和所述基极接触层(5)沿第二方向延伸，所述第二方向垂直于所述第一方向，
其中，所述源极区(4)和所述基极接触层(5)沿所述第一方向交替布置，
其中，所述接触孔(12a)具有在所述第一方向上的纵向方向。
7.如权利要求6所述的SiC半导体装置，
其中，所述基极接触层(5)接触每个沟槽(6)的所述侧壁，并且
其中，所述基极接触层(5)布置在两个相邻的沟槽(6)之间，从而连接所述两个相邻的沟槽(6)。
8.如权利要求7所述的SiC半导体装置，
其中，所述多个沟槽(6)沿所述第二方向彼此平行地布置，
其中，所述MOSFET还包括多个单元，并且
其中，所述单元之一设置有：所述基底(1)；所述漂移层(2)；设置在对应沟槽(6)的两侧上的所述基极区(3)；设置在所述对应沟槽(6)的两侧上的所述基极接触层(5)和所述源极区(4)；所述对应沟槽(6)中的所述栅极绝缘膜(8)；所述对应沟槽(6)中的所述栅极绝缘膜(8)上的所述栅极电极(9)；覆盖所述栅极电极(9)的所述中间层绝缘膜(12)；所述源极电极(11)；以及所述漏极电极(13)。
9.如权利要求6所述的SiC半导体装置，
其中，所述基极接触层(5)与每个沟槽(6)的所述侧壁间隔开，并且
其中，所述源极区(4)设置在所述沟槽(6)的所述侧壁与所述基极接触层(5)之间。
10.如权利要求6-8的任一项所述的SiC半导体装置，还包括：
深层(10)，具有所述第二导电类型，
其中，所述深层(10)设置于所述基极区(3)之下的所述漂移层(2)的部分中，
其中，所述深层(10)具有底部，所述底部比所述沟槽(6)的底部深，
其中，所述深层(10)沿所述第二方向延伸，并且
其中，所述深层(10)与所述基极接触层(5)相对布置。
CN201110206210.2A 2010-07-16 2011-07-15 半导体装置 Active CN102339863B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP161766/2010 2010-07-16
JP2010161766A JP5630114B2 (ja) 2010-07-16 2010-07-16 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
CN102339863A true CN102339863A (zh) 2012-02-01
CN102339863B CN102339863B (zh) 2014-07-02

Family

ID=45466237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110206210.2A Active CN102339863B (zh) 2010-07-16 2011-07-15 半导体装置

Country Status (4)

Country Link
US (1) US8334541B2 (zh)
JP (1) JP5630114B2 (zh)
CN (1) CN102339863B (zh)
DE (1) DE102011079268A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828567A (zh) * 2018-08-08 2020-02-21 株式会社东芝 半导体装置
CN113690296A (zh) * 2020-05-19 2021-11-23 无锡华润上华科技有限公司 沟槽栅igbt器件及其制备方法
CN113838756A (zh) * 2021-09-24 2021-12-24 南瑞联研半导体有限责任公司 一种改善Trench-IGBT晶圆微形变的器件制备方法
CN115241282A (zh) * 2022-09-23 2022-10-25 浙江大学杭州国际科创中心 一种SiC MOSFET器件及其制备方法
CN116525683A (zh) * 2023-07-05 2023-08-01 华羿微电子股份有限公司 一种深阱型SiC Mosfet器件及制备方法
CN117038708A (zh) * 2023-09-28 2023-11-10 绍兴中芯集成电路制造股份有限公司 沟槽型场效应晶体管及其制备方法
WO2024060261A1 (zh) * 2022-09-23 2024-03-28 华为数字能源技术有限公司 半导体器件、其制备方法、功率转换电路及车辆

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5638558B2 (ja) 2012-03-26 2014-12-10 株式会社東芝 半導体装置及びその製造方法
CN102664169B (zh) * 2012-05-03 2014-10-22 上海华力微电子有限公司 基于SOI的后栅型积累模式Si-NWFET制备方法
JP6077251B2 (ja) * 2012-09-28 2017-02-08 エスアイアイ・セミコンダクタ株式会社 半導体装置
KR101420528B1 (ko) * 2012-12-07 2014-07-16 삼성전기주식회사 전력 반도체 소자
WO2015053805A1 (en) * 2013-10-07 2015-04-16 Purdue Research Foundation Mos-based power semiconductor device having increased current carrying area and method of fabricating same
JP6226786B2 (ja) 2014-03-19 2017-11-08 三菱電機株式会社 半導体装置およびその製造方法
JP6335089B2 (ja) * 2014-10-03 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9583605B2 (en) * 2015-02-05 2017-02-28 Changzhou ZhongMin Semi-Tech Co. Ltd Method of forming a trench in a semiconductor device
JP2019096631A (ja) * 2016-04-07 2019-06-20 三菱電機株式会社 半導体装置および電力変換装置
JP6639365B2 (ja) 2016-09-16 2020-02-05 株式会社東芝 半導体装置
JP2018060943A (ja) * 2016-10-06 2018-04-12 トヨタ自動車株式会社 スイッチング素子
JP6830390B2 (ja) * 2017-03-28 2021-02-17 エイブリック株式会社 半導体装置
JP7056163B2 (ja) * 2018-01-17 2022-04-19 富士電機株式会社 半導体装置
CN116529852A (zh) 2020-11-30 2023-08-01 住友电气工业株式会社 碳化硅半导体器件
CN116261787A (zh) 2020-12-23 2023-06-13 住友电气工业株式会社 碳化硅半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614749A (en) * 1995-01-26 1997-03-25 Fuji Electric Co., Ltd. Silicon carbide trench MOSFET
JPH10150191A (ja) * 1996-11-18 1998-06-02 Toyota Central Res & Dev Lab Inc 半導体装置の製造方法
US20030075759A1 (en) * 2001-09-19 2003-04-24 Kabushiki Kaisha Toshiba Semiconductor device and its manufacturing method
CN101064344A (zh) * 2006-04-28 2007-10-31 日产自动车株式会社 半导体装置及其制造方法
US20090311839A1 (en) * 2008-06-17 2009-12-17 Denso Corporation Method for manufacturing silicon carbide semicondutor device having trench gate structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264713A (en) * 1991-06-14 1993-11-23 Cree Research, Inc. Junction field-effect transistor formed in silicon carbide
US5726463A (en) * 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
SE9602745D0 (sv) * 1996-07-11 1996-07-11 Abb Research Ltd A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device
JP2003303967A (ja) * 2002-04-09 2003-10-24 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
JP4179139B2 (ja) * 2003-11-14 2008-11-12 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US7052932B2 (en) * 2004-02-24 2006-05-30 Chartered Semiconductor Manufacturing Ltd. Oxygen doped SiC for Cu barrier and etch stop layer in dual damascene fabrication
JP5135879B2 (ja) * 2007-05-21 2013-02-06 富士電機株式会社 炭化珪素半導体装置の製造方法
JP4793390B2 (ja) * 2008-02-13 2011-10-12 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2010225814A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614749A (en) * 1995-01-26 1997-03-25 Fuji Electric Co., Ltd. Silicon carbide trench MOSFET
JPH10150191A (ja) * 1996-11-18 1998-06-02 Toyota Central Res & Dev Lab Inc 半導体装置の製造方法
US20030075759A1 (en) * 2001-09-19 2003-04-24 Kabushiki Kaisha Toshiba Semiconductor device and its manufacturing method
CN101064344A (zh) * 2006-04-28 2007-10-31 日产自动车株式会社 半导体装置及其制造方法
US20090311839A1 (en) * 2008-06-17 2009-12-17 Denso Corporation Method for manufacturing silicon carbide semicondutor device having trench gate structure

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828567A (zh) * 2018-08-08 2020-02-21 株式会社东芝 半导体装置
CN110828567B (zh) * 2018-08-08 2023-09-19 株式会社东芝 半导体装置
CN113690296A (zh) * 2020-05-19 2021-11-23 无锡华润上华科技有限公司 沟槽栅igbt器件及其制备方法
CN113838756A (zh) * 2021-09-24 2021-12-24 南瑞联研半导体有限责任公司 一种改善Trench-IGBT晶圆微形变的器件制备方法
CN115241282A (zh) * 2022-09-23 2022-10-25 浙江大学杭州国际科创中心 一种SiC MOSFET器件及其制备方法
WO2024060261A1 (zh) * 2022-09-23 2024-03-28 华为数字能源技术有限公司 半导体器件、其制备方法、功率转换电路及车辆
CN116525683A (zh) * 2023-07-05 2023-08-01 华羿微电子股份有限公司 一种深阱型SiC Mosfet器件及制备方法
CN116525683B (zh) * 2023-07-05 2023-10-31 华羿微电子股份有限公司 一种深阱型SiC Mosfet器件及制备方法
CN117038708A (zh) * 2023-09-28 2023-11-10 绍兴中芯集成电路制造股份有限公司 沟槽型场效应晶体管及其制备方法
CN117038708B (zh) * 2023-09-28 2024-01-23 绍兴中芯集成电路制造股份有限公司 沟槽型场效应晶体管及其制备方法

Also Published As

Publication number Publication date
US20120012860A1 (en) 2012-01-19
JP5630114B2 (ja) 2014-11-26
CN102339863B (zh) 2014-07-02
US8334541B2 (en) 2012-12-18
JP2012023291A (ja) 2012-02-02
DE102011079268A1 (de) 2012-02-16

Similar Documents

Publication Publication Date Title
CN102339863B (zh) 半导体装置
US7928505B2 (en) Semiconductor device with vertical trench and lightly doped region
US5701026A (en) Lateral trench MISFET
US8564060B2 (en) Semiconductor device with large blocking voltage and manufacturing method thereof
US8174066B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20140203356A1 (en) Semiconductor device including vertical semiconductor element
US8067798B2 (en) Semiconductor device
WO2012108165A1 (en) Silicon carbide semiconductor device
CN102362354A (zh) 半导体装置
US8129785B2 (en) Semiconductor device
US10249708B2 (en) Semiconductor device
JP2009164460A (ja) 半導体装置
CN107431093A (zh) 半导体装置
US6207993B1 (en) Field effect semiconductor device
CN102760768B (zh) 碳化硅半导体器件
KR20190113595A (ko) 반도체 장치 및 그 제조 방법
US7705399B2 (en) Semiconductor device with field insulation film formed therein
US8399915B2 (en) Semiconductor device
CN115274816A (zh) 一种高阻衬底tsv接地的超结ldmos器件及其制作方法
JP4000669B2 (ja) 半導体装置およびその製造方法
JP5465837B2 (ja) 半導体装置
US20210320171A1 (en) Superjunction semiconductor device and method of manufacturing superjunction semiconductor device
US7994535B2 (en) Semiconductor device including a JFET having a short-circuit preventing layer
JP2018093217A (ja) 半導体装置およびその製造方法
JP2009032905A5 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant