JP5465837B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5465837B2 JP5465837B2 JP2008092676A JP2008092676A JP5465837B2 JP 5465837 B2 JP5465837 B2 JP 5465837B2 JP 2008092676 A JP2008092676 A JP 2008092676A JP 2008092676 A JP2008092676 A JP 2008092676A JP 5465837 B2 JP5465837 B2 JP 5465837B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- contact
- source region
- semiconductor device
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 239000010410 layer Substances 0.000 claims description 42
- 210000000746 body region Anatomy 0.000 claims description 23
- 239000002344 surface layer Substances 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
図2は、従来のトレンチゲート型VDMOSFETを備える半導体装置の模式的な断面図である。
エピタキシャル層103には、複数のゲートトレンチ106がその表面から掘り下がって形成されている。複数のゲートトレンチ106は、一定の間隔を空けて、互いに平行をなして同一方向に延びている。ゲートトレンチ106は、ボディ領域105を貫通し、その最深部が低濃度ドレイン領域104に達している。ゲートトレンチ106内には、ゲート絶縁膜107を介して、N型不純物が高濃度にドープされたポリシリコンからなるゲート電極108が埋設されている。
エピタキシャル層103上には、層間絶縁膜111が積層されている。層間絶縁膜111には、ボディコンタクト領域110およびその周囲のソース領域109の一部と対向する位置に、コンタクトホール112が形成されている。そして、層間絶縁膜111上には、ソース配線113が形成されている。ソース配線113は、その一部がコンタクトホール112に入り込んでいる。これにより、コンタクトホール112内には、コンタクトプラグ114が形成されており、このコンタクトプラグ114は、ソース領域109およびボディコンタクト領域110の表面に跨ってコンタクト(バッティングコンタクト)している。
ソース配線113が接地され、ドレイン電極115に適当な大きさの正電圧が印加されつつ、ゲート電極108の電位(ゲート電圧)が制御されることにより、ボディ領域105におけるゲート絶縁膜107との界面近傍にチャネルが形成されて、ソース領域109とドレイン電極115との間に電流が流れる。
しかしながら、セルシュリンクが進むにつれて、ゲートトレンチ106とボディコンタクト領域110との間の間隔が小さくなる。これに伴い、ソース領域109におけるコンタクトホール112に臨む部分の面積が小さくなるので、ソース領域109とコンタクトプラグ114との接触面積が小さくなる。その結果、ソース領域109とコンタクトプラグ114との接触抵抗が高くなる。この接触抵抗の高抵抗化は、オン抵抗の低減の妨げになる。
そこで、本発明の目的は、ソース領域とコンタクトプラグとの接触面積の増大を図ることができる、半導体装置を提供することである。
請求項3記載の発明は、前記ボディコンタクト領域と前記ゲート電極との間において、前記ソース領域に前記溝が複数本形成されている、請求項2に記載の半導体装置である。
請求項4記載の発明は、前記溝の深さが前記ソース領域の最底部よりも浅い、請求項1〜3のいずれか一項に記載の半導体装置である。
請求項5記載の発明は、前記溝が前記ボディコンタクト領域に形成されていない、請求項1〜4のいずれか一項に記載の半導体装置である。
図1は、本発明の一実施形態に係る半導体装置の模式的な断面図である。
半導体装置1は、トレンチゲート型VDMOSFETの単位セルがマトリクス状に配置された構造を有している。
半導体装置1の基体をなすN+型のシリコン基板2上には、シリコン基板2よりもN型不純物が低濃度にドーピングされたシリコンからなる、N−型のエピタキシャル層3が積層されている。エピタキシャル層3の基層部は、エピタキシャル成長後のままの状態を維持し、N−型の低濃度ドレイン領域4をなしている。また、エピタキシャル層3には、低濃度ドレイン領域4上に、P型のボディ領域5が低濃度ドレイン領域4に接して形成されている。
また、エピタキシャル層3には、各ゲートトレンチ6間に、複数のP+型のボディコンタクト領域10が形成されている。具体的には、各ゲートトレンチ6間において、ボディコンタクト領域10は、ゲートトレンチ6と間隔を空けた位置に、ゲート幅に沿う方向に等間隔で形成されている。ボディコンタクト領域10は、ソース領域9を層厚方向に貫通してボディ領域5に接している。
絶縁膜12上には、導電性材料(たとえば、アルミニウム)からなるソース配線14が形成されている。そして、ソース配線14の導電性材料がコンタクトホール13に入り込み、その導電性材料がコンタクトホール13を埋め尽くすことにより、コンタクトプラグ15がコンタクトホール13に埋設されている。コンタクトプラグ15は、その底部が溝11に入り込み、ソース領域9にコンタクト(接触)するとともに、ボディコンタクト領域10にコンタクトしている。これにより、コンタクトプラグ15を介して、ソース領域9およびボディコンタクト領域10とソース配線14とが電気的に接続されている。
コンタクトホール13内において、ソース領域9の最高部およびボディコンタクト領域10の最高部の高さは等しく溝11の底部よりも高い。また、溝11の深さはソース領域9の最底部よりも浅い。また、溝11はボディコンタクト領域10には及んでいない。
ソース配線14が接地され、ドレイン電極16に適当な大きさの正電圧が印加されつつ、ゲート電極8の電位(ゲート電圧)が制御されることにより、ボディ領域5におけるゲート絶縁膜7との界面近傍にチャネルが形成されて、ソース領域9とドレイン電極16との間に電流が流れる。
たとえば、溝11は、ゲートトレンチ6とボディコンタクト領域10との各間において、複数本形成されていてもよい。
また、第1導電型がP型であり、第2導電型がN型である場合を取り上げたが、第1導電型がN型であり、第2導電型がP型であってもよい。
2 シリコン基板(ドレイン領域)
3 エピタキシャル層(半導体層)
4 低濃度ドレイン領域(ドレイン領域)
5 ボディ領域
8 ゲート電極
9 ソース領域
11 溝
12 絶縁膜
13 コンタクトホール
14 ソース配線(配線)
15 コンタクトプラグ
Claims (5)
- 第1導電型の半導体層と、
前記半導体層の表層部に形成された第2導電型のソース領域と、
前記半導体層に形成され、前記ソース領域に接する第1導電型のボディ領域と、
前記ソース領域を層厚方向に貫通して前記ボディ領域に接する第1導電型のボディコンタクト領域と、
前記ソース領域にその表面から掘り下がって形成された溝と、
前記半導体層上に積層され、前記半導体層の表面を被覆する絶縁膜と、
前記絶縁膜を少なくとも前記溝および前記ボディコンタクト領域と対向する位置において層厚方向に貫通して形成されたコンタクトホールと、
前記絶縁膜上に形成された配線と、
前記コンタクトホールに埋設されて、底部が前記溝に入り込んで前記ソース領域およびボディコンタクト領域に接触し、前記配線と前記ソース領域および前記ボディコンタクト領域とを電気的に接続するコンタクトプラグとを含み、
前記コンタクトホール内において前記ソース領域の最高部および前記ボディコンタクト領域の最高部の高さが等しく前記溝の底部よりも高い、半導体装置。 - 前記ボディ領域に対して前記ソース領域と反対側に形成され、前記ボディ領域に接する第2導電型のドレイン領域と、
前記ボディ領域および前記ソース領域を層厚方向に貫通して設けられるゲート電極とを含む、請求項1に記載の半導体装置。 - 前記ボディコンタクト領域と前記ゲート電極との間において、前記ソース領域に前記溝が複数本形成されている、請求項2に記載の半導体装置。
- 前記溝の深さが前記ソース領域の最底部よりも浅い、請求項1〜3のいずれか一項に記載の半導体装置。
- 前記溝が前記ボディコンタクト領域に形成されていない、請求項1〜4のいずれか一項に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008092676A JP5465837B2 (ja) | 2008-03-31 | 2008-03-31 | 半導体装置 |
US12/385,047 US8067798B2 (en) | 2008-03-31 | 2009-03-30 | Semiconductor device |
US13/137,073 US8350324B2 (en) | 2008-03-31 | 2011-07-19 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008092676A JP5465837B2 (ja) | 2008-03-31 | 2008-03-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009246224A JP2009246224A (ja) | 2009-10-22 |
JP5465837B2 true JP5465837B2 (ja) | 2014-04-09 |
Family
ID=41307779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008092676A Active JP5465837B2 (ja) | 2008-03-31 | 2008-03-31 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5465837B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5149922B2 (ja) * | 2010-02-23 | 2013-02-20 | 富士電機株式会社 | 半導体素子 |
JP5599835B2 (ja) * | 2012-03-12 | 2014-10-01 | 富士電機株式会社 | 半導体素子の製造方法 |
KR101760266B1 (ko) * | 2015-10-30 | 2017-07-24 | 매그나칩 반도체 유한회사 | 파워 모스펫 및 이의 제조 방법 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3204792B2 (ja) * | 1993-04-27 | 2001-09-04 | 株式会社東芝 | 半導体装置 |
JP2005109347A (ja) * | 2003-10-01 | 2005-04-21 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
JP2005302914A (ja) * | 2004-04-09 | 2005-10-27 | Mitsubishi Electric Corp | Mos電界効果トランジスタとその製造方法 |
JP2006140263A (ja) * | 2004-11-11 | 2006-06-01 | Sanken Electric Co Ltd | 半導体素子及び半導体素子の製造方法 |
JP2006202931A (ja) * | 2005-01-20 | 2006-08-03 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP4760023B2 (ja) * | 2005-01-24 | 2011-08-31 | 株式会社デンソー | 半導体装置 |
-
2008
- 2008-03-31 JP JP2008092676A patent/JP5465837B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009246224A (ja) | 2009-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11257944B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP5767430B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US8067798B2 (en) | Semiconductor device | |
JP6967352B2 (ja) | 半導体装置および半導体装置の製造方法、ならびに、半導体ウエハ構造物 | |
US7928505B2 (en) | Semiconductor device with vertical trench and lightly doped region | |
US8476702B2 (en) | Semiconductor device | |
JP5410012B2 (ja) | 半導体装置 | |
US9385230B2 (en) | Semiconductor device | |
US9379216B2 (en) | Semiconductor device and method for manufacturing same | |
US10756169B2 (en) | Semiconductor device and method of manufacturing the same | |
TWI538206B (zh) | Semiconductor device and manufacturing method thereof | |
JP2017045776A (ja) | 半導体装置およびその製造方法 | |
KR20160088962A (ko) | 반도체 장치 | |
JP2009088385A (ja) | 半導体装置及びその製造方法 | |
JP2013058575A (ja) | 半導体装置及びその製造方法 | |
JP2009246225A (ja) | 半導体装置 | |
JP5465837B2 (ja) | 半導体装置 | |
JP5975543B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5563760B2 (ja) | 半導体装置 | |
JP5385567B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009016480A (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP5388495B2 (ja) | 半導体装置 | |
JP4890407B2 (ja) | トレンチゲート型トランジスタ及びその製造方法 | |
JP2009146946A (ja) | 半導体装置およびその製造方法 | |
JP2009176953A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100630 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140123 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5465837 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |