CN113285706A - 一种电压电平转换电路 - Google Patents

Abstract

本申请公开了一种电压电平转换电路，包括上拉电路和下拉电路，上拉电路和下拉电路连接在第一高电源电压和地之间，下拉电路的低压输入端连接低压输入信号，上拉电路和下拉电路的连接位置输出高压输出信号，上拉电路包括第一PMOS晶体管和第二PMOS晶体管，所述第一PMOS晶体管和所述第二PMOS晶体管构成差分结构，以及第一箝位模块和第二箝位模块，上拉电路的PMOS晶体管的漏源两端电压以及栅源两端电压的电压摆幅为第一高电源电压至第二高电源电压，小于PMOS晶体管的耐受电压，使得PMOS晶体管可以使用低压器件，对器件的工艺要求较低，制造成本更低。

Description

一种电压电平转换电路

技术领域

本发明涉及集成电路技术领域，更具体地，涉及一种电压电平转换电路。

背景技术

随着集成电路的发展，IC芯片(Integrated Circuit Chip)内部的典型工作电压约为1V左右，在IC芯片外部，电源电压可以是1.8V、2.5V或者3.3V，为适应各种应用场景，需要采用电压电平转换电路将IC芯片内部的低压信号转换为IC芯片外部的高压信号，或者将IC芯片外部的高压信号转换为IC芯片内部的低压信号。

图1示出传统的电压电平转换电路的示意性电路图。如图1所示，电压电平转换电路100包括一对PMOS晶体管(P-Metal-Oxide-Semiconductor，P型金属氧化物半导体场效应晶体管)Mp1和Mp2、一对NMOS晶体管(N-Metal-Oxide-Semiconductor，N型金属氧化物半导体场效应晶体管)Mn1和Mn2。PMOS晶体管Mp1和NMOS晶体管Mn1串联连接在高电源电压VCCH和地之间，PMOS晶体管Mp2和NMOS晶体管Mn2串联连接在高电源电压VCCH和地之间，PMOS晶体管Mp1的控制端与PMOS晶体管Mp2和NMOS晶体管Mn2的中间节点连接，PMOS晶体管Mp2的控制端与PMOS晶体管Mp1和NMOS晶体管Mn1的中间节点连接。由PMOS晶体管Mp3和NMOS晶体管Mn3串联形成的反相器连接在低电源电压VCCL和地之间，输入信号IN连接到NMOS晶体管Mn1的控制端和反相器的输入端(即PMOS晶体管Mp3和NMOS晶体管Mn3的控制端)，反相器的输出端(即PMOS晶体管Mp3和NMOS晶体管Mn3的中间节点)作为反相后的输入信号INB与NMOS晶体管Mn2的控制端连接。PMOS晶体管Mp2和NMOS晶体管Mn2的中间节点作为输出信号OUTP的输出端。输出信号OUTP还与PMOS晶体管Mp4的控制端连接，PMOS晶体管Mp4的第一端与高电源电压VCCH连接，第二端与后级电路连接。PMOS晶体管Mp1和NMOS晶体管Mn1的中间节点作为输出信号OUTN的输出端。输出信号OUTP和OUTN为一对反相信号。

当输入信号IN等于低电源电压VCCL时，输入信号INB等于零，NMOS晶体管Mn1和PMOS晶体管Mp2导通，NMOS晶体管Mn2和PMOS晶体管Mp1关断，NMOS晶体管Mn1将输出信号OUTN下拉至地，PMOS晶体管Mp2将输出信号OUTP上拉至高电源电压VCCH；当输入信号IN等于零时，输入信号INB等于低电源电压VCCL，NMOS晶体管Mn1和PMOS晶体管Mp2关断，NMOS晶体管Mn2和PMOS晶体管Mp1导通，NMOS晶体管Mn2将输出信号OUTP下拉至地，PMOS晶体管Mp1将输出信号OUTN上拉至高电源电压VCCH，从而可将0V到低电源电压VCCL的输入信号转换为0V到高电源电压VCCH的输出信号OUTP。

传统的电压电平转换电路存在以下问题：传统的电压电平转换电路中的PMOS晶体管Mp1和Mp2以及NMOS晶体管Mn1和Mn2的源漏两端需要承受从高电源电压VCCH到地的全电压摆幅。当高电源电压VCCH等于40V时，NMOS晶体管Mn1和Mn2的源漏电压Vds以及PMOS晶体管Mp1和Mp2的栅源电压Vgs和漏源电压Vds可能等于40V，对晶体管的工艺要求较高，虽然通过BCD工艺技术可以实现漏源电压Vds等于40V的晶体管，但是无法使得晶体管的栅源电压Vgs达到40V，所以现有的电压电平转换电路对器件的耐受电压具有很高的要求，无法使用低耐受电压的器件。

此外，随着半导体工艺技术的不断提高，半导体芯片的集成度也越来越高，从而场效应晶体管的尺寸也逐步下降。过高的源漏电压容易引起漏极感应势垒降低效应(DIBL，Drain Induction Barrier Lower)，这是小尺寸场效应晶体管中所出现的一种不良现象，即当沟道长度减小，漏源电压Vds增加，使得漏极与源极的耗尽层降低，从而源区注入到沟道的电子数量增加，结果漏极电流增加，使得场效应晶体管的阈值电压降低，功耗增大。过高的漏源电压也会造成场效应晶体管的漏极击穿，使得电压电平转换电路的性能下降，甚至不能工作，影响芯片的整体性能。

发明内容

鉴于上述问题，本发明的目的在于提供一种电压电平转换电路，降低电路对器件的耐受电压的要求，并提高电路稳定性和芯片的整体性能。

根据本发明实施例的一方面，提供了一种电压电平转换电路，包括：连接在第一高电源电压和地之间的上拉电路和下拉电路，所述下拉电路的低压输入端连接低压输入信号，所述上拉电路和所述下拉电路的连接位置输出高压输出信号，所述上拉电路包括第一PMOS晶体管和第二PMOS晶体管，所述第一PMOS晶体管和所述第二PMOS晶体管构成差分结构，其中，所述上拉电路还包括第一箝位模块和第二箝位模块，所述第一箝位模块和所述第二箝位模块分别连接于所述第一PMOS晶体管和第二PMOS晶体管两端。

优选地，所述第一PMOS晶体管具有与所述第一高电源电压连接的第一端、与所述下拉电路连接的第二端、以及与第二高压输出信号连接的控制端，所述第二PMOS晶体管具有与所述第一高电源电压连接的第一端、与所述下拉电路连接的第二端、以及与第一高压输出信号连接的控制端，其中，所述第一高压输出信号和所述第二高压输出信号互为反相信号。

优选地，所述下拉电路包括：第一NMOS晶体管，其具有与所述第一PMOS晶体管的第二端连接的第一端、接收所述低压输入信号的控制端、以及第二端；第二NMOS晶体管，其具有与所述第二PMOS晶体管的第二端连接的第一端、接收所述低压输入信号的反相信号的控制端，以及第二端；以及电流源，其具有与所述第一NMOS晶体管和所述第二NMOS晶体管的第二端连接的第一端以及与地连接的第二端。

优选地，所述第一箝位模块和所述第二箝位模块都包括串联连接的第三PMOS晶体管和电阻，其中，所述第三PMOS晶体管连接成二极管结构。

优选地，所述电压电平转换电路还包括反相器，所述反相器的输入端接收所述低压输入信号，输出端提供所述低压输入信号的反相信号。

优选地，所述反相器包括串联连接于低电源电压和地之间的第五PMOS晶体管和第三NMOS晶体管，所述第五PMOS晶体管和所述第三NMOS晶体管的控制端彼此连接，且接收所述低压输入信号，所述第五PMOS晶体管和所述第三NMOS晶体管的中间节点提供所述低压输入信号的反相信号。

根据本发明实施例的另一方面，提供了一种电压电平转换电路，包括：连接在第一高电源电压和地之间的上拉电路和下拉电路，所述上拉电路的高压输入端连接高压输入信号，所述上拉电路和所述下拉电路的连接位置输出低压输出信号，所述下拉电路包括第一NMOS晶体管和第二NMOS晶体管，所述第一NMOS晶体管和所述第二NMOS晶体管构成差分结构，其中，所述下拉电路还包括第一箝位模块和第二箝位模块，所述第一箝位模块和所述第二箝位模块分别连接于所述第一NMOS晶体管和第二NMOS晶体管两端。

优选地，所述第一NMOS晶体管具有与所述上拉电路连接的第一端、与地连接的第二端、以及与第二低压输出信号连接的控制端，所述第二NMOS晶体管具有与所述上拉电路连接的第一端、与地连接的第二端、以及与第一低压输出信号连接的控制端，其中，所述第一低压输出信号和所述第二低压输出信号互为反相信号。

优选地，所述上拉电路包括：电流源，其具有与所述第一高电源电压连接的第一端以及第二端；第一PMOS晶体管，其具有与所述电流源的第二端连接的第一端、接收所述高压输入信号的控制端、以及与所述第一NMOS晶体管的第一端连接的第二端；以及第二PMOS晶体管，其具有与所述电流源的第二端连接的第一端、接收所述高压输入信号的反相信号的控制端、以及与所述第二NMOS晶体管的第一端连接的第二端。

优选地，所述电压电平转换电路还包括反相器，所述反相器的输入端接收所述高压输入信号，输出端提供所述高压输入信号的反相信号。

优选地，所述第一箝位模块和所述第二箝位模块都包括串联连接的第三NMOS晶体管和电阻，其中，所述第三NMOS晶体管连接成二极管结构。

优选地，所述反相器包括串联连接于所述第一高电源电压和第二高电源电压之间的第三PMOS晶体管和第五NMOS晶体管，所述第三PMOS晶体管和所述第五NMOS晶体管的控制端彼此连接，且接收所述高压输入信号，所述第三PMOS晶体管和所述第五NMOS晶体管的中间节点提供所述高压输入信号的反相信号。

本发明实施例的电压电平转换电路仅用一级即可实现逻辑电源和地的同时转换，电路结构简单。此外，电压电平转换电路还包括箝位模块，箝位模块用于将电路中的晶体管的漏源两端电压以及栅源两端电压的电压摆幅箝位于第一高电源电压VCCH1至第二高电源电压VCCH2或者低电源电压VCCL，小于晶体管的耐受电压，晶体管可以使用低压器件(例如5V)，对器件的工艺要求较低，制造成本更低。更进一步的，高压输出信号的大小位于第一高电源电压VCCH1和第二高电源电压VCCH2之间，可直接驱动后级电路的低压器件，有利于提高电路稳定性以及芯片的整体性能。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出传统的电压电平转换电路的示意性电路图；

图2示出根据现有技术的另一种电压电平转换电路的示意性电路图；

图3示出根据本发明第一实施例的一种低压转高压的电压电平转换电路的示意性电路图；

图4示出根据本发明第二实施例的一种高压转低压的电压电平转换电路的示意性电路图。

具体实施方式

以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

在本申请中，MOS晶体管包括第一端、第二端和控制端，在MOS晶体管的导通状态，电流从第一端流至第二端。PMOS晶体管的第一端、第二端和控制端分别为源极、漏极和栅极，NMOS晶体管的第一端、第二端和控制端分别为漏极、源极和栅极。

图2示出根据现有技术的另一种电压电平转换电路的示意性电路图。如图2所示，电压电平转换电路200包括PMOS晶体管Mp1和Mp2、NMOS晶体管Mn1-Mn4、反相器INV以及与非门NAND1和NAND2。

与非门NAND1的第一输入端接收输入信号INA，第二输入端接收输入信号INB，反相器INV的输入端接收输入信号INA，输出端与与非门NAND2的第一输入端连接，与非门NAND2的第二输入端接收输入信号INB。

PMOS晶体管Mp1和NMOS晶体管Mn1串联连接在高电源电压VCCH和与非门NAND1的输出端之间，PMOS晶体管Mp2和NMOS晶体管Mn2串联连接在高电源电压VCCH和与非门NAND2的输出端之间，PMOS晶体管Mp1和NMOS晶体管Mn1的中间节点作为输出信号OUTN的输出端，PMOS晶体管Mp2和NMOS晶体管Mn2的中间节点作为输出信号OUTP的输出端。输出信号OUTP和输出信号OUTN为一对反相信号。PMOS晶体管Mp1和NMOS晶体管Mn1的控制端彼此连接，且与输出信号OUTP的输出端连接。PMOS晶体管Mp2和NMOS晶体管Mn2的控制端彼此连接，且与输出信号OUTN的输出端连接。PMOS晶体管Mp1的衬底与高电源电压VCCH连接，NMOS晶体管Mn1的衬底与与非门NAND1的输出端连接，PMOS晶体管Mp2的衬底与高电源电压VCCH连接，NMOS晶体管Mn2的衬底与与非门NAND2的输出端连接。NMOS晶体管Mn3的第一端与输出信号OUTN的输出端连接，第二端和衬底与与非门NAND1的输出端连接，控制端与与非门NAND2的输出端连接。NMOS晶体管Mn4的第一端与输出信号OUTP的输出端连接，第二端和衬底与与非门NAND2的输出端连接，控制端与与非门NAND1的输出端连接。

电压电平转换电路200虽然可以降低NMOS晶体管Mn1-Mn4两端的电压摆幅，但降低的幅度有限，只能降低到高电源电压VCCH减去与非门NAND1和NAND2的电源电压的电压差，而且无法降低PMOS晶体管Mp1和Mp2两端的电压摆幅，仍然不能解决电压电平转换电路对器件的耐受电压的工艺要求。

下面结合附图和实施例对本发明进一步说明。

图3示出根据本发明第一实施例的一种低压转高压的电压电平转换电路的示意性电路图。所述电压电平转换电路用于为集成电路中的信号提供电平转换，以将集成电路芯片的外部工作电压转换为其内部工作电压。如图3所示，电压电平转换电路300包括上拉电路310、下拉电路320以及反相器330。

上拉电路310和下拉电路320串联连接在第一高电源电压VCCH1和地之间。下拉电路320的低压输入端接收低压输入信号IN_PL，上拉电路310和下拉电路320的连接位置为高压输出端且输出高压输出信号OUT_PH和OUT_NH，所述高压输出信号OUT_PH和OUT_NH的大小位于第一高电源电压VCCH1和第二高电源电压VCCH2之间，第一高电源电压VCCH1大于第二高电源电压VCCH2。

进一步的，上拉电路310和下拉电路320都为差分结构。上拉电路310包括PMOS晶体管Mp1-Mp4以及电阻R1和R2。下拉电路320包括NMOS晶体管Mn1和Mn2以及电流源I1。

PMOS晶体管Mp1、NMOS晶体管Mn1和电流源I1依次串联连接在第一高电源电压VCCH1和地之间，PMOS晶体管Mp2、NMOS晶体管Mn2和电流源I1依次串联连接在第一高电源电压VCCH1和地之间。

PMOS晶体管Mp3和电阻R1串联连接在第一高电源电压VCCH1和PMOS晶体管Mp1的第二端之间，PMOS晶体管Mp3的控制端与第二端连接。PMOS晶体管Mp3和电阻R1作为箝位模块，用于将PMOS晶体管Mp1漏源两端的电压箝位在晶体管的耐受电压以下。

PMOS晶体管Mp4和电阻R2串联连接在第一高电源电压VCCH1和PMOS晶体管Mp2的第二端之间，PMOS晶体管Mp4的控制端与第二端连接。PMOS晶体管Mp4和电阻R2作为箝位模块，用于将PMOS晶体管Mp2漏源两端的电压箝位在晶体管的耐受电压以下。

PMOS晶体管Mp1的控制端与PMOS晶体管Mp2和NMOS晶体管Mn2的中间节点连接，PMOS晶体管Mp2的控制端与PMOS晶体管Mp1和NMOS晶体管Mn1的中间节点连接。

由PMOS晶体管Mp5和NMOS晶体管Mn3串联形成的反相器330连接在低电源电压VCCL和地之间，低压输入信号IN_PL连接到NMOS晶体管Mn1的控制端和反相器330的输入端(即PMOS晶体管Mp5和NMOS晶体管Mn3的控制端)，反相器330的输出端(即PMOS晶体管Mp5和NMOS晶体管Mn3的中间节点)作为反相后的低压输入信号IN_NL与NMOS晶体管Mn2的控制端连接。

PMOS晶体管Mp2和NMOS晶体管Mn2的中间节点作为高压输出信号OUT_PH的输出端。PMOS晶体管Mp1和NMOS晶体管Mn1的中间节点作为高压输出信号OUT_NH的输出端。高压输出信号OUT_PH和OUT_NH为一对反相信号。

其中，第一高电源电压VCCH1和第二高电源电压VCCH2的关系为：

VCCH2＝VCCH1-Vgs_Mp-I1×R

其中，Vgs_Mp表示PMOS晶体管Mp3和Mp4的栅源电压，R表示电阻R1或R2的阻值，通过调整电流源I1、PMOS晶体管Mp3和Mp4以及电阻R1和R2的尺寸，可使得第一高电源电压VCCH1和第二高电源电压VCCH2的电势差不超过PMOS晶体管Mp1和Mp2的耐受电压(即栅极与源极(Vgs)以及漏极与源极(Vds)之间的电压，例如5V)。

当低压输入信号IN_PL等于低电源电压VCCL时，低压输入信号IN_NL等于零，NMOS晶体管Mn1导通，NMOS晶体管Mn2关断，NMOS晶体管Mn1将高压输出信号OUT_NH拉低，此时高压输出信号OUT_NH为：

V_{OUT_NH}＝VCCH1-Vgs_Mp3-I1×R1＝VCCH2

其中，Vgs_Mp3为PMOS晶体管Mp3的栅源电压，然后PMOS晶体管Mp2导通，PMOS晶体管Mp2将高压输出信号OUT_PH上拉至第一高电源电压VCCH1，PMOS晶体管Mp1关断。

当低压输入信号IN_PL等于零时，低压输入信号IN_NL等于低电源电压VCCL，NMOS晶体管Mn1关断，NMOS晶体管Mn2导通，NMOS晶体管Mn2将高压输出信号OUT_PH拉低，此时高压输出信号OUT_PH为：

V_{OUT_PH}＝VCCH1-Vgs_Mp4-I1×R2＝VCCH2

其中，Vgs_Mp4为PMOS晶体管Mp4的栅源电压，然后PMOS晶体管Mp1导通，PMOS晶体管Mp1将高压输出信号OUT_NH上拉至第一高电源电压VCCH1，PMOS晶体管Mp2关断。

本实施例的电压电平转换电路300中的高压输出信号OUT_PH和OUT_NH的大小位于第一高电源电压VCCH1和第二高电源电压VCCH2之间，只用一级即可实现逻辑电源和地的同时转换。此外，上拉电路还包括箝位模块，箝位模块用于将上拉电路中的PMOS晶体管Mp1和Mp2的漏源两端电压以及栅源两端电压的电压摆幅箝位于第一高电源电压VCCH1至第二高电源电压VCCH2，小于PMOS晶体管Mp1和Mp2的耐受电压，PMOS晶体管Mp1和Mp2可以使用低压器件(例如5V)，NMOS晶体管Mn1和Mn2的漏源两端电压的电压摆幅为0V至第一高电源电压VCCH1，需要使用高压器件，通过BCD工艺即可实现，所以本实施例的电压电平转换电路300对器件的工艺要求较低，制造成本更低。

图4示出根据本发明第二实施例的一种高压转低压的电压电平转换电路的示意性电路图。所述电压电平转换电路用于为集成电路中的信号提供电平转换，以将集成电路芯片的外部工作电压转换为其内部工作电压。如图4所示，电压电平转换电路400可将大小位于第一高电源电压VCCH1到第二高电源电压VCCH2的高压输入信号IN_PH转换成大小位于0V到低电源电压VCCL的低压输出信号OUT_PL。其中，电压电平转换电路400包括上拉电路410、下拉电路420以及反相器430。

上拉电路410和下拉电路420串联连接在第一高电源电压VCCH1和地之间。上拉电路420的高压输入端接收高压输入信号IN_PH，上拉电路410和下拉电路420的连接位置为低压输出端且输出低压输出信号OUT_PL和OUT_NL，所述低压输出信号OUT_PL和OUT_NL的大小位于0V至低电源电压VCCL之间。

进一步的，上拉电路410和下拉电路420为差分结构。上拉电路410包括PMOS晶体管Mp1和Mp2以及电流源I1。下拉电路420包括NMOS晶体管Mn1-Mn4以及电阻R1和R2。

电流源I1、PMOS晶体管Mp1和NMOS晶体管Mn1依次串联连接在第一高电源电压VCCH1和地之间，电流源I1、PMOS晶体管Mp2和NMOS晶体管Mn2依次串联连接在第一高电源电压VCCH1和地之间。

电阻R1和NMOS晶体管Mn3串联连接在NMOS晶体管Mn1的第一端和地之间，NMOS晶体管Mn3的控制端与第一端连接。NMOS晶体管Mn3和电阻R1作为箝位模块，用于将NMOS晶体管Mn1漏源两端的电压箝位在晶体管的耐受电压以下。

电阻R2和NMOS晶体管Mn4串联连接在NMOS晶体管Mn2的第一端和地之间，NMOS晶体管Mn4的控制端与第一端连接。NMOS晶体管Mn4和电阻R2作为箝位模块，用于将NMOS晶体管Mn2漏源两端的电压箝位在晶体管的耐受电压以下。

NMOS晶体管Mn1的控制端与PMOS晶体管Mp2和NMOS晶体管Mn2的中间节点连接，NMOS晶体管Mn2的控制端与PMOS晶体管Mp1和NMOS晶体管Mn1的中间节点连接。

由PMOS晶体管Mp3和NMOS晶体管Mn5串联形成的反相器430连接在第一高电源电压VCCH1和第二高电源电压VCCH2之间，高压输入信号IN_PH连接到PMOS晶体管Mp1的控制端和反相器430的输入端(即PMOS晶体管Mp3和NMOS晶体管Mn5的控制端)，反相器430的输出端(即PMOS晶体管Mp3和NMOS晶体管Mn5的中间节点)作为反相后的低压输入信号IN_NH与PMOS晶体管Mp2的控制端连接。

PMOS晶体管Mp2和NMOS晶体管Mn2的中间节点作为低压输出信号OUT_PL的输出端。PMOS晶体管Mp1和NMOS晶体管Mn1的中间节点作为低压输出信号OUT_NL的输出端。低压输出信号OUT_PL和OUT_NL为一对反相信号。

其中，第一高电源电压VCCH1和第二高电源电压VCCH2的关系为：

VCCH2＝VCCH1-Vth_Mn5-Vth_Mp3

其中，Vth_Mn5表示NMOS晶体管Mn5的阈值电压，Vth_Mp3表示PMOS晶体管Mp3的阈值电压，第一高电源电压VCCH1和第二高电源电压VCCH2的电势差不超过PMOS晶体管Mp3和NMOS晶体管Mn5的耐受电压(即栅极与源极(Vgs)以及漏极与源极(Vds)之间的电压，例如5V)。

当高压输入信号IN_PH等于第一高电源电压VCCH1时，高压输入信号IN_NH等于第二高电源电压VCCH2，PMOS晶体管Mp1关断，PMOS晶体管Mp2导通，PMOS晶体管Mp2将低压输出信号OUT_PL拉高，此时低压输出信号OUT_PL为：

V_{OUT_PL}＝Vgs_Mn4+I1×R2＝VCCL

其中，Vgs_Mn4为NMOS晶体管Mn4的栅源电压，VCCL表示低电源电压。然后NMOS晶体管Mn1导通，NMOS晶体管Mn1将低压输出信号OUT_NL下拉至地，NMOS晶体管Mn2关断。

当高压输入信号IN_PH等于第二高电源电压VCCH2时，高压输入信号IN_NH等于第一高电源电压VCCH1，PMOS晶体管Mp2关断，PMOS晶体管Mp1导通，PMOS晶体管Mp1将低压输出信号OUT_NL拉高，此时低压输出信号OUT_NL为：

V_{OUT_NL}＝Vgs_Mn3+I1×R1＝VCCL

其中，Vgs_Mn3为NMOS晶体管Mn3的栅源电压。然后NMOS晶体管Mn2导通，NMOS晶体管Mn2将低压输出信号OUT_PL下拉至地，NMOS晶体管Mn1关断。

本实施例的电压电平转换电路400可将大小位于第一高电源电压VCCH1到第二高电源电压VCCH2的高压输入信号IN_PH转换成大小位于0V到低电源电压VCCL的低压输出信号OUT_PL和OUT_NL，只用一级即可实现逻辑电源和地的同时转换。此外，下拉电路还包括箝位模块，箝位模块用于将下拉电路中的NMOS晶体管Mn1和Mn2的漏源两端电压以及栅源两端电压的电压摆幅箝位于低电源电压VCCL，小于NMOS晶体管Mn1和Mn2的耐受电压，NMOS晶体管Mn1和Mn2可以使用低压器件(例如5V)，PMOS晶体管Mp1和Mp2的漏源两端电压的电压摆幅为0V至第一高电源电压VCCH1，需要使用高压器件，通过BCD工艺即可实现，所以本实施例的电压电平转换电路400对器件的工艺要求较低，制造成本更低。

综上所述，本实施例的电压电平转换电路仅用一级即可实现逻辑电源和地的同时转换，电路结构简单。此外，电压电平转换电路还包括箝位模块，箝位模块用于将电路中的晶体管的漏源两端电压以及栅源两端电压的电压摆幅箝位于第一高电源电压VCCH1至第二高电源电压VCCH2或者低电源电压VCCL，小于晶体管的耐受电压，晶体管可以使用低压器件(例如5V)，对器件的工艺要求较低，制造成本更低。更进一步的，高压输出信号的大小位于第一高电源电压VCCH1和第二高电源电压VCCH2之间，可直接驱动后级电路的低压器件，有利于提高电路稳定性以及芯片的整体性能。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (12)

1.一种电压电平转换电路，其特征在于，包括：

连接在第一高电源电压和地之间的上拉电路和下拉电路，所述下拉电路的低压输入端连接低压输入信号，所述上拉电路和所述下拉电路的连接位置输出高压输出信号，

所述上拉电路包括第一PMOS晶体管和第二PMOS晶体管，所述第一PMOS晶体管和所述第二PMOS晶体管构成差分结构，

其中，所述上拉电路还包括第一箝位模块和第二箝位模块，所述第一箝位模块和所述第二箝位模块分别连接于所述第一PMOS晶体管和第二PMOS晶体管两端。

2.根据权利要求1所述的电压电平转换电路，其特征在于，所述第一PMOS晶体管具有与所述第一高电源电压连接的第一端、与所述下拉电路连接的第二端、以及与第二高压输出信号连接的控制端，

所述第二PMOS晶体管具有与所述第一高电源电压连接的第一端、与所述下拉电路连接的第二端、以及与第一高压输出信号连接的控制端，

其中，所述第一高压输出信号和所述第二高压输出信号互为反相信号。

3.根据权利要求2所述的电压电平转换电路，其特征在于，所述下拉电路包括：

第一NMOS晶体管，其具有与所述第一PMOS晶体管的第二端连接的第一端、接收所述低压输入信号的控制端、以及第二端；

第二NMOS晶体管，其具有与所述第二PMOS晶体管的第二端连接的第一端、接收所述低压输入信号的反相信号的控制端，以及第二端；以及

电流源，其具有与所述第一NMOS晶体管和所述第二NMOS晶体管的第二端连接的第一端以及与地连接的第二端。

4.根据权利要求1所述的电压电平转换电路，其特征在于，所述第一箝位模块和所述第二箝位模块都包括串联连接的第三PMOS晶体管和电阻，

其中，所述第三PMOS晶体管连接成二极管结构。

5.根据权利要求3所述的电压电平转换电路，其特征在于，还包括反相器，所述反相器的输入端接收所述低压输入信号，输出端提供所述低压输入信号的反相信号。

6.根据权利要求5所述的电压电平转换电路，其特征在于，所述反相器包括串联连接于低电源电压和地之间的第五PMOS晶体管和第三NMOS晶体管，

所述第五PMOS晶体管和所述第三NMOS晶体管的控制端彼此连接，且接收所述低压输入信号，

所述第五PMOS晶体管和所述第三NMOS晶体管的中间节点提供所述低压输入信号的反相信号。

7.一种电压电平转换电路，其特征在于，包括：

连接在第一高电源电压和地之间的上拉电路和下拉电路，所述上拉电路的高压输入端连接高压输入信号，所述上拉电路和所述下拉电路的连接位置输出低压输出信号，

所述下拉电路包括第一NMOS晶体管和第二NMOS晶体管，所述第一NMOS晶体管和所述第二NMOS晶体管构成差分结构，

其中，所述下拉电路还包括第一箝位模块和第二箝位模块，所述第一箝位模块和所述第二箝位模块分别连接于所述第一NMOS晶体管和第二NMOS晶体管两端。

8.根据权利要求7所述的电压电平转换电路，其特征在于，所述第一NMOS晶体管具有与所述上拉电路连接的第一端、与地连接的第二端、以及与第二低压输出信号连接的控制端，

所述第二NMOS晶体管具有与所述上拉电路连接的第一端、与地连接的第二端、以及与第一低压输出信号连接的控制端，

其中，所述第一低压输出信号和所述第二低压输出信号互为反相信号。

9.根据权利要求8所述的电压电平转换电路，其特征在于，所述上拉电路包括：

电流源，其具有与所述第一高电源电压连接的第一端以及第二端；

第一PMOS晶体管，其具有与所述电流源的第二端连接的第一端、接收所述高压输入信号的控制端、以及与所述第一NMOS晶体管的第一端连接的第二端；以及

第二PMOS晶体管，其具有与所述电流源的第二端连接的第一端、接收所述高压输入信号的反相信号的控制端、以及与所述第二NMOS晶体管的第一端连接的第二端。

10.根据权利要求9所述的电压电平转换电路，其特征在于，还包括反相器，所述反相器的输入端接收所述高压输入信号，输出端提供所述高压输入信号的反相信号。

11.根据权利要求7所述的电压电平转换电路，其特征在于，所述第一箝位模块和所述第二箝位模块都包括串联连接的第三NMOS晶体管和电阻，

其中，所述第三NMOS晶体管连接成二极管结构。

12.根据权利要求10所述的电压电平转换电路，其特征在于，所述反相器包括串联连接于所述第一高电源电压和第二高电源电压之间的第三PMOS晶体管和第五NMOS晶体管，

所述第三PMOS晶体管和所述第五NMOS晶体管的控制端彼此连接，且接收所述高压输入信号，

所述第三PMOS晶体管和所述第五NMOS晶体管的中间节点提供所述高压输入信号的反相信号。

Images