CN102270006B - 电压调节电路 - Google Patents

Abstract

本发明公开一种电压调节电路，包括产生第一基准电压的第一基准电压产生电路、第一电荷泵、产生第二基准电压的第二基准电压产生电路、第一开关、控制电路、第一电容及第二电容，第一开关分别连接至第一基准电压产生电路与第一电荷泵，输出参考电压；控制电路的输入端与第一电荷泵及第二基准电压产生电路相连，以产生一电荷泵使能信号控制第一电荷泵，本发明通过实现一可快速启动的参考电压，避免了现有技术使用参考电压源产生参考电压会牺牲待机功耗的问题，降低了电路的功耗。

Description

电压调节电路

技术领域

本发明涉及一种电压调节电路，特别是涉及一种用于闪存读操作的电压调节电路。

背景技术

稳压器是一种能自动调整输出电压的供电电路或设备，其作用是将波动较大和不合用电器设备要求的电源电压稳定在它的设定值范围内，使各种电路或电器设备能在额定工作电压下工作。

目前，集成电路都是通过稳压器来提供稳定的电压。对于稳压器来说，参考电压是稳压器产生输出电压所必不可少的要素，参考电压的产生通常需要一个带隙参考源。图1为现有的稳压器的电路结构示意图，如图1所示，现有的稳压器包括带隙参考源10、运算放大器20以及分压电路30。其中分压电路30包括PMOS管M1以及与PMOS管M1漏极相连的电阻R3及R4，电阻R3的一端与PMOS管M1的漏极相连，另一端与电阻R4相连，R4的另一端接地，PMOS管M1的源极接直流输入电压Vddq，并且该稳压器的输出端Vout与PMOS管M1的漏极相连；带隙参考源10产生一参考电压Vref，该参考电压Vreg输入到运算放大器20的正相输入端V+，运算放大器20的输出端Vo与PMOS管M1的栅极相连，其反相输入端V-连接在电阻R3与R4之间。根据运算放大器的特性可知，Vref＝Vout*R4/(R3+R4)。

然而，由于带隙参考源10的启动时间很长，在待机时不能关闭，因此，即便在待机工作模式下，带隙参考源10也会产生待机能耗，该能耗在很大程度上消耗了备用电源。对于用于低能耗应用模式的集成电路而言，这种由于稳压器在待机工作模式下产生额外能耗在很大程度上造成了电路整体能耗的提高，从而使得低能耗应用受到限制。

综上所述，可知先前技术的稳压器电路存在由于牺牲待机功耗进而造成电路整体能耗提高的问题，因此，实有必要提出改进的技术手段，来解决此一问题。

发明内容

为克服上述现有技术稳压器电路存在由于牺牲待机功耗进而造成电路整体能耗提高的问题，本发明的主要目的在于提供一种电压调节电路，其可以产生快速启动的参考电压，因而不会牺牲待机功耗，同时占用芯片面积小。

为达上述及其它目的，本发明一种电压调节电路，至少包括：

第一基准电压产生电路，用于产生一第一基准电压；

第一电荷泵，在电荷泵使能信号的控制下，产生一高压输出；

第一开关，分别连接至该第一基准电压产生电路与该第一电荷泵，用于在该第一基准电压控制下，将该第一电荷泵的输出通过该第一开关产生参考电压输出；

控制电路，具有两输入端，该两输入端均接至该第一电荷泵的输出端，以在该两输入端的输入信号作用下产生一该电荷泵使能信号以控制该第一电荷泵工作；

第二基准电压产生电路，连接于外部读操作开始信号，并与该第一开关及该控制电路连接，以在该外部读操作开始信号的控制下产生第二基准电压通过该第一开关输出该参考电压及作为该控制电路之一输入信号；以及

第一电容及第二电容，该第一电容接在该第一电荷泵之输出端与地之间，第二电容接在该第一开关与地之间。

进一步地，该第一开关为第一NMOS晶体管，该第一NMOS晶体管栅极与该第一基准电压产生电路连接，漏极接至该第一电荷泵之输出端，源极输出该参考电压。

进一步地，该控制电路包括第一控制信号产生电路、第二控制信号产生电路以及一RS触发器，该第一控制信号产生电路藕接至该第一电荷泵的输出端，以在该第一电荷泵之输出的控制下产生第一控制信号；该第二控制信号产生电路与该第一电荷泵及该第二基准电压产生电路相接，以在该第一电荷泵的输出及该第二基准电压控制下产生第二控制信号；该RS触发器的两输入端分别接至该第一控制信号产生电路与该第二控制信号产生电路，其输出端输出该电荷泵使能信号。

进一步地，该第一控制信号产生电路包括第二NMOS晶体管、第一PMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第二PMOS晶体管以及第一反相器，该第二NMOS晶体管栅漏相接并接至该第一电荷泵的输出端，源极接至该第一PMOS晶体管源极，该第一PMOS晶体管栅极接电源电压，漏极接至该第三NMOS晶体管的漏极与该第一反相器的输入端，该第一反相器输出端输出该第一控制信号，该第三NMOS晶体管源极接地，栅极接至该第四NMOS晶体管栅极，该第四NMOS晶体管栅漏互连后接至该第二PMOS晶体管漏极，该第二PMOS晶体管源极接该电源电压，栅极接地。

进一步地，该第二控制信号产生电路包括第三PMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第二反相器以及第三反相器，该第五NMOS晶体管栅漏互连后接该第一电荷泵及该第二基准电压产生电路，源极接至该第三PMOS晶体管源极，该第三PMOS晶体管栅极接该电源电压，漏极接至该第六NMOS晶体管漏极及该第二反相器之输入端，该第六NMOS晶体管栅极接至该第四NMOS晶体管与该第三NMOS晶体管栅极，源极接地，该第二反相器输出端接该第三反相器输入端，该第三反相器输出端输出该第二控制信号。

进一步地，该第一/第二基准电压产生电路包括第二电荷泵、稳压电路及时钟信号产生器，其中，该稳压电路包括第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管以及一比较器，该第七NMOS晶体管栅漏互连后接至该第二电荷泵的输出端，其源极接至该第八NMOS晶体管漏极，该第八NMOS晶体管栅漏互连，源极接至该第九NMOS晶体管漏极，同时该第八NMOS晶体管源极还接至该比较器之正输入端，以向该比较器提供一采样电压，该第九NMOS晶体管栅漏互连，源极接地，该比较器之负输入端接一第三基准电压产生电路，以接收第三基准电压，其输出端接至该时钟信号产生器，该时钟信号产生器接至该第二电荷泵以控制该第二电荷泵工作。

进一步地，该第三基准电压产生电路进一步包括第四PMOS晶体管、第五PMOS晶体管、第六PMOS晶体管、第十NMOS晶体管、第十一NMOS晶体管及第十二NMOS晶体管与第十三NMOS晶体管，该第四PMOS晶体管栅漏互连后与该第五PMOS晶体管栅极相连，该第十NMOS晶体管栅源相连并接至该第四PMOS晶体管漏极，该第十一NMOS晶体管栅源相连并接至该第十NMOS晶体管漏极，同时还接至该第六PMOS晶体管栅极，该第十一NMOS晶体管漏极接至该第十二NMOS晶体管漏极，该第五PMOS晶体管漏极接至该第八PMOS晶体管之源极，并输出该第三基准电压至该比较器的负输入端，该第六PMOS晶体管漏极接至该第十三NMOS晶体管该漏极，该第十二NMOS晶体管与该第十三NMOS晶体管源极接地，同时，其栅极均接至一使能信号。

进一步地，该第一NMOS晶体管、该第五NMOS晶体管、该第七NMOS晶体管、该第八NMOS晶体管、该第九NMOS晶体管、该第十NMOS晶体管及该十一NMOS晶体管为低阈值高压管。

与现有技术相比，本发明一种电压调节电路通过实现一个可快速启动的参考电压，避免了使用参考电压源产生参考电压会牺牲待机功耗的问题，降低了功耗。

附图说明

图1为现有的稳压器的电路结构示意图；

图2为本发明一种电压调节电路较佳实施例的详细电路图；

图3为本发明较佳实施例中第一/第二基准电压产生电路的电路结构图。

图4为本发明较佳实施例中第三基准电压产生电路的电路结构图。

具体实施方式

以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。

图2为本发明一种电压调节电路较佳实施例的详细电路图。于本发明较佳实施例中，该电压调节电路主要用来给闪存进行读操作，因此无需特别精确。根据图2，本发明一种稳压器电路包括第一基准电压产生电路201、第一开关202、第一电荷泵203、控制电路204、第二基准电压产生电路205、第二开关206、第一电容C1及第二电容C2。

第一基准电压产生电路201输出第一基准电压VR₁至第一开关202，以控制开启第一开关202，将第一电荷泵203输出高压HV通过第一开关202输出；第一电荷泵203用于在电荷泵使能信号PUMPENb的控制下输出一高压HV，高压HV经第一开关202后产生读/写闪存的参考电压VREF；控制电路204的两输入端连接至第一电荷泵203的输出端，以在其两输入端的两输入信号的作用下产生一控制第一电荷泵203工作的电荷泵使能信号PUMPEN；第二基准电压产生电路205连接至外部读操作开始信号ACT，并通过第二开关206连接至第一开关202及控制电路204之一输入端，以在外部读操作开始信号ACT作用下，第二基准电压产生电路205产生一第二基准电压VR2并经第一开关202输出产生读/写闪存的参考电压VREF，并对控制电路204进行控制；第一电容C1一端接至第一电荷泵203的输出端，另一端接地，第二电容C2一端连接至第一开关202与第一电荷泵203连接相反的一端，另一端接地，并且第二电容C2之电容值远大于第一电容C1的电容值，典型值如第一电容为C1为50pF，第二电容C2为150pF。

更具体地说，第一开关202为一MOS管开关，其具体为一第一NMOS晶体管N1，该第一NMOS晶体管N1为低阈值高压管，其栅极与第一基准电压产生电路201连接，漏极接至第一电荷泵203及第二开关206，源极输出读/写闪存的参考电压VREF，即当第一基准电压产生电路201产生第一基准电压VR₁时，第一NMOS经晶体管N1导通，第一电荷泵203产生的高压HV经第一NMOS晶体管N1输出；控制电路204包括第一控制信号产生电路207、第二控制信号产生电路208以及RS触发器209，其中第一控制信号产生电路201藕接至第一电荷泵203的输出端，以在第一电荷泵203输出的控制下产生第一控制信号SET，第二控制信号产生电路208藕接至第一电荷泵203的输出端，并通过第二开关206藕接至第二基准电压产生电路205，，以在第一电荷泵203及第二基准电压产生电路205的控制下产生第二控制信号RST，第一控制信号SET与第二控制信号RST则为RS触发器209的两输入信号(R/S端输入信号)，这两个输入信号经RS触发器209后，则产生控制第一电荷泵203工作的电荷泵使能信号PUMPEN，控制第一电荷泵203的工作。

在本发明较佳实施例中，第一控制信号产生电路207包括第二NMOS晶体管N2、第一PMOS晶体管P1、第三NMOS晶体管N3、第四NMOS晶体管N4、第二PMOS晶体管P2、第一反相器D1及第二反相器D2，其中，第二NMOS晶体管N2栅漏相接并接至第一电荷泵203的输出端，源极接至第一PMOS晶体管P1源极，第一PMOS晶体管P1栅极接电源电压Vcc，漏极接至第三NMOS晶体管N3的漏极与第一反相器D1的输入端，反相器D1的输出端输出第一控制信号SET，第三NMOS晶体管N3源极接地，栅极接至第四NMOS晶体管N4栅极，第四NMOS晶体管栅漏互连后接至第二PMOS晶体管P2的漏极，第二PMOS晶体管源极接电源电压Vcc，栅极接地；第二控制信号产生电路208包括第三PMOS晶体管P3、第五NMOS晶体管N5、第六NMOS晶体管N6、第二反相器D2以及第三反相器D3，第五NMOS晶体管为低阈值高压管，其栅漏互连后接第一电荷泵203及第二开关206，源极接至第三PMOS晶体管P3源极，第三PMOS晶体管P3栅极接电源电压，漏极接至第六NMOS晶体管N6漏极及第二反相器D2之输入端，第六NMOS晶体管N6栅极接至第四NMOS晶体管N4与第三NMOS晶体管N3的栅极，源极接地，第二反相器D2输出端接第三反相器D3输入端，D3输出端输出第二控制信号RST。

以下将继续配合图2说明本发明之工作原理：开始时，第一电荷泵203的输出HV为低，参考电压VREF＝“0”，此时则第一控制信号SET＝“1”，第二控制信号RST＝“0”，经RS触发器209后，电荷泵使能信号PUMPENb＝“0”，使第一电荷泵203工作，第一基准电压产生电路201开始工作，第一基准电压产生电路201与第一电荷泵203的工作使得第一基准电压VR1与HV上升至预定高压，第一基准电压VR1使得第一开关202打开，则参考电压VREF也上升至预定高压，而由于HV为高压，参考电压VREF也为高压，则第一控制信号SET＝“0”，第二控制信号RST＝“1”，这样经RS触发器209后，电荷泵使能信号PUMPENb＝“1”，这使得第一电荷泵203不工作，从而使第一控制信号SET＝“1”，而当紧随其后的外部读操作开始信号ACT到来时，第二基准电压产生电路205产生的第二基准电压VR2则使得第二控制信号RST仍为“1”，从而电荷泵使能信号PUMPENb保持，同时，第二基准电压VR2经第一开关202输出读/写闪存的参考电压VREF。

图3为本发明较佳实施例中第一/第二基准电压产生电路的电路结构图。根据图3，第一/第二基准电压产生电路包括：第二电荷泵301、稳压电路302以及时钟产生器303，稳压电路302进一步包括第七NMOS晶体管N7、第八NMOS晶体管N8、第九NMOS晶体管N9以及比较器304，第七NMOS晶体管N7栅漏互连后接至第二电荷泵301的输出端，其源极接至第八NMOS晶体管N8漏极，第八NMOS晶体管N8栅漏互连，源极接至第九NMOS晶体管N9漏极，同时该源极还接至比较器304之正输入端，以向比较器304提供采样电压VRD，第九NMOS晶体管N9栅漏互连，源极接地，比较器304之负输入端接一第三基准电压产生电路，以接收第三基准电压VF，比较器304的输出端接至时钟信号产生器303，时钟信号产生器303接至第二电荷泵301以控制第二电荷泵301工作，输出基准电压(VR1/VR2)。需要说明的是，在本发明较佳实施例中，第七/八/九NMOS晶体管N7/N8/N9最好为低阈值高压管。

图4为图3中第三基准电压产生电路的电路示意图。根据图4，第三基准电压产生电路进一步包括：第四PMOS晶体管P4、第五PMOS晶体管P5、第六PMOS晶体管P6、第十NMOS晶体管N10、第十一NMOS晶体管N11及第十二NMOS晶体管N12与第十三NMOS晶体管N13，其中，第十/十一NMOS晶体管N10/N11为低阈值高压管，第四/五PMOS晶体管P4/P5源极均接至电源电压Vcc，P4栅漏互连后与第五PMOS晶体管P5栅极相连，第十NMOS晶体管N10栅源相连并接至第四PMOS晶体管P4漏极，第十一NMOS晶体管N11栅源相连并接至第十NMOS晶体管N10漏极，同时还接至第六PMOS晶体管P6栅极，第十一NMOS晶体管N11漏极接至第十二NMOS晶体管N12漏极，第五PMOS晶体管P5漏极接至第八PMOS晶体管P8之源极，并输出第三基准电压VF至比较器304的负输入端，第六PMOS晶体管漏极接至第十三NMOS晶体管N13漏极，第十二/十三NMOS晶体管N12/N13源极接地，同时，其栅极均接至一使能信号EN。

请一并参照图3及图4，可见，基准电压VR可通过如下计算式获得：

VR＝Vth0+Vdd+(1/x-1)Vt；

其中，Vth0为第七NMOS晶体管N7的阈值电压，Vdd为第八NMOS晶体管N8漏极与第九NMOS晶体管N9漏极端电压，，(1/x-1)Vt即为第三基准电压VF，Vt为PMOS晶体管的阈值电压，其中x的典型值为0.48，即可得到：

VR＝Vth0+Vdd+1.08*Vt。

可见，本发明一种电压调节电路通过发明一个可快速启动的参考电压，避免了使用参考电压源产生参考电压会牺牲待机功耗的问题，降低了功耗，由于本发明的电压调节电路主要用来给闪存进行读操作，无需特别精确，产生的参考电压已满足实际要求，面积也很小。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (8)

1.一种电压调节电路，至少包括：

第一基准电压产生电路，用于产生一第一基准电压；

第一电荷泵，在电荷泵使能信号的控制下，产生一高压输出；

第一开关，分别连接至该第一基准电压产生电路与该第一电荷泵，用于在该第一基准电压控制下，将该第一电荷泵的输出通过该第一开关产生参考电压输出；

控制电路，具有两输入端，该两输入端均接至该第一电荷泵的输出端，以在该两输入端的输入信号作用下产生一该电荷泵使能信号以控制该第一电荷泵工作；

第二基准电压产生电路，连接于外部读操作开始信号，并与该第一开关及该控制电路连接，以在该外部读操作开始信号的控制下产生第二基准电压通过该第一开关输出该参考电压及作为该控制电路之一输入信号；以及

第一电容及第二电容，该第一电容接在该第一电荷泵之输出端与地之间，第二电容接在该第一开关与地之间。

2.如权利要求1所述的电压调节电路，其特征在于：该第一开关为第一NMOS晶体管，该第一NMOS晶体管栅极与该第一基准电压产生电路连接，漏极接至该第一电荷泵之输出端，源极输出该参考电压。

3.如权利要求2所述的电压调节电路，其特征在于：该控制电路包括第一控制信号产生电路、第二控制信号产生电路以及一RS触发器，该第一控制信号产生电路藕接至该第一电荷泵的输出端，以在该第一电荷泵之输出的控制下产生第一控制信号；该第二控制信号产生电路与该第一电荷泵及该第二基准电压产生电路相接，以在该第一电荷泵的输出及该第二基准电压控制下产生第二控制信号；该RS触发器的两输入端分别接至该第一控制信号产生电路与该第二控制信号产生电路，其输出端输出该电荷泵使能信号。

4.如权利要求3所述的电压调节电路，其特征在于：该第一控制信号产生电路包括第二NMOS晶体管、第一PMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第二PMOS晶体管以及第一反相器，该第二NMOS晶体管栅漏相接并接至该第一电荷泵的输出端，源极接至该第一PMOS晶体管源极，该第一PMOS晶体管栅极接电源电压，漏极接至该第三NMOS晶体管的漏极与该第一反相器的输入端，该第一反相器输出端输出该第一控制信号，该第三NMOS晶体管源极接地，栅极接至该第四NMOS晶体管栅极，该第四NMOS晶体管栅漏互连后接至该第二PMOS晶体管漏极，该第二PMOS晶体管源极接该电源电压，栅极接地。

5.如权利要求4所述的电压调节电路，其特征在于：该第二控制信号产生电路包括第三PMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第二反相器以及第三反相器，该第五NMOS晶体管栅漏互连后接该第一电荷泵及该第二基准电压产生电路，源极接至该第三PMOS晶体管源极，该第三PMOS晶体管栅极接该电源电压，漏极接至该第六NMOS晶体管漏极及该第二反相器之输入端，该第六NMOS晶体管栅极接至该第四NMOS晶体管与该第三NMOS晶体管栅极，源极接地，该第二反相器输出端接该第三反相器输入端，该第三反相器输出端输出该第二控制信号。

6.如权利要求1或5所述的电压调节电路，其特征在于：该第一/第二基准电压产生电路包括第二电荷泵、稳压电路及时钟信号产生器，其中，该稳压电路包括第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管以及一比较器，该第七NMOS晶体管栅漏互连后接至该第二电荷泵的输出端，其源极接至该第八NMOS晶体管漏极，该第八NMOS晶体管栅漏互连，源极接至该第九NMOS晶体管漏极，同时该第八NMOS晶体管源极还接至该比较器之正输入端，以向该比较器提供一采样电压，该第九NMOS晶体管栅漏互连，源极接地，该比较器之负输入端接一第三基准电压产生电路，以接收第三基准电压，其输出端接至该时钟信号产生器，该时钟信号产生器接至该第二电荷泵以控制该第二电荷泵工作。

7.如权利要求6所述的电压调节电路，其特征在于：该第三基准电压产生电路进一步包括第四PMOS晶体管、第五PMOS晶体管、第六PMOS晶体管、第十NMOS晶体管、第十一NMOS晶体管及第十二NMOS晶体管与第十三NMOS晶体管，该第四PMOS晶体管栅漏互连后与该第五PMOS晶体管栅极相连，该第十NMOS晶体管栅源相连并接至该第四PMOS晶体管漏极，该第十一NMOS晶体管栅源相连并接至该第十NMOS晶体管漏极，同时还接至该第六PMOS晶体管栅极，该第十一NMOS晶体管漏极接至该第十二NMOS晶体管漏极，该第五PMOS晶体管漏极接至该第六PMOS晶体管之源极，并输出该第三基准电压至该比较器的负输入端，该第六PMOS晶体管漏极接至该第十三NMOS晶体管漏极，该第十二NMOS晶体管与该第十三NMOS晶体管源极接地，同时，其栅极均接至一使能信号。

8.如权利要求7所述的电压调节电路，其特征在于：该第一NMOS晶体管、该第五NMOS晶体管、该第七NMOS晶体管、该第八NMOS晶体管、该第九NMOS晶体管、该第十NMOS晶体管及该第十一NMOS晶体管为低阈值高压管。