CN105242734A - 一种无外置电容的大功率ldo电路 - Google Patents
一种无外置电容的大功率ldo电路 Download PDFInfo
- Publication number
- CN105242734A CN105242734A CN201410321405.5A CN201410321405A CN105242734A CN 105242734 A CN105242734 A CN 105242734A CN 201410321405 A CN201410321405 A CN 201410321405A CN 105242734 A CN105242734 A CN 105242734A
- Authority
- CN
- China
- Prior art keywords
- oxide
- semiconductor
- type metal
- grid
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
本发明涉及电源技术领域,公开了无外置电容的大功率LDO电路,其特征在于所述大功率LDO电路由一个误差放大器EA,一个运算放大器OP,两个电容C1、C2,三个电阻R1、R2、R3和一个N型MOS管组成,其中C2为N型MOS管Mpass的栅端加载的内置电容来降低LDO电路的环路的主极点频率,同时通过在误差放大器EA的输出端加上电容C1和电阻R1来产生一个零点来抵消次主极点的影响,从而保证***的稳定。本发明通过设置内部环路补偿电路,从而保证了***无需外部大补偿电容也可稳定工作,同时通过NMOS做功率器件,提高了***的响应速度,保证了LDO的输出功率,本发明主要应用于高性能中中央处理器,数字信号处理器,可编程逻辑器件,高性能转换器等芯片的供电。
Description
技术领域
本发明属于电源技术领域,特别涉及一种无外置电容的大功率LDO电路的技术。
背景技术
随着半导体工艺的进步和电子市场越来越苛刻的要求,中央处理器、数字信号处理器、可编程逻辑器件等等核心元器件速度越来越快,集成度越来越高,对供电电源的要求也越来越高。而传统的外部补偿的线性稳压器LDO电路,补偿电容大,应用电路复杂,不符合***小型化的发展趋势,其中LDO即是线性稳压器。
发明内容
本发明的目的是提供一种不需要外置电容的大功率LDO电路,保证***无需外部大补偿电容也可稳定工作,同时有效提高***的响应速度,保证电路大的功率输出,方便的与核心元器件配合工作。
为实现上述目的,本发明采用的技术方案为:
一种无外置电容的大功率LDO电路,其特征在于:所述无外置电容的大功率LDO电路由一个误差放大器EA,一个运算放大器OP,两个电容C1、C2,三个电阻R1、R2、R3和一个N型MOS管组成,误差放大器EA的同相输入端连接在基准电压Vref上;误差放大器EA的输出端、运算放大器OP的同相输入端与电容C1的一端连接;电容C1的另一端与电阻R1的一端相连;电阻R1的另一端与地GND连接;运算放大器OP的反相输入端、运算放大器OP的输出端、电容C2的一端与N型MOS管Mpass的栅端连接;电容C2的另一端与地GND连接;N型MOS管Mpass的漏端与电源Vin连接;N型MOS管Mpass的源端与电阻R3的一端连接,作为LDO的输出Vout;电阻R3的另一端、电阻R2的一端与误差放大器的反相输入端连接;电阻R2的另一端与地GND连接,其中R3和R2为分压电阻将所述大功率LDO电路的输出电压Vout进行分压然后连接到误差放大器EA的负输入端,所述误差放大器EA将该分压得到的电压值与基准电压Vref的差值进行放大,并将误差放大得到电压连接到运算放大器OP的正输入端;运算放大器OP的输出端与其负输入端相连,作为误差放大器EA的输出与输出MOS管Mpass之间的缓冲,整个大功率LDO电路形成一个负反馈环路,当大功率LDO电路稳定时,R3和R2的分压值与基准电压Vref相等,大功率LDO电路的输出电压Vout=Vref*(1+R3/R2),其中C2为N型MOS管Mpass的栅端加载的内置电容来降低大功率LDO电路的环路的主极点频率,同时通过在误差放大器EA的输出端加上电容C1和电阻R1来产生一个零点来抵消次主极点的影响,从而保证***的稳定。
所述运算放大器包括包括一个电流漏,五个P型MOS管和三个N型MOS管,一个电阻,一个电容,其电路连接为:第零P型MOS管MPO的漏极、第零P型MOS管MPO的栅极、电流源I的输入端、第四P型MOS管MP4的栅极与第一P型MOS管MP1的栅极连接;第一P型MOS管MP1的漏极、第二P型MOS管MP2的源极与第三P型MOS管MP3的源极连接;该运算放大器的同向输入端口VP与第三P型MOS管MP3的栅极连接;该运算放大器的反向输入端口VN与第二P型MOS管MP2的栅极连接;第二P型MOS管MP2的漏极、第零N型MOS管MNO的栅极、第零N型MOS管MNO的漏极与第一N型MOS管MN1的栅极连接;第三P型MOS管MP3的漏极、第一N型MOS管MN1的漏极、电容Cc的一端与第二N型MOS管MN2的栅极连接;第四P型MOS管MP4的漏极、电阻Rc的一端、第二N型MOS管MN2的漏极与运放的输出端Vout连接。电阻Rc的另一端与电容Cc的另一端连接。第零P型MOS管MPO的源极、第一P型MOS管MP1的源极、第四P型MOS管MP4的源极与电源VDD连接。第零N型MOS管MNO的源极、第一N型MOS管MN1的源极、第二N型MOS管MN2的源极、电流源I的流出端与地GND连接。
所述误差放大器EA为共源共栅单级放大器,包括七个P型MOS管和四个N型MOS管,其电路连接方式为:第一P型MOS管MP1的漏极、第二P型MOS管MP2的源极与第三P型MOS管MP3的源极连接;第二P型MOS管MP2的栅极与该误差放大器的同向输入端连接;第三P型MOS管MP3的栅极与该误差放大器的反向输入端连接;第二P型MOS管MP2的漏极、第三N型MOS管MN3的源极与第一N型MOS管MN1的漏极连接;第三P型MOS管MP3的漏极、第四N型MOS管MN4的源极与第二N型MOS管MN2的漏极连接;第四P型MOS管MP4的栅极、第五P型MOS管MP5的栅极、第六P型MOS管MP6的漏极与第三N型MOS管MN3的漏极连接;第四P型MOS管MP4的漏极与第六P型MOS管MP6的源极连接;第五P型MOS管MP5的漏极与第七P型MOS管MP7的源极连接;第七P型MOS管MP7的漏极、第四N型MOS管MN4的漏极与该误差放大器的输出端口Vout连接;第一P型MOS管MP1的栅极与偏置电压Vpb1连接;第六P型MOS管MP6的栅极、第七P型MOS管MP7的栅极与偏置电压Vpb2连接;第一N型MOS管MN1的栅极、第二N型MOS管MN2的栅极与偏置电压Vnb1连接;第三N型MOS管MN3的栅极、第四N型MOS管MN4的栅极与偏置电压Vnb2连接。第一P型MOS管MP1的源极、第四P型MOS管MP4的源极、第五P型MOS管MP5的源极与电源VDD连接。第一N型MOS管MN1的源极、第二N型MOS管MN2的源极与地GND连接。
与现有技术相比,具有如下优点:
本发明通过内部补偿的线性电压调整器,无需外置大补偿电容,通过内部电路结构的改进即可保证***稳定工作,并可以提供较大的功率输出,可方便的与核心元器件配合工作。同时还通过NMOS做功率器件,提高了***的响应速度,保证了LDO电路的输出功率。主要应用于高性能中中央处理器,数字信号处理器,可编程逻辑器件,高性能转换器等芯片的供电。
具体来说,本发明由于在LDO电路工作时,LDO电路输出电压通过R3和R2进行分压然后连接到误差放大器EA的负输入端,误差放大器EA将该分压得到的电压值与基准电压Vref的差值进行放大,并将误差放大得到电压连接到运算放大器OP的正输入端;运算放大器OP的输出端与其负输入端相连,作为误差放大器EA的输出与输出MOS管Mpass之间的缓冲。整个LDO***形成一个负反馈环路,当LDO电路稳定时,R3和R2的分压值与基准电压Vref相等,因此可以得到LDO电路的输出电压Vout=Vref*(1+R3/R2),该LDO电路通过在N型MOS管Mpass的栅端加上内置电容C2来降低LDO电路的环路的主极点频率,同时通过在误差放大器EA的输出端加上电容C1和电阻R1来产生一个零点来抵消次主极点的影响,从而保证了***的稳定。
附图说明
图1为本发明中运算放大器OP电路的结构图;
图2为本发明中误差放大器EA电路的结构图;
图3为本发明无外置电容的大功率LDO电路的结构图。
具体实施方式
下面结合附图进一步进行详细说明。
如图3所示,本发明无外置电容的大功率LDO电路由一个误差放大器EA,一个个运算放大器OP,两个电容,三个电阻和一个N型MOS管组成,其电路连接方式为:基准电压Vref与误差放大器EA的同相输入端连接;误差放大器EA的输出端、运算放大器OP的同相输入端与电容C1的一端连接;电容C1的另一端与电阻R1的一端相连;电阻R1的另一端与地GND连接;运算放大器OP的反相输入端、运算放大器OP的输出端、电容C2的一端与N型MOS管Mpass的栅端连接;电容C2的另一端与地GND连接;N型MOS管Mpass的漏端与电源Vin连接;N型MOS管Mpass的源端与电阻R3的一端连接,作为LDO的输出Vout;电阻R3的另一端、电阻R2的一端与误差放大器的反相输入端连接;电阻R2的另一端与地GND连接。
在LDO工作时,LDO输出电压通过R3和R2进行分压然后连接到误差放大器EA的负输入端,误差放大器EA将该分压得到的电压值与基准电压Vref的差值进行放大,并将误差放大得到电压连接到运算放大器OP的正输入端;运算放大器OP的输出端与其负输入端相连,作为误差放大器EA的输出与输出MOS管Mpass之间的缓冲。整个LDO***形成一个负反馈环路,当LDO稳定时,R3和R2的分压值与基准电压Vref相等,因此可以得到LDO的输出电压Vout=Vref*(1+R3/R2)。
该LDO通过在N型MOS管Mpass的栅端加上内置电容C2来降低LDO环路的主极点频率,同时通过在误差放大器EA的输出端加上电容C1和电阻R1来产生一个零点来抵消次主极点的影响,从而保证***的稳定。
如图1所示,本发明中的运算放大器包括包括一个电流漏,五个P型MOS管和三个N型MOS管,一个电阻,一个电容,其电路连接方式为:
第零P型MOS管MPO的漏极、第零P型MOS管MPO的栅极、电流源I的输入端、第四P型MOS管MP4的栅极与第一P型MOS管MP1的栅极连接;第一P型MOS管MP1的漏极、第二P型MOS管MP2的源极与第三P型MOS管MP3的源极连接;该运算放大器的同向输入端口VP与第三P型MOS管MP3的栅极连接;该运算放大器的反向输入端口VN与第二P型MOS管MP2的栅极连接;第二P型MOS管MP2的漏极、第零N型MOS管MNO的栅极、第零N型MOS管MNO的漏极与第一N型MOS管MN1的栅极连接;第三P型MOS管MP3的漏极、第一N型MOS管MN1的漏极、电容Cc的一端与第二N型MOS管MN2的栅极连接;第四P型MOS管MP4的漏极、电阻Rc的一端、第二N型MOS管MN2的漏极与运放的输出端Vout连接。电阻Rc的另一端与电容Cc的另一端连接。第零P型MOS管MPO的源极、第一P型MOS管MP1的源极、第四P型MOS管MP4的源极与电源VDD连接。第零N型MOS管MNO的源极、第一N型MOS管MN1的源极、第二N型MOS管MN2的源极、电流源I的流出端与地GND连接。
如图2所示,误差放大器EA为共源共栅单级放大器,包括七个P型MOS管和四个N型MOS管,其电路连接方式为:第一P型MOS管MP1的漏极、第二P型MOS管MP2的源极与第三P型MOS管MP3的源极连接;第二P型MOS管MP2的栅极与该误差放大器的同向输入端连接;第三P型MOS管MP3的栅极与该误差放大器的反向输入端连接;第二P型MOS管MP2的漏极、第三N型MOS管MN3的源极与第一N型MOS管MN1的漏极连接;第三P型MOS管MP3的漏极、第四N型MOS管MN4的源极与第二N型MOS管MN2的漏极连接;第四P型MOS管MP4的栅极、第五P型MOS管MP5的栅极、第六P型MOS管MP6的漏极与第三N型MOS管MN3的漏极连接;第四P型MOS管MP4的漏极与第六P型MOS管MP6的源极连接;第五P型MOS管MP5的漏极与第七P型MOS管MP7的源极连接;第七P型MOS管MP7的漏极、第四N型MOS管MN4的漏极与该误差放大器的输出端口Vout连接;第一P型MOS管MP1的栅极与偏置电压Vpb1连接;第六P型MOS管MP6的栅极、第七P型MOS管MP7的栅极与偏置电压Vpb2连接;第一N型MOS管MN1的栅极、第二N型MOS管MN2的栅极与偏置电压Vnb1连接;第三N型MOS管MN3的栅极、第四N型MOS管MN4的栅极与偏置电压Vnb2连接。第一P型MOS管MP1的源极、第四P型MOS管MP4的源极、第五P型MOS管MP5的源极与电源VDD连接。第一N型MOS管MN1的源极、第二N型MOS管MN2的源极与地GND连接。
Claims (3)
1.一种无外置电容的大功率LDO电路,其特征在于:所述无外置电容的大功率LDO电路由一个误差放大器EA,一个运算放大器OP,两个电容C1、C2,三个电阻R1、R2、R3和一个N型MOS管组成,误差放大器EA的同相输入端连接在基准电压Vref上;误差放大器EA的输出端、运算放大器OP的同相输入端与电容C1的一端连接;电容C1的另一端与电阻R1的一端相连;电阻R1的另一端与地GND连接;运算放大器OP的反相输入端、运算放大器OP的输出端、电容C2的一端与N型MOS管Mpass的栅端连接;电容C2的另一端与地GND连接;N型MOS管Mpass的漏端与电源Vin连接;N型MOS管Mpass的源端与电阻R3的一端连接,作为LDO的输出Vout;电阻R3的另一端、电阻R2的一端与误差放大器的反相输入端连接;电阻R2的另一端与地GND连接,
其中R3和R2为分压电阻将所述大功率LDO电路的输出电压Vout进行分压然后连接到误差放大器EA的负输入端,
所述误差放大器EA将该分压得到的电压值与基准电压Vref的差值进行放大,并将误差放大得到电压连接到运算放大器OP的正输入端;运算放大器OP的输出端与其负输入端相连,作为误差放大器EA的输出与输出MOS管Mpass之间的缓冲,整个大功率LDO电路形成一个负反馈环路,当大功率LDO电路稳定时,R3和R2的分压值与基准电压Vref相等,大功率LDO电路的输出电压Vout=Vref*(1+R3/R2),
其中C2为N型MOS管Mpass的栅端加载的内置电容来降低LDO电路的环路的主极点频率,同时通过在误差放大器EA的输出端加上电容C1和电阻R1来产生一个零点来抵消次主极点的影响,从而保证***的稳定。
2.根据权利要求1所述无外置电容的大功率LDO电路,其特征在于:所述运算放大器包括包括一个电流漏,五个P型MOS管和三个N型MOS管,一个电阻,一个电容,其电路连接为:第零P型MOS管MPO的漏极、第零P型MOS管MPO的栅极、电流源I的输入端、第四P型MOS管MP4的栅极与第一P型MOS管MP1的栅极连接;第一P型MOS管MP1的漏极、第二P型MOS管MP2的源极与第三P型MOS管MP3的源极连接;该运算放大器的同向输入端口VP与第三P型MOS管MP3的栅极连接;该运算放大器的反向输入端口VN与第二P型MOS管MP2的栅极连接;第二P型MOS管MP2的漏极、第零N型MOS管MNO的栅极、第零N型MOS管MNO的漏极与第一N型MOS管MN1的栅极连接;第三P型MOS管MP3的漏极、第一N型MOS管MN1的漏极、电容Cc的一端与第二N型MOS管MN2的栅极连接;第四P型MOS管MP4的漏极、电阻Rc的一端、第二N型MOS管MN2的漏极与运放的输出端Vout连接。电阻Rc的另一端与电容Cc的另一端连接。第零P型MOS管MPO的源极、第一P型MOS管MP1的源极、第四P型MOS管MP4的源极与电源VDD连接。第零N型MOS管MNO的源极、第一N型MOS管MN1的源极、第二N型MOS管MN2的源极、电流源I的流出端与地GND连接。
3.根据权利要求1所述无外置电容的大功率LDO电路,其特征在于:所述误差放大器EA为共源共栅单级放大器,包括七个P型MOS管和四个N型MOS管,其电路连接方式为:第一P型MOS管MP1的漏极、第二P型MOS管MP2的源极与第三P型MOS管MP3的源极连接;第二P型MOS管MP2的栅极与该误差放大器的同向输入端连接;第三P型MOS管MP3的栅极与该误差放大器的反向输入端连接;第二P型MOS管MP2的漏极、第三N型MOS管MN3的源极与第一N型MOS管MN1的漏极连接;第三P型MOS管MP3的漏极、第四N型MOS管MN4的源极与第二N型MOS管MN2的漏极连接;第四P型MOS管MP4的栅极、第五P型MOS管MP5的栅极、第六P型MOS管MP6的漏极与第三N型MOS管MN3的漏极连接;第四P型MOS管MP4的漏极与第六P型MOS管MP6的源极连接;第五P型MOS管MP5的漏极与第七P型MOS管MP7的源极连接;第七P型MOS管MP7的漏极、第四N型MOS管MN4的漏极与该误差放大器的输出端口Vout连接;第一P型MOS管MP1的栅极与偏置电压Vpb1连接;第六P型MOS管MP6的栅极、第七P型MOS管MP7的栅极与偏置电压Vpb2连接;第一N型MOS管MN1的栅极、第二N型MOS管MN2的栅极与偏置电压Vnb1连接;第三N型MOS管MN3的栅极、第四N型MOS管MN4的栅极与偏置电压Vnb2连接。第一P型MOS管MP1的源极、第四P型MOS管MP4的源极、第五P型MOS管MP5的源极与电源VDD连接。第一N型MOS管MN1的源极、第二N型MOS管MN2的源极与地GND连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410321405.5A CN105242734B (zh) | 2014-07-08 | 2014-07-08 | 一种无外置电容的大功率ldo电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410321405.5A CN105242734B (zh) | 2014-07-08 | 2014-07-08 | 一种无外置电容的大功率ldo电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105242734A true CN105242734A (zh) | 2016-01-13 |
CN105242734B CN105242734B (zh) | 2017-06-16 |
Family
ID=55040409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410321405.5A Active CN105242734B (zh) | 2014-07-08 | 2014-07-08 | 一种无外置电容的大功率ldo电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105242734B (zh) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105955390A (zh) * | 2016-07-01 | 2016-09-21 | 唯捷创芯(天津)电子技术股份有限公司 | 低压差线性稳压器模块、芯片及通信终端 |
CN106067806A (zh) * | 2016-06-01 | 2016-11-02 | 合肥格易集成电路有限公司 | 一种缓冲电路 |
CN106406411A (zh) * | 2016-12-08 | 2017-02-15 | 上海爱信诺航芯电子科技有限公司 | 低压差线性稳压器电路及电源 |
CN107491131A (zh) * | 2017-10-16 | 2017-12-19 | 佛山科学技术学院 | 一种数模混合控制多环路ldo电路 |
CN109450385A (zh) * | 2018-09-25 | 2019-03-08 | 福建省福芯电子科技有限公司 | 误差放大器电路 |
CN110187730A (zh) * | 2019-04-30 | 2019-08-30 | 广东明丰电源电器实业有限公司 | 一种节能线性电路及电子设备 |
CN110446992A (zh) * | 2017-03-23 | 2019-11-12 | ams有限公司 | 具有降低的经调节的输出电压尖峰的低压差稳压器 |
CN110837268A (zh) * | 2019-12-10 | 2020-02-25 | 复旦大学 | 一种低噪声高电源抑制比的两级低压差线性稳压器 |
CN111221369A (zh) * | 2018-11-23 | 2020-06-02 | 比亚迪股份有限公司 | 低压差线性稳压器 |
CN113067469A (zh) * | 2021-03-30 | 2021-07-02 | 苏州源特半导体科技有限公司 | 一种快速响应环路补偿电路、环路补偿芯片及开关电源 |
CN114625196A (zh) * | 2022-03-28 | 2022-06-14 | 广东鸿翼芯汽车电子科技有限公司 | 一种宽输入共模范围的ldo电路 |
US11467614B2 (en) * | 2020-09-10 | 2022-10-11 | Apple Inc. | Voltage mode low-dropout regulator circuit with reduced quiescent current |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101667046A (zh) * | 2009-09-28 | 2010-03-10 | 中国科学院微电子研究所 | 一种低压差电压调节器 |
WO2014038785A1 (ko) * | 2012-09-05 | 2014-03-13 | 주식회사 실리콘웍스 | 제어된 스타트 업이 가능한 로우 드랍아웃 회로 및 그 제어 방법 |
CN103713679A (zh) * | 2013-12-17 | 2014-04-09 | 深圳市新国都技术股份有限公司 | 一种基于分立元器件的ldo电路 |
CN103792982A (zh) * | 2013-11-21 | 2014-05-14 | 无锡芯响电子科技有限公司 | 一种无外接电容的低压差线性稳压器 |
EP2759899A1 (en) * | 2013-01-25 | 2014-07-30 | Dialog Semiconductor GmbH | Clean startup and power saving in pulsed enabling of LDO |
-
2014
- 2014-07-08 CN CN201410321405.5A patent/CN105242734B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101667046A (zh) * | 2009-09-28 | 2010-03-10 | 中国科学院微电子研究所 | 一种低压差电压调节器 |
WO2014038785A1 (ko) * | 2012-09-05 | 2014-03-13 | 주식회사 실리콘웍스 | 제어된 스타트 업이 가능한 로우 드랍아웃 회로 및 그 제어 방법 |
EP2759899A1 (en) * | 2013-01-25 | 2014-07-30 | Dialog Semiconductor GmbH | Clean startup and power saving in pulsed enabling of LDO |
CN103792982A (zh) * | 2013-11-21 | 2014-05-14 | 无锡芯响电子科技有限公司 | 一种无外接电容的低压差线性稳压器 |
CN103713679A (zh) * | 2013-12-17 | 2014-04-09 | 深圳市新国都技术股份有限公司 | 一种基于分立元器件的ldo电路 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106067806A (zh) * | 2016-06-01 | 2016-11-02 | 合肥格易集成电路有限公司 | 一种缓冲电路 |
CN106067806B (zh) * | 2016-06-01 | 2019-06-11 | 合肥格易集成电路有限公司 | 一种缓冲电路 |
CN105955390A (zh) * | 2016-07-01 | 2016-09-21 | 唯捷创芯(天津)电子技术股份有限公司 | 低压差线性稳压器模块、芯片及通信终端 |
CN106406411A (zh) * | 2016-12-08 | 2017-02-15 | 上海爱信诺航芯电子科技有限公司 | 低压差线性稳压器电路及电源 |
US11537155B2 (en) | 2017-03-23 | 2022-12-27 | Ams Ag | Low-dropout regulator having reduced regulated output voltage spikes |
CN110446992A (zh) * | 2017-03-23 | 2019-11-12 | ams有限公司 | 具有降低的经调节的输出电压尖峰的低压差稳压器 |
CN107491131A (zh) * | 2017-10-16 | 2017-12-19 | 佛山科学技术学院 | 一种数模混合控制多环路ldo电路 |
CN107491131B (zh) * | 2017-10-16 | 2023-02-28 | 佛山科学技术学院 | 一种数模混合控制多环路ldo电路 |
CN109450385A (zh) * | 2018-09-25 | 2019-03-08 | 福建省福芯电子科技有限公司 | 误差放大器电路 |
CN111221369A (zh) * | 2018-11-23 | 2020-06-02 | 比亚迪股份有限公司 | 低压差线性稳压器 |
CN111221369B (zh) * | 2018-11-23 | 2022-01-07 | 比亚迪半导体股份有限公司 | 低压差线性稳压器 |
CN110187730A (zh) * | 2019-04-30 | 2019-08-30 | 广东明丰电源电器实业有限公司 | 一种节能线性电路及电子设备 |
CN110837268A (zh) * | 2019-12-10 | 2020-02-25 | 复旦大学 | 一种低噪声高电源抑制比的两级低压差线性稳压器 |
US11467614B2 (en) * | 2020-09-10 | 2022-10-11 | Apple Inc. | Voltage mode low-dropout regulator circuit with reduced quiescent current |
CN113067469A (zh) * | 2021-03-30 | 2021-07-02 | 苏州源特半导体科技有限公司 | 一种快速响应环路补偿电路、环路补偿芯片及开关电源 |
CN114625196B (zh) * | 2022-03-28 | 2022-10-11 | 广东鸿翼芯汽车电子科技有限公司 | 一种宽输入共模范围的ldo电路 |
CN114625196A (zh) * | 2022-03-28 | 2022-06-14 | 广东鸿翼芯汽车电子科技有限公司 | 一种宽输入共模范围的ldo电路 |
Also Published As
Publication number | Publication date |
---|---|
CN105242734B (zh) | 2017-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105242734A (zh) | 一种无外置电容的大功率ldo电路 | |
CN108776506B (zh) | 一种高稳定性的低压差线性稳压器 | |
CN102289243B (zh) | Cmos带隙基准源 | |
CN102707755B (zh) | 一种内置补偿电容的线性电压调整器 | |
CN103838290B (zh) | Ldo电路 | |
CN103838286A (zh) | 一种快速瞬态响应、高稳定性的低压差线性稳压器 | |
CN102707757A (zh) | 一种动态电荷放电电路以及集成该电路的ldo | |
CN104750148A (zh) | 一种低压差线性稳压器 | |
CN111176358B (zh) | 一种低功耗低压差线性稳压器 | |
CN104216455B (zh) | 用于4g通信芯片的低功耗基准电压源电路 | |
CN105320199A (zh) | 一种具有高阶补偿的基准电压源 | |
CN208351364U (zh) | 一种线性稳压电路 | |
CN104950976B (zh) | 一种基于摆率增强的稳压电路 | |
CN103488235B (zh) | 电流限制电路、电压调节器及dc-dc转换器 | |
CN104635823A (zh) | 低压差线性稳压电路 | |
CN215219541U (zh) | 一种噪声滤波电路及低压差线性稳压器 | |
CN104317345A (zh) | 一种基于有源反馈网络实现的低压差线性稳压器 | |
CN201867672U (zh) | 用于移动终端中的ldo电路 | |
CN104460805A (zh) | 低温度系数和低电源电压系数的基准电流源 | |
CN204536968U (zh) | 一种无外置电容的大功率ldo电路 | |
CN104300949A (zh) | 物联网射频芯片用低电压复位电路 | |
CN103279163A (zh) | 高电源电压抑制比无电容低压差电压调节器 | |
Moon et al. | Design of low-power, fast-transient-response, capacitor-less low-dropout regulator for mobile applications | |
CN103257665A (zh) | 无电容型低压差线性稳压***及其偏置电流调整电路 | |
CN104049667A (zh) | 一种高带宽高psrr低压降线性稳压器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
CP02 | Change in the address of a patent holder |
Address after: 510663 C2, building 182, science Road, Science Town, Guangzhou hi tech Industrial Development Zone, Guangdong 1003, China Patentee after: GUANGZHOU REACH MICRO-ELECTRONICS TECHNOLOGY Co.,Ltd. Address before: Moon Road, Science City high tech Industrial Development Zone of Guangzhou City, Guangdong province 510000 No. 3 Guangzhou international business incubator G District No. G209 Patentee before: GUANGZHOU REACH MICRO-ELECTRONICS TECHNOLOGY Co.,Ltd. |
|
CP02 | Change in the address of a patent holder |