CN102239538A - 形成经松弛半导体材料层、半导体结构、装置的方法及包含经松弛半导体材料层、半导体结构、装置的工程衬底 - Google Patents
形成经松弛半导体材料层、半导体结构、装置的方法及包含经松弛半导体材料层、半导体结构、装置的工程衬底 Download PDFInfo
- Publication number
- CN102239538A CN102239538A CN2009801368253A CN200980136825A CN102239538A CN 102239538 A CN102239538 A CN 102239538A CN 2009801368253 A CN2009801368253 A CN 2009801368253A CN 200980136825 A CN200980136825 A CN 200980136825A CN 102239538 A CN102239538 A CN 102239538A
- Authority
- CN
- China
- Prior art keywords
- material layer
- layer
- semiconductor
- semiconductor material
- biddability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 title claims abstract description 348
- 239000004065 semiconductor Substances 0.000 title claims abstract description 247
- 239000000758 substrate Substances 0.000 title claims abstract description 103
- 238000000034 method Methods 0.000 title claims abstract description 54
- 229910052738 indium Inorganic materials 0.000 claims abstract description 16
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims abstract description 15
- 230000008021 deposition Effects 0.000 claims abstract description 9
- 239000004020 conductor Substances 0.000 claims description 33
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims description 22
- 239000005368 silicate glass Substances 0.000 claims description 22
- 229910052733 gallium Inorganic materials 0.000 claims description 19
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 18
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 12
- 239000003989 dielectric material Substances 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000004528 spin coating Methods 0.000 claims description 4
- 238000004017 vitrification Methods 0.000 claims description 4
- 239000005360 phosphosilicate glass Substances 0.000 claims description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 2
- 239000004642 Polyimide Substances 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- -1 siloxanes Chemical class 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 abstract description 16
- 229910002601 GaN Inorganic materials 0.000 abstract description 14
- 230000001747 exhibiting effect Effects 0.000 abstract 1
- 239000013078 crystal Substances 0.000 description 29
- 238000005516 engineering process Methods 0.000 description 27
- 150000002500 ions Chemical class 0.000 description 25
- 230000008569 process Effects 0.000 description 12
- 229910052594 sapphire Inorganic materials 0.000 description 12
- 239000010980 sapphire Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 239000007943 implant Substances 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 235000012431 wafers Nutrition 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000000407 epitaxy Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000002950 deficient Effects 0.000 description 6
- 238000010992 reflux Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000006835 compression Effects 0.000 description 4
- 238000007906 compression Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 4
- 230000002040 relaxant effect Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 208000012868 Overgrowth Diseases 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000002241 glass-ceramic Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 208000037656 Respiratory Sounds Diseases 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000006094 Zerodur Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 125000000484 butyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])C([H])([H])[H] 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 229910052699 polonium Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008521 reorganization Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02389—Nitrides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明揭示制作经松弛半导体材料层的方法，其包含形成上覆在顺从性材料层上的半导体材料结构及随后更改所述顺从性材料的粘度以减小所述半导体材料内的应变。可在沉积第二半导体材料层期间使所述顺从性材料回流。可选择所述顺从性材料，使得在沉积所述第二半导体材料层时更改所述顺从性材料的粘度，从而赋予所述结构的松弛。在一些实施例中，所述半导体材料层可包括III-V型半导体材料，举例来说，氮化铟镓。本发明还揭示制作半导体结构及装置的方法。在此类方法期间形成新颖的中间结构。工程衬底包含安置在展现可改变粘度的材料层上的包括半导体材料的多个结构。
Description
优先权主张
本申请案主张2008年9月24日提出申请的序列号为61/099,829的美国临时专利申请案“形成经松弛半导体材料层、半导体结构、装置的方法及包含经松弛半导体材料层、半导体结构、装置的工程衬底(METHODS OF FORMING RELAXED LAYERSOF SEMICONDUCTOR MATERIALS，SEMICONDUCTOR STRUCTURES，DEVICESAND ENGINEERED SUBSTRATES INCLUDING SAME)”的申请日期的权益。
技术领域
本发明大体来说涉及使用工程衬底制作半导体结构或装置、在制作半导体结构或装置期间形成的中间结构及供在制作半导体结构或装置时使用的工程衬底。
背景技术
使用包含一个或一个以上半导体材料层的衬底来形成各种各样的半导体结构及装置，包含(例如)集成电路(IC)装置(例如，逻辑处理器及存储器装置)、辐射发射装置(例如，发光二极管(LED)、共振腔发光二极管(RCLED)及垂直腔表面发射激光器(VCSEL))以及辐射感测装置(例如，光学传感器)。常规上，此类半导体装置以逐层方式(即，以光刻方式)形成于半导体衬底的表面上及/或所述表面中。
历史上，已在半导体装置制造工业中使用的此类半导体衬底的大部分已包括硅材料薄盘或“晶片”。此类硅材料晶片是通过以下步骤制作的：首先形成大的大体圆柱形硅单晶锭及随后垂直于所述单晶锭的纵向轴对其进行切割以形成多个硅晶片。此类硅晶片可具有约三十厘米(30cm)或大于约三十厘米那么大的直径。虽然硅晶片通常具有数百微米(例如，约700微米)或大于数百微米的厚度，但实际上仅使用所述半导体材料的位于所述硅晶片的主表面上的非常薄的层(例如，小于约三百纳米(300nm))来在所述硅晶片上形成有源装置。
已发现，半导体装置的速度及功率效率可通过将半导体衬底上的半导体材料的实际上用于形成所述半导体装置的部分与所述衬底的剩余块体半导体材料电绝缘而改进。因此，已开发所谓的“工程衬底”，其包含安置于电介质材料(例如，二氧化硅(SiO2)、氮化硅(Si3N4)或氧化铝(Al2O3))层上的相对薄的半导体材料层(例如，具有小于约三百纳米(300nm)的厚度的层)。任选地，所述电介质材料层可相对薄(例如，太薄以致不能够通过常规半导体装置制造设备进行处置)，且所述半导体材料及所述电介质材料层可安置于相对较大的主体或基底衬底上以促进通过制造设备处置整体工程衬底。因此，所述基底衬底在此项技术中通常称作“处置(handle)”或处置(handling)衬底。所述基底衬底也可包括半导体材料。
此项技术中已知各种各样的工程衬底且其可包含例如硅(Si)、锗(Ge)、III-V型半导体材料及II-VI型半导体材料等半导体材料。举例来说，工程衬底可包含形成于基底衬底的表面上的III-V型半导体材料外延层，例如氧化铝(Al2O3)(其可称作“蓝宝石”)。使用此工程衬底，可在所述III-V型半导体材料外延层上方形成并处理额外材料层以在所述工程衬底上形成一个或一个以上装置。
由于当一种晶体形成于另一晶体上时不同材料层的原子彼此对准的自然趋势，当一半导体材料层形成(例如，以外延方式生长或通过层转移技术)于另一材料层(例如，电介质材料下伏层或不同半导体材料的下伏层)时，所述晶体往往伸展或“应变”以与下伏材料中的原子对准。经应变的半导体材料层的形成及使用为困难的，这是因为这些经应变的层会产生缺陷，例如由于邻近材料之间的晶格参数的不匹配所致的位错。取决于其特定组成，所述半导体材料层在缺陷及组成相分离开始产生之前可仅生长到特定厚度(通常称为“临界厚度”)。材料的临界厚度取决于下伏材料的晶格结构、半导体材料的组成及形成半导体材料层的生长条件。当半导体材料层与下伏衬底材料之间存在晶格参数不匹配时，高于临界厚度便形成位错。当以外延方式形成这些层时，需要高掺杂浓度及增加的材料厚度两者以减小电阻率。然而，随着掺杂剂浓度及半导体材料层的厚度的增加，保持具有低缺陷密度的晶体结构变得越来越困难。
举例来说，可通过以下方式在工程衬底上形成氮化铟镓(InXGa1-XN)装置：在形成于所述工程衬底上的氮化镓籽晶层上生长各自包括氮化铟镓(InXGa1-XN)的一个或一个以上外延装置层(其一起形成“装置结构堆叠”)。邻近的氮化铟镓层的晶体晶格的任何不匹配均可在所述氮化铟镓装置层中的一者或一者以上的晶体晶格中诱发应变，此可有效地限制所述氮化铟镓装置层的厚度及/或所述氮化铟镓装置层中铟的浓度。在具有较高铟含量及增加的厚度的氮化铟镓装置层中晶格应变更成问题。出于若干个原因，半导体材料层中存在此晶格应变可为不合意的。举例来说，半导体材料层中存在晶格应变可导致所述半导体材料层中的增加的缺陷(例如，晶格位错)密度、所述半导体材料层的表面处的不合意形态，且甚至可导致在所述半导体材料层中形成裂纹。此外，半导体材料层中存在晶格应变可促进所述半导体材料层内材料相的不合意分离的开始。遗憾地，当前可用的与氮化铟镓匹配的衬底材料晶格对于高质量材料沉积目的来说是不切实际的。
难以按以下此方式在工程衬底的表面上形成氮化铟镓籽晶层：所述氮化铟镓籽晶层具有将匹配待形成于其上方的氮化铟镓装置层的晶格参数的晶格参数。因此，当使用下伏的氮化铟镓籽晶层来形成上覆的氮化铟镓装置层时，所述上覆的氮化铟镓装置层的晶体晶格将受到应变。
在2007年9月25日颁予莱斯特(Lester)等人的第7,273,798号美国专利揭示一种包含晶格参数更改元件的氮化镓装置衬底及制作所述氮化镓装置衬底的方法。如其中所揭示，半导体结构可包含衬底、氮化镓层及含有晶格参数更改元件的层。所述晶格参数更改元件揭示为铝或铟。由于所述氮化镓层与所述含有晶格参数更改元件的层的晶格不匹配，所述含有晶格参数更改元件的层在经应变的条件中生长，使得其晶格参数符合所述氮化镓层的晶格参数。
霍巴特(Hobart)等人的“顺从性衬底：对接合到高与低粘度氧化物的经应变膜的松弛机制的比较性研究(Compliant Substrates：A Comparative Study of the RelaxationMechanisms of Strained Films Bonded to High and Low Viscosity Oxides)”(J.Elect.材料，第7刊第29卷(2000))揭示一种通过将SiGe岛状物转移到粘性硼磷硅酸盐玻璃(BPSG)顺从性膜来制作顺从性衬底的方法。更具体来说，接合到高及低粘度玻璃顺从性层的经压缩应变异质外延Si0.7Ge0.3膜是通过将所述Si0.7Ge0.3膜转移到覆盖有硼磷硅酸盐玻璃的硅衬底来形成的。在接近800℃的温度下，在上覆在所述硼磷硅酸盐玻璃上的Si0.7Ge0.3膜中观察到松弛及弯曲。将所述Si0.7Ge0.3膜图案化成小面积以消除弯曲。
尹(Yin)等人的“顺从性氧化物上的SiGe岛状物的应变松弛(Stain Relaxation ofSiGe Islands on Compliant Oxide)”(J.应用物理，91(12)：9716-9722(2002))揭示一种通过根据晶片接合技术将外延Si0.7Ge0.3膜转移到硼磷硅酸盐玻璃来形成所述外延Si0.7Ge0.3膜的方法。在转移所述外延Si0.7Ge0.3膜之后，将所述Si0.7Ge0.3膜图案化成若干个正方形岛状物阵列。对硼磷硅酸盐玻璃上的Si0.7Ge0.3岛状物进行退火，从而导致横向扩张及松弛。改变硼磷硅酸盐玻璃的粘度不利于所述岛状物的横向扩张或所述岛状物内的弯曲。
鉴于上述，需要可用于在半导体结构及装置(举例来说，工程衬底、集成电路(IC)装置、辐射发射装置及辐射传感器装置)中减小邻近层之间的晶格参数不匹配及其中的所得晶格应变的方法。
发明内容
在一些实施例中，本发明包含制作半导体结构或装置的方法。所述方法可包含更改下伏于经应变的半导体材料层的材料的粘度以致使所述经应变层松弛。在形成包括半导体材料的多个结构(其中每一者从材料层突出)之后，可通过(举例来说)在足以使所述材料层回流的温度下于所述多个结构上方沉积另一半导体材料层来更改所述材料层的粘度。所述方法可进一步包含：在基底层上方形成半导体材料层；将所述半导体材料层附加到至少另一材料层；分离所述半导体材料层与所述基底层；及移除所述半导体材料层的一部分以暴露所述另一材料层的位于包括所述半导体材料的多个结构中的每一者之间的区域。
本发明包含制作半导体结构或装置的方法的额外实施例。可在上覆在衬底上的顺从性材料层上形成III-V型半导体材料外延层。可移除所述III-V型半导体材料层的若干部分以形成多个结构，每一结构通过所述顺从性材料层的暴露的区域而与邻近结构分离。在形成所述多个结构之后，可在足以降低所述顺从性材料层的粘度以致使所述多个结构中的每一者松弛的温度下沉积另一III-V型半导体材料层。
在又一些实施例中，本发明包含形成工程衬底的方法。举例来说，可在包含顺从性材料的第一衬底上生长或以其它方式形成氮化铟镓层。可在所述氮化铟镓层的与所述衬底相对的侧上将第二衬底附接到所述氮化铟镓层，且此后可从所述氮化铟镓层移除所述第一衬底。可移除所述氮化铟镓层的若干部分以形成多个结构。可沉积具有比所述氮化铟镓结构的铟含量大的铟含量的另一氮化铟镓层，大致同时地降低所述顺从性材料层的粘度以使氮化铟镓材料松弛。举例来说，所述顺从性材料可为硼磷硅酸盐玻璃且可在高于约600℃的温度下沉积所述另一氮化铟镓层，使得可大致减小所述氮化铟镓内的晶格应变。
本发明的额外实施例包含在如本文中所描述的制作半导体结构或装置的方法期间形成的中间结构。所述中间结构可包含包括上覆在In0.1Ga0.9N层上的In0.25Ga0.75N层且安置在并附接到基底衬底的多个结构。可在多个III-V型半导体结构与基底衬底之间安置展现足以回流的粘度的材料层。
本发明的实施例还包含工程衬底。所述工程衬底可包含安置在上覆在衬底上的材料层上的包括半导体材料的多个结构，其中所述材料层展现可改变的粘度。举例来说，所述材料层的粘度可在大于或等于所述半导体材料的沉积温度的温度下降低。所述多个结构可各自包含上覆在大致经松弛In0.1Ga0.9N层上的大致经松弛In0.25Ga0.75N层。
附图说明
尽管本说明书以特别指出并清楚地主张关于本发明的内容的权利要求书开头，但可通过结合附图阅读本发明的说明来更容易地弄清本发明的优点，附图中：
图1是可在本发明的方法的实施例期间形成且包含半导体材料层及附接到牺牲衬底的中间半导体材料层的中间结构的简化横截面图；
图2是可在本发明的方法的实施例期间形成且包含半导体材料层及附接到牺牲衬底的任选电介质材料的中间结构的简化横截面图；
图3是可在本发明的方法的实施例期间形成且包含附接到牺牲衬底及接合衬底两者的半导体材料层的另一中间结构的简化横截面图；
图4是图解说明在本发明的方法的实施例中对图3的中间结构的分层的简化横截面图；
图5是可在本发明的方法的实施例期间形成的中间结构的简化横截面图，所述中间结构包含在移除牺牲衬底之后接合到接合衬底的半导体材料层(如图4中所展示)及上覆在所述半导体材料层的若干区域上的经图案化掩模材料；
图6是可在本发明的方法的实施例期间形成且包含半导体材料的岛状物的另一中间结构的简化横截面图，所述岛状物在对掩模材料具有选择性地移除半导体材料层的若干部分之后安置于接合衬底上(如图5中所展示)；
图7是可在本发明的方法的实施例期间形成且包含安置于顺从性材料上的半导体材料的多个岛状物的半导体结构或装置的简化横截面图；且
图8是包含顺从性材料上的半导体材料的多个岛状物(如图8中所展示)的半导体结构或装置的俯视平面图。
具体实施方式
本文中所呈现的图解说明并非打算作为任一特定材料、设备、***或方法的实际视图，而仅仅是用于描述本发明的理想化表示。另外，在图式之间共用的元件可保持相同数字标号。
如本文中所使用，术语“III-V型半导体材料”意指且包含主要由来自周期表的IIIA族的一种或一种以上元素(B、Al、Ga、In及Tl)及来自周期表的VA族的一种或一种以上元素(N、P、As、Sb及Bi)构成的任一材料。
如本文中所使用，术语“II-VI型半导体材料”意指且包含主要由来自周期表的IIB族的一种或一种以上元素(Zn、Cd及Hg)及来自周期表的VIB族的一种或一种以上元素(O、S、Se、Te及Po)构成的任一材料。
如本文中所使用，术语“临界厚度”在相对于材料使用时意指高于其所述材料内的缺陷(例如，位错)形成便变得在能量上有利的最大厚度。
如本文中所使用，术语“工程衬底”在其最广泛意义上意指且包含包括两个或两个以上材料层且打算用作用于在其上制作一个或一个以上半导体装置的衬底的衬底。举例来说，工程衬底包含绝缘体上半导体型衬底。
如本文中所使用，术语“材料外延层”意指为所述材料的至少大致单晶体且已经形成使得所述单晶体展现已知的结晶定向的材料层。
如本文中所使用，术语“生长晶格参数”在相对于半导体材料外延层使用时意指随着在高温度下以外延方式生长所述半导体材料层由所述半导体材料层所展现的平均晶格参数。
如本文中所使用，术语“晶格应变”在相对于材料层使用时意指晶体晶格在至少大致平行于所述材料层的平面的方向上的应变且可为压缩应变或拉伸应变。类似地，术语“平均晶格参数”在相对于材料层使用时意指在至少大致平行于所述材料层的平面的尺寸上的平均晶格参数。
类似地，术语“经应变”用来指示晶体晶格已从此材料的正常间隔变形(例如，伸展或压缩)，使得其晶格间隔不同于针对此材料呈同质经松弛晶体时通常将遇到的晶格间隔。
如本文中所使用，术语“晶格常数”意指且包含在表面的平面中测量的单位晶胞的原子之间的距离。
如本文中所使用，术语“粘度”意指且包含非晶材料抵抗变形或流动的阻力，其可为内部摩擦的结果。
如本文中所使用，术语“松弛(relax)”或“经松弛(relaxed)”中的每一者意指且包含具有以在能量上有利的方式定向的非对称单位(例如原子或分子)的未经应变结晶结构的任一半导体材料层。术语“松弛(relaxing)”意指且包含相对于块***置改变材料层中原子的位置使得至少部分地减轻所述材料内的晶格应变且所述材料接近或达到其平衡晶格常数。
如本文中所使用，术语“回流”意指且包含加热或以其它方式处理材料使得其经软化或具有降低的粘度，以便其可在其自身重量的作用下使自身重新分布。
本发明的实施例包含促进制作具有受控及/或选定晶格应变度以及受控及/或选定平均晶格参数的半导体材料层(举例来说，在工程衬底上制作III-V型半导体材料的外延层)的方法及结构。下文参考图1到图8描述制作包含此类半导体材料层的半导体结构或装置的方法的实例性实施例。
参考图1，可制作包含附接到牺牲衬底102的半导体材料层110的第一中间结构100。牺牲衬底102可包括同质或异质复合材料，举例来说，蓝宝石。半导体材料层110包括其中需要减小压缩及/或拉伸应变的等级且最终可用作(举例来说)用于在其上形成一个或一个以上额外半导体材料层(作为制作有源半导体装置的一部分)的籽晶层的层。
在一些实施例中，半导体材料层110可包括半导体材料的单个外延层或多个外延层。此外，在一些实施例中，半导体材料层110可包括III-V型半导体材料的外延层。借助非限制性实例，半导体材料层110可包括氮化镓外延层、氮化铟镓(InxGa1-xN)外延层及氮化铝镓(AlxGa1-xN)外延层中的至少一者，其中x可表示介于约0.01与约0.15之间的任一数，举例来说，0.05或0.10。
如图1中所展示，牺牲衬底102包含基底材料104且任选地包含最终安置于半导体材料层110与基底材料104之间的中间半导体材料层106。中间半导体材料层106可包含单个半导体材料层或多个半导体材料层且可用作(举例来说)用于在难以或不可能直接在牺牲衬底102的基底材料104上形成半导体材料层110时在其上形成半导体材料层110的籽晶层。所述图并非按比例展示且实际上中间半导体材料层106及半导体材料层110相对于牺牲衬底102的基底材料104的厚度可为相对薄的。
以实例而非限制的方式，中间结构100可包括形成于牺牲衬底102的基底材料104上的单个中间半导体材料层106，且半导体材料层110可形成于中间半导体材料层106上。作为一个特定非限制性实例，中间半导体材料层106可包括单个氮化镓(GaN)外延层，且半导体材料层110可包括氮化铟镓(InxGa1-xN)外延层。
为了形成图1中所展示的中间结构100，可在基底材料104的主表面上以外延方式生长或以其它方式形成中间半导体材料层106，此后可在中间半导体材料层106上方以外延方式生长或以其它方式形成半导体材料层110。在额外实施例中，半导体材料层110可任选地直接形成于基底材料104上而不包含中间半导体材料层106。
在一些实施例中，中间半导体材料层106可包含一个或一个以上半导体材料(举例来说，III-V型半导体材料)层且可形成为具有足以在其上以外延方式生长额外半导体材料层的厚度。借助非限制性实例，中间半导体材料层106(举例来说，其可包括氮化镓层)可形成为介于约0.01μm到约100μm之间的厚度且可经掺杂或未经掺杂。可使用此项技术中已知的各种方法来沉积中间半导体材料层106，举例来说，氢化物气相外延(HVPE)、金属有机气相外延(MOVPE)及分子束外延(MBE)。另外，可在形成中间半导体材料层106时使用各种方法来减小其中的位错密度，举例来说，外延横向过生长(ELO)、小面起始的外延横向过生长(FIELO)及原位掩蔽。
在额外实施例中，可使用集成电路制作技术中已知的技术将中间半导体材料层106接合或附接到牺牲衬底102，举例来说，热接合、热压缩接合或热超声波接合。作为非限制性实例，可通过将中间半导体材料层106与基底材料104彼此抵靠地邻接，且将其维持于高温度(经选择以将选定晶格参数赋予半导体材料层110)(例如，至少高于一百摄氏度(100℃))及压力下达充足时间量来将其接合在一起。
仍参考图1，可使用此项技术中已知的各种方法在半导体材料106的中间层上形成半导体材料层110。借助非限制性实例，半导体材料层110可以是使用例如金属有机化学气相沉积(MOCVD)等方法在中间半导体材料层106上生长的经假同晶应变的氮化铟镓层。为了防止因缺陷形成及相分离而抑制松弛所致的其它缺陷，半导体材料层110可以小于其临界厚度的厚度形成，举例来说，介于约10nm与约1000nm之间。可基于此项技术中已知且本文中不详细描述的变量(举例来说，化学组成及生长条件)来确定半导体材料层110的临界厚度。
如图2中所展示，在一些实施例中，中间结构120可任选地包含上覆在牺牲衬底102的基底材料104上的电介质材料层108，且可在电介质材料层108上形成半导体材料层110以形成中间结构120。可任选地在基底材料104的主表面上方形成电介质材料层108。电介质材料层108可包含(举例来说)氧氮化硅(SiON)、氮化硅(Si3N4)或二氧化硅(SiO2)，且可使用(举例来说)化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积(ALD)来形成。可任选地(举例来说)通过接合工艺将半导体材料层110转移或以其它方式形成于电介质材料层108上。图2的实施例特别适合于材料110为极性时，且最终结构应展现给定最终极性。
在某些实施例中，将半导体材料层110生长或形成为m平面或a平面材料而非c平面材料。m平面及a平面III-氮化物材料为非极性定向，即，不具有镓或氮面的定向。因此，非极性半导体材料110定向不需要接合两次，如图2的中间结构120所图解说明的实施例中所描述。
参考图3，在与牺牲衬底102相对的侧上，可将半导体材料层110接合或附接到接合衬底116以形成中间结构130。接合衬底116可包括支撑材料122及最终安置在支撑材料122与半导体材料层110之间的顺从性材料层118。支撑材料122可包括为上覆的顺从性材料层118提供机械支撑的同质材料或异质(即，复合)材料。在一些实施例中，支撑材料120可包括具有与基底材料104相同或大致类似热特性的材料。借助非限制性实例，支撑材料120可包括蓝宝石、硅、III-砷化物、石英(SiO2)、熔融硅土(SiO2)玻璃、玻璃-陶瓷复合材料(举例来说，由宾夕法尼亚州杜里埃的北美肖特公司(Schott North America，Inc.of Duryea，Pennsylvania)以商标ZERODUR出售的玻璃-陶瓷复合材料)、熔融硅土玻璃复合材料(举例来说，SiO2-TiO2或Cu2-Al2O3-SiO2)、氮化铝(AlN)或碳化硅(SiC)。
顺从性材料层118可用来促进接合衬底116到半导体材料层110的接合，且可包括(举例来说)具有小于或等于约半导体材料层110的沉积温度的玻璃化温度(Tg)的材料。顺从性材料层118可具有从约0.1μm延伸到约10μm且更特定来说从约1μm延伸到约5μm的范围中的厚度。借助非限制性实例，顺从性材料层118可包括以下各项中的至少一者：氧化物、磷硅酸盐玻璃(PSG)、硼硅酸盐(BSG)、硼磷硅酸盐玻璃(BPSG)、聚酰亚胺、经掺杂或未经掺杂的准无机硅氧烷旋涂玻璃(SOG)、无机旋涂玻璃(即，甲基、乙基、苯基或丁基)以及经掺杂或未经掺杂的硅酸盐。借助非限制性实例，可通过将接合衬底116与半导体材料层110彼此抵靠地邻接，且将其维持于高温度(经选择以将选定晶格参数赋予半导体材料层110)(例如，至少高于一百摄氏度(100℃))及压力下达充足时间量来将其接合在一起。
在其中半导体材料层110包括氮化铟镓(InxGa1-xN)外延层且中间半导体材料层106包括氮化镓(GaN)的实施例中，可在(举例来说)约八百摄氏度(800℃)的温度下将接合衬底116接合到所述氮化铟镓层以致使经假同晶应变的氮化铟镓层伸展使得其平均晶格参数至少大致等于其未经应变的平均晶格参数。
如图4中所展示，在将半导体材料层110接合到接合衬底116之后，可将半导体材料层110和接合衬底116一起与牺牲衬底102分离(或者可将牺牲衬底102与半导体材料层110分离)。任选地，可将中间半导体材料层106和半导体材料层110及接合衬底116一起与基底材料104分离。可通过各种化学、热或机械工艺(举例来说，通过研磨工艺、蚀刻工艺、抛光工艺或激光剥离工艺)来执行牺牲衬底102与中间半导体材料层106的分离或牺牲衬底102与半导体材料层110的分离。可执行所述方法以从牺牲衬底102移除整个半导体材料层110或其仅一部分。在利用图2的牺牲衬底的实施例中，可通过使用例如蚀刻工艺、研磨或平面化工艺或者激光辐照工艺等工艺移除基底材料104且在电介质材料108的层级处拆离而将层110与基底材料104分离或拆离。
以实例而非限制的方式，可使用工业中已知的工艺(如SMART CUTTM工艺)来将基底材料104及(任选地)中间半导体材料层106与半导体材料层110分离。举例来说，此类工艺详细地描述于以下专利中：布乃尔(Bruel)的第RE39,484号美国专利、阿斯帕(Aspar)等人的第6,303,468号美国专利、阿斯帕等人的第6,335,258号美国专利、莫里克(Moriceau)等人的第6,756,286号美国专利、阿斯帕等人的第6,809,044号美国专利及阿斯帕等人的第6,946,365号美国专利。
再次参考图1，可将多种离子(例如，氢或惰性气体离子)植入到中间结构100中。举例来说，可从定位于中间结构100的邻近半导体材料层110的侧上的离子源(未展示)将离子植入到中间结构100中。如由图1中展示的方向箭头114所表示，可沿大致垂直于半导体材料层110的方向将离子植入到中间结构100中。如此项技术中已知，将离子植入到中间结构100中的深度至少部分地随借以将所述离子植入到中间结构100中的能量而变。一般来说，借助较小能量植入的离子将植入相对较浅的深度处，而借助较高能量植入的离子将植入相对较深的深度处。
作为非限制性实例，可借助经选择以将离子植入中间结构100内所要深度D处的预定能量将所述离子植入到中间结构100中。如此项技术中已知，不可避免地，至少一些离子可植入不同于所要植入深度的深度处，且所述离子的浓度随从半导体材料层110的经暴露表面到中间结构100中的深度而变的曲线图可展现在所要植入深度处具有最大值的大体钟形(对称或非对称)曲线。在植入到中间结构100中之后，所述离子可即刻在中间结构100内界定离子植入层112。离子植入层112可包括中间结构100内与中间结构100的最大离子浓度平面对准(例如，以所述平面为中心)的层或区域。离子植入层112可界定中间结构100内的弱化带，可在后续工艺中沿所述弱化带使中间结构100裂开或断裂，如下文更详细地描述。
在本发明的一些实施例中，离子植入层112可安置在半导体材料层110及中间半导体材料层106中的一者或两者中。换句话说，离子植入层112可如图1中所展示的那样整个安置在半导体材料层110内，或者部分地安置在半导体材料层110内且部分地安置在中间半导体材料层106内(未展示)。作为一个特定非限制性实例，在一些实施例中，离子植入层112可延伸到半导体材料层110中介于约100nm与约300nm之间的深度。在额外实施例中，离子植入层112可延伸到中间半导体材料层106中。
再次参考图4，在半导体材料层110的与基底衬底102相对的侧上将接合衬底116附接到半导体材料层110以形成中间结构130(如先前参考图3所描述)之后，可使中间结构130经受热处理工艺以致使中间结构130沿离子植入层112裂开或断裂，借此形成图4中所展示的中间结构140。换句话说，在对中间结构130进行热处理之后，可即刻将半导体材料层110及(任选地)下伏中间半导体材料层106的一部分106′与中间半导体材料层106的剩余部分及下伏基底衬底104分层。
任选地，在一些实施例中，可在分离半导体材料层110及(任选地)下伏中间半导体材料层106的部分106′之后于半导体材料层110上方形成电介质材料层(未展示)。如先前相对于图2所描述，所述电介质材料层可包括(举例来说)二氧化硅或氮化硅，且可通过此项技术中已知的方法来形成。可在半导体材料层110上方形成电介质材料层108以在本发明的后续工艺(即，应变后松弛工艺)之后即刻实现高质量的平面半导体材料层110。
如图5中所展示，可在半导体材料层110及(任选地，在一些实施例中)中间半导体材料层106或电介质材料层108(图2)上方形成并处理(例如，图案化)掩模材料122。可相对于例如半导体材料层110及中间半导体材料层106等下伏材料基于所要的蚀刻深度及电阻来选择掩模材料122。作为非限制性实例，掩模材料122可包括光致抗蚀剂材料或硬掩模材料，例如氧化物材料、氮化物材料或金属材料(即，铬或钛)。可接着通过使用此项技术中已知的方法对掩模材料122进行图案化来形成各自暴露半导体材料层110的表面的多个孔口124。
如图6中所展示，可使用(举例来说)各向异性反应性离子(即，等离子)蚀刻工艺、高密度等离子蚀刻工艺(例如电感耦合等离子(ICP)蚀刻工艺)或湿蚀刻工艺通过掩模材料122中的孔口124来移除半导体材料层110的一部分以形成所述半导体材料的多个结构126。作为非限制性实例，半导体材料层110可为氮化铟镓，顺从性材料层118可为硼磷硅酸盐玻璃，掩模材料122可为光致抗蚀剂且可使用基于氯的等离子蚀刻工艺(例如，ICP)对所述硼磷硅酸盐玻璃及所述光致抗蚀剂具有选择性地移除氮化铟镓以形成包括氮化铟镓的结构126。在形成结构126之后，可从半导体结构160移除剩余的掩模材料122。
结构126中的每一者可包括从下伏区域突出的半导体材料区域。可将结构126形成为具有大于或小于半导体材料110的层的临界厚度的厚度T1、介于约5μm到约1mm之间且更特定来说约500μm的横向尺寸X1，且可与邻近结构126间隔开介于约1μm与100μm之间的距离d1。
参考图7，可使用(举例来说)烤炉、炉或沉积反应器将顺从性材料层118加热到足以将顺从性材料层118的粘度降低到使顺从性材料层118回流从而致使如图6中所展示的半导体材料结构126至少部分地使所述半导体材料松弛并形成基底结构128的温度。可基于顺从性材料层118的组成及所要的粘度改变来确定适合温度。在一些实施例中，可在沉积另一半导体材料层132期间加热顺从性材料层118。另一半导体材料层132可包含单个半导体材料层或多个半导体材料层。作为非限制性实例，另一半导体材料层132可包含III-V型半导体材料且顺从性材料层118可由对所述III-V型半导体材料的生长充当抗表面活性剂的材料(例如玻璃材料)形成且因此大致防止在其上生长III-V氮化物材料。举例来说，另一半导体材料层132可为InyGa1-yN，其中y表示介于0.01与0.15之间的数，举例来说，0.05及0.10。
举例来说，可使用在足以降低顺从性材料层118的粘度的温度下执行的例如金属有机化学气相沉积(MOCVD)、分子束外延(MBE)或金属有机气相外延(MOVPE)等高温工艺来沉积另一半导体材料层132。借助非限制性实例，可在大于或等于顺从性材料层118的玻璃化温度(Tg)(在此点处，顺从性材料层118的粘度降低且开始回流)的温度下沉积另一半导体材料层132。顺从性材料层118可经选择使得其可在大于或等于约另一半导体材料层132的沉积温度的温度下回流或以其它方式软化。作为非限制性实例，顺从性材料层118可包括硼磷硅酸盐玻璃(BPSG)且可在基于硼及磷的百分比含量确定的温度下形成另一半导体材料层132。更特定来说，在顺从性材料层118为包括按重量4％的硼及按重量4％的磷的硼磷硅酸盐玻璃的情况下，可在沉积另一半导体材料层132期间将半导体结构160暴露于大于约600℃的温度。通过与沉积另一半导体材料层132同时地将半导体结构160加热到足以使顺从性材料层118回流的温度，如图6中所展示的结构126的半导体材料的晶体晶格结构可重新组织以形成具有大致减小的晶格应变的基底结构128。
另一半导体材料层132可包括具有与下伏结构126相比较大的晶格结构的材料，且因此可在顺从性材料层118处于粘性及可移动状态中时在结构126上产生可致使下伏半导体材料至少部分地松弛从而形成基底结构128的力。借助非限制性实例，在结构126及另一半导体材料层132各自包括氮化铟镓的情况下，另一半导体材料层132可具有与结构126的铟含量相比较高的铟含量，且因此具有与结构126相比较大的晶格结构。另一半导体材料层132的较大晶格结构可产生相对于顺从性材料层118“推动”或“拉动”下伏半导体材料使得基底结构128采用另一半导体材料层132的晶格结构及原子排序的力。因此，另一半导体材料层132可形成为具有比使用常规沉积技术高的质量及大的厚度。通过在基底结构128上方沉积另一半导体材料层132，可在另一半导体材料层132与基底结构128之间获得应变平衡，从而使得能够形成经至少部分地松弛或经松弛的高质量半导体材料层。
借助非限制性实例，如果如图6中所展示的结构126各自包括氮化铟镓且顺从性材料118包括硼磷硅酸盐玻璃，那么可在可使所述硼磷硅酸盐玻璃回流的温度或高于所述温度下沉积氮化铟镓以致使所述氮化铟镓膨胀从而形成基底结构128。或者，结构126可各自包括氮化铝镓且可在硼磷硅酸盐玻璃的回流期间收缩(未展不)。
因此，另一半导体材料层132可沉积为具有与基底结构128的晶格结构大致相符合的晶格结构。通过形成另一半导体材料层132同时使顺从性材料层118回流，另一半导体材料层132可沉积为高于其临界厚度且可包含比可在常规上沉积的高的铟百分比而不会有缺陷形成及相分离。
另一半导体材料层132可为具有充足铟含量以形成发光装置(例如二极管)的氮化铟镓材料。作为非限制性实例，如图6中所展示的结构126可包括包含约10％铟的III-氮化物材料(In0.1Ga0.9N)且另一半导体材料层132可包括包含约25％铟的III-氮化物材料(In0.25Ga0.75N)，此赋予另一半导体材料层132比结构126大的自然晶格结构。在顺从性材料层118包括硼磷硅酸盐玻璃且经回流以致使下伏基底结构128膨胀时，可通过金属有机化学气相沉积(MOCVD)在约大于约600℃且更特定来说在从约700℃延伸到约1150℃的范围中的温度下沉积In0.25Ga0.75N层。以此方式，可在沉积期间使In0.25Ga0.75N层松弛，此促进形成具有增加的厚度及增加的铟含量同时减少不合意的相分离的经至少部分地松弛的层。
因此，可将另一半导体材料层132以经松弛或经部分地松弛的状态沉积于半导体结构170上。在一些实施例中，在形成经松弛结构之前，可从半导体结构170选择性地移除暴露的电介质材料118。
图8是图7中所展示的半导体结构170的俯视平面图。在顺从性材料层118的回流期间，松弛过程可从结构的***区域进展到中心区域，此可导致基底结构128的膨胀。更改顺从性材料层118的粘度可导致半导体材料内的原子的重新组织，从而形成具有比半导体材料结构126的横向尺寸X1(图6)大的横向尺寸X2的多个基底结构128。基底结构128可彼此分离可比在松弛之前结构126之间的距离d1小的距离d2。与半导体材料层110(图1)相比，基底结构128可展现大致减小的或消除的压缩或拉伸晶格应变。作为非限制性实例，基底结构128中的每一者可具有介于约10μm与约250μm之间的横向尺寸(即，宽度或长度)X2且可与邻近基底结构128间隔开介于约0.5μm与约30μm之间的距离d2。基底结构128的尺寸及间隔可经选择以对应于正制作的半导体结构或装置的所要大小。借助非限制性实例，对于发光二极管的制作，二极管大小(即，裸片大小)可在宽度上为约100μm且在长度上为100μm。类似地，对于激光二极管制作，结构的尺寸可经设计以对应于所要腔结构的宽度及长度。
举例来说，使用上文所描述的本发明方法的实施例，可将工程衬底(举例来说，图1中所展示的中间结构100)形成为包含暴露的半导体材料籽晶层106，其包括上覆在蓝宝石衬底上的Ga极性氮化镓。可使用半导体材料籽晶层106在其上生长Ga极性氮化铟镓In0.15Ga0.85N外延层110。可执行离子植入工艺来形成界定弱化带的离子植入层112(如先前相对于图1所描述)。可将所述Ga极性氮化铟镓In0.15Ga0.85N外延层晶片接合到上覆在另一蓝宝石衬底上的硼磷硅酸盐玻璃层。可沿在所述离子植入工艺期间形成的弱化带将所述氮化铟镓In0.15Ga0.85N外延层的一部分与半导体材料籽晶层106拆离，使得N极性氮化铟镓In0.15Ga0.85N外延层保留在所述另一蓝宝石衬底上。施加并图案化掩模材料122以上覆在所述N极性氮化铟镓In0.15Ga0.85N外延层的其中需要形成结构126的区域上。可执行干蚀刻工艺(即，等离子蚀刻工艺)以对掩模材料122及半导体材料籽晶层106具有选择性地移除所述N极性氮化铟镓In0.15Ga0.85N外延层的若干部分。可在形成氮化铟镓In0.15Ga0.85N结构之后移除掩模材料122的剩余部分。可在足以使硼磷硅酸盐玻璃层回流的温度下对所述半导体结构进行热处理，从而致使所述结构中的N极性氮化铟镓In0.15Ga0.85N松弛，如先前相对于图7及图8所描述。
作为另一实例，可将工程衬底(举例来说，图1中所展示的中间结构100)形成为包含暴露的半导体材料籽晶层106，其包括上覆在蓝宝石衬底上的Ga极性氮化镓。可使用常规晶片接合工艺将所述半导体材料籽晶层附接到第二蓝宝石衬底且可使用常规激光剥离工艺移除初始蓝宝石衬底，使得半导体材料籽晶层106包括N极性氮化镓。可在半导体材料籽晶层106上方形成N极性氮化铟镓In0.15Ga0.85N外延层。可将所述N极性氮化铟镓In0.15Ga0.85N外延层接合到上覆在第三蓝宝石衬底上的硼磷硅酸盐玻璃层且可使用常规剥离工艺从所述第二蓝宝石衬底移除所述N极性氮化铟镓In0.15Ga0.85N外延层，使得Ga极性氮化铟镓In0.15Ga0.85N层保留在所述第三蓝宝石衬底上。可执行干蚀刻工艺(即，等离子蚀刻工艺)以对掩模材料122及半导体材料籽晶层106具有选择性地移除所述N极性氮化铟镓In0.15Ga0.85N外延层的若干部分，从而形成包括N极性氮化铟镓In0.15Ga0.85N的结构126。在形成结构126之后，掩模材料122的剩余部分可在形成结构126之后移除。可在足以使硼磷硅酸盐玻璃层回流的温度下对所述半导体结构进行热处理，从而致使所述结构中的N极性氮化铟镓In0.15Ga0.85N松弛，如先前相对于图7及图8所描述。另外，可将所述半导体结构置于MOCVD反应器中且可沉积氮化铟镓层同时在大于约700℃的温度下使所述硼磷硅酸盐玻璃回流。
虽然本文已主要参考包括氮化铟镓的半导体材料层110描述了本发明的实施例，但本发明并不受如此限制，且本发明的实施例可用来提供包括其它III氮化物材料的半导体材料层、其它III-V型半导体材料的层或其它半导体材料的层(举例来说，II-VI型半导体材料层、硅层及锗层)。
尽管本文已相对于某些优选实施例描述了本发明，但所属领域的技术人员将认识到并了解其不受如此限制。而是，可在不背离上文中所主张的本发明范围的前提下做出对优选实施例的许多添加、删除及修改。另外，来自一个实施例的特征可与另一实施例的特征组合而仍涵盖于发明人所预期的本发明范围内。
Claims (15)
1.一种制作半导体结构或装置的方法，其包括：
在基底层上方形成半导体材料层；
将所述半导体材料层附加到顺从性材料层；
分离所述半导体材料层与所述基底层；
移除所述半导体材料层的一部分以暴露所述顺从性材料层的位于包括所述半导体材料的多个结构中的每一者之间的区域；及
在所述多个结构上方沉积另一半导体材料层同时更改所述顺从性材料层的粘度。
2.根据权利要求1所述的方法，其进一步包括在所述半导体材料层上方施加电介质材料层。
3.根据权利要求1所述的方法，其中将所述半导体材料层附加到顺从性材料层包括将氮化铟镓层接合到包括低温氧化物、磷硅酸盐玻璃、硼硅酸盐、硼磷硅酸盐玻璃、聚酰亚胺、硅氧烷旋涂玻璃、无机旋涂玻璃中的至少一者的材料层，或者将硅酸盐接合到所述氮化铟镓层。
4.根据权利要求1所述的方法，其中在所述多个结构上方沉积另一半导体材料层同时更改所述顺从性材料层的粘度包括在处于或高于所述顺从性材料层的玻璃化温度的温度下沉积所述另一半导体层。
5.根据权利要求4所述的方法，其中在处于或高于所述顺从性材料层的玻璃化温度的温度下沉积所述另一半导体层包括在介于从约600℃到约1150℃的范围中的温度下沉积氮化铟镓。
6.根据权利要求1所述的方法，其中在所述多个结构上方沉积另一半导体材料层同时更改所述顺从性材料层的粘度包括使所述多个结构中的每一者内的所述半导体材料松弛同时维持其之间的分离。
7.根据权利要求1所述的方法，其进一步包括将所述多个结构形成为包括III-V型半导体材料。
8.根据权利要求1所述的方法，其进一步包括将所述多个结构形成为包括In0.10Ga0.90N并将所述另一半导体材料层选择为包括In0.25Ga0.75N。
9.根据权利要求1所述的方法，其中沉积另一半导体材料层包括沉积与形成于常规衬底上的氮化铟镓层相比具有增加的临界厚度的氮化铟镓层。
10.一种工程衬底，其包括安置在上覆在衬底上的材料层上的包括半导体材料的多个结构，其中所述材料层展现可改变粘度。
11.根据权利要求10所述的工程衬底，其中所述多个结构中的每一者与邻近结构分离介于约0.5μm与约100μm之间的距离。
12.根据权利要求10所述的工程衬底，其中所述多个结构中的每一者具有介于约5μm与约1mm之间的平均横向尺寸。
13.根据权利要求10所述的工程衬底，其中所述半导体材料包括至少一个低缺陷密度氮化铟镓层，所述低缺陷密度氮化铟镓包括至少10％的铟。
14.根据权利要求13所述的工程衬底，其中所述氮化铟镓具有大于约二十纳米(20nm)的平均厚度。
15.根据权利要求13所述的工程衬底，其中所述氮化铟镓包括In0.25Ga0.75N外延层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US9982908P | 2008-09-24 | 2008-09-24 | |
| US61/099,829 | 2008-09-24 | ||
| PCT/US2009/057734 WO2010036622A1 (en) | 2008-09-24 | 2009-09-21 | Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102239538A true CN102239538A (zh) | 2011-11-09 |
Family
ID=41528815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009801368253A Pending CN102239538A (zh) | 2008-09-24 | 2009-09-21 | 形成经松弛半导体材料层、半导体结构、装置的方法及包含经松弛半导体材料层、半导体结构、装置的工程衬底 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8486771B2 (zh) |
| EP (1) | EP2329517A1 (zh) |
| JP (1) | JP2012514316A (zh) |
| KR (1) | KR20110063773A (zh) |
| CN (1) | CN102239538A (zh) |
| WO (1) | WO2010036622A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104037059A (zh) * | 2013-03-05 | 2014-09-10 | 国际商业机器公司 | 改善剥脱衬底的表面质量的方法 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102203904B (zh) | 2008-10-30 | 2013-11-20 | S.O.I.探测硅绝缘技术公司 | 形成具有减小的晶格应变的半导体材料层、半导体结构、装置的方法及包含具有减小的晶格应变的半导体材料层、半导体结构、装置的工程衬底 |
| US8637383B2 (en) | 2010-12-23 | 2014-01-28 | Soitec | Strain relaxation using metal materials and related structures |
| SG2014014146A (en) | 2009-11-18 | 2014-07-30 | Soitec Silicon On Insulator | Methods of fabricating semiconductor structures and devices using glass bonding layers, and semiconductor structures and devices formed by such methods |
| US8536022B2 (en) * | 2010-05-19 | 2013-09-17 | Koninklijke Philips N.V. | Method of growing composite substrate using a relaxed strained layer |
| US9142413B2 (en) | 2010-11-08 | 2015-09-22 | Georgia Tech Research Corporation | Methods for growing a non-phase separated group-III nitride semiconductor alloy |
| FR2977069B1 (fr) | 2011-06-23 | 2014-02-07 | Soitec Silicon On Insulator | Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire |
| WO2013114152A1 (en) | 2012-01-31 | 2013-08-08 | Soitec | Photoactive devices with improved distribution of charge carriers, and methods of forming same |
| US8471243B1 (en) | 2012-01-31 | 2013-06-25 | Soitec | Photoactive devices with improved distribution of charge carriers, and methods of forming same |
| CN104703939A (zh) | 2012-06-29 | 2015-06-10 | 康宁股份有限公司 | 用于半导体加工的玻璃陶瓷基材 |
| FR3003397B1 (fr) | 2013-03-15 | 2016-07-22 | Soitec Silicon On Insulator | Structures semi-conductrices dotées de régions actives comprenant de l'INGAN |
| TWI593135B (zh) | 2013-03-15 | 2017-07-21 | 索泰克公司 | 具有含氮化銦鎵之主動區域之半導體結構，形成此等半導體結構之方法，以及應用此等半導體結構形成之發光元件 |
| US9343626B2 (en) | 2013-03-15 | 2016-05-17 | Soitec | Semiconductor structures having active regions comprising InGaN, methods of forming such semiconductor structures, and light emitting devices formed from such semiconductor structures |
| DE102015103323A1 (de) * | 2015-03-06 | 2016-09-08 | Infineon Technologies Austria Ag | Verfahren zum Herstellen von Halbleitervorrichtungen durch Bonden einer Halbleiterscheibe auf ein Basissubstrat, zusammengesetzter Wafer und Halbleitervorrichtung |
| US9799512B1 (en) * | 2016-11-25 | 2017-10-24 | Vanguard International Semiconductor Corporation | Semiconductor substrate structures and methods for forming the same |
| DE102017101333B4 (de) * | 2017-01-24 | 2023-07-27 | X-Fab Semiconductor Foundries Gmbh | Halbleiter und verfahren zur herstellung eines halbleiters |
| FR3063571B1 (fr) * | 2017-03-01 | 2021-04-30 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat donneur pour la formation de dispositifs optoelectroniques, collection de substrats issus de ce procede |
| FR3069953A1 (fr) * | 2017-08-03 | 2019-02-08 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de realisation d'une heterostructure dont une couche cristalline presente une contrainte mecanique predeterminee |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040048448A1 (en) * | 2000-04-28 | 2004-03-11 | Masayoshi Koike | Production method of lll nitride compound semiconductor substrate and semiconductor device |
Family Cites Families (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6490518A (en) * | 1987-10-01 | 1989-04-07 | Mitsubishi Electric Corp | Formation of gaas epitaxial layer |
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| EP0534354A1 (en) * | 1991-09-25 | 1993-03-31 | Sumitomo Electric Industries, Limited | Surface acoustic wave device and manufacturing method thereof |
| US5395769A (en) * | 1992-06-26 | 1995-03-07 | International Business Machines Corporation | Method for controlling silicon etch depth |
| US5446330A (en) * | 1993-03-15 | 1995-08-29 | Matsushita Electric Industrial Co., Ltd. | Surface acoustic wave device having a lamination structure |
| EP0647022A3 (en) * | 1993-10-05 | 1996-10-02 | Matsushita Electric Ind Co Ltd | Surface-semiconductor acoustic wave composite device. |
| US5391257A (en) * | 1993-12-10 | 1995-02-21 | Rockwell International Corporation | Method of transferring a thin film to an alternate substrate |
| US6958093B2 (en) * | 1994-01-27 | 2005-10-25 | Cree, Inc. | Free-standing (Al, Ga, In)N and parting method for forming same |
| WO1996003776A1 (fr) * | 1994-07-21 | 1996-02-08 | Matsushita Electric Industrial Co., Ltd. | Dispositif a semi-conducteur emettant de la lumiere et procede de production de celui-ci |
| US5630949A (en) * | 1995-06-01 | 1997-05-20 | Tfr Technologies, Inc. | Method and apparatus for fabricating a piezoelectric resonator to a resonant frequency |
| FR2738671B1 (fr) * | 1995-09-13 | 1997-10-10 | Commissariat Energie Atomique | Procede de fabrication de films minces a materiau semiconducteur |
| FR2747506B1 (fr) * | 1996-04-11 | 1998-05-15 | Commissariat Energie Atomique | Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques |
| FR2748851B1 (fr) * | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
| FR2755537B1 (fr) * | 1996-11-05 | 1999-03-05 | Commissariat Energie Atomique | Procede de fabrication d'un film mince sur un support et structure ainsi obtenue |
| SG65697A1 (en) * | 1996-11-15 | 1999-06-22 | Canon Kk | Process for producing semiconductor article |
| FR2756972B1 (fr) * | 1996-12-10 | 1999-03-05 | France Telecom | Procede de relaxation de film contraint par fusion de couche interfaciale |
| US6162705A (en) * | 1997-05-12 | 2000-12-19 | Silicon Genesis Corporation | Controlled cleavage process and resulting device using beta annealing |
| US5877070A (en) * | 1997-05-31 | 1999-03-02 | Max-Planck Society | Method for the transfer of thin layers of monocrystalline material to a desirable substrate |
| FR2767416B1 (fr) * | 1997-08-12 | 1999-10-01 | Commissariat Energie Atomique | Procede de fabrication d'un film mince de materiau solide |
| US5882987A (en) * | 1997-08-26 | 1999-03-16 | International Business Machines Corporation | Smart-cut process for the production of thin semiconductor material films |
| FR2773261B1 (fr) * | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| US6054370A (en) * | 1998-06-30 | 2000-04-25 | Intel Corporation | Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer |
| US6328796B1 (en) * | 1999-02-01 | 2001-12-11 | The United States Of America As Represented By The Secretary Of The Navy | Single-crystal material on non-single-crystalline substrate |
| US6176925B1 (en) | 1999-05-07 | 2001-01-23 | Cbl Technologies, Inc. | Detached and inverted epitaxial regrowth & methods |
| JP3587081B2 (ja) | 1999-05-10 | 2004-11-10 | 豊田合成株式会社 | Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子 |
| FR2795865B1 (fr) * | 1999-06-30 | 2001-08-17 | Commissariat Energie Atomique | Procede de realisation d'un film mince utilisant une mise sous pression |
| GB9916549D0 (en) | 1999-07-14 | 1999-09-15 | Arima Optoelectronics Corp | Epitaxial growth method of semiconductors on highly lattice mismatched substrates using the buffer layer with solid-liquid phase transition |
| KR100425341B1 (ko) * | 2000-02-08 | 2004-03-31 | 삼성전기주식회사 | 질화물 반도체 발광 소자 |
| US6784085B2 (en) * | 2000-11-30 | 2004-08-31 | North Carolina State University | MIIIN based materials and methods and apparatus for producing same |
| FR2818010B1 (fr) * | 2000-12-08 | 2003-09-05 | Commissariat Energie Atomique | Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses |
| DE10106073C2 (de) * | 2001-02-09 | 2003-01-30 | Infineon Technologies Ag | SOI-Bauelement |
| JP3631724B2 (ja) | 2001-03-27 | 2005-03-23 | 日本電気株式会社 | Ｉｉｉ族窒化物半導体基板およびその製造方法 |
| US20030102473A1 (en) * | 2001-08-15 | 2003-06-05 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate |
| US6562127B1 (en) * | 2002-01-16 | 2003-05-13 | The United States Of America As Represented By The Secretary Of The Navy | Method of making mosaic array of thin semiconductor material of large substrates |
| JP3962282B2 (ja) * | 2002-05-23 | 2007-08-22 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP4117156B2 (ja) * | 2002-07-02 | 2008-07-16 | 日本電気株式会社 | Ｉｉｉ族窒化物半導体基板の製造方法 |
| KR101030068B1 (ko) | 2002-07-08 | 2011-04-19 | 니치아 카가쿠 고교 가부시키가이샤 | 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자 |
| US20040192067A1 (en) * | 2003-02-28 | 2004-09-30 | Bruno Ghyselen | Method for forming a relaxed or pseudo-relaxed useful layer on a substrate |
| FR2851847B1 (fr) * | 2003-02-28 | 2005-10-14 | Soitec Silicon On Insulator | Relaxation d'une couche mince apres transfert |
| US7018909B2 (en) * | 2003-02-28 | 2006-03-28 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Forming structures that include a relaxed or pseudo-relaxed layer on a substrate |
| US7033858B2 (en) * | 2003-03-18 | 2006-04-25 | Crystal Photonics, Incorporated | Method for making Group III nitride devices and devices produced thereby |
| JP2004363265A (ja) * | 2003-06-04 | 2004-12-24 | Sony Corp | 化合物半導体積層構造及びその製造方法 |
| US7261777B2 (en) * | 2003-06-06 | 2007-08-28 | S.O.I.Tec Silicon On Insulator Technologies | Method for fabricating an epitaxial substrate |
| KR100531178B1 (ko) | 2003-07-08 | 2005-11-28 | 재단법인서울대학교산학협력재단 | 중간 질화물 반도체 에피층의 금속상 전환을 이용한질화물 반도체 에피층 성장 방법 |
| US20080230802A1 (en) * | 2003-12-23 | 2008-09-25 | Erik Petrus Antonius Maria Bakkers | Semiconductor Device Comprising a Heterojunction |
| JP4600641B2 (ja) * | 2004-01-27 | 2010-12-15 | 日立電線株式会社 | 窒化物半導体自立基板及びそれを用いた窒化物半導体発光素子 |
| WO2005104192A2 (en) * | 2004-04-21 | 2005-11-03 | California Institute Of Technology | A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES |
| US7273798B2 (en) * | 2005-08-01 | 2007-09-25 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Gallium nitride device substrate containing a lattice parameter altering element |
| US8334155B2 (en) * | 2005-09-27 | 2012-12-18 | Philips Lumileds Lighting Company Llc | Substrate for growing a III-V light emitting device |
| DE102006004870A1 (de) * | 2006-02-02 | 2007-08-16 | Siltronic Ag | Halbleiterschichtstruktur und Verfahren zur Herstellung einer Halbleiterschichtstruktur |
| US7879732B2 (en) * | 2007-12-18 | 2011-02-01 | Chartered Semiconductor Manufacturing Ltd. | Thin film etching method and semiconductor device fabrication using same |
| FR2936903B1 (fr) * | 2008-10-07 | 2011-01-14 | Soitec Silicon On Insulator | Relaxation d'une couche de materiau contraint avec application d'un raidisseur |
| CN102203904B (zh) * | 2008-10-30 | 2013-11-20 | S.O.I.探测硅绝缘技术公司 | 形成具有减小的晶格应变的半导体材料层、半导体结构、装置的方法及包含具有减小的晶格应变的半导体材料层、半导体结构、装置的工程衬底 |
| US8637383B2 (en) * | 2010-12-23 | 2014-01-28 | Soitec | Strain relaxation using metal materials and related structures |
-
2009
- 2009-09-21 US US12/563,953 patent/US8486771B2/en active Active
- 2009-09-21 CN CN2009801368253A patent/CN102239538A/zh active Pending
- 2009-09-21 JP JP2011529151A patent/JP2012514316A/ja active Pending
- 2009-09-21 WO PCT/US2009/057734 patent/WO2010036622A1/en active Application Filing
- 2009-09-21 KR KR1020117006662A patent/KR20110063773A/ko not_active Application Discontinuation
- 2009-09-21 EP EP09792798A patent/EP2329517A1/en not_active Ceased
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040048448A1 (en) * | 2000-04-28 | 2004-03-11 | Masayoshi Koike | Production method of lll nitride compound semiconductor substrate and semiconductor device |
Non-Patent Citations (1)
| Title |
|---|
| YIN H ET AL: "Relaxed SiGe layers with high Ge content by compliant substrates", 《MATER.RES.SOC.SYMPOSILM PROCEEDINGS》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104037059A (zh) * | 2013-03-05 | 2014-09-10 | 国际商业机器公司 | 改善剥脱衬底的表面质量的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010036622A1 (en) | 2010-04-01 |
| KR20110063773A (ko) | 2011-06-14 |
| EP2329517A1 (en) | 2011-06-08 |
| US20100176490A1 (en) | 2010-07-15 |
| JP2012514316A (ja) | 2012-06-21 |
| US8486771B2 (en) | 2013-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102203904B (zh) | 形成具有减小的晶格应变的半导体材料层、半导体结构、装置的方法及包含具有减小的晶格应变的半导体材料层、半导体结构、装置的工程衬底 | |
| CN102239538A (zh) | 形成经松弛半导体材料层、半导体结构、装置的方法及包含经松弛半导体材料层、半导体结构、装置的工程衬底 | |
| KR101478977B1 (ko) | 글라스 접합층을 이용한 반도체 구조들 및 디바이스들의 제조 방법들 및 이와 같은 방법들에 의해 형성되는 반도체 구조들 및 디바이스들 | |
| KR101236211B1 (ko) | 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법 | |
| TWI310795B (en) | A method of fabricating an epitaxially grown layer | |
| CN102113090B (zh) | 应变层的松弛与转移 | |
| JP4975513B2 (ja) | シリコン（Ｓｉ）ウェハ上に、熱軟化性絶縁体と共に化合物半導体を形成する方法、及びシリコンウェハ | |
| JP2008141206A (ja) | 半導体ヘテロ構造を作製する方法 | |
| CN102439695A (zh) | 应变材料层的松弛和转移 | |
| US8785293B2 (en) | Adaptation of the lattice parameter of a layer of strained material | |
| JP5505845B2 (ja) | 歪み層緩和のための硬化層 | |
| JP2024056634A (ja) | 歪み切り離しサブスタックを備えたＧａＮ－ｏｎ－Ｓｉエピウェハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20111109 |