CN102113090B - 应变层的松弛与转移 - Google Patents

应变层的松弛与转移 Download PDF

Info

Publication number
CN102113090B
CN102113090B CN2009801304478A CN200980130447A CN102113090B CN 102113090 B CN102113090 B CN 102113090B CN 2009801304478 A CN2009801304478 A CN 2009801304478A CN 200980130447 A CN200980130447 A CN 200980130447A CN 102113090 B CN102113090 B CN 102113090B
Authority
CN
China
Prior art keywords
layer
island
strain gauge
lax
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801304478A
Other languages
English (en)
Other versions
CN102113090A (zh
Inventor
法布里斯·勒泰特
布鲁斯·富尔
帕斯卡·昆纳德
迈克·卡梅斯
尼尔逊·麦克劳林
纳特·加的纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN102113090A publication Critical patent/CN102113090A/zh
Application granted granted Critical
Publication of CN102113090B publication Critical patent/CN102113090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H01L31/1848—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P comprising nitride compounds, e.g. InGaN, InGaAlN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及在目标基板上形成至少部分地松弛的应变材料的方法，该方法包括相继执行的以下步骤：在中间基板上从应变材料层形成岛；通过第一热处理来至少部分地松弛所述应变材料岛；以及，将所述至少部分地松弛的应变材料岛转移到所述目标基板。

Description

应变层的松弛与转移
技术领域
本发明涉及在半导体器件制造中所使用的可协变基板(compliant substrate)的领域，具体来讲，涉及利用可协变基板的应变异质外延岛的松弛以及松弛的应变岛到某一支撑基板的至少部分地转移(transfer)，其可以适当地用于后续的半导体制造工艺。
背景技术
当天然大块基板(native bulk substrate)无法得到或过于昂贵时，常常通过晶种基板上的异质外延来形成可用材料，其中，晶种基板具有不适宜的原子晶格间距以及不同的热膨胀系数。这导致对于生长在其上的层的材料质量的有害影响。它们具有较高的位错密度、一些裂纹以及压缩或扩张应变，这些将导致随后在其上制造的器件(例如，光电子器件或光伏器件)的效率降低。
因而，在本领域中，在异质外延膜与最终基板之间设置了可协变层(例如，低粘度层)，以通过热处理来缓解应力。
然而，目前所使用的使应变异质外延膜松弛的方法通常对于抑制翘曲等方面不能显示出令人满意的结果。此外，在晶种(生长)基板上生长的异质外延膜到被用于进一步制造特定半导体的另一基板的转移提出了保持异质外延膜完好的问题，这是一般来讲，具体地，提出了移除晶种基板而不损伤异质外延膜的问题。
因此，本发明潜在的问题是提供一种在目标基板上形成可靠松弛且完好的应变膜(岛)的方法，该方法适于制造半导体器件。
发明内容
通过根据权利要求1所述的在目标基板上形成至少部分松弛的应变材料岛的方法来解决上述问题，该方法包括连续地执行以下步骤：
用应变材料层在(中间)基板上形成岛；
通过第一热处理使应变材料岛至少部分松弛；以及
将至少部分松弛的应变材料岛转移到目标基板。
要松弛的材料可以是例如III/V材料、III/N材料、二元材料、三元材料、四元材料、极性材料、非极性材料或半极性材料之类的半导体材料。通过对应变材料层进行构图来实现岛的形成。在以下描述中，术语“应变材料”表示由应变材料层形成的应变材料层或应变材料岛。
根据该方法，当应变材料是极性的时，对于c平面III/N材料，当通过以下步骤来执行处理时，可以保持松弛应变材料的与适于任何随后的层外延生长的晶种基板上生长的面相对的面的极性：在晶种基板上生长应变材料，然后进行两步转移处理，即，从晶种基板转移到中间基板(即，形成有岛的基板)，和从中间基板转移到目标基板。
可以完全地在中间基板上执行应变材料层的松弛(无论是部分松弛还是完全松弛)。从而，原则上将已经松弛的应变层转移到不需进一步松弛热处理的目标基板，因此，在用于进一步制造步骤的目标基板上进行热处理不会导致至少部分松弛的已经转移的应变层的翘曲。应变材料意味着材料的晶格参数与其计入测量误差的标称晶格参数不同。该应变可以是扩张应变也可以是压缩应变。
然而，应注意的是，如果需要，可以在转移到目标基板之后通过热处理来开始使至少部分松弛的应变层进一步松弛。从而，与现有技术相比，提高了应变材料层的松弛处理的灵活性。具体来讲，对于在中间基板上的热处理可以适当地选择用于促进松弛所使用的可协变材料，如果需要，可以在目标基板上进行后续的额外热处理。
此外，可以在晶种基板上生长应变材料层，并且将其转移到上面形成有岛的(中间)基板。在这种情况下，将应变材料层从晶种基板转移到中间基板的步骤可以包括：在应变材料层上沉积低粘度层(具体来讲是氧化物层或聚合物层，它们是可协变层)，并且将低粘度氧化层键合(bound)至中间基板。
同样地，将至少部分松弛的应变材料层转移到目标基板的步骤可以包括：在至少部分松弛的应变材料(即，至少部分松弛的岛)上沉积高粘度层(具体来讲是第二掩埋层(例如，氧化物层))，并且将高粘度层键合至目标基板。
因而，通过兼顾应变材料层的键合与至少部分松弛(借助可协变材料)而沉积的层，可以容易地实现到中间基板的转移。低粘度层可以包括不同的各个层，并且至少包括可协变材料层(松弛层)。用可协变材料来特别表示那种在高于通过热处理所达到的玻璃化转变温度的温度下表现出一些回流(例如，由于某些玻璃化转变)的材料。回流(熔体流)导致应变材料层(其上沉积有低粘度层，例如上述的掩埋(氧化物)层)的弹性应力松弛。例如(下面也会进行讨论)，适当的可协变材料包括硼磷硅酸盐玻璃(BPSG)或者含有B(BSG)或P(PSG)的SiO2混合物。例如，含4.5％的硼和2％的磷的低粘度BPSG层的玻璃化转变温度大约是800℃。大多数低粘度氧化物材料的玻璃化转变温度为大约600℃至700℃，然而，高粘度氧化物材料的玻璃化转变温度超过1000℃，优选地超过1200℃。
如上所述，可以预见到，在对中间基板进行第一热处理期间部分松弛以及将部分地松弛的应变材料层转移到目标基板之后，执行应变材料层的第二热处理。在这种情况下，允许在部分松弛的岛与目标基板之间进行键合的层是第二可协变层或者低粘度层，并且本发明的方法还包括以下步骤：通过第二热处理来使转移到目标基板的至少部分松弛的应变材料松弛。
在于此公开的方法的上述示例中，在将应变材料层从晶种基板转移到中间基板之前，可以对其进行构图，从而形成通过空隙(沟槽)隔开的应变材料岛。与连续应变层相比，这些岛能够实现热处理期间更加有效的松弛，而没有明显的翘曲。
在特定情况下，可以在构图之前在晶种层中执行注入，以在削弱层(weakenedlayer)下面形成沟槽。在图案上沉积低粘度层，使得该低粘度第一层不完全地填充这些沟槽。然后，将这些岛键合至中间基板，并且在削弱区域执行分离。
另选地或另外地，在将应变材料层从晶种基板转移到中间基板之后，可以对应变材料层进行构图，从而形成由间隙隔开的应变材料岛，其中，具体来讲，间隙向下延伸至中间基板，使得实质上间隙的底部上没有残留低粘度层的任何材料，或者执行构图，使得低粘度层保持某个预定的厚度。将间隙(沟槽)向下刻蚀直至中间基板或者进入中间基板，使得低粘度层的材料仅在间隙的侧壁处曝露，以改进松弛步骤并减少低粘度层的成分(例如，在硼磷硅酸盐玻璃的情况下，B原子与P原子)的扩散。
也可以在这里所公开的用于在目标基板上形成至少部分松弛的应变层的方法的更靠后的步骤中执行应变材料层的构图。从而，根据一个实施方式，在应变材料层上沉积第二掩埋层(作为高粘度层)，并且在使应变材料层至少部分松弛之前对第二掩埋层及应变材料层二者进行构图。这种构图使得仅在岛处键合至目标基板。
可以通过导致削弱层的离子注入以及随后的热处理来促进晶种基板的分离，从而有意地在削弱层中导致裂纹。根据一个实施例，在此公开的方法包括以下步骤：
在晶种基板上生长应变材料层；
在应变材料层下面的晶种基板中注入离子，以形成削弱层，以及
在优选地低于第一可协变材料的回流温度的温度下，通过第三热处理使低粘度层和应变材料在削弱层处与晶种基板分离开。可以在转移之后进行构图。在这种情况下，削弱层完全形成在晶种层内，可以实现削弱层的均匀(平滑)轮廓(离子注入轮廓)，这对于以整齐的边缘进行分离是有利的。也可以在应变层中进行削弱层，这也可以得到均匀轮廓。在另一种情况下，削弱层包含位于填充了低粘度层(掩埋层)的间隙的底部的部分，并且，转移之后的表面应是平滑的，并且在键合至目标基板并转移到目标基板之前需要一个繁重的平坦化步骤。因此，根据一个上述实施例所提供的方法包括以下步骤：
在沉积在晶种基板上的晶种层上生长应变材料层；
在对应变材料层进行了构图之后，在应变材料岛上并在使应变材料岛隔开的间隙中沉积掩埋层(低粘度层)；
在应变材料岛下面的晶种层中注入离子，并且在位于将应变材料岛隔开的间隙的底部的掩埋层中注入离子，以形成削弱层；以及
在优选地低于第一可协变材料的回流温度的温度下，通过第三热处理将掩埋层和应变材料层从位于削弱层处的晶种基板转移到中间基板上。
应注意的是，可以在晶种基板上或者键合至或沉积在晶种基板上的晶种层上生长应变材料层。
为了避免麻烦的平坦化步骤，可以在岛下面和可协变材料下面直接在晶种材料中进行注入，使得在键合到目标基板上面之前仅需要晶种材料的刻蚀步骤。
根据另一个实施方式，晶种基板与中间基板和/或中间基板与目标基板是相同材料制成的，具体来讲，包括硅、蓝宝石、SiC或Ge。从相同材料来选择晶种基板和中间基板具有显著的优势，使得热膨胀系数相同，并且由于不同的热膨胀所导致的张力不会在用于分离晶种基板而执行的热处理(上述的第三热处理)期间通过这些基板施加至被这些基板夹住的层。
关于分离处理，低粘度层和/或高粘度层(第一掩埋层和/或第二掩埋层)可以包括适于吸收电磁辐射从而促进分离的吸收层。
在设置吸收层的情况下，优选地是，将第一掩埋层的吸收层布置在低粘度层(第一掩埋层)与中间基板的界面处，并且/或者将第二掩埋层的吸收层布置在高粘度层(第二掩埋层)与目标基板的界面处，以在分离处理期间分别避免应变材料层和至少部分松弛的应变材料层的损伤。
上述实施方式中所使用的应变材料层可以包括InGaN，并且第一掩埋层可以包括硼磷硅酸盐玻璃(BPSG)或者含有B(BSG)或P(PSG)的Si02化合物。
由于铟镓氮化物材料在较宽的波长范围内(尤其是在绿、蓝以及紫外线范围内)能够吸收太阳光，所以它在制造LED以及制造太阳能电池的方面特别有用。然而，本领域已知的是，通过对应变层进行构图，并且利用沉积在支撑基板上并且位于应变材料岛下面的硼磷硅酸盐玻璃层的回流使应变层松弛，可以促进作为异质外延生长Si0.7Ge0.3的应变材料的松弛(例如参见Hobart，KD.et al.，“Compliant Substrates：AComparative Study of the Relaxation Mechanisms of Strained Films Bonded to High andLow Viscosity Oxides”，Journal of Electronic Materials，Volume 29，No.7，2000，pages897-900)，本发明计划对应变InGaN层进行构图、使构图的应变InGaN层松弛，以及将所形成的岛转移到目标基板上。因此，本发明提供了
一种在基板上形成至少部分松弛的应变InGaN层的方法，该方法包括以下步骤：
在晶种基板上生长应变InGaN层；
通过在应变InGaN层上沉积低粘度层(具体来讲，第一掩埋可协变层)、将第一掩埋可协变层键合至所述基板并分离晶种基板，来将应变InGaN层从晶种基板转移到所述基板上；
在将应变InGaN层从晶种基板转移到所述基板之后，对应变InGaN层进行构图，从而形成由间隙隔离开的应变InGaN岛；以及
通过导致可协变材料有些回流的第一热处理使转移到所述基板上的应变InGaN岛至少部分地松弛，以及
将松弛的岛转移到目标基板上。
硼磷硅酸盐玻璃在超过约800℃或850℃(取决于玻璃的实际成分)的温度下表现出所期望的回流特性，从而能够使应变材料层(例如，InGaN材料)松弛。取决于沟槽的宽度，应变材料岛可以在材料松弛之后形成明显连续的层。可以通过在BPSG沉积之前在应变InGaN层(或不同的应变材料层)的Ga面上沉积Si02层来有利地改善所沉积的包括硼磷硅酸盐玻璃的掩埋层的粘附度。
如上所述，利用至少部分松弛的应变材料层，可以制造出不同种类的半导体器件。因而，在此提供了一种制造半导体器件的方法，该方法包括根据一个前述权利要求在目标基板上形成至少部分松弛的应变材料的步骤，还包括在所形成的至少部分松弛的应变材料岛上外延地或者均匀外延地生长材料层的步骤。生长技术可以包括外延横向附生，其允许从材料岛得到连续的材料层生长。
此外，本发明还提供了一种晶片，该晶片包括：
支撑结构，具体来讲，由蓝宝石构成；
高粘度层，以及
至少部分松弛的应变材料岛，具体来讲，面积尺寸从100微米×100微米到1mm×1mm，厚度不超过1000埃。
附图说明
将参照附图来描述本发明另外的特征与优势。在说明书中，对附图进行参照是要例示本发明的优选实施方式。应理解的是，这种实施方式不代表本发明的全部范围。
图1例示了本发明的方法的示例，其包括在第一基板上方形成部分松弛的应变层的步骤以及将该层转移到第二基板上的步骤。
图2例示了形成包括上面转移了应变材料层的中间基板的结构的步骤。
图3例示了图1中所示结构A的形成，包括在键合至基板的掩埋层上对应变材料层进行构图。
具体实施方式
下面将参照附图来说明根据本发明的应变材料层的松弛岛的形成以及这些岛的转移。根据图1，提供若干支撑基板1。支撑基板1可以由包括Si、SiC、Ge等的半导体材料制成，或者它可以是蓝宝石支撑体。在支撑基板1顶上形成掩埋层2。掩埋层可以包括不同的单独层，并且至少包括可协变层(松弛层)。可协变层非限制性地包括硼磷硅酸盐玻璃(BPSG)或者含有B(BSG)或P(PSG)的SiO2化合物。通过B或P的含量可以容易地调整回流速度。
无论如何，可协变层都包括在经受热处理(例如，退火处理)时可以塑性变形并且回流的材料。回流导致通过掩埋层2而键合至支撑基板1的应变材料岛3完全或部分松弛。通过对形成在包括可协变材料层的掩埋层2的顶上的应变层进行构图来形成应变材料岛3。具体地，应变材料岛可以包括InGaN。原则上，应变材料岛3的形状是任意的，并且可以选为便于制造的圆形或矩形。取决于要松弛的岛的表面尺寸，可以在岛中至少开出至少一个孔，以改善材料松弛而不导致翘曲。孔可以是任何形状(例如，圆形、正方形或星形)，并且可以在同一应变岛中重复。此外，可以用掩埋层2的材料来填充应变材料岛3之间的间隙(沟槽)。下面将描述包括支撑基板1、掩埋层2以及应变材料岛3的结构A的制造细节。
当对结构A进行热处理时，掩埋层2的可协变层会塑性变形并且表现出回流，从而获得了塑性变形的掩埋层2’。横向变形导致至少部分且弹性松弛的岛3’，从而防止了翘曲。当然，可能受翘曲效应影响的表面粗糙度通常需要较低，以进行进一步的应用。针对用于LED的外延生长，松弛后的表面粗糙度最好限制在20nm RMS(经AFM测量)。
接着，在至少部分松弛的岛3’之间以及其上面形成第二掩埋层4。第二掩埋层4用于将至少部分松弛的岛3’键合至第二支撑基板5。第二掩埋层4最好不包括可能在后续处理步骤期间进行的热处理(具体地，用于开始分离的退火)下很容易扩散出第二掩埋层4的污染元素。第二掩埋层4将显著地缺乏在至少部分松弛的岛3’上所形成的硼或任何会使LED元件的质量劣化的污染元素，例如，当在某种热处理环境下扩散时。然而，为了在转移到第二支撑基板5之后使至少部分松弛的岛3’进一步松弛，第二掩埋层4也可以包括一些可协变材料。
掩埋层2与第二掩埋层4都可以包括吸收层，以吸收各个支撑物质可以透射的波长的电磁辐射，从而实现与至少部分松弛的岛3’的分离，由此分别地移除支撑物质1或5。这种吸收层最好设置在相应的掩埋层和相应的基板的界面处，并且可以由SixNy：H来形成。
随后将基板1与掩埋层2一起分离，从而获得包括第二基板5、第二掩埋层4以及至少部分松弛的岛3’的结构B。至少部分松弛的岛3’可以随后用于有结构的(structured)材料层6的外延生长，具体地，用于晶体层的外延或均匀外延生长，而晶体层在制造电子、光伏或者光电应用(例如，LED或者激光)的特殊半导体器件中被采用。
当经构图(部分松弛)的应变层(即，岛3和3’)的双重转移分别首先对于第一支撑基板1执行然后对于第二支撑基板5执行时，在结构B中保持了在晶种基板(见下文)上生长的应变材料的极性结构(如果提供极性材料的话)。针对极性III/N材料特别有利的是，针对松弛岛上的容易的外延生长提供III元素的曝露的极性面。该面也是通常在晶种基板进行外延附生之后提供的面。应注意的是，尽管根据本实例，原则上在转移到第二支撑基板5之前，通过结构A的热处理来执行应变材料岛3的(部分)松弛，但是另选地或另外地，可以通过结构B的热处理，即，在转移到第二支撑基板5之后，来实现应变材料岛3的至少部分松弛。然而，此处的重点在于已经松弛的应变材料岛3’的转移。例如，可以通过键合与向后研磨/刻蚀、键合与电磁吸收、Smart
Figure BDA0000046483640000081
或者任何其它本领域已知的层转移机制，来执行从第一支撑基板1到第二支撑基板5的转移。
接着，将参照图2更具体地说明与根据本发明在图1中所示的结构A相似的结构的形成。应变材料层10(例如，由InGaN制成)在晶种层11(例如，由GaN制成)上异质外延生长，其中晶种层11形成在充当晶种基板的蓝宝石或SiC或硅基板12的顶上。也可以通过在是大块基板的晶种基板上或包括键合至支撑基板的晶种层的晶种基板上的外延附生来形成应变材料。有利地，基板的材料与图1中的第一支撑基板1的材料相同，以在这些基板被键合并且经受用于随后的分离的热处理时使其热膨胀系数相匹配。应变材料层10的厚度可以是例如大约100nm。通常，异质外延膜的形成与构图在本领域中是公知的(Hobart，K.D.et al.，“Compliant Substrates：A ComparativeStudy of the Relaxation Mechanisms of Strained Films Bonded to High and Low ViscosityOxides”，Journal of Electronic Materials，Volume 29，No.7，2000，pages 897-900)，并且，在本发明中针对这种形成所使用的具体方法一点也不重要。
根据图2中所示的实施例，通过刻蚀沟槽13从而形成应变材料岛14来对应变材料层10进行构图。可以向下刻蚀沟槽13直至支撑基板12，或者将晶种材料11保持在某个预定的厚度。例如，沟槽可以按100微米至1mm的间隙隔开，沟槽可以具有大约25微米的宽度以及150纳米的深度。根据应用，沟槽的宽度和/或深度可以在数百纳米的范围内。
如本领域中所公知的，将掩埋可协变层15沉积在沟槽13中以及应变材料岛14的顶上。可以选择掩埋层15的厚度从而减小表面不平整度，例如，选择三倍的沟槽深度的厚度。
注入离子核素，以在填充了掩埋材料15的沟槽13的底部以及应变材料岛14的下面形成离子注入区16。离子注入导致掩埋层15和应变材料岛14至晶种层11的键合的削弱，从而，促进了在键合至支撑基板17之后与晶种层11的分离。如果需要，可以在离子注入的步骤之前进行表面平坦化。也可以通过研磨来实现与晶种层11的分离。
如果对离子注入进行控制，使得注入深度超过沟槽的深度(见图2的左半边rhs)，即，完全在晶种材料中执行离子注入，则与在位于沟槽底部的掩埋材料中形成注入的情况(图2的右半边1hs)相比，注入更加均匀。由于更加均匀的注入轮廓，在例如键合至基板19的进一步处理之前的表面平坦化更加容易。
应注意的是，也可以在应变层中进行离子注入，并且，可以在转移到中间基板之后在晶种基板上的应变层中进行构图。
在转移到支撑基板17之后，执行热处理，以使应变材料层15塑性变形。该变形导致至少部分松弛的应变材料岛14。为了进一步减小任何翘曲，可以移除晶种层11的残留，例如，通过在热处理之后的选择性刻蚀，而不是在松弛步骤之前执行。随后通过第二掩埋层18将松弛的结构键合至第二支撑基板19。取决于晶种材料11，当在可协变层中并在晶种材料中已经实现了注入轮廓时可能已经进行了平坦化的繁琐步骤，以恢复充分平坦的表面来进行键合。
然而，在图2所示出的示例中，如果在将应变材料岛14转移到第一支撑基板17之后执行对掩埋层15进行构图的步骤，则图1中所示出的结构A导致通过掩埋材料15来分离应变材料岛14(见图3)。根据图3所示的实施例，晶种层11形成在基板12的顶上，生长在晶种层11上的应变材料层10通过掩埋层15而键合至支撑基板17，并且，向下离子注入直至应变材料层10或者晶种层11，导致具有更加均匀注入轮廓(深度)的削弱的层16，从而促进了精确的分离。随后，至少以应变材料层10的厚度的深度来刻蚀沟槽13。另选地，可以通过掩埋层15向下形成沟槽直至第一支撑基板17。接着，形成第二掩埋层(图2的标号18)用于键合至第二支撑基板(图2的标号19)。
另选地，可以在处理步骤的顺序中更后面的步骤执行应变材料层10的构图的步骤。在第二掩埋层18的沉积之后的构图导致将单独的应变材料岛键合至第二支撑基板。
此外，可以在晶种层11的部分刻蚀之后执行应变材料层10的构图，以对于应变材料层10的厚度采用晶种层11的厚度。然后针对由晶种层11以及在可协变层15顶上的应变材料层10的材料组成的双层层叠执行热处理。随后晶种层11的材料的最终移除可以伴随附加的退火步骤，以完成全部的松弛。此外，可以部分地刻蚀晶种层11，并且，可以在最终移除晶种层材料11的残留之前多次顺序执行热处理，此时，其充当硬化方法以进一步避免翘曲。
另选地，针对整个结构执行热处理，其中，整个结构包括：第一支撑基板17、第一掩埋层15、应变材料岛14、第二掩埋层(也可以是可协变层)18、以及第二支撑基板19(见图2)。在这种情况下，第二基板19提供硬化效果，以进一步避免应变材料岛14的翘曲，其证实对于相对较大尺寸(例如，1mm×1mm并且更大)的岛是特别有利的。
也应注意的是，如果晶种层11是沉积在蓝宝石基板上的GaN，则也可以在应变材料岛的转移处理期间执行通过在GaN层以及蓝宝石基板的界面的激光发射的分离。此外，如果晶种层11是硅片、并且通过SMART
Figure BDA0000046483640000101
处理来实现分离，则支撑基板17有利地是硅基板，以获得相似的热膨胀热处理系数。
下面将描述基于根据本发明的应变层的松弛与转移的用于制造LED、激光器、或者太阳能电池的InGaN外延层的形成的示例。
首先，通过在沉积在蓝宝石晶种基板(对应于图2的参考标记12)上的GaN晶种层上的异质外延来形成厚度为大约100nm并且包括5％至7％铟的应变InGaN层。将厚度为大约50nm的SiO2(或者不掺杂的硅玻璃)氧化层沉积在镓极性的InGaN层上，以改善与另一基板的粘附度。随后在氧化层上形成厚度为大约500nm的掺硼磷硅酸盐玻璃可协变层。可协变层包括4.5％的硼与2％的磷，以达到期望的松弛效果。通过可协变层的自由表面执行氢离子注入，以在GaN晶种层中形成削弱的层，然后通过例如CMP的技术对表面进行研磨。以4e17原子/cm2以及足够穿过应变层、氧化层、以及InGaN层的离子能量(大约120keV)执行离子注入。
在另一蓝宝石基板(对应于图2的参考标记17)上沉积厚度大约为150nm的SixNy：H吸收层，并且，随后在氮化层上形成掺硼磷硅酸盐玻璃键合层，并且在键合至包括InGaN应变层的削弱的结构之前进行研磨。所产生的整个掺硼磷硅酸盐玻璃层具有大约1微米的厚度。
接着，通过10个小时温度为450℃的热处理来实现削弱的层的断裂以及最初蓝宝石晶种层与GaN晶种层的分离。注意，将在该阶段的温度保持在掺硼磷硅酸盐玻璃层的熔化(回流)温度以下。在热处理之后，将残留的GaN晶种材料进行干法刻蚀，以释放N极性的InGaN层。随后将InGaN层构图，以通过标准的光刻过程在掺硼磷硅酸盐玻璃层中形成单个深度为10nm至40nm的沟槽。
在接着的步骤中，执行4个小时800℃的退火处理，以使掺硼磷硅酸盐玻璃层回流，并使由构图处理所产生的对应的应变InGaN岛松弛(大约1002至3002平方微米)。在InGaN层的N面与SiO2氧化层(或者不掺杂的硅玻璃)之间可以提供厚度大约为50nm的SiN层，以改善InGaN层与氧化层之间的粘附度。在这种情况下，SiN层充当可以用作分离步骤的吸收层。
在第二蓝宝石基板(对应于图2的参考标记19)上沉积厚度为大约1微米的不掺杂的硅玻璃层。不掺杂的硅玻璃层与可选择的SiN层的组合至少形成图2的部分的掩埋层18。在键合不掺杂的硅玻璃层之前，执行键合表面的研磨。键合的不掺杂的硅玻璃层的整个厚度可以是大约1微米(研磨之后)。通过异质外延所形成的InGaN应变层在第一转移步骤中所转移到的基板(见图2的参考标记17)的分离是通过利用Ar/F激光器的电磁辐射来实现的，其中，Ar/F激光器通过基板提供193nm的光，基板对于该波长是透明的。随后，通过研磨与刻蚀来移除SiN的残留、不掺杂的硅玻璃、以及掺硼磷硅酸盐玻璃层。
所产生的结构包括完全松弛的镓极性的InGaN岛，该结构可以用于适合于制造电子器件、光伏器件、或者光电器件的材料层的均匀外延生长。例如，可以执行与松弛的InGaN岛的铟含量相比具有相同的或相似的铟含量的InGaN材料的外延附生。
之前讨论的所有实施方式都不是旨在限制，而是充当阐明本发明的特征与优势的示例。应理解的是，也可以以不同的方式组合部分或全部上述特征。

Claims (19)

1.一种在目标基板上形成至少部分松弛的应变材料岛的方法，该方法包括相继执行的以下步骤：
用应变材料层在中间基板上形成岛；
通过第一热处理使应变材料岛至少部分松弛；以及
将至少部分松弛的应变材料岛转移到所述目标基板上。
2.根据权利要求1所述的方法，该方法还包括将所述应变材料层从晶种基板转移到所述中间基板上的步骤，其中，将所述应变材料层从晶种基板转移到所述中间基板上的步骤包括以下处理：在所述应变材料层上沉积低粘度层；以及将所述低粘度层接合至所述中间基板。
3.根据权利要求1或2所述的方法，其中，将至少部分松弛的应变材料岛转移到所述目标基板上的步骤包括以下处理：在所述至少部分松弛的应变材料岛上沉积高粘度层；以及将所述高粘度层接合至所述目标基板。
4.根据权利要求1或2所述的方法，其中，将至少部分松弛的应变材料岛转移到所述目标基板上的步骤包括以下处理：在所述至少部分松弛的应变材料岛上沉积低粘度层；以及将所述低粘度层接合至所述目标基板；并且该方法还包括以下步骤：通过第二热处理来使转移到所述目标基板上的所述至少部分松弛的应变材料岛松弛。
5.根据权利要求1所述的方法，该方法还包括以下步骤：在将所述应变材料层从晶种基板转移到所述中间基板上之前对所述应变材料层进行构图，由此形成通过间隙而隔开的应变材料岛。
6.根据权利要求1所述的方法，该方法还包括以下步骤：在将所述应变材料层从晶种基板转移到所述中间基板上之后对所述应变材料层进行构图，由此形成通过间隙而隔开的应变材料岛，其中，所述间隙向下延伸至所述中间基板，使得所述间隙的底部上没有残留所述低粘度层的材料。
7.根据权利要求2所述的方法，该方法还包括以下步骤：在所述应变材料层岛上沉积第二掩埋层；以及在使所述应变材料层岛至少部分松弛之前对第二掩埋层和所述应变材料层岛进行构图。
8.根据权利要求1所述的方法，该方法还包括以下步骤：
在晶种基板上生长所述应变材料层；
在所述应变材料下面的所述晶种基板中注入离子，以形成削弱层；以及
通过第三热处理使所述应变材料在所述削弱层处与所述晶种基板分离开。
9.根据权利要求5所述的方法，该方法还包括以下步骤：
在晶种基板上生长所述应变材料层；
在对所述应变材料层进行了构图之后，在所述应变材料岛上并在使所述应变材料岛隔开的所述间隙中沉积所述低粘度层；
在所述应变材料岛下面的所述晶种基板中注入离子，并且在位于将所述应变材料岛隔开的所述间隙的底部的所述低粘度层中注入离子，以形成削弱层；以及
通过第三热处理将所述应变材料岛在所述削弱层处与所述晶种基板分离开。
10.根据权利要求1所述的方法，其中，所述晶种基板与所述中间基板和/或所述中间基板与所述目标基板是相同材料制成的。
11.根据权利要求1所述的方法，其中，所述低粘度层和/或所述高粘度层包括适于吸收电磁辐射的吸收层。
12.根据权利要求5所述的方法，该方法还包括以下步骤：在进行构图以在削弱区域下面形成沟槽之前，在所述晶种基板中注入离子以形成该削弱区域，并且其中，将所述低粘度层沉积在经构图的应变材料层上，使之不完全填充通过所述构图而形成的沟槽；并且该方法还包括以下步骤：将通过所述构图而形成的岛接合至所述中间基板；以及在所述削弱区域处分离所述晶种基板。
13.根据权利要求1所述的方法，其中，所述应变材料层包括InGaN，并且/或者所述低粘度层包括硼磷硅酸盐玻璃、BPSG或包含硼或磷的SiO2化合物，并且/或者所述高粘度层包括热氧化物材料。
14.根据权利要求2所述的方法，其中，在所述应变材料层上沉积掩埋可协变层。
15.根据权利要求3所述的方法，其中，在所述至少部分松弛的应变材料岛上沉积掩埋层。
16.根据权利要求4所述的方法，其中，在所述至少部分松弛的应变材料岛上沉积掩埋层。
17.根据权利要求10所述的方法，其中，所述材料包括蓝宝石、硅、SiC或Ge。
18.一种用于制造半导体器件的方法，该方法包括根据前述权利要求之一所述的在目标基板上提供至少部分松弛的应变材料的步骤，还包括在所形成的至少部分松弛的应变材料上外延生长至少一个材料层。
19.根据权利要求18所述的用于制造半导体器件的方法，其中，在所形成的至少部分松弛的应变材料上外延生长用于LED器件层、光伏器件层或激光器件层的层。
CN2009801304478A 2008-08-06 2009-07-02 应变层的松弛与转移 Active CN102113090B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP08290759.3A EP2151852B1 (en) 2008-08-06 2008-08-06 Relaxation and transfer of strained layers
EP08290759.3 2008-08-06
PCT/EP2009/004792 WO2010015302A2 (en) 2008-08-06 2009-07-02 Relaxation and transfer of strained layers

Publications (2)

Publication Number Publication Date
CN102113090A CN102113090A (zh) 2011-06-29
CN102113090B true CN102113090B (zh) 2013-12-18

Family

ID=40427844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801304478A Active CN102113090B (zh) 2008-08-06 2009-07-02 应变层的松弛与转移

Country Status (7)

Country Link
US (2) US7981767B2 (zh)
EP (1) EP2151852B1 (zh)
JP (1) JP5499371B2 (zh)
KR (2) KR101516619B1 (zh)
CN (1) CN102113090B (zh)
TW (1) TWI456660B (zh)
WO (1) WO2010015302A2 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
EP2151856A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
TWI457984B (zh) 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
EP2159836B1 (en) * 2008-08-25 2017-05-31 Soitec Stiffening layers for the relaxation of strained layers
ATE555494T1 (de) * 2009-02-19 2012-05-15 S O I Tec Silicon Relaxation und übertragung von verspannten materialschichten
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
US9029866B2 (en) 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
JP5985393B2 (ja) 2009-08-04 2016-09-06 ジーエーエヌ システムズ インコーポレイテッド アイランドマトリックス化窒化ガリウムマイクロ波トランジスタおよびパワースイッチングトランジスタ
CN102893392B (zh) 2010-04-13 2015-08-05 Gan***公司 采用孤岛拓扑结构的高密度氮化镓器件
FR2973157B1 (fr) 2011-03-25 2014-03-14 Soitec Silicon On Insulator Procédé de réalisation d'ilots de matériau contraint au moins partiellement relaxe
FR2975222A1 (fr) * 2011-05-10 2012-11-16 Soitec Silicon On Insulator Procede de fabrication d'un substrat semiconducteur
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
FR2985609B1 (fr) 2012-01-05 2014-02-07 Commissariat Energie Atomique Substrat structure pour leds a forte extraction de lumiere
US8471243B1 (en) 2012-01-31 2013-06-25 Soitec Photoactive devices with improved distribution of charge carriers, and methods of forming same
WO2013114152A1 (en) 2012-01-31 2013-08-08 Soitec Photoactive devices with improved distribution of charge carriers, and methods of forming same
US9583363B2 (en) 2012-12-31 2017-02-28 Sunedison Semiconductor Limited (Uen201334164H) Processes and apparatus for preparing heterostructures with reduced strain by radial distension
US9620626B2 (en) 2014-05-08 2017-04-11 Soitec Method for fabricating a semiconductor device including fin relaxation, and related structures
US9165945B1 (en) 2014-09-18 2015-10-20 Soitec Method for fabricating semiconductor structures including transistor channels having different strain states, and related semiconductor structures
US9209301B1 (en) 2014-09-18 2015-12-08 Soitec Method for fabricating semiconductor layers including transistor channels having different strain states, and related semiconductor layers
US9219150B1 (en) 2014-09-18 2015-12-22 Soitec Method for fabricating semiconductor structures including fin structures with different strain states, and related semiconductor structures
FR3041364B1 (fr) * 2015-09-18 2017-10-06 Soitec Silicon On Insulator Procede de transfert de paves monocristallins
US10714464B2 (en) * 2016-02-16 2020-07-14 Glo Ab Method of selectively transferring LED die to a backplane using height controlled bonding structures
FR3056825B1 (fr) 2016-09-29 2019-04-26 Soitec Structure comprenant des ilots semi-conducteurs monocristallins, procede de fabrication d'une telle structure
FR3063571B1 (fr) * 2017-03-01 2021-04-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat donneur pour la formation de dispositifs optoelectroniques, collection de substrats issus de ce procede
FR3064108B1 (fr) * 2017-03-17 2022-12-30 Soitec Silicon On Insulator Substrat de croissance pour la formation de dispositifs optoelectroniques, procede de fabrication d'un tel susbstrat, et utilisation du susbtrat notamment dans le domaine des micro-ecrans d'affichage
FR3079071B1 (fr) * 2018-03-13 2020-02-28 Soitec Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins prensentant une variete de parametres de maille
FR3079070B1 (fr) * 2018-03-13 2020-02-28 Soitec Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins presentant une variete de parametres de maille
SG11201908017RA (en) 2017-03-17 2019-10-30 Soitec Silicon On Insulator Growth substrate for forming optoelectronic devices, method for manufacturing such a substrate, and use of the substrate, in particular in the field of micro-display screens
US11145786B2 (en) 2018-09-11 2021-10-12 Facebook Technologies, Llc Methods for wafer-to-wafer bonding
US11342479B2 (en) 2018-09-11 2022-05-24 Facebook Technologies, Llc Reducing bowing of materials before wafer-to-wafer bonding for LED manufacturing
US11056611B2 (en) 2018-09-11 2021-07-06 Facebook Technologies, Llc Mesa formation for wafer-to-wafer bonding
FR3088478B1 (fr) 2018-11-08 2020-10-30 Soitec Silicon On Insulator Procede de fabrication collective d'une pluralite de structures semi-conductrices
FR3091005B1 (fr) 2018-12-21 2021-01-29 Soitec Silicon On Insulator Substrat de croissance et procede de fabrication d’un tel substrat
GB2586862B (en) * 2019-09-06 2021-12-15 Plessey Semiconductors Ltd LED precursor incorporating strain relaxing structure
FR3103627B1 (fr) 2019-11-25 2023-03-24 Soitec Silicon On Insulator Procede de production d'un substrat comprenant une etape de traitement thermique de relaxation
GB2592253A (en) * 2020-02-21 2021-08-25 Rockley Photonics Ltd Transfer die for micro-transfer printing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
US6214733B1 (en) * 1999-11-17 2001-04-10 Elo Technologies, Inc. Process for lift off and handling of thin film materials

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994867A (en) 1988-07-22 1991-02-19 Xerox Corporation Intermediate buffer films with low plastic deformation threshold for lattice mismatched heteroepitaxy
JP3237888B2 (ja) 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
US5461243A (en) 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
CN1495523A (zh) 1996-08-27 2004-05-12 ������������ʽ���� 转移方法和有源矩阵基板的制造方法
JP3744155B2 (ja) * 1997-11-07 2006-02-08 豊田合成株式会社 窒化ガリウム系化合物半導体基板の製造方法
FR2774511B1 (fr) * 1998-01-30 2002-10-11 Commissariat Energie Atomique Substrat compliant en particulier pour un depot par hetero-epitaxie
FR2775121B1 (fr) 1998-02-13 2000-05-05 Picogiga Sa Procede de fabrication de substrats en film mince de materiau semiconducteur, structures epitaxiales de materiau semiconducteur formees sur de tels substrats, et composants obtenus a partir de ces structures
US6406795B1 (en) 1998-11-25 2002-06-18 Applied Optoelectronics, Inc. Compliant universal substrates for optoelectronic and electronic devices
JP2004507084A (ja) * 2000-08-16 2004-03-04 マサチューセッツ　インスティテュート　オブ　テクノロジー グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
FR2817394B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US20030064535A1 (en) 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US7175704B2 (en) 2002-06-27 2007-02-13 Diamond Innovations, Inc. Method for reducing defect concentrations in crystals
US7018909B2 (en) 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US7348260B2 (en) 2003-02-28 2008-03-25 S.O.I.Tec Silicon On Insulator Technologies Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
US20040192067A1 (en) 2003-02-28 2004-09-30 Bruno Ghyselen Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
FR2851847B1 (fr) 2003-02-28 2005-10-14 Soitec Silicon On Insulator Relaxation d'une couche mince apres transfert
US7812340B2 (en) 2003-06-13 2010-10-12 International Business Machines Corporation Strained-silicon-on-insulator single-and double-gate MOSFET and method for forming the same
FR2860248B1 (fr) 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
FR2860249B1 (fr) 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
US7247534B2 (en) * 2003-11-19 2007-07-24 International Business Machines Corporation Silicon device on Si:C-OI and SGOI and method of manufacture
JP2006156950A (ja) 2004-10-29 2006-06-15 Sharp Corp 半導体発光素子の製造方法
US7585792B2 (en) 2005-02-09 2009-09-08 S.O.I.Tec Silicon On Insulator Technologies Relaxation of a strained layer using a molten layer
CN101248519B (zh) 2005-02-28 2011-08-24 硅源公司 衬底硬化方法及所得器件
US7273798B2 (en) 2005-08-01 2007-09-25 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Gallium nitride device substrate containing a lattice parameter altering element
US7399686B2 (en) 2005-09-01 2008-07-15 International Business Machines Corporation Method and apparatus for making coplanar dielectrically-isolated regions of different semiconductor materials on a substrate
US20070069225A1 (en) * 2005-09-27 2007-03-29 Lumileds Lighting U.S., Llc III-V light emitting device
US8334155B2 (en) 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
FR2895420B1 (fr) 2005-12-27 2008-02-22 Tracit Technologies Sa Procede de fabrication d'une structure demontable en forme de plaque, en particulier en silicium, et application de ce procede.
FR2895562B1 (fr) * 2005-12-27 2008-03-28 Commissariat Energie Atomique Procede de relaxation d'une couche mince contrainte
JP2007281257A (ja) 2006-04-07 2007-10-25 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
US7494902B2 (en) 2006-06-23 2009-02-24 Interuniversitair Microelektronica Centrum Vzw (Imec) Method of fabricating a strained multi-gate transistor
JP5160080B2 (ja) 2006-06-23 2013-03-13 アイメック 歪マルチゲートトランジスタの製造方法およびそこから得られるデバイス
JP5003033B2 (ja) 2006-06-30 2012-08-15 住友電気工業株式会社 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
EP1901345A1 (en) 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
EP2087507A4 (en) 2006-11-15 2010-07-07 Univ California METHOD FOR THE HETEROEPITAXIAL GROWTH OF QUALITATIVELY HIGH-QUALITY N-SIDE-GAN, INN AND AIN AND THEIR ALLOYS THROUGH METALLORGANIC CHEMICAL IMMUNE
US20080122061A1 (en) 2006-11-29 2008-05-29 Texas Instruments Incorporated Semiconductor chip embedded in an insulator and having two-way heat extraction
US7858995B2 (en) 2007-08-03 2010-12-28 Rohm Co., Ltd. Semiconductor light emitting device
EP2151861A1 (en) 2008-08-06 2010-02-10 S.O.I. TEC Silicon Passivation of etched semiconductor structures
EP2151856A1 (en) 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
US6214733B1 (en) * 1999-11-17 2001-04-10 Elo Technologies, Inc. Process for lift off and handling of thin film materials

Also Published As

Publication number Publication date
US7981767B2 (en) 2011-07-19
KR20130070652A (ko) 2013-06-27
KR101516619B1 (ko) 2015-05-04
EP2151852B1 (en) 2020-01-15
EP2151852A1 (en) 2010-02-10
CN102113090A (zh) 2011-06-29
WO2010015302A3 (en) 2010-05-14
US20110180911A1 (en) 2011-07-28
KR20110031988A (ko) 2011-03-29
TWI456660B (zh) 2014-10-11
TW201021125A (en) 2010-06-01
JP5499371B2 (ja) 2014-05-21
JP2011530179A (ja) 2011-12-15
US20100032793A1 (en) 2010-02-11
WO2010015302A2 (en) 2010-02-11
US8492244B2 (en) 2013-07-23

Similar Documents

Publication Publication Date Title
CN102113090B (zh) 应变层的松弛与转移
CN109844184A (zh) 用于功率应用和射频应用的工程化衬底结构
US20070278574A1 (en) Compound semiconductor-on-silicon wafer with a thermally soft insulator
US11011373B2 (en) Engineered substrate structures for power and RF applications
CN102239538A (zh) 形成经松弛半导体材料层、半导体结构、装置的方法及包含经松弛半导体材料层、半导体结构、装置的工程衬底
CN102113102B (zh) 应变层的松弛
CN102439695B (zh) 应变材料层的松弛和转移
CN101106067A (zh) 半导体器件与硅衬底的剥离方法
US8642443B2 (en) Process for the realization of islands of at least partially relaxed strained material
JP5505845B2 (ja) 歪み層緩和のための硬化層

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant