CN103855210A - 射频横向双扩散场效应晶体管及其制造方法 - Google Patents
射频横向双扩散场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN103855210A CN103855210A CN201210509266.XA CN201210509266A CN103855210A CN 103855210 A CN103855210 A CN 103855210A CN 201210509266 A CN201210509266 A CN 201210509266A CN 103855210 A CN103855210 A CN 103855210A
- Authority
- CN
- China
- Prior art keywords
- type
- region
- buried regions
- forms
- implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000009792 diffusion process Methods 0.000 title abstract description 7
- 238000002353 field-effect transistor method Methods 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 42
- 229920005591 polysilicon Polymers 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000005669 field effect Effects 0.000 claims abstract description 16
- 238000002513 implantation Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 21
- 238000000206 photolithography Methods 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 229910052796 boron Inorganic materials 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 230000009977 dual effect Effects 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 13
- 230000005684 electric field Effects 0.000 abstract description 9
- 238000002347 injection Methods 0.000 abstract description 7
- 239000007924 injection Substances 0.000 abstract description 7
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 230000000452 restraining effect Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 14
- -1 boron ion Chemical class 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- QVGXLLKOCUKJST-OUBTZVSYSA-N oxygen-17 atom Chemical compound [17O] QVGXLLKOCUKJST-OUBTZVSYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种射频横向双扩散场效应晶体管，包括P型衬底、在所述P型衬底上外延生长形成的P型外延层及位于P型外延层中离子注入形成的P阱，所述P阱用于形成沟道，所述在P型外延层中离子注入形成的P埋层。所述P埋层位于所述P阱的下方，所述P埋层与所述P阱相接触。本发明所述的射频横向双扩散场效应晶体管可以有效的降低寄生双极晶体管的基区电阻，从而抑制其寄生双极晶体管导通。并且P埋层与P阱一起对轻掺杂的漂移区进行耗尽，使漂移区表面电场分部均匀，降低多晶硅栅靠近漏端边缘下方电场强度，从而抑制热载流子注入到栅靠近漏端边缘氧化层中。
Description
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种射频横向双扩散场效应晶体管，本发明还涉及该晶体管的制造方法。
背景技术
随着3G时代的到来，通讯领域越来越多的要求更大功率的射频(RF)器件的开发。射频横向双扩散场效应晶体管(RFLDMOS)，由于其具有非常高的输出功率，早在上世纪90年代就已经被广泛应用于手提式无线基站功率放大中，其应用频率为900MHz-3.8GHz。RFLDMOS与传统的硅基双极晶体管相比，具有更好的线性度，更高的功率和增益。如今，RFLDMOS比双极管，以及GaAs器件更受欢迎。
在RFLDMOS的可靠性评估中，热载流子注入(HCI)和寄生双极晶体管是否容易导通是两个非常重要的指标，它们影响到器件的寿命。目前RFLDMOS的结构如图1所示，采用掺高浓度P型杂质的衬底，即P型衬底11，在所述P型衬底11上根据器件耐压的要求不同外延生长不同厚度和掺杂浓度的P型外延层12，随后形成栅氧17及多晶硅栅15，然后通过离子注入和扩散工艺分别形成轻掺杂的漂移区(LDD)18、P阱14、N+源区110、N+漏区111和P+区域19，再分别形成法拉第屏蔽层16、P型多晶硅塞或金属塞13等后续其他工艺过程形成RFLDMOS。这种结构在漏端有轻掺杂的漂移区(LDD)18，从而使其具有较大的击穿电压(BV)，同时由于其漂移区18浓度较淡，使其具有较大的导通电阻(Rdson)。而RFLDMOS在应用中，有时候会需要非常大的输出功率，因此需要器件具有非常低的导通电阻(Rdson)，此时，漂移区的浓度会增加，在原有法拉第屏蔽层不变的情况下，多晶硅栅氧边缘下方电场强度变大，使得HCI恶化。同时，在研发过程中，寄生的双极晶体管是否导通也是一项不容忽视的指标。这里的寄生双极管指的是，源端N型重掺杂区域形成的发射区、沟道P型中掺杂区域形成的基区和轻掺杂漂移区形成的集电区。其导通的原因主要是，沟道浓度太低或者有效沟道长度太短，基区电阻较大，使得基区和发射区正向导通。
发明内容
本发明所要解决的技术问题是提供一种射频横向双扩散场效应晶体管，能降低寄生双极晶体管基区电阻从而抑制寄生双极晶体管导通，并且降低多晶硅栅氧靠近漏端边缘下方的电场强度从而抑制HCI。
为解决上述技术问题，本发明提供的一种射频横向双扩散场效应晶体管，包括P型衬底、在所述P型衬底上外延生长形成的P型外延层及位于P型外延层中的P阱，所述P阱用于形成沟道，所述在P型外延层中包括一P埋层，所述P埋层位于所述P阱的下方，所述P埋层与所述P阱相接触。
进一步的，所述P埋层的长度为源端到沟道底下区域的长度。
进一步的，所述P埋层的长度为所述P型外延层的长度。
进一步的，还包括氧化层和多晶硅栅、轻掺杂的漂移区、法拉第屏蔽层、N+源区、N+漏区、P+区域、以及P型多晶硅塞或金属塞。
一种射频横向双扩散场效应晶体管的制造方法，包括：
步骤1、在P型衬底上外延生长P型外延层；在P型外延层上面生长一层阻挡氧化层，然后通过离子注入形成P埋层。
步骤2、多晶硅栅的形成，首先去除所述阻挡氧化层，接着热氧生长一层栅氧化层，然后淀积多晶硅，淀积光刻胶，最后通过光刻板定义刻蚀出多晶硅栅；
步骤3、轻掺杂漂移区的形成，在不去除光刻胶的情况下，进行轻掺杂漂移区的N型离子注入，形成轻掺杂漂移区；
步骤4、P阱的形成，光刻板定义出P阱区域及位置，刻蚀出该区域，通过自对准的工艺进行P型离子注入，然后高温推进形成；
步骤5、通过光刻板分别定义出N+源区、N+漏区以及P+区域，分别进行离子注入形成N+源区、N+漏区以及P+区域；
步骤6、法拉第屏蔽层的形成，淀积氧化层，淀积金属硅化物，光刻板定义出法拉第屏蔽层的面积和位置，然后刻蚀金属硅化物形成法拉第屏蔽层；
步骤7、P型多晶硅塞或者金属塞的形成，光刻板定义出P型多晶硅塞或者金属塞的区域，刻蚀出槽，淀积P型多晶硅或者金属材料，通过研磨或者刻蚀等工艺形成。
进一步的，步骤1中所述的离子注入形成P埋层为通过在所述P型外延层中光刻板定义刻蚀出P埋层的区域，然后注入P型杂质，高温推进形成一P埋层。
进一步的，步骤1中所述离子注入形成P埋层为在所述P型外延层中直接普注P型杂质，然后高温推进形成一P埋层。
进一步的，步骤1中所述离子注入形成P埋层，所述离子的种类为硼，其能量为100keV-1000keV，剂量为1.0e12-1.0e15cm-2；步骤3中所述的轻掺杂漂移区的N型离子注入，所述离子的种类为磷或砷，其能量为50keV-300keV，剂量为1.0e11-4.0e12cm-2；步骤4中所述的P型离子注入，所述离子的种类为硼，能量为30-80keV，剂量为5e12-2e14cm-2。
进一步的，步骤6中所述的法拉第屏蔽层为一层。
进一步的，步骤6中所述的法拉第屏蔽层为多层。
本发明所述的射频横向双扩散场效应晶体管可以有效的降低寄生双极晶体管的基区电阻，从而抑制其寄生双极晶体管导通。并且P埋层的注入与P阱一起对轻掺杂的漂移区进行耗尽，使漂移区表面电场分部均匀，降低多晶硅栅靠近漏端边缘下方部分电场强度降低，从而抑制热载流子注入到栅边缘氧化层中。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有的RFLDMOS器件的结构示意图；
图2是本发明RFLDMOS器件第一实施例结构示意图；
图3是本发明RFLDMOS器件第二实施例结构示意图；
图4a是公知的RFLDMOS在HCI测试条件下的碰撞电离率图；
图4b是本发明的RFLDMOS在HCI测试条件下的碰撞电离率图；
图4c是公知的RFLDMOS与本发明RFLDMOS在沿着图4a中M切线所对应的电场强度曲线对比图；
图5a是公知的RFLDMOS硼离子的浓度分布图；
图5b是本发明的RFLDMOS硼离子的浓度分布图；
图5c是公知的RFLDMOS与本发明RFLDMOS在沿着图5a中N切线所对应的硼离子浓度分布对比图；
图6是公知的RFLDMOS与本发明RFLDMOS的转移特性曲线对比图；
图7是公知的RFLDMOS与本发明RFLDMOS的击穿电压曲线对比图；
图8a-8i是本发明RFLDMOS制造方法的流程示意图。
主要器件附图说明：
P型衬底11 P型外延层12
P型多晶硅塞或金属塞13 P阱14
多晶硅栅15 法拉第屏蔽层16
氧化层17 轻掺杂的漂移区18
P+区域19 N+源区110
N+漏区111
P型衬底201 P型外延层202
P埋层203 P阱204
P型多晶硅塞或金属塞205 多晶硅栅206
氧化层207 法拉第屏蔽层208
轻掺杂的漂移区209 P+区域210
N+源区211 N+漏区212
P型衬底301 P型外延层302
P埋层303 P阱304
P型多晶硅塞或金属塞305 多晶硅栅306
氧化层307 法拉第屏蔽层308
轻掺杂的漂移区309 P+区域310
N+源区311 N+漏区312
P型衬底801 P型外延层802
阻挡氧化层803 光刻胶804
P埋层805 栅氧化层806
多晶硅807 多晶硅栅808
轻掺杂漂移区809 P阱810
P+区域811 N+源区812
N+漏区813 法拉第屏蔽层814
氧化层815 P型多晶硅塞或者金属塞816
具体实施方式
为使贵审查员对本发明的目的、特征及功效能够有更进一步的了解与认识，以下配合附图详述如后。
如图2所示，为本发明RFLDMOS器件的第一实施例的结构示意图，采用掺高浓度P型杂质的衬底，即P型衬底201，在所述P型衬底201上根据器件耐压的要求不同生长不同厚度和掺杂浓度的P型外延层202，在所述的P型外延层202中通过光刻板定义刻蚀出P埋层203的区域，即源端到沟道底下区域，然后进行P型离子注入并高温推进形成P埋层203；利用离子注入和扩散工艺形成P阱204，热氧生长氧化层207和淀积多晶硅栅206；利用离子注入和扩散工艺分别形成轻掺杂的漂移区(LDD)209、P+区域210、N+源区211及N+漏区212。随后形成法拉第屏蔽层208、P型多晶硅塞或者金属塞205。其中，所述P阱204用于形成沟道；所述P埋层203位于所述P阱204的下方，所述P埋层203与所述P阱204相接触；所述P埋层203的注入可以有效的降低寄生双极晶体管的基区电阻，从而抑制其寄生双极晶体管导通并且P埋层203的注入与P阱204一起对轻掺杂的漂移区209进行耗尽，使轻掺杂的漂移区209表面电场分部均匀，降低多晶硅栅206靠近漏端边缘下方部分电场强度降低，从而抑制热载流子注入到栅边缘氧化层中。
如图3所示，为本发明第二实施例的结构示意图，本发明第二实施例与第一实施例的区别在于，本实施例中的P埋层303的区域不使用光刻板定义，而直接进行P型离子普注，即P埋层303的长度为所述P型外延层302的长度。
如图4a、图4b所示，分别为公知的RFLDMOS和本发明的RFLDMOS在HCI测试条件下的碰撞电离率图，图4a、图4b中电离率随着颜色的加深电离率变大，从图4a、图4b中可以看出，区域A浅色部分的面积明显比区域B的面积大，即公知的RFLDMOS在多晶硅栅下的电离率明显比本发明的RFLDMOS的电离率大，则本发明的结构有益于抑制热载流子的注入(HCL)。
如图4c所示，为公知的RFLDMOS与本发明RFLDMOS在沿着图4a中M切线所对应的电场强度曲线对比图，其中虚线表示公知技术，实线表示本发明技术。可以看出本发明的RFLDMOS沿着M切线的电场强度明显小于公知技术，有益于抑制热载流子注入(HCI)。
如图5a、5b所示，分别表示公知的RFLDMOS与本发明的RFLDMOS硼离子的浓度分布图，图5a、5b中硼离子的浓度随着颜色的加深浓度越小，则可以看出图5a中的硼离子浓度较大的区域面积明显小于图5b中的面积，可以知道公知的RFLDMOS中的硼离子的浓度比本发明的RFLDMOS硼离子的浓度小。
如图5c所示，为公知的RFLDMOS与本发明RFLDMOS在沿着图5a中N切线所对应的硼离子浓度分布对比图，其中虚线表示公知技术，实线表示本发明技术，可以看出本发明的RFLDMOS沿着N切线所对应的硼离子浓度分布明显大于公知的RFLDMOS，有利于降低寄生双极晶体管的基区电阻，从而可以起到抑制寄生双极晶体管导通的作用。如图6所示，为公知的RFLDMOS与本发明RFLDMOS的转移特性曲线对比图，其中虚线表示公知技术，实线表示本发明技术，从图中可以看出，两者的转移特性曲线基本一致，即两种器件的阈值电压、导通电阻基本相同。
如图7所示，为公知的RFLDMOS与本发明RFLDMOS的击穿电压曲线对比图，其中虚线表示公知技术，实线表示本发明技术，从图中可以看出，两者的转移特性曲线基本一致，即两种器件的击穿电压基本相同。
本发明的射频横向双扩散场效应晶体管的制造方法，包括：
步骤1、在P型衬底801上外延生长P型外延层802；在P型外延层802上面生长一层阻挡氧化层803；淀积一层光刻胶804，然后通过光刻板在所述P型外延层802中定义刻蚀出P埋层805注入的区域，然后进行P型离子注入，然后高温推进形成P埋层805；如图8a所示，或者不淀积光刻板，在所述P型外延层802中直接普注P型杂质，然后高温推进形成P埋层805，如图8b所示。注入较高能量的P型杂质，其杂质种类为硼，其能量为100keV-1000keV，剂量为1.0e12-1.0e15cm-2。形成的P埋层805的体浓度为1.0e15-1.0e20cm-3。最后去除光刻胶804。
步骤2、多晶硅栅808形成，首先去除阻挡氧化层803，接着热氧生长一层栅氧化层806，然后淀积多晶硅807，淀积光刻胶804，如图8c；最后通过光刻板定义刻蚀出多晶硅栅808，如图8d所示。
步骤3、在不去除光刻胶804的情况下，进行一步较高能量的轻掺杂漂移区(LDD)809的N型离子注入。所述N型离子种类为磷、砷等，其能量为50keV-300keV，剂量为1.0e11-4.0e12cm-2。如图8e所示；然后去除光刻胶804。
步骤4、P阱810的形成，光刻板定义出P阱810区域及位置，刻蚀出该区域，通过自对准的工艺进行P型离子注入，然后高温推进形成。所述P型离子为硼，能量为30-80keV，剂量为5e12-2e14cm-2；如图8f所示。
步骤5、通过光刻板定义出P+区域811、N+源区812及N+漏区813，分别进行离子注入并高温退火形成N+源区811、N+漏区812以及P+区域813；注入N+源区812及N+漏区813的N+离子，杂质为磷或砷，能量为0keV-200keV，剂量为1.0e12-1.0e16cm-2。在P+区域811中注入P+离子，杂质为硼或者二氟化硼，其能量为0keV-100keV，剂量为1.0e12-1.0e16cm-2；如图8g所示。
步骤6、法拉第屏蔽层814的形成工艺：淀积氧化层815，淀积金属硅化物，光刻板定义出法拉第屏蔽层814的面积和位置，然后刻蚀金属硅化物形成法拉第屏蔽层814，如图8h。其中法拉第屏蔽层可以是一层或者多层的结构。
步骤7、P型多晶硅塞或者金属塞816的形成工艺：光刻板定义出P型多晶硅塞或者金属塞816的区域，刻蚀出槽，淀积P型多晶硅或者金属材料，通过研磨或者刻蚀等工艺形成，如图8i。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (10)
1.一种射频横向双扩散场效应晶体管，包括P型衬底、在所述P型衬底上外延生长形成的P型外延层及位于P型外延层中的P阱，所述P阱用于形成沟道，其特征在于，所述在P型外延层中包括一P埋层，所述P埋层位于所述P阱的下方，所述P埋层与所述P阱相接触。
2.如权利要求1所述射频横向双扩散场效应晶体管，其特征在于，所述P埋层的长度为源端到沟道底下区域的长度。
3.如权利要求1所述射频横向双扩散场效应晶体管，其特征在于，所述P埋层的长度为所述P型外延层的长度。
4.如权利要求1所述的射频横向双扩散场效应晶体管，其特征在于，还包括氧化层和多晶硅栅、轻掺杂的漂移区、法拉第屏蔽层、N+源区、N+漏区、P+区域、以及P型多晶硅塞或金属塞。
5.一种如权利要求1所示的射频横向双扩散场效应晶体管的制造方法，其特征在于，包括：
步骤1、在P型衬底上外延生长P型外延层；在P型外延层上面生长一层阻挡氧化层，然后通过离子注入形成P埋层；
步骤2、多晶硅栅的形成，首先去除所述阻挡氧化层，接着热氧生长一层栅氧化层，然后淀积多晶硅，淀积光刻胶，最后通过光刻板定义刻蚀出多晶硅栅；
步骤3、轻掺杂漂移区的形成，在不去除光刻胶的情况下，进行轻掺杂漂移区的N型离子注入，形成轻掺杂漂移区，然后去除光刻胶；
步骤4、P阱的形成，光刻板定义出P阱区域及位置，刻蚀出该区域，通过自对准的工艺进行P型离子注入，然后高温推进形成；
步骤5、通过光刻板分别定义出N+源区、N+漏区以及P+区域，分别进行离子注入并高温退火形成N+源区、N+漏区以及P+区域；
步骤6、法拉第屏蔽层的形成，淀积氧化层，淀积金属硅化物，光刻板定义出法拉第屏蔽层的面积和位置，然后刻蚀金属硅化物形成法拉第屏蔽层；
步骤7、P型多晶硅塞或者金属塞的形成，光刻板定义出P型多晶硅塞或者金属塞的区域，刻蚀出槽，淀积P型多晶硅或者金属材料，通过研磨或者刻蚀等工艺形成。
6.如权利要求5所述的制造方法，其特征在于，步骤1中所述的离子注入形成的P埋层为通过在所述P型外延层中光刻板定义刻蚀出P埋层的区域，然后注入P型杂质，高温推进形成。
7.如权利要求5所述的制造方法，其特征在于，步骤1中所述离子注入形成P埋层为在所述P型外延层中直接普注P型杂质，然后高温推进形成。
8.如权利要求5所述的制造方法，其特征在于，步骤1中所述离子注入形成P埋层，所述离子的种类为硼，其能量为100keV-1000keV，剂量为1.0e12-1.0e15cm-2步骤3中所述的轻掺杂漂移区的N型离子注入，所述离子的种类为磷或砷，其能量为50keV-300keV，剂量为1.0e11-4.0e12cm-2；步骤4中所述的P型离子注入，所述离子的种类为硼，能量为30-80keV，剂量为5e12-2e14cm-2。
9.如权利要求5所述的制造方法，其特征在于，步骤6中所述的法拉第屏蔽层为一层。
10.如权利要求5所述的制造方法，其特征在于，步骤6中所述的法拉第屏蔽层为多层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210509266.XA CN103855210A (zh) | 2012-12-03 | 2012-12-03 | 射频横向双扩散场效应晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210509266.XA CN103855210A (zh) | 2012-12-03 | 2012-12-03 | 射频横向双扩散场效应晶体管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103855210A true CN103855210A (zh) | 2014-06-11 |
Family
ID=50862638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210509266.XA Pending CN103855210A (zh) | 2012-12-03 | 2012-12-03 | 射频横向双扩散场效应晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103855210A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105489594A (zh) * | 2014-09-16 | 2016-04-13 | 旺宏电子股份有限公司 | 半导体结构 |
| CN105633146A (zh) * | 2014-10-27 | 2016-06-01 | 上海华虹宏力半导体制造有限公司 | Rfldmos器件及其制造方法 |
| CN109920737A (zh) * | 2019-01-07 | 2019-06-21 | 北京顿思集成电路设计有限责任公司 | Ldmos器件及其制造方法 |
| CN114464663A (zh) * | 2020-11-09 | 2022-05-10 | 苏州华太电子技术有限公司 | 应用于射频放大的多层阱区ldmos器件及其制法 |
| CN114497173A (zh) * | 2020-11-12 | 2022-05-13 | 苏州华太电子技术有限公司 | 应用于射频功率放大的双埋沟rfldmos器件 |
| CN114497172A (zh) * | 2020-11-12 | 2022-05-13 | 苏州华太电子技术有限公司 | 用于射频放大的双重降低表面电场rfldmos器件 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5258636A (en) * | 1991-12-12 | 1993-11-02 | Power Integrations, Inc. | Narrow radius tips for high voltage semiconductor devices with interdigitated source and drain electrodes |
| US20050280085A1 (en) * | 2004-06-16 | 2005-12-22 | Cree Microwave, Inc. | LDMOS transistor having gate shield and trench source capacitor |
| US20070278568A1 (en) * | 2006-05-31 | 2007-12-06 | Advanced Analogic Technologies, Inc. | High-voltage bipolar-CMOS-DMOS integrated circuit devices and modular methods of forming the same |
| CN101238585A (zh) * | 2005-08-10 | 2008-08-06 | Nxp股份有限公司 | Ldmos晶体管 |
| CN101573799A (zh) * | 2007-01-04 | 2009-11-04 | 飞兆半导体公司 | 集成互补低电压射频横向双扩散金属氧化物半导体 |
| CN101719515A (zh) * | 2009-11-03 | 2010-06-02 | 苏州远创达科技有限公司 | 栅下具有横向扩散埋层的ldmos器件 |
| US20100163989A1 (en) * | 2008-12-30 | 2010-07-01 | Vanguard International Semiconductor Corporation | Semiconductor structure and fabrication method thereof |
| CN102184863A (zh) * | 2011-04-08 | 2011-09-14 | 昆山华太电子科技有限公司 | 基于自对准硅化物和钨塞结构的rfldmos及其制备方法 |
| CN102237406A (zh) * | 2010-04-22 | 2011-11-09 | 上海华虹Nec电子有限公司 | 射频ldmos器件及其制造方法 |
| CN102376570A (zh) * | 2010-08-19 | 2012-03-14 | 上海华虹Nec电子有限公司 | N型射频ldmos的制造方法 |
| CN102446733A (zh) * | 2011-12-08 | 2012-05-09 | 上海先进半导体制造股份有限公司 | 高压射频横向扩散结构的功率器件及其制造方法 |
| CN102656697A (zh) * | 2009-11-02 | 2012-09-05 | 维西埃-硅化物公司 | 半导体装置 |
| CN102723354A (zh) * | 2011-03-30 | 2012-10-10 | 无锡华润上华半导体有限公司 | 高压功率ldmos器件及其制造方法 |
| CN102760769A (zh) * | 2011-04-27 | 2012-10-31 | 万国半导体股份有限公司 | 用于横向双扩散金属氧化物半导体场效应晶体管的直通硅通孔处理技术 |
-
2012
- 2012-12-03 CN CN201210509266.XA patent/CN103855210A/zh active Pending
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5258636A (en) * | 1991-12-12 | 1993-11-02 | Power Integrations, Inc. | Narrow radius tips for high voltage semiconductor devices with interdigitated source and drain electrodes |
| US20050280085A1 (en) * | 2004-06-16 | 2005-12-22 | Cree Microwave, Inc. | LDMOS transistor having gate shield and trench source capacitor |
| CN101238585A (zh) * | 2005-08-10 | 2008-08-06 | Nxp股份有限公司 | Ldmos晶体管 |
| US20070278568A1 (en) * | 2006-05-31 | 2007-12-06 | Advanced Analogic Technologies, Inc. | High-voltage bipolar-CMOS-DMOS integrated circuit devices and modular methods of forming the same |
| CN101573799A (zh) * | 2007-01-04 | 2009-11-04 | 飞兆半导体公司 | 集成互补低电压射频横向双扩散金属氧化物半导体 |
| US20100163989A1 (en) * | 2008-12-30 | 2010-07-01 | Vanguard International Semiconductor Corporation | Semiconductor structure and fabrication method thereof |
| CN102656697A (zh) * | 2009-11-02 | 2012-09-05 | 维西埃-硅化物公司 | 半导体装置 |
| CN101719515A (zh) * | 2009-11-03 | 2010-06-02 | 苏州远创达科技有限公司 | 栅下具有横向扩散埋层的ldmos器件 |
| CN102237406A (zh) * | 2010-04-22 | 2011-11-09 | 上海华虹Nec电子有限公司 | 射频ldmos器件及其制造方法 |
| CN102376570A (zh) * | 2010-08-19 | 2012-03-14 | 上海华虹Nec电子有限公司 | N型射频ldmos的制造方法 |
| CN102723354A (zh) * | 2011-03-30 | 2012-10-10 | 无锡华润上华半导体有限公司 | 高压功率ldmos器件及其制造方法 |
| CN102184863A (zh) * | 2011-04-08 | 2011-09-14 | 昆山华太电子科技有限公司 | 基于自对准硅化物和钨塞结构的rfldmos及其制备方法 |
| CN102760769A (zh) * | 2011-04-27 | 2012-10-31 | 万国半导体股份有限公司 | 用于横向双扩散金属氧化物半导体场效应晶体管的直通硅通孔处理技术 |
| CN102446733A (zh) * | 2011-12-08 | 2012-05-09 | 上海先进半导体制造股份有限公司 | 高压射频横向扩散结构的功率器件及其制造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105489594A (zh) * | 2014-09-16 | 2016-04-13 | 旺宏电子股份有限公司 | 半导体结构 |
| CN105633146A (zh) * | 2014-10-27 | 2016-06-01 | 上海华虹宏力半导体制造有限公司 | Rfldmos器件及其制造方法 |
| CN105633146B (zh) * | 2014-10-27 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | Rfldmos器件及其制造方法 |
| CN109920737A (zh) * | 2019-01-07 | 2019-06-21 | 北京顿思集成电路设计有限责任公司 | Ldmos器件及其制造方法 |
| CN109920737B (zh) * | 2019-01-07 | 2022-02-08 | 北京顿思集成电路设计有限责任公司 | Ldmos器件及其制造方法 |
| CN114464663A (zh) * | 2020-11-09 | 2022-05-10 | 苏州华太电子技术有限公司 | 应用于射频放大的多层阱区ldmos器件及其制法 |
| CN114464663B (zh) * | 2020-11-09 | 2023-12-26 | 苏州华太电子技术股份有限公司 | 应用于射频放大的多层阱区ldmos器件及其制法 |
| CN114497173A (zh) * | 2020-11-12 | 2022-05-13 | 苏州华太电子技术有限公司 | 应用于射频功率放大的双埋沟rfldmos器件 |
| CN114497172A (zh) * | 2020-11-12 | 2022-05-13 | 苏州华太电子技术有限公司 | 用于射频放大的双重降低表面电场rfldmos器件 |
| CN114497173B (zh) * | 2020-11-12 | 2023-10-31 | 苏州华太电子技术股份有限公司 | 应用于射频功率放大的双埋沟rfldmos器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100590850C (zh) | 全自对准条型栅功率垂直双扩散场效应晶体管的制作方法 | |
| CN103855210A (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN104134688A (zh) | 制造双极晶体管的方法、双极晶体管和集成电路 | |
| CN105679820A (zh) | Jfet及其制造方法 | |
| CN104659091A (zh) | Ldmos器件及制造方法 | |
| CN103035731B (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN103035674B (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN104659090A (zh) | Ldmos器件及制造方法 | |
| CN104752500A (zh) | 射频ldmos器件及工艺方法 | |
| CN106298943B (zh) | 一种具有体电场调制的横向双扩散金属氧化物半导体场效应管 | |
| CN103545346A (zh) | 隔离型n型ldmos器件及其制造方法 | |
| CN103035532B (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN104538441B (zh) | 射频ldmos器件及其制造方法 | |
| CN104701373A (zh) | Ldmos晶体管及其形成方法 | |
| CN104282763B (zh) | 射频横向双扩散场效应晶体管制作方法 | |
| CN104201203B (zh) | 高耐压ldmos器件及其制造方法 | |
| CN104518027A (zh) | Ldmos器件及其制造方法 | |
| CN103035724B (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN104409500A (zh) | 射频ldmos及其制作方法 | |
| CN104576374A (zh) | Ldmos及其制造方法 | |
| CN103050537A (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN104638003A (zh) | 射频ldmos器件及工艺方法 | |
| CN103730517A (zh) | 面结型场效应晶体管及其制造方法 | |
| CN105679831A (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN105551944A (zh) | 功率晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140611 |
|
| RJ01 | Rejection of invention patent application after publication |