CN102195643B - Pll装置 - Google Patents
Pll装置 Download PDFInfo
- Publication number
- CN102195643B CN102195643B CN2011100588950A CN201110058895A CN102195643B CN 102195643 B CN102195643 B CN 102195643B CN 2011100588950 A CN2011100588950 A CN 2011100588950A CN 201110058895 A CN201110058895 A CN 201110058895A CN 102195643 B CN102195643 B CN 102195643B
- Authority
- CN
- China
- Prior art keywords
- signal
- temperature
- threshold value
- amplitude level
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims abstract description 49
- 230000001681 protective effect Effects 0.000 claims description 9
- 230000008859 change Effects 0.000 abstract description 3
- 230000010485 coping Effects 0.000 abstract 1
- 230000001360 synchronised effect Effects 0.000 description 14
- 238000013461 design Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052792 caesium Inorganic materials 0.000 description 1
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052701 rubidium Inorganic materials 0.000 description 1
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种PLL装置。在对来自外部的基准频率信号的振幅电平的适当范围内进行确定,并根据该适当范围的内外向压控振荡器供给控制电压的PLL装置中,防止由于温度而使动作变得不稳定。PLL装置包括:在相位比较部与预备信号供给部之间对被供给到控制电压输出部的信号进行切换的切换部;设置在上述基准频率信号的信号通路与接地之间,为了限制该基准频率信号的振幅电平,将二极管反向并联连接而成的保护电路;检测该保护电路的环境温度的温度检测部;和检测来自外部的上述基准频率信号的振幅电平的电平检测部,根据检测温度设定作为上述切换的基准的阈值,以应对上述振幅电平因上述二极管的温度特性而发生变化的情况。
Description
技术领域
本发明涉及根据来自外部的基准频率信号的振幅电平,向压控振荡器供给控制电压的PLL装置。
背景技术
在下一代移动体通信以及地面数字广播等的基站中,对于频率基准信号的要求精度日益提高。作为频率基准信号,在广播、通信领域的***中正在利用铯频率基准振荡器、铷频率基准振荡器、基于GPS信号的频率同步型基准振荡器等。
然而,这些振荡器一般价格较高,因此将来自这些振荡器的基准信号分配,作为各种通信***的基准时钟使用。作为这样利用基准信号(外部基准信号),在各种通信***内使用的装置,本发明人研究了例如图8所示的装置结构,该PLL装置100在专利文献1中示出。另外,关于构成PLL装置100的各部分,由于在本发明的实施方式中进行说明,因此这里省略详细说明。
概略地说明PLL装置100的动作,通过检波电路17测定外部基准信号的振幅电平(检波电压),根据该检波电压,CPU41判定该外部基准信号电平是在适当范围内还是在适当范围外。而且,在判定为是在适当范围内的情况下,进行选择开关15的切换,以使得从压控振荡器33向其它装置输出的信号(内部基准信号)与上述外部基准信号同步。另外,在判定为是适当范围外的情况下,进行选择开关15的切换,以使得不进行如上所述的同步,而将来自固定电压供给部31的输出供给到压控振荡器33。
然而,根据用户,外部基准信号的输入电平的容许范围或者是0dBm±3dB或者是10dBm±3dB,有多种多样。因此,要求将PLL装置100设计成,外部基准信号能够在大范围例如-3dBm~+13dBm的范围内输入。为了应对这样的要求,考虑设置使对检波电路16的输入电压移动到规定的范围内的电压位移电路。但是,在这样大范围的电平的外部基准信号被输入到PLL装置100时,比较高的电平的信号被输入到装置中的可能性升高。作为其结果,对相位比较器14的前级的逆变器13的输入电力成为超过该逆变器13的额定的过输入。另外,对放大器12的输入电力成为超过该放大器12的额定的过输入,存在装置100发生故障的可能性。
为此,本发明人研究在滤波器11与放大器12之间设置图9所示的过输入保护电路21。通过设置该过输入保护电路21,当从外部基准信号的振荡源10输入了超过规定的振幅电平的信号时,电流流向构成该过输入保护电路21的各二极管22、23,能够限制向逆变器13输入的频率信号的振幅电平。图10(a)示出没有设置过输入保护电路21时的向放大器12输入的电压波形的例子,图10(b)示出设置有过输入保护电路21时的向放大器12输入的电压波形的例子。
然而,构成过输入保护电路21的二极管22、23具有温度特性,其击穿电压随温度变化,与该变化相应地,检波电压的特性也发生变化。具体地讲,即使外部基准信号向PLL装置100的输入电平为一定,由于当温度升高时较多的电流流向二极管22、23,因此检波电压也变小。图11是表示外部基准信号输入电平与检波电压的关系按温度变化的情况的曲线图。当像这样外部基准信号输入电平与检波电压的关系由于温度而偏移时,虽然原本外部基准信号的振幅电平是在容许范围内,却进行向固定电压供给部31的切换,或者,虽然是在容许范围外,却没有进行向固定电压供给部31的切换。
现有技术文献
专利文献:日本2009-124600
发明内容
发明要解决的课题
本发明是鉴于上述实际情况而完成的,其目的是对于确定来自外部的基准频率信号的振幅电平的适当范围,并根据该适当范围的内外向压控振荡器供给控制电压的PLL装置,提供能够防止动作因温度而变得不稳定的技术。
用于解决课题的方法
本发明的PLL(phase locked loop,锁相环)装置,通过相位比较部将来自外部的基准频率信号的相位与从压控振荡器经由分频部输出的频率信号的相位之间的相位差取出,通过控制电压输出部将与上述相位差对应的控制电压供向上述压控振荡器,上述PLL装置的特征在于,包括:
预备信号输出部,用于输出预先作成的预备信号,来代替与上述相位差对应的信号;
切换部,在相位比较部与预备信号供给部之间对被供向上述控制电压输出部的信号进行切换;
保护电路,设置在上述基准频率信号的信号通路与接地(earth,地线)之间,为了限制该基准频率信号的振幅电平,将二极管反向并联连接而成;
检测该保护电路的环境温度的温度检测部;
电平检测部,检测来自外部的上述基准频率信号的振幅电平;
存储部,为了应对上述振幅电平因上述二极管的温度特性而发生变化的情况,将上述环境温度与上述振幅电平的上限侧阈值和下限侧阈值相对应地进行存储;和
切换控制部,读出与上述温度检测部的温度检测值对应的上述振幅电平的上限侧阈值和下限侧阈值,判断由上述电平检测部检测出的振幅电平是否在这些阈值的范围内,如果在该阈值的范围内,则将上述切换部切换到上述相位比较部一侧,如果不在该阈值的范围内,则将上述切换部切换到上述预备信号输出部一侧。上述分频部的分频比也可以是“1”,这种情况下,分频部相当于导电通路。
设置有对上述电平检测部的环境温度进行检测的温度检测部,
在上述存储部中,为了应对上述振幅电平不仅因上述二极管的温度特性而发生变化、而且因电平检测部的温度特性而发生变化的情况,将保护电路的环境温度和电平检测部的环境温度的组与上述振幅电平的上限侧阈值和下限侧阈值相对应地进行存储。这种情况下,例如,检测上述保护电路的环境温度的温度检测部也可以兼用作检测上述电平检测部的环境温度的温度检测部。
发明效果
本发明的PLL装置检测将二极管反向并联连接的保护电路的环境温度,根据检测出的环境温度,设置用于判断来自外部的基准频率信号的振幅电平是否在其范围以内的阈值。从而,能够高精度地将与上述基准频率信号的相位和从压控振荡器经由分频部输出的频率信号的相位的相位差相对应的信号,和预先作成的预备信号进行切换,因此能够抑制由温度引起的装置的切换动作的误动作。
附图说明
图1是本发明实施方式的PLL装置的框图。
图2是表示外部基准信号电平检测的概要的图。
图3是表示阈值的曲线图。
图4是表示阈值的变化的曲线图。
图5是表示阈值的变化的曲线图。
图6是与温度特性相对应的状态特定处理的流程图。
图7是选择开关切换控制处理的流程图。
图8是现有的实施方式的PLL装置的框图。
图9是过输入保护电路的电路图。
图10是说明过输入保护电路的作用的曲线图。
图11是说明检波电压的温度特性的曲线图。
附图标记说明
1:PLL装置
11:滤波器
13:逆变器
15:选择开关
16:检波电路
21:过输入保护电路
22、23:二极管
31:固定电压供给部
33:压控振荡器
41:CPU
42:温度传感器
43:存储器
具体实施方式
参照图1说明本发明的实施方式的PLL装置1。PLL装置1与外部基准信号振荡源10连接,从该振荡源10,将例如10MHz的基准频率信号(外部REF)输出到构成该PLL装置1的滤波器11。作为外部基准信号振荡源10的输出电平,例如是-3dBm~+13dBm。
上述滤波器11例如去除上述外部基准信号(外部REF)的高频成分。在滤波器11的后级设置有过输入保护电路21。过输入保护电路21具备相互反向并联连接的二极管22、23。二极管22、23分别经由具有二极管的动作点设定作用的电阻24、25接地。如在背景技术一项中所说明的那样,构成为当来自外部基准信号振荡源10的外部基准信号的振幅电平增大时,电流流经各二极管22、23,能够限制向后级侧输出的信号的振幅电平。
在过输入保护电路21的后级设置有放大器12。放大器12放大来自过输入保护电路21的输出信号,分别输出到后级侧的逆变器(inverter)13和检波电路31。逆变器13将正弦波的输入信号转换为矩形波(方波),输出到在其后级设置的相位比较器14。相位比较器14将从逆变器13输出的信号与由后述的分频器34分频后的信号的相位进行比较,输出与其相位差相对应的相位差信号。另外,相位比较器12将外部基准信号与分频信号的相位进行比较,在检测出同步(锁定)的情况下,向CPU41输出锁定检测信号,在检测出非同步(非锁定)的情况下,向CPU41输出非锁定检测信号。
PLL装置1包括:构成预备信号输出部的固定电压供给部31;构成控制电压输出部的环路滤波器(loop filter)32;构成切换部的选择开关15;和构成切换控制部的CPU41。切换开关15根据来自CPU41的切换控制信号,进行环路滤波器32与相位比较器14或固定电压供给部31的连接的切换。即,如果从CPU41输入用于选择将相位比较器12与环路滤波器32连接并由外部基准信号进行动作的外部基准同步模式(B)的切换控制信号(外部基准同步模式选择信号),则选择开关15将相位比较器12与环路滤波器32连接。另外,如果从CPU41输入用于选择将固定电压供给部31和环路滤波器32连接并由来自固定电压供给部31的固定电压进行动作的固定电压模式(A)的切换控制信号(固定电压模式选择信号),则将固定电压供给部31与环路滤波器32连接。
固定电压供给部31,输出例如由可变电阻器调整后而得到的一定电压的信号,作为上述相位差信号的替代用信号。环路滤波器32使来自相位比较器14的输出电压即输入到压控振荡器33的控制电压平滑化。在环路滤波器32的后级设置有压控振荡器33,作为该压控振荡器,通过来自环路滤波器32的控制电压来改变频率并振荡输出所期望的频率(内部基准信号)。如上所述,通过切换选择开关15,将从环路滤波器32输入的信号切换,从而控制压控振荡器33的振荡输出。另外,作为压控振荡器,使用带电压控制的晶体振荡器(石英振荡器)(VCXO)、带电压控制功能的恒温晶体振荡器(VC-OCXO)等。分频器(分频部)34与压控振荡器33连接,将从压控振荡器33输出的内部基准信号分频为1/N,如上所述输出到相位比较器。
在放大器12与逆变器13之间设置有构成电平检测部的检波电路16,在检波电路16的后级设置有放大器17。放大器17与上述CPU41连接。
检波电路16是为了检测来自放大器12的输出信号的振幅电平,而将该输出信号转换为直流电压的电路。放大器17将由检波电路16检波出的信号倍增,输出到CPU41。根据从该放大器17输出的检波电压信号,CPU41检测外部基准信号的振幅电平。
另外,PLL装置1具备温度传感器42。该温度传感器42设置在用于检测上述外部基准信号的振幅电平的对检波特性产生影响的过输入保护电路21、滤波器11、检波电路17、放大器12和17的附近,根据所测定的温度,向CPU41输出检测信号。CPU41与存储器(存储部)43连接,在存储器43中存储有如后所述用于判定检测温度属于哪个温度范围的温度设定值Ta、Tb、Tc、Td。另外,在存储器43中存储有成为切换选择开关15的基准的常温范围内的检波电压的阈值V(HH、HL、LH、LL),和用于根据检测温度修正上述检波阈值V的偏移(offset)值(Va、Vb、Vc、Vd)。
接着,参照图2概要说明使用来自上述固定电压供给部31的预备信号的固定电压模式A和使用外部基准信号的外部基准模式B的切换控制。图2中记载了表示在预定的温度例如常温下外部基准信号电平检测电压(检波电压)[V]相对于外部基准信号的对PLL装置1的输入电平[dBm]的特性的曲线51。对于该特性,能够通过仿真和实验等来设定上述检波电压的适当范围。
在上述适当范围以内,采用外部基准同步模式(B),压控振荡器33的输出与外部基准信号的输出同步。在适当范围外,采用固定电压模式(A),切换为固定电压。而且,设定有成为这种模式切换的基准的阈值即上限允许值HH、上限适当值HL、下限适当值LH和下限允许值LL。在大于等于LH小于等于HL的范围中,作为检波电压为适当范围内的模式,进行基于外部基准同步模式(B)的动作。
另外,检波电压上升超过HL成为HH为止的期间以及该检测电压下降超过电压LH成为电压LL为止的期间,维持外部基准同步模式(B)。而且,在检波电压超过HH以及低于电压LL的情况下,CPU41切换成固定电压模式(A),作为检波电压为适当范围外的模式。
进而,检波电压大于等于HH,即使逐渐下降成为HH,也维持固定电压模式(A),当下降到HL时,切换成外部基准同步模式(B)。另外,检波电压小于等于LL,即使逐渐上升成为LL,也维持固定电压模式(A),当上升到LH时,切换成外部基准同步模式(B)。通过进行这样的模式切换控制,能够防止频繁发生由于检波电压在适当范围周边变化而引起的外部基准同步模式(B)与固定电压模式(A)的切换,防止来自PLL装置1的输出变得不稳定。
使检波电压如上所述为适当范围(LH≤检波电压≤HL)时作为状态2。另外,HH<检波电压的情况以及检波电压<LL的情况为容许范围外,使此时作为状态3。另外,使LL≤检波电压<LH的情况以及HL<检波电压≤HH的情况,即虽然不是适当范围但是为容许范围的情况作为状态1。
如在背景技术一项中所说明的那样,在构成过输入保护电路21的二极管22、23或滤波器11、检波电路16和放大器12、17具有温度特性。从而,图2所示的检波电压[V]相对于外部基准信号输入电平[dBm]的特性,与温度相应地发生变化。因此,在该PLL装置1中,如上所述检测PLL装置1的各部分的环境温度,并判定其检出温度属于常温范围、第一低温范围、第二低温范围、第一高温范围、第二高温范围中的哪一个。这里,设按照第二低温范围<第一低温范围<常温范围<第一高温范围<第二高温范围的顺序,温度升高。
当预先设定的设定温度Td<检测温度时,CPU41判定为是第二高温范围,当设定温度Tb<检测温度≤设定温度Td时,CPU41判定为是第一高温范围。另外,当设定温度Ta≤检测温度≤设定温度Tb时,CPU41判定为是常温范围,当设定温度Tc≤检测温度<设定温度Ta时,CPU41判定为是第一低温范围,当设定温度检测温度<Tc时,CPU41判定为是第二低温范围。
而且,在存储器43中存储有常温范围中的HH、HL、LH和LL(将它们汇总而记载为检波阈值V)、分别与第一低温范围、第一高温范围、第二低温范围、第二高温范围相对应的偏移值Va、Vb、Vc和Vd。CPU41在判定为检测温度属于常温范围的情况下,根据检波阈值V判定检波电压的状态,并根据判定进行固定电压模式(A)与外部基准同步模式(B)的切换。而且,CPU41在判定为检测温度属于常温范围的情况下,基于检波阈值V和与检测温度相对应的偏移值,设定与该检测温度相对应的阈值,根据该阈值判定检波电压的状态,并根据判定进行固定电压模式(A)与外部基准同步模式(B)的切换。这样,根据温度来修正检波阈值,使得能够抵消由温度引起的检波电压的变化,进行模式的切换。
图3中示出了构成上述常温范围的检波阈值V的LH、LL。图4(a)、(b)中分别示出了第一高温范围、第二高温范围的阈值LH、LL,图5(a)、(b)中分别示出了第一低温范围、第二低温范围的阈值LH、LL。在这些图3~图5中,用点划线表示LH,用虚线表示LL,另外,用实曲线表示各温度范围所包含的规定温度下的检波电压的温度特性。另外,在图4、图5中为了进行比较,用双点划线表示常温范围的LH。
在第一低温范围中,对上述常温范围的检波阈值V-偏移值Vb进行运算,设定修正后的各HH、HL、LH和LL。在第二低温范围中,对上述常温范围的检波阈值V-偏移值Vd进行运算,设定修正后的各HH、HL、LH和LL。在第一高温范围中,对常温范围的检波阈值V+偏移值Va进行运算,设定修正后的各HH、HL、LH和LL。在第二低温范围中,对上述常温范围的检波阈值V-偏移值Vc进行运算,设定修正后的各HH、HL、LH和LL。在图4(a)、(b)以及图5(a)、(b)中,为了防止图面繁杂,在HH、HL、LH和LL中,代表性地示出了对LH施加偏移而变化的情况,其他关于HH、HL、LL也与LH同样,施加偏移而变化。
接着,参照图6和图7的流程图说明PLL装置1的动作。图6的流程是CPU21确定检波电压处于上述哪种状态的流程,图7的流程是表示与所确定的状态相应的模式的切换的流程。
当起动PLL装置1时,CPU41向选择开关15输出切换控制信号,以使得选择固定电压模式(A)(步骤S21),选择开关13成为将固定电压供给部23和环路滤波器32连接的状态。由此,从固定电压供给部23供给的固定电压经由环路滤波器32输入到压控振荡器15,从压控振荡器15输出信号(步骤S22)。
然后,将温度传感器42的检测信号输出到CPU41,CPU41判定PLL装置1的环境温度被包含在常温范围、第一低温范围、第一高温范围、第二低温范围、第二高温范围中的哪一个中(步骤S1)。在判定为是常温范围的情况下,读出检波阈值V,将检波阈值V的各HH、HL、LH和LL决定为阈值(步骤S2)。
在判定为是第二高温范围的情况下,读出检波阈值V和偏移值Vd,对V-Vd进行运算,将运算后的各HH、HL、LH和LL决定为阈值(步骤S3)。在判定为是第一高温范围的情况下,读出检波阈值V和偏移值Vb,对V-Vb进行运算,将运算后的各HH、HL、LH和LL决定为阈值(步骤S4)。在判定为是第一高温范围的情况下,读出检波阈值V和偏移值Va,对V+Va进行运算,将运算后的各HH、HL、LH和LL决定为阈值(步骤S5)。在判定为是第二高温范围的情况下,读出检波阈值V和偏移值Vc,对V+Vc进行运算,将运算后的各HH、HL、LH和LL决定为阈值(步骤S6)。
另外,外部基准信号由检波电路16进行检波,由放大器17放大,输出到CPU41。CPU41根据该输出,检测外部基准信号的检波电压的电平(振幅电平)(步骤S7)。接着,判定所决定的阈值和检测出的检波电压的电平是否为LH≤检波电压≤HL的关系(步骤S8)。
在判定为处于LH≤检波电压≤HL的关系的情况下,判定为检波电压位于适当范围(状态2)(步骤S9)。在判定为没有处于LH≤检波电压≤HL的关系的情况下,接着,判定所决定的阈值和检测出的检波电压的电平是否处于HH<检波电压的关系,或者是否处于检波电压<LL的关系(步骤S10)。在判定为处于HH<检波电压的关系,或者检波电压<LL的关系的情况下,判定为检波电压不在容许范围中(状态3)(步骤S11)。在判定为既不是处于HH<检波电压的关系,也不是处于检波电压<LL的关系的情况下,判定为虽然不是适当范围但是处于容许范围中(状态1)。
当进行这种状态的判定时,CPU41判定是否是状态2(步骤S23),如果判定为是状态2,则CPU41向选择开关15输出切换控制信号,以使得执行外部基准同步模式(B),将来自相位比较器14的信号输出到环路滤波器32(S24)。在判定为不是状态2的情况下,向选择开关15输出切换控制信号,以使得执行固定电压模式(A),将固定电压输出到环路滤波器32。在装置1的起动中总是进行这样的温度检测以及检波电压的电平检测,CPU41根据上述的流程,进行选择开关15的切换。
依据该PLL装置1,根据温度修正检波阈值V,以使得抵消包括过输入保护电路2的各部分的温度特性,将修正后的阈值与检波电压的电平进行比较,进行固定模式(A)与外部基准同步模式(B)的切换。从而,能够根据外部基准信号的振幅电平,正确地进行模式的切换,能够对压控振荡器33进行稳定地振荡控制。
另外,在存储器43中,代替按每个检测温度范围单独存储偏移值,也可以存储例如使检测温度与偏移值相对应的关系式,当检测温度时,根据该关系式计算偏移值,使用该偏移值修正阈值。
另外,在上述的例子中,使预备信号输出部作为固定电压供给部31,输出一定的预备电压,而作为其预备电压,也可以是进行了脉宽调制后的脉冲电压。进而还可以,在外部基准信号的信号电平是正常时,例如在预先设定的时间内依次将相位差数据取入到存储器中(依次清除以前取入的相位差数据),当将选择开关15切换到预备电压一侧时,周期性地读出该相位差数据的时间序列数据,从预备电压输出部输出与所读出的数据相对应的电压。
在上述的例子中,由1个温度传感器42检测设置有检波电路16和过输入保护电路21的环境的温度,而也可以设置相互分离的第一温度传感器、第二温度传感器,分别检测设置有检波电路16的环境的温度,以及设置有过输入保护电路21的环境的温度。这种情况下,在存储器43中存储有与由第一温度传感器检测的上述各温度范围相对应的第一偏移值,和与由第二温度传感器检测出的各温度范围相对应的第二偏移值。也可以通过这些第一和第二偏移值来修正已述的常温范围的检波阈值V,决定检波电压的上限侧阈值和下限侧阈值。也可以通过第一温度传感器,测定检波电路16以外的对检波电压产生影响的已述的装置各部分的环境温度。
Claims (3)
1.一种PLL装置,通过相位比较部将来自外部的基准频率信号的相位与从压控振荡器经由分频部输出的频率信号的相位之间的相位差取出,通过控制电压输出部将与所述相位差对应的控制电压供向所述压控振荡器,所述PLL装置的特征在于,包括:
预备信号输出部,用于输出预先作成的预备信号,来代替与所述相位差对应的信号;
切换部,将供向所述控制电压输出部的信号在来自相位比较部的信号与来自预备信号输出部的信号之间进行切换;
保护电路,设置在所述基准频率信号的信号通路与接地之间,为了限制该基准频率信号的振幅电平,将二极管反向并联连接而成;
检测该保护电路的环境温度的温度检测部;
电平检测部,检测来自外部的所述基准频率信号的振幅电平;
存储部,为了应对所述振幅电平因所述二极管的温度特性而发生变化的情况,将所述环境温度与所述振幅电平的上限侧阈值和下限侧阈值相对应地进行存储;和
切换控制部,读出与所述温度检测部的温度检测值对应的所述振幅电平的上限侧阈值和下限侧阈值,判断由所述电平检测部检测出的振幅电平是否在这些阈值的范围内,如果在该阈值的范围内,则将所述切换部切换到所述相位比较部一侧,如果不在该阈值的范围内,则将所述切换部切换到所述预备信号输出部一侧。
2.根据权利要求1所述的PLL装置,其特征在于:
设置有对所述电平检测部的环境温度进行检测的温度检测部,
在所述存储部中,为了应对所述振幅电平不仅因所述二极管的温度特性而发生变化、而且因电平检测部的温度特性而发生变化的情况,将保护电路的环境温度和电平检测部的环境温度的组与所述振幅电平的上限侧阈值和下限侧阈值相对应地进行存储。
3.根据权利要求2所述的PLL装置,其特征在于:
检测所述保护电路的环境温度的温度检测部,兼用作检测所述电平检测部的环境温度的温度检测部。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010052250A JP5027265B2 (ja) | 2010-03-09 | 2010-03-09 | Pll装置 |
JP2010-052250 | 2010-03-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102195643A CN102195643A (zh) | 2011-09-21 |
CN102195643B true CN102195643B (zh) | 2013-09-25 |
Family
ID=44559391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011100588950A Expired - Fee Related CN102195643B (zh) | 2010-03-09 | 2011-03-09 | Pll装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8115527B2 (zh) |
JP (1) | JP5027265B2 (zh) |
CN (1) | CN102195643B (zh) |
BR (1) | BRPI1100980A2 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016072912A (ja) * | 2014-10-01 | 2016-05-09 | 富士通株式会社 | クロック信号生成装置の制御装置、クロック信号生成装置の制御方法、制御プログラム、及び、クロック信号生成装置 |
CN104811195B (zh) * | 2015-05-26 | 2017-09-19 | 成都西蒙电子技术有限公司 | 一种频率校准装置及频率综合器 |
CN109474272A (zh) * | 2017-09-07 | 2019-03-15 | 江汉大学 | 一种带同步信号输出的时域频率信号源 |
CN108092689A (zh) * | 2018-01-30 | 2018-05-29 | 中国人民解放军陆军工程大学 | 一种参考源自动切换装置 |
JP7128026B2 (ja) * | 2018-05-10 | 2022-08-30 | 三菱電機エンジニアリング株式会社 | 基準信号選択回路 |
US10693474B1 (en) | 2019-02-14 | 2020-06-23 | Infineon Technologies Ag | PLL filter having a capacitive voltage divider |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101652928A (zh) * | 2007-11-16 | 2010-02-17 | 日本电波工业株式会社 | 振荡频率控制电路 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS644117A (en) * | 1987-06-26 | 1989-01-09 | Hitachi Ltd | Phase locked loop oscillator |
JPH11308102A (ja) * | 1998-04-20 | 1999-11-05 | Nec Corp | 位相同期回路 |
JP2000201072A (ja) * | 1999-01-06 | 2000-07-18 | Nec Corp | 温度補償vcoを用いたpll回路 |
JP3972091B2 (ja) * | 2001-10-18 | 2007-09-05 | 株式会社ルネサステクノロジ | 変調用半導体集積回路 |
JP2005303582A (ja) * | 2004-04-09 | 2005-10-27 | Matsushita Electric Ind Co Ltd | Pllシンセサイザおよびpllシンセサイザ制御方法 |
JP2006025040A (ja) * | 2004-07-06 | 2006-01-26 | Murata Mfg Co Ltd | Pllシンセサイザー |
US7355464B2 (en) * | 2005-05-09 | 2008-04-08 | Micron Technology, Inc. | Apparatus and method for controlling a delay- or phase-locked loop as a function of loop frequency |
KR100693895B1 (ko) * | 2005-08-16 | 2007-03-12 | 삼성전자주식회사 | 위상동기루프 회로를 구비한 클럭 체배기 |
JP4942990B2 (ja) * | 2005-12-12 | 2012-05-30 | パナソニック株式会社 | 半導体記憶装置 |
US7936203B2 (en) * | 2006-02-08 | 2011-05-03 | Micron Technology, Inc. | Temperature compensation via power supply modification to produce a temperature-independent delay in an integrated circuit |
JP2008016983A (ja) * | 2006-07-04 | 2008-01-24 | Renesas Technology Corp | 無線lan集積回路装置と無線lanシステム |
EP2187523A1 (en) * | 2008-11-14 | 2010-05-19 | Fujitsu Microelectronics Limited | Phase-locked loop control circuitry |
US8766736B2 (en) * | 2010-02-01 | 2014-07-01 | Tacettin Isik | Methods of frequency versus temperature compensation of existing crystal oscillators |
WO2011100475A1 (en) * | 2010-02-10 | 2011-08-18 | Maxlinear, Inc. | Tcxo replacement for gps |
US8781428B2 (en) * | 2010-03-02 | 2014-07-15 | Silicon Laboratories Inc. | Frequency synthesizer |
-
2010
- 2010-03-09 JP JP2010052250A patent/JP5027265B2/ja active Active
-
2011
- 2011-02-10 US US12/931,779 patent/US8115527B2/en not_active Expired - Fee Related
- 2011-03-03 BR BRPI1100980-2A patent/BRPI1100980A2/pt not_active Application Discontinuation
- 2011-03-09 CN CN2011100588950A patent/CN102195643B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101652928A (zh) * | 2007-11-16 | 2010-02-17 | 日本电波工业株式会社 | 振荡频率控制电路 |
Non-Patent Citations (3)
Title |
---|
JP特开2005-303582A 2005.10.27 |
JP特开2006-25040A 2006.01.26 |
JP特开2008-16983A 2008.01.24 |
Also Published As
Publication number | Publication date |
---|---|
CN102195643A (zh) | 2011-09-21 |
BRPI1100980A2 (pt) | 2012-08-07 |
US8115527B2 (en) | 2012-02-14 |
US20110221490A1 (en) | 2011-09-15 |
JP5027265B2 (ja) | 2012-09-19 |
JP2011188305A (ja) | 2011-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102195643B (zh) | Pll装置 | |
US9608649B2 (en) | Analog phase-locked loop with enhanced acquisition | |
CN100477527C (zh) | 一种锁相环及提高时钟精度的方法 | |
CN102439844B (zh) | 振荡器 | |
CN101652928B (zh) | 振荡频率控制电路 | |
CN101911496B (zh) | 振荡频率控制电路 | |
CN107896106A (zh) | 调节数字锁相回路的相位 | |
CN101110590B (zh) | 一种时序余量检测过程中相位调整的方法及装置 | |
JP2013528011A (ja) | 注入同期を補償する装置および方法 | |
US7667545B2 (en) | Automatic calibration lock loop circuit and method having improved lock time | |
CN104485954A (zh) | 一种时间设备的控制方法及时间设备 | |
CN104702271A (zh) | 锁相环电路及压控振荡器的特性曲线的校准方法 | |
CN101826850A (zh) | 控制石英晶体工作频率的方法及基于石英晶体的参考时钟 | |
CN109787625B (zh) | 一种基于双pll的***超频引起的电压毛刺保护*** | |
US7356719B2 (en) | Microcomputer | |
CN102082658B (zh) | 一种提高目的时钟频率稳定度的方法及装置 | |
KR101901321B1 (ko) | 클럭 발생기 및 클럭 발생 방법 | |
CN103326719A (zh) | 一种用于原子频标的压控晶振装置 | |
CN103326717A (zh) | 一种铷钟扫描捕获辅助锁定方法 | |
CN114374385A (zh) | 锁相环、接口装置、显示设备及时钟信号的调整方法 | |
CN203340051U (zh) | 锁相环*** | |
CN105187056A (zh) | 一种时钟信号生成装置及时钟信号生成方法 | |
KR970055566A (ko) | 위상동기시간의 개선을 위한 위상동기루프 | |
KR101960448B1 (ko) | 디지털 위상 고정 루프 및 그 동작방법 | |
JPH0969773A (ja) | クロック抽出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130925 Termination date: 20200309 |
|
CF01 | Termination of patent right due to non-payment of annual fee |