CN109787625B - 一种基于双pll的***超频引起的电压毛刺保护*** - Google Patents

Abstract

本发明公开了一种基于双PLL的***超频引起的电压毛刺保护***，本发明允许***在一定范围内超频，当***超频而工作负载过重的时候，一旦检测到电压过低，则立刻调整输出频率，保证工作电压在允许范围之内；释放微控制器及相关固件的参与，避免因为芯片内微处理器响应时间较长而错过调整PLL倍频和分频系数的最佳时机；双PLL的备份保护方式，可以保证在***频率降低以后可以将整个***频率重新调整到跟预期负载以及电压相匹配的最佳频率。

Description

一种基于双PLL的***超频引起的电压毛刺保护***

技术领域

本发明属于***电压毛刺处理技术领域，具体涉及一种基于双PLL的***超频引起的电压毛刺保护***。

背景技术

相位锁定振荡环(Phase Locked Loop，PLL)是常用的数字电路时钟生成电路单元；通过PLL可以生成***所需要的时钟。现有技术中，往往在一个时钟域只需要一个PLL，而且这个PLL的倍频以及分频系数一般有芯片内部的微处理器来设置。

比如需要更多的***任务需要快速处理的时候，微处理器会调高PLL的倍频系数或者是减少分频系数以满足***任务的要求，也可以让芯片内部的微处理器根据电压测量单元的结果去调整PLL的分频以及倍频系数。

但是这些技术面临如下问题：首先，该方案不允许***超频，一般来说在数字电路综合***中，后端布线以及时序分析时必须保证在最大负载的情况下，***的工作必须满足数字电路的时序要求。但是在数字电路当中，如果***有超频的需求的时候而在超频的时候其电压变化幅度大于预期数值，数字电路***当中就会产生相应的时序问题，***工作时序就会出错；其次，该方案严重依赖内部的微处理器对PLL的调整，如果***内部的微处理器不能及时做出相应调整，会错失PLL的分频倍频系数调整的最佳时机；最后，现有技术中，依靠单个PLL，很难确保在PLL因为倍频系数大幅调整而产生的锁定过程当中其输出频率仍然可以保持相对稳定，也很难保证在PLL倍频系数小幅调整的时候能够及时的响应电压的大幅变化。

发明内容

本发明所要解决的技术问题是针对上述现有技术的不足，提供一种基于双PLL的***超频引起的电压毛刺保护***，实现在数字电路综合频率不提高以及芯片内部处理器不参与的情况下，保护***超频时不产生任何错误的目的。

为实现上述技术目的，本发明采取的技术方案为：

一种基于双PLL的***超频引起的电压毛刺保护***，包括并行的PLL0单元和PLL1单元、电压毛刺检测单元、电压测量单元、毛刺结果锁存与同步单元、PLL0输出分频系数生成单元、PLL1与PLL0之间的同步单元、PLL1输出分频系数生成单元、PLL0倍频系数生成单元、PLL1倍频系数生成单元、时钟选择信号生成单元和抗毛刺时钟选择单元；

电压毛刺检测单元检测***电压是否降到临界电压；

毛刺结果锁存与同步单元锁存临界电压，并将毛刺结果同步到PLL0单元和PLL1单元的时钟域中；

PLL0和PLL1输出分频系数生成单元根据各自的时钟域所获得毛刺结果调整PLL0和PLL1输出分频系数生成单元的输出分频系数，用来降低整个***的时钟，从而将***电压保持在安全范围；

PLL0倍频系数生成单元和PLL1倍频系数生成单元根据毛刺结果锁存与同步单元输出的毛刺结果启动电压测量单元，并根据电压测量单元的测量电压生成PLL0单元和PLL1单元所需要的倍频系数；

时钟选择信号生成单元根据倍频系数调整输出***时钟，***时钟在时钟约束文件中作为PLL0单元和PLL1单元的生成时钟以及***的源时钟；

抗毛刺时钟选择单元在时钟选择信号生成单元选择某一路PLL的输出时，将另一路PLL的输出提前关闭，从而保证在时钟切换的瞬间不会有毛刺发生。

为优化上述技术方案，采取的具体措施还包括：

上述的PLL0单元和PLL1单元包括相同的倍频单元和分频单元，PLL0单元和PLL1单元的输入时钟来自同一个外部时钟源。

上述的电压毛刺检测单元包括电压基准单元和远程电压检测比较单元，远程电压检测比较单元在默认情况下输出为1,只有在远程电压小于某个特定的数值以后才会输出0；的电压测量单元包括电压基准单元和远程电压检测单元，远程电压检测单元检测并输出当前具体的电压数值。

上述的PLL0和PLL1输出分频系数生成单元均包括分频系数对照表和分频系数生成状态机,分频系数生成状态机接收到电压毛刺检测单元的毛刺结果后根据分频系数对照表的对照结果更新相应的分频系数，从而降低***工作频率，以免***因为***超频和工作负载过重而造成电压过低以及***时序出错。

上述的PLL0倍频系数生成单元和PLL1倍频系数生成单元均包括倍频系数对照表、倍频系数生成状态机和电压测量结果处理机；

倍频系数生成状态机收到电压毛刺检测单元所发出的指示信号后，给电压测量结果处理机发出启动信号，等待电压测量结果处理机的返回结果，并根据返回的电压测量结果通知时钟选择信号生成单元更新时钟选择信号；

电压测量结果处理机接收到倍频系数生成状态机的启动信号后启动电压测量单元，并将电压测量单元测量出来的结果反馈给到倍频系数生成状态机中；

倍频系数对照表根据电压测量单元测量的结果计算相应的倍频系数，并发送给相应的PLL，从而恢复因分频系数调整而引起的性能损失。

上述的输出分频系数生成单元和倍频系数生成单元在在没有检测到电压毛刺时由***内部的微处理器控制，只有在检测到电压毛刺以后，内部硬件电路接管PLL单元的分频以及倍频系数的控制权。

本发明具有以下有益效果：

1.允许***在一定范围内超频，当***超频而工作负载过重的时候，一旦检测到电压过低，则立刻调整输出频率，保证工作电压在允许范围之内。

2.释放微控制器及相关固件的参与，避免因为芯片内微处理器响应时间较长而错过调整PLL倍频和分频系数的最佳时机。

3.双PLL的备份保护方式，可以保证在***频率降低以后可以将整个***频率重新调整到跟预期负载以及电压相匹配的最佳频率。

附图说明

图1是通常的PLL的内部结构框图。

图2是本发明实施例的全硬件双PLL***超频引起的电压毛刺保护实现框图。

图3是本发明实施例的毛刺结果锁存与同步单元框图。

图4是本发明实施例的PLL输出分频系数生成单元流程图。

图5是本发明实施例的PLL倍频系数生成单元框图。

图6是本发明实施例的PLL倍频系数生成状态机流程图。

图7是本发明实施例的时钟选择信号生成状态机流程图。

图8是本发明实施例的抗毛刺时钟选择单元框图。

具体实施方式

以下结合附图对本发明的实施例作进一步详细描述。

如图1所示，一般的PLL都包括倍频单元(VCO)以及输出分频单元。本发明中，倍频单元所需要的控制输入系数由倍频系数生成单元产生，输出分频单元所需要的控制输入系数由输出分频系数生成单元产生。

如图2所示，本发明的一种基于双PLL的***超频保护***，包括并行的PLL0单元和PLL1单元、电压毛刺检测单元、电压测量单元、毛刺结果锁存与同步单元、PLL0输出分频系数生成单元、PLL1与PLL0之间的同步单元、PLL1输出分频系数生成单元、PLL0倍频系数生成单元、PLL1倍频系数生成单元、时钟选择信号生成单元和抗毛刺时钟选择单元。

实施例中，整个***中会有多个电压毛刺检测单元，用来检测***当中的电压是否下降到了某个临界电压，如果电压下降到了某个临界电压，则立即被毛刺结果锁存与同步单元锁存，本实施例以设定电压毛刺检测单元的精度为50mv进行说明。

如图3所示，毛刺结果锁存与同步单元包含一个SR锁存器(SR latch)，SR锁存器的输出结果被同步单元采样。一旦检测到工作电压当中有毛刺存在，则立刻锁存(set端设置为1)，然后SR锁存器的输出结果则一直保持为高，直到得到倍频系数生成状态机的反馈信号以后，才将SR的reset端设置成1。毛刺结果锁存与同步单元的输出会首先被用于PLL分频系数的生成，其主要目的是尽快降低整个***的时钟，从而将***的电压保持在一个安全的范围内。

如图4所示，PLL0输出分频系数生成单元和PLL1输出分频系数生成单元在默认情况下，会处在空闲状态(idle)，此时输出分频系数生成单元只受内部微处理器控制，只有当毛刺结果锁存与同步单元的输出为高的时候，才会进入到毛刺已检测的状态(glitch_detected)，在此状态中会去查询电压毛刺与分频系数之间的关系，一旦对应的匹配关系找到，将会进入分频系数查找状态(coefficient search)，在此状态中，更新输出分频系数，及时降低***的工作电压，完成以后，会回到空闲(idle)状态。

如图5所示，电压毛刺结果锁存单元的输出除了会送给输出分频系数生成单元以外，也会送给倍频系数生成单元。

倍频系数生成单元包括倍频系数对照表，倍频系数生成状态机以及电压测量结果处理机。

电压测量结果处理机接收到系数生成状态机的启动信号以后将启动电压测量单元，并且将电压测量单元测量出来的结果反馈给到倍频系数生成状态机中。

如图6所示，倍频系数状态机在默认情况下处于空闲(idle)状态，此时PLL的倍频系数只受内部处理器的控制，一旦收到电压毛刺检测单元所发出的指示信号将进入电压毛刺已检测(glitch_detected)状态，此时会给电压测量结果处理机发出启动信号，启动信号发出以后会进入电压测量状态(measurement_start)并且等待电压测量结果处理机的返回结果，一旦收到返回结果，会进入倍频系数查找状态(coefficient_search)，此时会通知倍频系数对照表根据电压实际测量的结果去计算相应的倍频系数，并送给相应的PLL，完成以后会回到空闲(idle)状态，并且通知时钟选择信号生成单元更新时钟选择信号。

如图7所示，在时钟选择信号生成单元里有相应的时钟选择信号生成状态机，在默认情况下处于复位状态(reset)，此时时钟选择信号只受内部微处理器的控制，因为本发明有两个PLL相对应的倍频系数生成单元，所以当PLL1对应的倍频系数生成单元指示选择PLL1的输出时，会进入idle1的状态。在idle1的状态时，如果收到PLL0对应的倍频系数生成单元的指示选择PLL0的输出时，会进入选择0(SEL_0)的状态并开启计数器，确保抗毛刺时钟选择单元会稳定地选择PLL0的输出作为***输出，此时再进入idle0的状态。

在复位(reset)状态时在PLL0对应的倍频系数生成单元只是选择PLL0的输出时，会进入idle0的状态。在idle0的状态时，如果收到PLL1对应的倍频系数生成单元的指示选择PLL1的输出时，会进入选择1(SEL_1)的状态并开启计数器，确保抗毛刺时钟选择单元会稳定地选择PLL1的输出作为***输出，此时再进入idle1的状态。

为了保证***会稳定地选择其中一路PLL的输出，由抗毛刺时钟选择单元去选择相应的PLL输出。

如图8所示，抗毛刺时钟选择单元包括寄存器，时钟锁存器(clock latch)以及基本的与门、或门和非门。其主要设计思想是当时钟选择信号选择某一路PLL的输出时，另外一路PLL的输出会被提前关闭，从而保证在时钟切换的瞬间不会有毛刺发生。

本发明的一种基于双PLL的***超频保护***的保护原理为：

将其中一个PLL(比如PLL1)的输出结果用作另外一个PLL(比如PLL0)的备份，整个***时钟在默认状态下依赖于其中一个PLL(比如PLL0)的输出，当检测到***电压低于某个特定数值以后，及时调整当前PLL的输出分频系数,并且通知另外一个备份的PLL(比如PLL1)根据电压测量单元的结果去调整其倍频系数(必要时输出分频系数也需要调整)，当备份的PLL(比如PLL1)调整完了以后，***时钟会切换到备份的PLL(比如PLL1)的输出时钟，然后，当前默认的PLL(比如PLL0)会根据其获得的电压测量结果调整其倍频系数(必要时输出分频系数也需要调整)，调整完成的默认的PLL(比如PLL0)会作为当前输出PLL(PLL1)的备份而存在。当整个***中又一次检测到***电压低于某个特定数值以后，重复以上步骤，PLL0将会被用作PLL1的备份。

默认情况下，本发明***选择PLL0的输出，必要时会调整到PLL1的输出，并在PLL0调整完成以后，调整回PLL0的输出。

本发明在对***综合频率不做更高要求的条件下，在工作负载瞬间加大时，能够及时降低***频率，并且在***电压恢复后，提供了及时恢复***频率的可能。与现有技术相比，本发明在不需要***芯片内部或外部处理器对PLL进行任何调整的场合下，有效地解决了***的超频需求，避免了因***超频引起***负载过重而造成电压过低从而使得整个***发生错误的可能。

以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims (5)

1.一种基于双PLL的***超频引起的电压毛刺保护***，其特征在于：包括并行的PLL0单元和PLL1单元、电压毛刺检测单元、电压测量单元、毛刺结果锁存与同步单元、PLL0输出分频系数生成单元、PLL1与PLL0之间的同步单元、PLL1输出分频系数生成单元、PLL0倍频系数生成单元、PLL1倍频系数生成单元、时钟选择信号生成单元和抗毛刺时钟选择单元；

所述电压毛刺检测单元检测***电压是否降到临界电压；

所述毛刺结果锁存与同步单元锁存临界电压，并将毛刺结果同步到PLL0单元和PLL1单元的时钟域中；

PLL0输出分频系数生成单元和PLL1输出分频系数生成单元根据各自的时钟域所获得毛刺结果调整PLL0输出分频系数生成单元和PLL1输出分频系数生成单元的输出分频系数，用来降低整个***的时钟，从而将***电压保持在安全范围；

PLL0倍频系数生成单元和PLL1倍频系数生成单元根据毛刺结果锁存与同步单元输出的毛刺结果启动电压测量单元，并根据电压测量单元的测量电压生成PLL0单元和PLL1单元所需要的倍频系数；

时钟选择信号生成单元根据倍频系数调整输出***时钟，所述***时钟在时钟约束文件中作为PLL0单元和PLL1单元的生成时钟以及***的源时钟；

抗毛刺时钟选择单元在时钟选择信号生成单元选择某一路PLL的输出时，将另一路PLL的输出提前关闭，从而保证在时钟切换的瞬间不会有毛刺发生；

所述PLL0单元和PLL1单元包括相同的倍频单元和分频单元，PLL0单元和PLL1单元的输入时钟来自同一个外部时钟源。

2.根据权利要求1所述的一种基于双PLL的***超频引起的电压毛刺保护***，其特征在于：所述电压毛刺检测单元包括电压基准单元和远程电压检测比较单元，远程电压检测比较单元在默认情况下输出为1,只有在远程电压小于某个特定的数值以后才会输出0；所述的电压测量单元包括电压基准单元和远程电压检测单元，所述远程电压检测单元检测并输出当前具体的电压数值。

3.根据权利要求2所述的一种基于双PLL的***超频引起的电压毛刺保护***，其特征在于：所述PLL0输出分频系数生成单元和PLL1输出分频系数生成单元均包括分频系数对照表和分频系数生成状态机,所述分频系数生成状态机接收到电压毛刺检测单元的毛刺结果后根据分频系数对照表的对照结果更新相应的分频系数，从而降低***工作频率，以免***因为***超频和工作负载过重而造成电压过低以及***时序出错。

4.根据权利要求3所述的一种基于双PLL的***超频引起的电压毛刺保护***，其特征在于：所述PLL0倍频系数生成单元和PLL1倍频系数生成单元均包括倍频系数对照表、倍频系数生成状态机和电压测量结果处理机；

所述倍频系数生成状态机收到电压毛刺检测单元所发出的指示信号后，给电压测量结果处理机发出启动信号，等待电压测量结果处理机的返回结果，并根据返回的电压测量结果通知时钟选择信号生成单元更新时钟选择信号；

所述电压测量结果处理机接收到倍频系数生成状态机的启动信号后启动电压测量单元，并将电压测量单元测量出来的结果反馈给到倍频系数生成状态机中；

所述倍频系数对照表根据电压测量单元测量的结果计算相应的倍频系数，并发送给相应的PLL，从而恢复因分频系数调整而引起的性能损失。

5.根据权利要求4所述的一种基于双PLL的***超频引起的电压毛刺保护***，其特征在于：所述输出分频系数生成单元和倍频系数生成单元在在没有检测到电压毛刺时由***内部的微处理器控制，只有在检测到电压毛刺以后，内部硬件电路接管PLL单元的分频以及倍频系数的控制权。

Images