JP2006025040A

JP2006025040A - Ｐｌｌシンセサイザー

Info

Publication number: JP2006025040A
Application number: JP2004199605A
Authority: JP
Inventors: Toru Nakayashiki; 透中屋敷; Hidemori Akagi; 秀守赤木
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2004-07-06
Filing date: 2004-07-06
Publication date: 2006-01-26

Abstract

【課題】ＰＬＬ−ＩＣ側からのノイズのＶＣＯへの侵入が生じ難く、良好な特性を得ることができるだけでなく、温度上昇に伴う消費電流の増大を抑制することが可能とされているＰＬＬシンセサイザーを提供する。
【解決手段】電源端子１Ａを有し、電源端子１Ａに第１の電源端子ライン３を介してＰＬＬ−ＩＣが電気的に接続されており、電源端子１Ａに第２の電源ライン５を介してＶＣＯ６が電気的に接続されているＰＬＬシンセサイザー１であって、第２の電源ライン５にＰＴＣサーミスタ８が挿入されている。
【選択図】図１

Description

本発明は、携帯電話機などの無線通信機器の高周波信号生成回路として用いられているＰＬＬシンセサイザーに関する。

従来、携帯電話機などにおいては、高周波信号を生成するための回路として、ＰＬＬシンセサイザーが用いられている。ＰＬＬシンセサイザーでは、通常、１つの実装基板上に、電圧制御発振器（ＶＣＯ）、ＰＬＬ−ＩＣ、及びループフィルタ回路などが搭載されている。ＰＬＬシンセサイザーでは、電源電圧を供給するための電源端子が設けられている。この電源端子に、第１の電源ラインを介してＰＬＬ−ＩＣが接続されており、第２の電源ラインを介してＶＣＯが電気的に接続されている。従って、上記電源端子を介して、ＶＣＯとＰＬＬ−ＩＣとは直結されている。

他方、ＰＬＬ−ＩＣの１つの入力端には、ＰＬＬシンセサイザーの外部に配置された温度補償用水晶発振器（ＴＣＸＯ）から与えられる基準周波数信号が入力される。この基準周波数信号に基づくノイズがＰＬＬ−ＩＣにおいて生じ易いという問題があった。そして、上記ノイズが、ＰＬＬ−ＩＣの電源端子に漏れ出ることがあり、その場合には、ノイズがＶＣＯの電源端子に達し、ＶＣＯに悪影響を与えるおそれがあった。すなわち、ＶＣＯの発振信号の位相雑音特性が劣化したり、発振信号に変調がかかったりするおそれがあった。

上記のような問題を解決するために、下記の特許文献１には、図３に示すＰＬＬシンセサイザーモジュールが開示されている。ＰＬＬシンセサイザーモジュール１０１は、ＰＬＬ回路１０２、ループフィルタ回路１０３及びＶＣＯ１０４を有する。そして、電源回路に接続される電源端子Ｘに、第１の電源ライン１０５及び第２の電源ライン１０６が接続されている。第１の電源ライン１０５は、ＰＬＬ回路１０２の電源端子に接続されている。第２の電源ライン１０６は、ＶＣＯ１０４の電源端子に接続されている。そして、上記第１の電源ライン１０５の端部が第２の電源ライン１０６に接続される点に、デカップリング抵抗Ｒ１が接続されている。この回路構成を、図４に示す。

ＰＬＬシンセサイザー１０１では、上記デカップリング抵抗Ｒ１により、ＰＬＬ回路１０２で生じたノイズのＶＣＯ１０４への伝達が抑制されている。
特開２００２−２７１１９５号公報

ところで、一般に、ＶＣＯには半導体が使用されており、半導体のｐｎ接合は−２．０〜−２．５ｍＶ／℃の温度特性を持っているため、ＶＣＯでは、周囲温度が上昇すると、消費電流が増加する傾向があった。従って、特許文献１に記載のＰＬＬシンセサイザー１０１においても、周囲温度が上昇すると、ＶＣＯ１０４における消費電流が増加しがちであった。

他方、ＰＬＬシンセサイザーなどが搭載される電子機器では、近年、消費電流の低減が強く望まれている。しかしながら、ＰＬＬシンセサイザー１０１では、ＶＣＯ１０４を有するため、温度上昇に伴う消費電流の増大を抑制することが困難であった。

本発明の目的は、上述した従来技術の現状に鑑み、ＶＣＯへのＰＬＬ−ＩＣ側からのノイズの伝播を抑制することができるだけでなく、温度上昇に伴う消費電流の増大を効果的に抑制することができ、従って低消費電流のＰＬＬシンセサイザーを提供することによる。

本発明は、電源端子と、該電源端子に第１の電源ラインにより電気的に接続されたＰＬＬ回路と、前記電源端子に少なくとも第２の電源ラインを介して電気的に接続された電圧制御発振器とを有するＰＬＬシンセサイザーにおいて、前記第２の電源ラインにＰＴＣサーミスタが挿入されていることを特徴とする。

本発明に係るＰＬＬシンセサイザーでは、電源端子とＶＣＯとを接続している第２の電源ラインにＰＴＣサーミスタが挿入されているため、周囲温度が上昇するとＰＴＣサーミスタの抵抗値が高くなり、ＰＴＣサーミスタを挿入したことによる電圧降下が大きくなる。従って、ＶＣＯの電源端子に印加される電圧が低下し、消費電流が減少する。よって、ＶＣＯにおける温度上昇に伴う消費電流増加分が、上記ＶＣＯに印加される電圧の低下による電流低減分と相殺されて、ＰＬＬシンセサイザーの温度上昇時の消費電流の増大を抑制することができる。よって、温度上昇時のＰＬＬシンセサイザーの消費電流をほぼ一定とすることが可能となる。

加えて、上記ＰＴＣサーミスタがＰＬＬ−ＩＣとＶＣＯの電源を結ぶ経路に挿入されているため、特許文献１に記載の先行技術と同様に、ＰＬＬ−ＩＣ側からのノイズのＶＣＯへの侵入を効果的に抑制することができる。

従って、本発明によれば、ノイズによる特性の劣化を抑制しつつ、消費電流が低減されたＰＬＬシンセサイザーを提供することが可能となる。

以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。

図１は、本発明の一実施形態に係るＰＬＬシンセサイザーの回路図である。ＰＬＬシンセサイザー１は、一点鎖線Ａで示す部分で囲まれた部分に相当し、具体的には１つの部品として構成されている。

ＰＬＬシンセサイザー１は、外部の電源回路２に接続された電源端子１Ａを有する。電源端子１Ａに、第１の電源ライン３を介してＰＬＬ−ＩＣ４が電気的に接続されている。また、ＰＬＬシンセサイザー１では、電源端子１Ａに、第２の電源ライン５を介してＶＣＯ６が電気的に接続されている。より正確には第２の電源ライン５はＶＣＯ６と第１の電源ライン３との間に設けられている。そして、ＰＬＬ−ＩＣ４と、ＶＣＯ６との間に、ループフィルタ回路７が接続されている。

本実施形態の特徴は、第２の電源ライン５に、ＰＴＣサーミスタ８が挿入されていて、ＶＣＯ６にはＰＴＣサーミスタ８を介して電源が供給されていることにある。

ＰＴＣサーミスタ８は、正の抵抗温度特性を有する抵抗素子である。従って、温度が上昇すると、ＰＴＣサーミスタ８の電気抵抗が増大する。そのため、周囲温度が上昇すると、電源端子１ＡからＶＣＯ６に至る第２の電源ライン５における電圧降下量がＰＴＣサーミスタ８の抵抗上昇により増大する。従って、ＶＣＯ６の電源端子に印加される電圧が低下し、ＶＣＯ６の消費電流が低くなる。

他方、前述したように、ＶＣＯ６は、一般に、周囲温度が上昇すると消費電流が増大する特性を有する。従って、本実施形態では、ＶＣＯ６の消費電流が周囲温度の上昇に伴って上昇する消費電流上昇分が、上記ＰＴＣサーミスタ８の抵抗の上昇による電圧降下の増大による電源電圧低下分と相殺され、ＶＣＯ６における消費電流を効果的に低減することができる。

すなわち、図２に示すように、従来のＰＬＬシンセサイザー１０１では、温度が上昇すると破線で示すように、消費電流が増大した。これに対して、ＰＴＣサーミスタ８を接続した本実施形態のＰＬＬシンセサイザー１では、温度が上昇しても実線で示すように、消費電流の増大が抑制され、周囲温度が高くなった際の消費電流の値をほぼ一定とすることができる。

なお、図２の横軸の内、（１）の温度範囲は、常温（２０℃付近）の温度範囲であり、この温度範囲では、ＰＴＣサーミスタ８の抵抗はほぼ一定である。他方、（２）の温度範囲は、常温付近よりも低い温度であり、より具体的には、ＰＴＣサーミスタ８の抵抗が温度の上昇に伴って若干低下する温度範囲である。（３）の温度範囲は、ＰＴＣサーミスタ８の抵抗が温度上昇に伴って徐々に上昇する温度範囲である。なお、（１）の温度範囲の上限は通常５０℃程度であり、下限は１０℃程度である。

上記のように、本実施形態のＰＬＬシンセサイザー１では、ＰＴＣサーミスタ８の挿入により、温度上昇による消費電流の増大を効果的に抑制することができる。

また、ＰＬＬシンセサイザー１においても、ＰＬＬ−ＩＣ４の一方入力端には、外部のＴＣＸＯから基準周波数信号が矢印Ａで示すように入力され、この信号に起因するノイズが電源端子１Ａ側に洩れることがある。しかしながら、ＰＴＣサーミスタ８が接続されているため、該ノイズのＶＣＯ６側への侵入を効果的に抑制することができる。

上記実施形態では、ＰＬＬシンセサイザー１は、図１に示す抵抗Ｒ２、コンデンサＣ１，Ｃ２からなるループフィルタ７を有していたが、本発明において、ループフィルタ７の回路構成は図示の回路構成に限定されず、また、ループフィルタ７は、ＰＬＬシンセサイザー１の外部に構成されていてもよい。

本発明の一実施形態に係るＰＬＬシンセサイザーの回路構成を示す図。従来例及び本実施形態のＰＬＬシンセサイザーの温度上昇に伴う温度変化の大きさの変化を示す図。従来のＰＬＬシンセサイザーの一例を示す概略構成図。従来のＰＬＬシンセサイザーを説明するための回路図。

符号の説明

１…ＰＬＬシンセサイザー
１Ａ…電源端子
２…電源回路
３…第１の電源ライン
４…ＰＬＬ−ＩＣ
５…第２の電源ライン
６…ＶＣＯ
７…ループフィルタ回路
８…ＰＴＣサーミスタ

Claims

電源端子と、該電源端子に第１の電源ラインにより電気的に接続されたＰＬＬ回路と、前記電源端子に少なくとも第２の電源ラインを介して電気的に接続された電圧制御発振器とを有するＰＬＬシンセサイザーにおいて、
前記第２の電源ラインにＰＴＣサーミスタが挿入されていることを特徴とする、ＰＬＬシンセサイザー。