CN102138297A - 图形多媒体集成电路及其运作方法 - Google Patents

图形多媒体集成电路及其运作方法 Download PDF

Info

Publication number
CN102138297A
CN102138297A CN200980132169XA CN200980132169A CN102138297A CN 102138297 A CN102138297 A CN 102138297A CN 200980132169X A CN200980132169X A CN 200980132169XA CN 200980132169 A CN200980132169 A CN 200980132169A CN 102138297 A CN102138297 A CN 102138297A
Authority
CN
China
Prior art keywords
camera
integrated circuit
packet
main frame
line interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200980132169XA
Other languages
English (en)
Other versions
CN102138297B (zh
Inventor
F·波尔比格哈拉滋
S·戈马
M·阿列克西克
A·马莫纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATI Technologies ULC
Original Assignee
ATI Technologies ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATI Technologies ULC filed Critical ATI Technologies ULC
Priority to CN201510349313.2A priority Critical patent/CN105159632B/zh
Publication of CN102138297A publication Critical patent/CN102138297A/zh
Application granted granted Critical
Publication of CN102138297B publication Critical patent/CN102138297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00127—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture
    • H04N1/00278—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture with a printing apparatus, e.g. a laser beam printer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Information Transfer Systems (AREA)
  • Image Processing (AREA)
  • Communication Control (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Studio Circuits (AREA)
  • Studio Devices (AREA)

Abstract

本发明提供一种图形多媒体集成电路(GMIC)，透过两个串行链路而连接至主机处理器：半双工双向串行链路，符合为显示器串行接口所定义的协议、以及单向串行链路，符合为相机串行接口所定义的相容协议。该GMIC根据该协议透过该半双工双向串行链路自该主机接收数据包，并且处理这些数据包。该GMIC根据该协议透过该单向串行链路发送数据包至该主机。来自该主机的数据包可通过该GMIC请求处理运作，或者可在该GMIC的存储器开始实施存储器运作。该GMIC亦可发送数据包至该主机，以在该主机的存储器开始实施存储器运作。该GMIC可根据显示器串行接口协议透过双向串行链路连接至显示器以及根据相机串行接口透过单向串行链路与双向控制联结连接至相机，使得该主机透过该GMIC间接地控制该显示器与相机。

Description

图形多媒体集成电路及其运作方法
技术领域
本发明关于利用图形多媒体集成电路(GMIC)的方法。
背景技术
媒体(如图形)的电子处理可能对处理器造成沉重负荷。基于此原因，许多装置(如个人计算器与移动装置(如手机与个人数字助理))可加入具有特殊目的的集成电路，该集成电路处理媒体并因此为该装置的主机处理器消除此类处理的负荷。此类集成电路有时称作为图形多媒体集成电路，或者GMIC。对于不同装置，存在有不同的GMIC，以实施所欲实施的功能。一般而言，GMIC可包含以下模块之其中之一模块或多模块：2-D图形控制器；3-D图形控制器；显示器控制器；视频与输入相机控制器；存储器控制器(例如：直接存储器存取-DMA-控制器)；存储器(例如：快闪存储器)；一般目的输入/输出控制器；音频处理器(例如：音频录放控制器)；以及视频处理器(例如：视频编码器与解码器)。
在典型的装置中，该GMIC连接至主机板的并行总线(parallel bus)，并且发展协议(protocol)以允许该GMIC与该装置的主机处理器之间进行通信。由于这些通信协议缺乏标准化，因此该装置中所使用的GMIC为非常特殊的。
本发明寻求提供改善媒体处理的方法。
发明内容
图形多媒体集成电路(GMIC)透过符合为显示器串行接口所定义的协议的半双工双向串行链路而连接至主机处理器，且亦可透过符合为相机串行接口所定义的相容协议的单向串行链路(uni-directional serial link)而连接至该主机。该GMIC根据该协议透过该半双工双向串行链路自该主机接收数据包，并且处理这些数据包。该GMIC可根据该协议透过该单向串行链路发送数据包至该主机。来自该主机的数据包可通过该GMIC请求处理运作，或者可在该GMIC的存储器开始实施存储器运作。该GMIC亦可发送数据包至该主机，以在该主机的存储器开始实施存储器运作。该GMIC可根据显示器串行接口协议透过另一个双向串行链路连接至显示器并且根据相机串行接口透过另一个单向串行链路与双向控制联结连接至相机，使得该主机透过该GMIC间接地控制该显示器与相机
依据本发明，提供一种在图形多媒体集成电路进行通信的方法，包括：透过第一半双工双向串行链路(half duplex bi-directional serial link)自主机(host)接收与第一数据包协议相容的数据的数据包(data packet)；处理来自该主机的数据包；以及透过第一单向串行链路(uni-directional serial link)发送与第二数据包协议相容的数据的数据包至该主机。
依据本发明的另一态样，提供一种图形多媒体集成电路(GMIC)，包括：连接至主机的第一半双工双向显示器串行接口收发器，至少当该GMIC在正常模式运作中时用于发送数据包至该主机并且接收来自该主机的数据包；连接至该主机的第一单向相机串行接口发送器，用于发送数据包至该主机；相机控制接口从动收发器(camera control interface slave transceiver)，用于接收控制信息(control message)；图形引擎；以及总线，连接该显示器串行接口收发器、该相机串行接口发送器、以及该图形引擎。
依据本发明的进一步态样，提供一种***，包括：图形多媒体集成电路(GMIC)，包括：第一GMIC显示器串行接口收发器；GMIC相机串行接口发送器；GMIC相机控制接口从动收发器；图形引擎；以及总线，连接该GMIC显示器串行接口收发器、该GMIC相机串行接口发送器、以及该图形引擎；主机，包括：主机显示器串行接口收发器；主机相机串行接口接收器；半双工显示器串行接口路径，连接该第一GMIC显示器串行接口收发器与该主机显示器串行接口收发器；以及单向相机串行接口路径，连接该GMIC相机串行接口发送器与该主机相机串行接口接收器。
由以下说明书内容配合附加图式将清楚了解本发明的其他特征与优点。
附图说明
在所述附加图式中，说明本发明的示范实施例：
图1为习知移动电子装置的部分的示意图；
图2为依据本发明所制造的移动电子装置的部分的示意图；
图3为说明图2的部分移动电子装置的正常模式运作的功能性方块图；
图4为说明图2的部分移动电子装置的运作的旁路模式(bypass mode)的功能性方块图；
图5A与图5B为设定用于该协议层的样本信息组的图式；以及
图6为说明构建图2的部分移动电子装置的步骤的流程图。
具体实施方式
在习知的移动通信装置中，并行总线用以将该主机处理器连接至该显示器、任何相机、及任何GMIC。近来，移动工业处理器接口(MIPITM)联盟已经沉思(contemplate)介于该相机与主机之间的相机串行接口(CSI)以及介于该显示器与该主机之间的显示器串行接口(DSI)。
发明人已经预先沉思过替代的装置配置的可能性，其中，该主机连接至该GMIC而该GMIC连接至该显示器及任何相机。因此，该GMIC***该主机与该显示器及相机之间。发明人进一步考虑到可将DSI或者CSI与DSI接口可用于该GMIC与该主机之间所有通信的可能性。此方法的优点在于经设计成使用CSI与DSI接口与相机及显示器进行通信的主机可使用这些相同的接口与该GMIC进行通信，并且透过该GMIC与这些周边(peripheral)联系。发明人已经沉思过该主机与GMIC之间串行接口可用以允许该主机与GMIC随机存取对方的存储器的可能性。应留意到，该方法在该主机无须任何额外的端口(port)。
如图1所说明，该经沉思的CSI定义了相机14与主机处理器12之间的串行接口16。该串行接口包括该相机中的CSI发送器18与该主机中的CSI接收器20，该CSI发送器18与该CSI接收器20通过实体数据路径(physical data path)22与实体时钟路径(physical clock path)24相连接。该数据与时钟路径为不同的两对路径，各对路径分别具有正端导线(positive wire)与负端导线(negative wire)。所属领域的技术人员将了解到，使用不同的两对路径能够得到更高速的数据转移。该串行接口亦包含相机控制(CCI)接口，具有该相机中的CCI从动(slave)26以及该主机中的CCI主控(master)28，该CCI从动26与该CCI主控28通过两个导体相连接：导体30用于时钟信号而导体32用于数据信号。该时钟信号由该CCI主控28提供至该导体30上的CCI从动；该CCI数据导体32为双向的。
该CCI接口可符合由飞利浦半导体在2000年1月所发表的“I2C总线规格第2.1版(I2C Bus Specification Version 2.1”中所描述的I2C总线***，其内容并入本说明书中作为参考。
该相机14的并行(影像)数据可在该串行链路上自该相机中的并行总线发送至该主机12。此数据经组织为数据包。提供有两种数据包格式：长数据包格式与短数据包格式。该长数据包格式具有标头(header)、有效载荷(payload)及注脚(footer)。该标头具有长度为一个字节的数据标识符(data identifier)、长度为两个字节的字计数(word count)、及长度为一个字节的纠错码(error correction code)。
该长度为一个字节的数据标识符包含两位的虚拟通道标识符(virtual-channel identifier)及六位的数据类型，该数据类型本身包含该数据包为短数据包或长数据包的指示器。该两位的虚拟通道标识符最多能够容许四个周边分享一个CSI链路(link)，各个周边经指定至特定通道。由于长数据包的长度由长度为两个字节的字计数所具体指出的，因此长数据包的长度可达65,541个字节。如此一来，容许传输大量的像素。
该短数据包格式仅含有标头(如先前所述)，除此之外，在该短数据包中，该标头中的两位字计数区域由长度为两个字节的短数据包数据区域所取代。
该串行接口为点对点的。因此，仅有一个周边能够直接连接至该主机处理器上的CSI端口，任何其他周边皆必须透过集线器(hub)或透过该第一周边作为集线器而间接连接。该串列相机控制接口(CCI)用于发送控制信息。为了能够处理多个周边，该CCI提供从动寻址。因此，电子装置可在该主机处理器中具有一个CCI主控，以及在各个周边中具有可寻址的CCI从动。
基本的CCI信息包括START条件，接着有从动地址及读取/写入位。接着，由该从动得到回复的确认。该主控接着发送指向该从动内部的寄存器(register)的次地址(sub-address)，并且接着由该从动得到回复的确认。对于写入运作而言，接着自该主控发送数据字节，并且自该从动回复确认或者未确认。接着为STOP条件。对于读取运作而言，该数据字节来自该从动，而该确认或未确认回复自该主控。接着为STOP条件。
自该相机至该主机的高速单向数据链路能够将大量的像素数据传递至该主机。自该主机至该相机的个别较慢速控制链路能够使该主机控制该相机。
该经沉思的CSI不具流程控制(flow control)：数据接收端(data sink)至少必须具有等同数据来源的容量。
在经沉思的DSI中，对于显示器提供有类似的串行接口。然而，显示器上的数据相较于相机上的数据而言大多为双向的。基于这个原因，单向上的高速链路与相反方向上的较慢速链路并非最好的选择。相反地，该DSI的串行数据与时钟路径终止于收发器，在该主机与显示器中容许(半双工)双向的数据流。利用高速的双向链路，由于该主机可于双向数据道(data lane)上直接发送命令至该周边，因此该DSI无须CCI。
该经沉思的CSI与DSI经设计以提供周边与主机处理器之间的串行通信链路(serial communication link)。它们并非经设计以提供两个处理器(亦即，主机处理器与GMIC)之间的通信。此外，它们并非经设计以容许两个处理器随机存取彼此的存储器。如同在下文中所进一步描述，本发明利用数据数据包的有效载荷以容许处理器至处理器的通信(processor-to-processor communicaiton)并且利用CSI或DSI数据包的标头以允许各个处理器随机存取对方的存储器。
图2说明依据本发明所架构的***。参照图2，电子装置40可具有主机处理器50，该主机处理器50具有中央总线51，该中央总线连接至中央处理单元(CPU)52、事件处理机(event handler)53、显示器控制器56、相机控制器58、以及存储器控制器59。该事件处理机53连接至使用者接口55。该存储器控制器连接至***存储器61。该主机处理器50亦可具有数字信号处理器(DSP)63以及用于无线数据通信的天线或射频接口(RF interface)57。该主机处理器可设置有连接进入该中央总线的DSI或CSI。更具体而言，该主机处理器可具有以下连接至该总线51的组件：DSI收发器62，终止串行时钟与数据线(差动对(differential pair))54；CSI接收器72，终止串行时钟与数据线(差动对)74；以及CCI主控76，终止I2C线60。该显示器控制器亦直接连接至该DSI收发器62，且该相机控制器亦直接连接至该CCI主控76以及该CSI接收器72。
GMIC 80具有中央总线81，该中央总线81连接至图形引擎(GFX)82、存储器控制器83、状态机84、显示器控制器88、以及相机控制器90。为了提供具有该主机50之串行接口，该GMIC具有以下连接至该总线的额外组件：DSI收发器94，终止串行时钟与数据线54；及CSI发送器95，终止串行时钟与数据线74。为了提供具有显示器的串行接口，该GMIC亦设置有DSI收发器96，该DSI收发器96连接至该总线并终止时钟与数据线102。该显示器控制器亦直接连接至该DSI收发器96。而为了提供具有相机的串行接口，该GMIC设置有CSI接收器91以及CCI收发器95，该CSI接收器91连接至该总线并终止时钟与数据线93，而该CCI收发器95终止I2C线97并且透过CCI主控92连接至相机控制器90。该CCI收发器95亦连接至CCI收发器98，该CCI收发器98终止I2C线60。
显示器110具有DSI收发器112，该DSI收发器112终止串行线102。相机120具有CSI发送器122，该CSI发送器122终止串行线93与CCI从动124，而CCI从动124终止I2C线97。
由于该主机与该GMIC之间的CSI之串行线74为单向的(自GMIC至主机)，因此该DSI串行线54用于自该主机至该GMIC的通信，而该CSI串行线74用于自该GMIC至该主机的通信。如此一来，可在该GMIC与该主机之间达到高速的全双工通信。(由于未使用差动对的I2C接口的速度相对较慢，因此该CCI主控并非用以将数据发送至该GMIC。)
若装置仅具有DSI，则可透过该DSI串行线64在该主机与所欲的GMIC之间得到半双工双向通信。
参照图2的配置，为了实现对该显示器110或该相机120产生影响，该主机50正常地与该GMIC 80进行通信。举例而言，若该移动通信装置40用以播放与虚拟人物(avatar)有关的视频游戏，则该用户可按下该用户接口55的按钮(例如，当该装置40为手机时，可使用电话按键)，以移动该虚拟人物至左边。该事件处理机53撷取(capture)该事件并且将事件信息发送至该总线51，使得该主机处理器50的CPU 52产生用于该CMIC 80的GFX 82的命令：例如，“将背景的三个像素移动至右边”。该命令为一系列的字节。该CPU可产生具有有效载荷的数据包，该有效载荷含有这些命令字节以及为于本地存储器86内的GFX命令缓冲(GFX command buffer)的位置。该数据包由该发送器62透过数据线54进行发送。该GMIC的收发器94接收该数据包，并且在将该数据包解数据包(de-packetize)之后，经由总线81与存储器控制器83将该有效载荷传递至本地存储器86。该状态机84被配置用以监控总线81的活动及/或提供用于将数据转移自/至本地存储器的DMA机制。该GFX 82自位在本地存储器86的命令缓冲读取所述命令，并且在处理所述命令之后，自本地存储器86请求该背景像素数据。为了将背景的三个像素移动至右边，该GFX处理此背景像素。该GFX接着将这个新的背景数据写入/提供予本地存储器。接着，该显示器控制器88自本地存储器86读取最近所提供的图形资讯(information)，使得新的像素数据输入至该显示器控制器。该显示器控制器接着将该数据封装成DSI数据包，并且将其传递至该收发器96，该收发器96透过线102将该数据包发送至该显示器110的收发器112。接着，该像素数据系经恢复并经显示。
作为第二个范例，可按压该主机50的用户接口55上的按钮，以请求该相机120拍摄照片。此事件经该事件处理机53所撷取并且经传递至由该CPU 52所读取的总线51。该CPU构建封装在数据包中的适当命令，并且接着透过该DSI链路(亦即，透过线54)将其发送至该GMIC。此命令经寻址至该GMIC的相机控制器90，且因此该控制器读取该命令并且发送信号予该CCI主控92以作为响应。该CCI主控92响应来自该相机控制器90的信号，造成该CCI收发器100透过线97将适当的命令发送至该相机120的CCI从动124。结果造成该相机拍摄照片。一旦拍摄了照片，该像素(影像)数据在该相机的CSI发送器122经封装在数据包中，并且透过线93发送置该GMIC的CSI接收器91。该GMIC接收器91自该数据包提取该有效载荷，并且将其置在总线81，其中，该数据经本体存储器86所接收并且存储。该状态机84可接着设定该本地存储器与该GFX之间的路径，使得该GFX回收影像数据，以进行进一步处理。举例而言，该GFX可利用额外的覆盖(overlay)与经撷取的影像进行混合。该经处理的数据接着存储回到本地存储器中。
若用户稍后利用该用户接口请求回顾所拍摄的照片，则该主机发送事件命令至该GMIC，使该GMIC回收该照片数据并且将该像素数据输出至该显示器110。
先前的两个范例与该GMIC的正常模式运作有关。在正常模式运作期间，GMIC的大部分内部次方块(sub-block)皆为主动的，且实施各种不同的任务，例如：2D或3D图形。该正常模式展开在图3中，以显示图2的主机50内的TCV 62与Rx 72方块可包含位在实体层顶部上的两个独立协议层。具体而言，TCV 62包含经沉思的DSI协议层，该DSI协议层利用图形多媒体接口(GMI)传输(Tx)层(将描述在下文中)进行多工，而Rx72包含CSI协议层，该CSI协议层利用另一个GMI层进行多工。同样地，图2中GMIC 80的TCV 94与Tx 95经展开，以显示TCV94中之GMI(Rx)协议层与Tx 95中的GMI(Tx)层经使用在该主机与GMIC之间，以帮助正常模式时的全双工通信。
该GMIC的TCV 96与Rx 91包含位在实体层顶部上经沉思的DSI与CSI协议层-其亦分别为图2中显示器110的TCV 112以及相机120的Tx 122的情形。
也为了该GMIC设想第二运作状态：旁路模式。具体而言，该主机目前并不需要共处理功率或该GMIC的存储器(例如，当该显示器110上仅显示一个时钟时)，上述架构允许该GMIC的组件处于低功率模式(power mode)中，亦即，GMIC旁路模式中。该主机可命令该GMIC进入此低功率模式。作为对此命令的响应，该GMIC的DSI收发器94、96、CCI收发器98、100、以及CSI Rx 91与Tx 95由该状态机84所设定，以便简单地通过任何送达的数据包，该GFX 82、状态机84、GMIC显示器控制器88、GMIC相机控制器90、存储器控制器83及/或本地存储器86能够潜在地进入非主动的低功率模式。当处于此低功率状态时，该主机50可利用其本身的显示器控制器56与相机控制器58直接地控制该显示器110与相机120-经由该DSI与PHY层以及CSI与PHY层，而非GMI与PHY层。具体而言，该主机显示器控制器56可透过该DSI链路54发送显示器命令，且该显示器命令将通过该GMIC DSI收发器94、96至该显示器110。同样地，该主机的相机控制器58可透过该CCI链路60发送相机命令，且该相机命令将通过该GMIC CCI收发器98、100至该相机的CCI从动124。若该主机发送命令至该相机以拍摄照片，该主机亦将激活其CSI接收器72，使得回传自该相机的数据以及回传自存储该数据处的数据能够直接地传递至该主机的接收器。
图4显示该旁路模式的运作。在此模式中，该主机50通过旁路GMIC来直接控制显示器110与相机120。为了与显示器及相机模块进行通信，TCV 62与Rx 72内的DSI(Tx与Rx)与CSI(Rx)协议层由该主机所使用。在此模式中，该GMIC仅仅提供内部旁路路径(internal bypass path)且可处于低功率状态，以节省功率并且延长电池使用时间。该I2C接口60在旁路模式中亦经由GMIC而内部连接至I2C接口97，使得该主机能够直接控制该相机。
该经沉思的DSI与CSI沉思类似开放***互连(Open Systems Interconnection；OSI)协议的层状架构的可能性。在低功率模式中，较高的层(包含数据包通信层)可能暂停活动。然而，至少该最低层(亦即，该实体层)保持主动。正常与旁路GMIC模式之间可以有不同的切换机制。
回头参照图3，在该正常模式期间，该主机利用该GMI及PHY层与该GMIC进行通信。该主机可通过发出直接写入数据包设定该GMIC内的特定位，以指出其切换至旁路模式(亦即，GMIC处于低功率模式)之目的。在那之后，为了直接控制显示器与相机模块，该主机将所述联系层(interfacing layer)切换至用于离埠(outbound)之DSI与PHY以及用于入端口(inbound)的CSI与PHY。由于该GMIC于与该主机的接口上并不具有DSI或CSI层(亦即，TCV 94与Tx 95由GMI与PHY层所构成)，故当在旁路模式时，该GMIC可能无法解译接踵而来的DSI数据包。因此，为了自旁路模式切换回到正常模式，该主机可：1)利用该I2C接口唤醒该GMIC；2)利用实体层触发作为唤醒指示；或者3)例如经由写入至特定位置发送GMI数据包(但是此选项必须在旁路模式期间保持TCV 94内的GMI层为启动状态，以窥探(snoop)接踵而来的数据包)。
由上述说明书内容将清楚了解到，在正常模式运作中，该GMIC基于来自该主机的命令控制该相机与显示器，反之，在低功率模式中，该主机利用其显示器控制器与相机控制器直接控制该显示器与相机。
一般而言，该GMI协议可经设计作为实体层顶部上的通用协议层(generic protocol layer)。然而，为了维持最小的设计复杂度、成本及功率消耗，本发明显示现存的DSI与CSI协议能够轻易地扩张至GMI层。
在经沉思的CSI与DSI中，数据包标头经定义为由4个字节所构成：一个数据标识符字节、两个字计数或数据字节、以及最终的ECC字节。定义有两种数据包类型：短数据包仅由四个字节的标头所构成，也就是数据标识符字节、两个数据字节以及最终的ECC字节；反之，长数据包由四个字节的标头部分加上有效载荷(有效载荷的长度由该标头中两个字计数字元组所定义)以及两个字节的CRC注脚所组成。对于所有数据包而言，标头的一个字节的数据标识符区域始终由标明虚拟通道的两位区域以及标明该数据类型的剩余六位所组成-例如：标示读取或写入运作或该数据包为短或长。由于并非所有数据类型皆由该DSI与CSI所定义，因此可使用一些保留的或甚至通用的数据类型来定义额外的GMI协议层，作为至DSI/CSI协议的延伸。如先前所提及，可以设计通用且总体而言独立于DSI与CSI两者的GMI协议为目的-明显具有额外的成本与功率损失。
图5A说明由DSI的经保留数据类型所建立的范例GMI协议，使得该主机存取GMIC资源-例如：内部存储器86。同样地，图5B说明由CSI的经保留数据类型所建立的范例GMI协议，使得GMIC用于存取主机资源-例如：***存储器61。对于各个方向而言，新的数据包经定义用于随机存取经存储器映射的资源(memory mapped resource)。随机存取可以两种方式实施：1)直接；2)间接。在直接寻址模式中，该地址明确地伴随该读取/写入请求。然而，在间接寻址模式中，必须在发出读取/写入请求之前设定该地址，并且在接收后续的读取/写入请求之后增量该地址。图5A/图5B中首两个写入数据包经设计用于经由两个16位的写入短数据包来设定32位的地址。一般来说，就线性存取串流影像或视频(streaming images or video)的带宽利用方面而言间接寻址较有效率-亦即，无需为每个接续的存取发送地址。直接寻址读取/写入长数据包经定义同时用于两种方向。在本实施例中，该地址区域(亦即，四个字节)嵌入DSI/CSI数据包有效载荷内-字计数必须如图3A/图3B所示般相应地进行调整。读取响应长数据包(read response long packet)亦经定义用于各个方向，以响应直接或间接读取请求。
该数据标识符的首两个位定义DSI/CSI虚拟通道，且并非用于图5A/图5B的GMI协议范例。这是为了避免增加GMI解码器的复杂度。然而，为了定义GMI数据包，用户可利用虚拟通道位与其他6个经保留数据类型的位。这样容许各个经保留数据类型的四种额外排列。此外，如先前所提及，该DSI与CSI两者皆定义通用的数据包，该通用数据包依用途而定。一些GMI数据包亦可经设计为采用通用数据类型在各个方向上。
由于习知的CSI与DSI并未提供流程控制机制，因此该信息组可提供流程控制机制，如简单的授权式***(credit-based system)。举例而言，各个主机与GMIC可实现载入有初始值10的授权计数器(credit counter)。接着，无论该主机何时发送数据包至该GMIC，该主机皆必须减量其计数器。相反地，无论该主机何时自该GMIC接收授权数据包(credit packet)，该主机皆增量其计数器。在该授权式***中，当该主机的授权计数器在0之上时，仅允许该主机发送数据包至该GMIC。该GMIC遵循这些相同的规则。各个主机与GMIC可设置有用以存储等待传输的数据包的传输缓冲以及用以存储等待处理的数据包的接收缓冲。
典型上，集成电路(IC)的设计始于高水平(level)架构的建立。为了模拟该集成电路，硬件描述语言(HDL)接着用以撷取此高水平架构。因此，该HDL用以写入该硬件的可执行规格(specification)。该HDL模型允许在本发明所提出的可能造成架构与该HDL码的变更的集成电路上实施检查。一旦该HDL码最终化(finalize)，称为合成器(synthesizer)的软件程序自该HDL语言叙述(statement)推断硬件逻辑的运作，以产生通用硬件原型(hardware primitive)的等效网络表(equivalent netlist)，以实现具体的行为。接着可使用图形设计解决方案(Graphic Design Solution；GDS)软件以实现该硬件原型的结构化布局(structured layout)。最后，该集成电路可自设计描述而经制造得到。
本发明所述的GMIC 80可以如图6所示的方式进行实现。参照图6，用于该GMIC的高水平架构210用以产生存储在计算器可读取媒体230中的HDL码220。该计算器可读取媒体230可输入至合成器240以产生硬件原型250。这些硬件原型可输入至GDS软件260，以产生最终设计档案(design file)270，该GMIC可自该最终设计档案270而经制造得到。
利用本发明所述的方法将GMIC并入装置中，制造厂商可轻易地制作该装置的两种模型—一种具有该GMIC，而另一种不具有该GMIC-该装置仅有很小的变更。
因此，所属领域的技术人员将清楚地了解到本发明的其他变更，且本发明定义在权利要求内。

Claims (25)

1.一种在图形多媒体集成电路进行通信的方法，包括：
透过第一半双工双向串行链路自主机接收与第一数据包协议相容的数据的数据包；
处理来自该主机的数据包；以及
透过第一单向串行链路发送与第二数据包协议相容的数据的数据包至该主机。
2.如权利要求1所述的方法，进一步包括根据该第一数据包协议透过第二半双工双向串行链路发送数据包至显示器，并且根据该第一数据包协议透过该第二双向串行链路自该显示器接收数据包。
3.如权利要求2所述的方法，进一步包括根据该第二数据包协议透过第二单向串行链路自相机接收数据包。
4.如权利要求3所述的方法，进一步包括透过第三双向串行链路发送相机命令至该相机。
5.如权利要求4所述的方法，进一步包括：当在低功率模式中，透过第四双向串行链路自该主机接收相机命令，其中，该第四双向串行链路较该第二双向串行链路或该第一双向串行链路为慢。
6.如权利要求2所述的方法，进一步包括：在接收来自正在请求较低功率运作的该主机的指示之后，将透过该第一双向串行链路所接收的数据包传递至该第二双向串行链路，并且将透过该第二双向串行链路所接收的数据包传递至该第一双向串行链路。
7.如权利要求6所述的方法，进一步包括：在该接收该指示之后，将数据包自该第二单向链路传递至该第一单向链路。
8.如权利要求5所述的方法，进一步包括：在接收来自正在请求较低功率运作的该主机的指示之后，将透过该第一双向串行链路所接收的数据包传递至该第二双向串行链路，并且将透过该第二双向串行链路所接收的数据包传递至该第一双向串行链路。
9.如权利要求8所述的方法，进一步包括透过该第四串行链路接收指示，以停止运作在该低功率模式。
10.如权利要求8所述的方法，进一步包括经由低水平协议透过该第一半双工双向串行链路接收指示，以停止运作在该低功率模式。
11.如权利要求8所述的方法，进一步包括经由数据的数据包透过该第一半双工双向串行链路接收指示，以停止运作在该低功率模式。
12.如权利要求1所述的方法，其中，该处理包括自经接收的数据包解析得到数据标识符。
13.如权利要求12所述的方法，其中，该数据标识符指出命令，并且处理该经接收的数据包的有效载荷作为命令，以作为响应。
14.如权利要求12所述的方法，其中，该数据标识符指出写入运作，并且利用该经接收的数据包的该有效载荷来完成该运作，以作为响应。
15.一种图形多媒体集成电路(GMIC)，包括：
连接至主机的第一半双工双向显示器串行接口收发器，至少当该图形多媒体集成电路在正常模式运作中时用于发送数据包至该主机并且接收来自该主机的数据包；
连接至该主机的第一单向相机串行接口发送器，用于发送数据包至该主机；
相机控制接口从动收发器，用于接收控制信息；
图形引擎；以及
总线，连接该显示器串行接口收发器、该相机串行接口发送器、以及该图形引擎。
16.如权利要求15所述的图形多媒体集成电路，进一步包括：
连接至显示器的第二半双工双向显示器串行接口，用于发送数据包至该显示器并且接收来自该显示器的数据包；以及
连接至相机的第二单向相机串行接口，用于接收来自该相机的数据包。
17.一种***，包括：
图形多媒体集成电路(GMIC)，包括：
第一图形多媒体集成电路显示器串行接口收发器；
图形多媒体集成电路相机串行接口发送器；
图形多媒体集成电路相机控制接口从动收发器；
图形引擎；以及
总线，连接该图形多媒体集成电路显示器串行接口收发器、该图形多媒体集成电路相机串行接口发送器、以及该图形引擎；
主机，包括：
主机显示器串行接口收发器；
主机相机串行接口接收器；
半双工显示器串行接口路径，连接该第一图形多媒体集成电路显示器串行接口收发器与该主机显示器串行接口收发器；以及
单向相机串行接口路径，连接该图形多媒体集成电路相机串行接口发送器与该主机相机串行接口接收器。
18.如权利要求17所述的***，其中，该图形多媒体集成电路进一步包括第二图形多媒体集成电路显示器串行接口收发器，且进一步包括：
显示器，具有显示器串行接口收发器；以及
半双工显示器串行接口路径，连接该第二图形多媒体集成电路显示器串行接口收发器与该显示器串行接口收发器。
19.如权利要求18所述的***，其中，该图形多媒体集成电路进一步包括图形多媒体集成电路相机串行接口接收器，且进一步包括：
相机，具有相机串行接口发送器；以及
单向相机串行接口路径，连接该图形多媒体集成电路相机串行接口接收器与该相机串行接口发送器。
20.如权利要求19所述的***，其中，该主机具有主机相机控制接口主控，该图形多媒体集成电路具有图形多媒体集成电路相机控制接口从动、连接主机相机控制接口主控与该图形多媒体集成电路相机控制接口从动的双向路径，该图形多媒体集成电路具有图形多媒体集成电路相机控制接口主控，该相机具有相机控制接口从动、以及连接该第二图形多媒体集成电路相机控制接口主控与该相机控制接口从动的双向路径。
21.一种在主机处理器与图形多媒体集成电路(GMIC)进行通信的方法，包括：
透过半双工双向串行链路将与第一数据包协议相容的第一数据的数据包发送至该图形多媒体集成电路；
透过单向串行链路自该图形多媒体集成电路接收与第二数据包协议相容的第二数据的数据包。
22.如权利要求21所述的方法，进一步包括利用对于该图形多媒体集成电路的命令以构建该第一数据的数据包。
23.如权利要求22所述的方法，进一步包括将指示发送至正在请求较低功率运作的该图形多媒体集成电路。
24.如权利要求23所述的方法，进一步包括：在将该指示发送至正在请求较低功率运作的该图形多媒体集成电路之后，停止利用对于该图形多媒体集成电路的命令以构建该第一数据的数据包，并且利用对于显示器的命令以构建该第一数据的数据包。
25.一种计算器可读取媒体，包含硬件描述语言格式的计算器可执行指令，当该计算器可执行指令经处理器执行时，使得该处理器：
仿真图形多媒体集成电路：
透过第一半双工双向串行链路自主机接收与第一数据包协议相容的数据的数据包；
处理来自该主机的数据包；
透过第一单向串行链路发送与第二数据包协议相容的数据的数据包至该主机。
CN200980132169.XA 2008-06-18 2009-06-05 图形多媒体集成电路及其运作方法 Active CN102138297B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510349313.2A CN105159632B (zh) 2008-06-18 2009-06-05 图形多媒体集成电路及其运作方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/141,358 2008-06-18
US12/141,358 US8223796B2 (en) 2008-06-18 2008-06-18 Graphics multi-media IC and method of its operation
PCT/CA2009/000791 WO2009152605A1 (en) 2008-06-18 2009-06-05 Graphics multi-media ic and method of its operation

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510349313.2A Division CN105159632B (zh) 2008-06-18 2009-06-05 图形多媒体集成电路及其运作方法

Publications (2)

Publication Number Publication Date
CN102138297A true CN102138297A (zh) 2011-07-27
CN102138297B CN102138297B (zh) 2015-07-22

Family

ID=41430757

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510349313.2A Active CN105159632B (zh) 2008-06-18 2009-06-05 图形多媒体集成电路及其运作方法
CN200980132169.XA Active CN102138297B (zh) 2008-06-18 2009-06-05 图形多媒体集成电路及其运作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510349313.2A Active CN105159632B (zh) 2008-06-18 2009-06-05 图形多媒体集成电路及其运作方法

Country Status (6)

Country Link
US (2) US8223796B2 (zh)
EP (1) EP2294749A4 (zh)
JP (1) JP5416767B2 (zh)
KR (1) KR101497001B1 (zh)
CN (2) CN105159632B (zh)
WO (1) WO2009152605A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105393209A (zh) * 2013-03-15 2016-03-09 谷歌技术控股有限责任公司 显示协处理
CN110262751A (zh) * 2014-06-02 2019-09-20 美光科技公司 用于改进存储器***的效率的***及方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8223796B2 (en) 2008-06-18 2012-07-17 Ati Technologies Ulc Graphics multi-media IC and method of its operation
US7990992B2 (en) * 2008-06-19 2011-08-02 Nokia Corporation Electronically configurable interface
US8504104B2 (en) * 2008-11-05 2013-08-06 Pixart Imaging Inc. Portable electronic device, serial transmission interface of portable electronic device and data transmission method thereof
KR20100083028A (ko) * 2009-01-12 2010-07-21 삼성전자주식회사 사용자 인터페이스를 갖는 이동식 저장 장치 및 그 사용자 인터페이스 제어 방법
US20100283893A1 (en) * 2009-05-11 2010-11-11 Yin Jingjiang Processing interlaced video over dsi
CN102117252A (zh) * 2010-01-06 2011-07-06 原相科技股份有限公司 可携式电子装置及其串行传输接口和数据传输方法
KR101571942B1 (ko) 2010-12-13 2015-11-25 노키아 코포레이션 3d 캡처 동기화를 위한 방법 및 장치
TWI528786B (zh) * 2011-11-14 2016-04-01 鴻海精密工業股份有限公司 資訊傳輸裝置
JP2013242694A (ja) * 2012-05-21 2013-12-05 Renesas Mobile Corp 半導体装置、電子装置、電子システム及び電子装置の制御方法
US9686460B2 (en) 2012-12-27 2017-06-20 Intel Corporation Enabling a metadata storage subsystem
US9244694B2 (en) * 2012-12-27 2016-01-26 Intel Corporation Executing a command within a transport mechanism based on a get and set architecture
US10756857B2 (en) 2013-01-25 2020-08-25 Infineon Technologies Ag Method, apparatus and computer program for digital transmission of messages
KR20140114501A (ko) 2013-03-14 2014-09-29 삼성전자주식회사 영상 데이터 처리 방법 및 이를 지원하는 전자 장치
TWI517634B (zh) 2013-06-18 2016-01-11 聯詠科技股份有限公司 串列封包資訊偵測與控制方法及其接收器
CN104252316B (zh) * 2013-06-25 2018-02-02 联咏科技股份有限公司 串行封包信息侦测与控制方法及其接收器
US20150049101A1 (en) * 2013-08-16 2015-02-19 Nobuyuki Suzuki Display adaptation system for mipi display serial interface applications
US20150095537A1 (en) * 2013-10-02 2015-04-02 Qualcomm Incorporated Camera control interface sleep and wake up signaling
US9519603B2 (en) 2013-09-09 2016-12-13 Qualcomm Incorporated Method and apparatus to enable multiple masters to operate in a single master bus architecture
US10353837B2 (en) 2013-09-09 2019-07-16 Qualcomm Incorporated Method and apparatus to enable multiple masters to operate in a single master bus architecture
US9690725B2 (en) 2014-01-14 2017-06-27 Qualcomm Incorporated Camera control interface extension with in-band interrupt
US9996488B2 (en) 2013-09-09 2018-06-12 Qualcomm Incorporated I3C high data rate (HDR) always-on image sensor 8-bit operation indicator and buffer over threshold indicator
US20150100711A1 (en) * 2013-10-07 2015-04-09 Qualcomm Incorporated Low power camera control interface bus and devices
EP3055929A1 (en) 2013-10-09 2016-08-17 Qualcomm Incorporated ERROR DETECTION CAPABILITY OVER CCIe PROTOCOL
CN105793837B (zh) 2013-12-27 2020-10-20 英特尔公司 具有用于处理数据的两个处理器的电子设备
US9684624B2 (en) 2014-01-14 2017-06-20 Qualcomm Incorporated Receive clock calibration for a serial bus
US9094246B1 (en) 2014-04-14 2015-07-28 Analog Devices Global Pure differential signal based MIPI DSI/CSI-2 receiver systems
FR3020543A1 (fr) * 2014-04-28 2015-10-30 St Microelectronics Grenoble 2 Procede de gestion de la communication entre deux dispositifs mutuellement connectes par un lien serie, par exemple un protocole d'interface serie point a point
KR102299577B1 (ko) * 2014-08-25 2021-09-08 삼성전자주식회사 호스트와 이를 포함하는 멀티 디스플레이 시스템
US20170094190A1 (en) * 2015-09-30 2017-03-30 Microsoft Technology Licensing, Llc Processing display of digital camera readout with minimal latency
KR102466160B1 (ko) * 2016-01-08 2022-11-14 삼성전자주식회사 데이터의 루프백을 수행하는 시스템 온 칩과 집적 회로, 및 이들을 포함하는 모바일 장치
US10862830B2 (en) * 2018-12-17 2020-12-08 Nxp Usa, Inc. Real-time on-chip data transfer system
US10884772B1 (en) * 2019-05-31 2021-01-05 Cadence Design Systems, Inc. Method and system for emulating an image processing system
CN111031235B (zh) * 2019-11-21 2021-10-22 维沃移动通信有限公司 一种ois驱动电路结构、数据获取方法及电子设备
TWI748532B (zh) * 2020-06-24 2021-12-01 瑞昱半導體股份有限公司 訊號強化中繼裝置及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010030649A1 (en) * 2000-02-14 2001-10-18 International Business Machines Corporation Method for displaying image, image display system, host system, image display apparatus, and interface for display
CN1574937A (zh) * 2003-05-01 2005-02-02 创世纪微芯片公司 在数字视频***中最小化缓冲器需求
CN1592388A (zh) * 2003-05-01 2005-03-09 创世纪微芯片公司 基于分组的视频显示接口及其使用方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0762794B2 (ja) 1985-09-13 1995-07-05 株式会社日立製作所 グラフイツク表示装置
US6697070B1 (en) 1985-09-13 2004-02-24 Renesas Technology Corporation Graphic processing system
US7158094B2 (en) * 1998-10-30 2007-01-02 Ati International Srl Method and apparatus for supporting multiple displays
JP3539287B2 (ja) * 1999-07-15 2004-07-07 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP2002091636A (ja) * 2000-09-20 2002-03-29 Seiko Epson Corp 情報処理装置
US8204076B2 (en) 2003-05-01 2012-06-19 Genesis Microchip Inc. Compact packet based multimedia interface
US7068686B2 (en) * 2003-05-01 2006-06-27 Genesis Microchip Inc. Method and apparatus for efficient transmission of multimedia data packets
US7075543B2 (en) * 2003-07-08 2006-07-11 Seiko Epson Corporation Graphics controller providing flexible access to a graphics display device by a host
WO2005057881A1 (en) 2003-12-08 2005-06-23 Qualcomm Incorporated High data rate interface with improved link synchronization
US20060082580A1 (en) * 2004-10-05 2006-04-20 Raymond Chow Method and apparatus for triggering frame updates
KR100972877B1 (ko) * 2004-11-24 2010-07-28 콸콤 인코포레이티드 디지털 데이터 전송 속도 제어를 위한 시스템 및 방법
EP2503719A3 (en) * 2004-11-24 2012-10-24 Qualcomm Incorporated Methods and systems for updating a buffer
US8098256B2 (en) * 2005-09-29 2012-01-17 Apple Inc. Video acquisition with integrated GPU processing
JP4343967B2 (ja) * 2007-02-28 2009-10-14 キヤノン株式会社 通信装置、及びその制御方法
US8223796B2 (en) 2008-06-18 2012-07-17 Ati Technologies Ulc Graphics multi-media IC and method of its operation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010030649A1 (en) * 2000-02-14 2001-10-18 International Business Machines Corporation Method for displaying image, image display system, host system, image display apparatus, and interface for display
CN1574937A (zh) * 2003-05-01 2005-02-02 创世纪微芯片公司 在数字视频***中最小化缓冲器需求
CN1592388A (zh) * 2003-05-01 2005-03-09 创世纪微芯片公司 基于分组的视频显示接口及其使用方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105393209A (zh) * 2013-03-15 2016-03-09 谷歌技术控股有限责任公司 显示协处理
CN105393209B (zh) * 2013-03-15 2018-08-28 谷歌技术控股有限责任公司 显示协处理
CN110262751A (zh) * 2014-06-02 2019-09-20 美光科技公司 用于改进存储器***的效率的***及方法
US11461017B2 (en) 2014-06-02 2022-10-04 Micron Technology, Inc. Systems and methods for improving efficiencies of a memory system

Also Published As

Publication number Publication date
JP2011525078A (ja) 2011-09-08
JP5416767B2 (ja) 2014-02-12
WO2009152605A1 (en) 2009-12-23
EP2294749A4 (en) 2014-01-08
CN102138297B (zh) 2015-07-22
US20130010168A1 (en) 2013-01-10
CN105159632A (zh) 2015-12-16
CN105159632B (zh) 2019-05-21
US20090315899A1 (en) 2009-12-24
US8223796B2 (en) 2012-07-17
EP2294749A1 (en) 2011-03-16
US8873581B2 (en) 2014-10-28
KR101497001B1 (ko) 2015-02-27
KR20110020919A (ko) 2011-03-03

Similar Documents

Publication Publication Date Title
CN102138297B (zh) 图形多媒体集成电路及其运作方法
JP6266615B2 (ja) データトンネルを用いるインタフェースを介した複数のプロトコルデータ要素の送信
KR101111946B1 (ko) 촬상 장치, 이미지 시그널 프로세서 칩 및 칩 간의 메모리 공유 방법
CN105700732B (zh) 用于传输触摸传感器信息的装置、***和方法
KR100743491B1 (ko) 범용 인터페이스 장치 및 방법
CN114185829B (zh) 用于多种通信业务的共享的资源
US20100194667A1 (en) System and method for implementing a remote display using a virtualization technique
CN104350720B (zh) 提供用于双向串行互连的串行协议的装置、方法和***
JP2010061670A (ja) バス接続システム
KR101559089B1 (ko) 장치의 컴포넌트들 간에 메모리 자원들을 공유하기 위한 통신 프로토콜
CN116601617A (zh) 使用同步接口进行次级装置检测
CN105227850A (zh) 使能元数据存储子***
US11698791B2 (en) On-demand programmable atomic kernel loading
CN101534259B (zh) 异步通信控制器及其控制方法
US20220350696A1 (en) Payload parity protection for a synchronous interface
KR20080000559A (ko) 휴대폰 및 휴대용 어플라이언스를 위한 저전력 고체 상태저장장치 제어기
CN201846416U (zh) 图像传感器
CN114978916A (zh) 一种数据传输带宽的配置方法及相关设备
EP4280487A1 (en) Communication device and data transmission method
WO2010086711A2 (en) System and method for implementing a remote display using a virtualization technique

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant