KR20110020919A - 그래픽스 멀티미디어 ｉｃ 및 그것의 동작 방법 - Google Patents

그래픽스 멀티미디어 ｉｃ 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20110020919A
KR20110020919A KR1020117001227A KR20117001227A KR20110020919A KR 20110020919 A KR20110020919 A KR 20110020919A KR 1020117001227 A KR1020117001227 A KR 1020117001227A KR 20117001227 A KR20117001227 A KR 20117001227A KR 20110020919 A KR20110020919 A KR 20110020919A
Authority
KR
South Korea
Prior art keywords
gmic
host
camera
packets
display
Prior art date
Application number
KR1020117001227A
Other languages
English (en)
Other versions
KR101497001B1 (ko
Inventor
파리보르즈 포우르빅하라즈
세르지우 고마
밀리보제 알렉식
안드르제이 마모나
Original Assignee
에이티아이 테크놀로지스 유엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이티아이 테크놀로지스 유엘씨 filed Critical 에이티아이 테크놀로지스 유엘씨
Publication of KR20110020919A publication Critical patent/KR20110020919A/ko
Application granted granted Critical
Publication of KR101497001B1 publication Critical patent/KR101497001B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00127—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture
    • H04N1/00278—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture with a printing apparatus, e.g. a laser beam printer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Information Transfer Systems (AREA)
  • Image Processing (AREA)
  • Communication Control (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Studio Circuits (AREA)
  • Studio Devices (AREA)

Abstract

그래픽스 멀티미디어 집적 회로(GMIC)가 두개의 직렬 링크들, 즉, 디스플레이 직렬 인터페이스에 대해 정의된 프로토콜을 따르는 반이중 양방향 직렬 링크, 및 카메라 직렬 인터페이스에 대해 정의된 호환가능 프로토콜을 따르는 단방향 직렬 링크를 통해 호스트 프로세서에 연결된다. GMIC는 반이중 양방향 직렬 링크를 통해 호스트로부터 상기 프로토콜을 따르는 패킷들을 수신하고 이 패킷들을 처리한다. GMIC는 이 프로토콜에 따라 단방향 직렬 링크를 통해 상기 호스트로 패킷들을 송신한다. 상기 호스트로부터의 패킷은 GMIC에 의한 프로세싱 동작을 요청할 수 있고 또는 GMIC의 메모리에서 메모리 동작을 개시할 수 있다. GMIC는 또한 호스트의 메모리에서 메모리 동작을 개시하기 위하여 호스트로 패킷들을 송신할 수 있다. GMIC는 디스플레이 직렬 인터페이스 프로토콜에 따라 양방향 직렬 링크를 통해 디스플레이에 연결될 수 있고 카메라 직렬 인터페이스에 따라 단방향 직렬 링크 및 양방향 제어 링크를 통해 카메라에 연결될 수 있으므로, 호스트가 GMIC를 통해 간접적으로 디스플레이 및 카메라를 제어한다.

Description

그래픽스 멀티미디어 ＩＣ 및 그것의 동작 방법{GRAPHICS MULTI-MEDIA IC AND METHOD OF ITS OPERATION}
본 발명은 그래픽스 멀티미디어 집적 회로(GMIC:graphics multi-media integrated circuit)을 이용하는 방법에 관한 것이다.
그래픽스와 같은 매체(media)의 전자적 처리는 프로세서에 심각한 부하를 야기할 수 있다. 이러한 이유로, 개인용 컴퓨터 및 모바일 디바이스(예를 들어, 셀 폰 및 PDA(personal digital assistants))와 같은 많은 디바이스들은 매체를 처리하는 특수 목적 집적 회로(special purpose integrated circuit)을 포함하며, 따라서 그러한 처리에 대한 부하를 디바이스의 호스트 프로세서로부터 덜어낸다. 이러한 집적 회로는 때때로 그래픽스 멀티미디어 집적 회로, 즉 GMIC라 칭해진다. 다양한 디바이스들에서 GMIC에 의해 수행될 기능들이 달라지므로 다양한 GMIC들이 존재한다. 일반적으로, GMIC는 2-D 그래픽스 제어기; 3-D 그래픽스 제어기; 디스플레이 제어기; 비디오 및 입력 카메라 제어기; 메모리 제어기(에를 들어, 직접 메모리 액세스-DMA-제어기); 메모리(예를 들어, 플래시 메모리); 범용 입/출력 제어기; 오디오 프로세서(예를 들어, 오디오 재생 제어기); 및 비디오 프로세서(예를 들어, 비디오 코더 및 디코더) 모듈들 중 하나 이상을 포함할 수 있다.
일반적인 디바이스에서, GMIC는 마더보드의 병렬 버스(parallel bus)에 연결되며, GMIC와 디바이스의 호스트 프로세서 사이의 통신을 가능하게 하기 위하여 프로토콜들이 개발된다. 이러한 통신 프로토콜들이 표준화되어 있지 않기 때문에, GMIC들은 그것들이 사용되는 디바이스에 대해 고도로 특화(highly specific)되어있다.
본 발명은 매체 처리(media handling)에 대한 개선된 기법을 제공하고자 한다.
그래픽스 멀티미디어 집적 회로(GMIC)가 디스플레이 직렬 인터페이스에 대해 정의된 프로토콜을 따르는 반이중 양방향 직렬 링크(half duplex bi-directional serial link)를 통해 호스트에 연결되며, 또한 카메라 직렬 인터페이스에 대해 정의된 호환가능 프로토콜을 따르는 단방향 직렬 링크를 통해 상기 호스트에 연결될 수 있다. GMIC는 반이중 양방향 직렬 링크를 통해 호스트로부터 상기 프로토콜을 따르는 패킷들을 수신하고 이 패킷들을 처리한다. GMIC는 단방향 직렬 링크를 통해 호스트로 상기 프로토콜을 따르는 패킷들을 송신할 수 있다. 호스트로부터의 패킷은 GMIC에 의한 처리 동작(processing operation)을 요청하거나 GMIC의 메모리에서 메모리 동작을 개시할 수 있다. GMIC는 또한 호스트의 메모리에서 메모리 동작을 개시하기 위하여 호스트로 패킷들을 송신할 수 있다. 호스트가 GMIC를 통해 디스플레이 및 카메라를 간접적으로 제어할 수 있게 하기 위하여, GMIC는 디스플레이 직렬 인터페이스 프로토콜을 따르는 또 다른 양방향 직렬 링크를 통해 디스플레이에 연결될 수 있으며, 카메라 직렬 인터페이스를 따르는 양방향 제어 링크 및 또 다른 단방향 직렬 링크를 통해 카메라에 연결될 수 있다.
본 발명에 따르면, 그래픽스 멀티미디어 집적 회로에서 통신하는 방법이 제공되는바, 상기 방법은, 제1 반이중 양방향 직렬 링크를 통해 호스트로부터 제1 패킷 프로토콜에 호환되는 데이터 패킷들을 수신하는 단계와; 상기 호스트로부터의 패킷들을 처리하는 단계와; 제1 단방향 직렬 링크를 통해 상기 호스트로 제2 패킷 프로토콜에 호환되는 데이터 패킷들을 송신하는 단계를 포함한다.
본 발명의 또 다른 양상에 따르면, 그래픽스 멀티미디어 집적 회로(GMIC)가 제공되는바, 상기 GMIC는, 적어도 상기 GMIC가 정규 동작 모드(normal mode of operation)에 있을 때 상기 호스트로 패킷들을 송신하고 상기 호스트로부터 패킷들을 수신하기 위하여 호스트에 연결하기 위한 제1 전이중(full duplex) 양방향 디스플레이 직렬 인터페이스 송수신기(transceiver); 상기 호스트로 패킷들을 송신하기 위하여 상기 호스트에 연결하기 위한 제1 단방향 카메라 직렬 인터페이스 전송기; 제어 메시지들을 수신하기 위한 카메라 제어 인터페이스 슬레이브 송수신기; 그래픽스 엔진; 그리고 상기 디스플레이 직렬 인터페이스 송수신기, 상기 카메라 직렬 인터페이스 전송기, 및 상기 그래픽스 엔진을 연결하는 버스를 포함하여 구성된다.
본 발명의 또 다른 양상에 따르면, 시스템이 제공되는바, 상기 시스템은, 그래픽스 멀티미디어 집적 회로(GMIC)-상기 GMIC는 제1 GMIC 디스플레이 직렬 인터페이스 송수신기; GMIC 카메라 직렬 인터페이스 전송기; GMIC 카메라 제어 인터페이스 슬레이브 송수신기; 그래픽스 엔진; 그리고 상기 GMIC 디스플레이 직렬 인터페이스 송수신기, 상기 GMIC 카메라 직렬 인터페이스 전송기, 및 상기 그래픽스 엔진을 연결하는 버스를 포함함-와; 호스트-상기 호스트는 호스트 디스플레이 직렬 인터페이스 송수신기; 호스트 카메라 직렬 인터페이스 수신기를 포함함-와; 상기 제1 GMIC 디스플레이 직렬 인터페이스 송수신기를 상기 호스트 디스플레이 직렬 인터페이스 송수신기와 연결하는 반이중 디스플레이 직렬 인터페이스 경로와; 그리고 상기 GMIC 카메라 직렬 인터페이스 전송기를 상기 호스트 카메라 직렬 인터페이스 수신기와 연결하는 단방향 카메라 직렬 인터페이스 경로를 포함한다.
본 발명의 다른 피쳐들 및 이점들은 도면과 함께 하기의 설명으로부터 명백해질 것이다.
본 발명의 예시적인 실시예들을 도시하는 도면에서,
도 1은 알려져있는 모바일 전자 디바이스의 일부의 개략도이다.
도 2는 본 발명에 따른 모바일 전자 디바이스의 일부의 개략도이다.
도 3은 도 2의 모바일 전자 디바이스의 일부의 정규 모드(normal mode) 동작을 도시하는 기능 블럭도이다.
도 4는 도 2의 모바일 전자 디바이스의 일부의 바이패스 모드(bypass mode) 동작을 도시하는 기능 블럭도이다.
도 5A 및 5B는 프로토콜 계층(protocol layer)에서 샘플 메시지 세트를 도시하는 도표이다.
도 6은 도 2의 모바일 전자 디바이스의 일부를 구성하는 단계들을 도시하는 흐름도이다.
알려져있는 모바일 통신 디바이스들에서, 호스트 프로세서를 디스플레이, 임의의 카메라, 그리고 임의의 GMIC에 연결하기 위하여 병렬 버스가 사용된다. 최근 Mobile Industry Processor Interface (MIPI™) Alliance는 카메라와 호스트 사이의 카메라 직렬 인터페이스(CSI), 및 디스플레이와 호스트 사이의 디스플레이 직렬 인터페이스(DSI)를 고안하였다.
본 발명자는 호스트가 GMIC에 연결되고 GMIC가 디스플레이 및 임의의 카메라에 연결되는 대안적인 디바이스 구성을 고안하였다. 따라서, GMIC는 호스트와 디스플레이 및 카메라 사이에 배치된다. 본 발명자는 고안된 DSI 또는 고안된 CSI 및 DSI 인터페이스들이 GMIC와 호스트 사이의 모든 통신에 대해 사용될 수 있음을 더 고려하였다. 이러한 기법의 이점은, 카메라 및 디스플레이와 통신하기 위하여 CSI 및 DSI 인터페이스들을 사용하도록 설계된 호스트가, 이러한 동일한 인터페이스들을 GMIC와 통신하는데 사용할 수 있으며, GMIC를 통해 이 주변장치들(peripherals)과 인터페이스할 수 있다는 것이다. 본 발명자는 또한 호스트와 GMIC 사이의 직렬 인터페이스들이, 각각을 다른 장치의 메모리에 랜덤하게 액세스할 수 있게 하는데 사용될 수 있다0는 것을 고려하였다. 주목할 점은, 본 기법은 호스트에 어떠한 추가의 포트들도 필요로하지 않는다는 것이다.
도 1에 도시된 바와 같이, 고안된 CSI는 카메라(14)와 호스트 프로세서(12) 사이의 직렬 인터페이스(16)를 정의한다. 상기 직렬 인터페이스는 물리적 데이터 경로(22) 및 물리적 클럭 경로(24)에 의해 연결되는 카메라 내의 CSI 전송기(transmitter)(18) 및 호스트 내의 CSI 수신기(20)를 포함한다. 데이터 및 클럭 경로들은 각각 양의 배선(positive wire)과 음의 배선(negative wire)를 가진 차동 쌍(differential pairs)이다. 당업자가 이해할 바와 같이, 차동 쌍의 사용은 고속 데이터 전송을 가능하게 해준다. 직렬 인터페이스는 또한 카메라 내의 CCI 슬레이브(26) 및 호스트 내의 CCI 마스터(28)가 두개의 컨덕터들(클럭 신호를 위한 컨덕터(30) 및 데이터 신호를 위한 컨덕터(32))에 의해 연결되는 카메라 제어(CCI) 인터페이스를 포함한다. 클럭 신호는 CCI 마스터(28)에 의해 컨덕터(30) 상에서 CCI 슬레이브로 제공된다. CCI 데이터 컨덕터(32)는 양방향(bi-directional)이다.
CCI 인터페이스는 Phillips Semiconductors가 2000년 1월에 발표한 "I2C Bus Specification Version 2.1"에 기술된 I2C 버스 시스템을 따른다.
카메라(14)에서의 병렬(이미지) 데이터는 카메라 내의 병렬 버스로부터 직렬 링크 상의 호스트(12)로 송신될 수 있다. 이 데이터는 패킷들로 구성된다. 긴 패킷 포맷(long packet format)과 짧은 패킷 포맷(short packet format)의 두가지 패킷 포맷들이 제공된다. 긴 패킷 포맷은 헤더, 페이로드(payload), 및 푸터(footer)를 가진다. 헤더는 1 바이트 길이의 데이터 식별자, 2 바이트 길이의 워드 카운트, 그리고 1 바이트 길이의 에러 정정 코드를 가진다.
1 바이트 데이터 식별자는 2 비트의 가상 채널 식별자 및 6 비트의 데이터 타입(상기 데이터 타입 자체가 상기 패킷이 긴 패킷인지 짧은 패킷인지에 대한 표시(indicator)를 포함함)을 포함한다. 2 비트 가상 채널 식별자는, 각각의 주변기기가 특정 채널에 할당되는 상태로, 4개까지의 주변기기들이 하나의 CSI 링크를 공유할 수 있게 해주준다. 긴 패킷들의 길이가 2 바이트 워드 카운트에 의해 규정되므로, 긴 패킷은 65, 541 바이트 길이까지 될 수 있다. 이는 큰 픽셀 블록들의 전송을 가능하게 해준다.
짧은 패킷 포맷은 위에서 설명된 것과 같은 헤더만을 포함하는데, 짧은 패킷에서 헤더 내의 2 바이트 워드 카운트가 2 바이트 길이의 짧은 패킷 데이터 필드로 대체(replacement)된다는 것을 제외하고는 위에서 설명된 것과 동일하다.
직렬 인터페이스는 포인트-투-포인트(point-to-point)이다. 따라서, 하나의 주변기기만이 호스트 프로세서 상의 CSI 포트에 직접 연결될 수 있으며, 임의의 다른 주변기기들은 허브를 통해, 또는 허브로서 동작하는 제1 주변기기를 통해 간접적으로 연결되어야 한다. 직렬 카메라 제어 인터페이스(CCI)는 제어 메시지들을 송신하기 위한 것이다. 복수의 주변기기들을 처리할 수 있게 하기 위하여, CCI는 슬레이브 주소지정(slave addressing)을 제공한다. 따라서, 전자 디바이스는 호스트 프로세서 내의 하나의 CCI 마스터, 및 몇몇 주변장치들 각각의 주소지정가능한(addressable) CCI 슬레이브를 가질 수 있다.
기본 CCI 메시지는 시작 조건(START condition), 및 이에 후속하는 슬레이브 주소와 판독/기록 비트로 구성된다. 다음은 슬레이브로부터 되돌아오는 애크(acknowledgement)이다. 마스터는 슬레이브 내의 레지스터를 포인팅하는 서브-주소를 송신하며, 슬레이브로부터 애크가 회신된다. 기록 오퍼레이션에 대해, 데이터 바이트가 마스터로부터 송신되고 애크 또는 논-애크(non-acknowledgement)가 슬레이브로부터 회신된다. 정지 조건(STOP condition)이 이에 후속한다. 판독 동작에서는, 데이터 바이트가 슬레이브로부터 나오고, 애크 또는 논-애크는 마스터로부터 나온다. 정지 조건이 이에 후속한다.
카메라로부터 호스트로의 고속 단방향 데이터 링크(high-speed uni-directional data link)는 많은 픽셀 데이터(quantities of pixel data)가 호스트로 전달(pass)되게 해준다. 호스트로부터 카메라로의 별도의 저속 제어 링크(separate slower speed control link)는 호스트로 하여금 카메라를 제어할 수 있게 해준다.
고안된 CSI는 흐름 제어(flow control)를 하지 않는다. 즉, 데이터 싱크들(data sinks)이 적어도 데이터 소스들의 용량과 동일한 용량을 가져야만 한다.
유사한 직렬 인터페이스가, 고안된 DSI의 디스플레이에 제공된다. 그러나, 데이터는 카메라에서보다 디스플레이에서 훨씬 더 양방향적이다. 이러한 이유로, 일 방향에서의 고속 링크 및 대향 방향(opposite direction)에서의 저속 링크는 최선이 아니다. 대신, DSI의 직렬 데이터 경로 및 클럭 경로가 호스트와 디스플레이 각각의 송수신기(transceiver)에서 종단(termination)되어, (반이중) 양방향 데이터 흐름을 가능하게 해준다. 고속 양방향 링크(high seed dual direction link)를 사용하면, 호스트가 양방향 데이터 레인들 상에서 직접 주변장치로 커맨드들을 송신할 수 있으므로, DSI에서 CCI는 필요하지 않다.
고안된 CSI 및 DSI는 주변장치와 호스트 프로세서 사이에 직렬 통신 링크를 제공하도록 설계된다. 이것들은 두 프로세서들(즉, 호스트 프로세서와 GMIC) 사이의 통신을 위해 설계된 것이 아니다. 그리고, 이것들은 두 프로세서들이 서로의 메모리를 랜덤하게 액세스할 수 있게 하기 위하여 설계된 것이 아니다. 이후 추가적으로 설명될 바와 같이, 본 발명은 프로세서-대-프로세서 통신을 할 수 있게 하기 위하여 데이터 패킷의 페이로드를 이용하며, 각각의 프로세서가 다른 프로세서의 메모리에 랜덤하게 액세스할 수 있게 하기 위하여 CSI 또는 DSI 패킷의 헤더 내의 데이터 식별자 바이트를 사용한다.
도 2는 본 발명에 따라 설계된 시스템을 도시한다. 도 2를 참조하면, 전자 디바이스(40)는, 중앙 처리 유닛(CPU)(52)에 연결된 중앙 버스(51)를 구비한 호스트 프로세서(50), 이벤트 핸들러(event handler)(53), 디스플레이 제어기(56), 카메라 제어기(58), 그리고 메모리 제어기(59)를 구비한다. 이벤트 핸들러(53)는 사용자 인터페이스(55)에 연결된다. 메모리 제어기는 시스템 메모리(61)에 연결된다. 호스트 프로세서(50)는 또한 디지털 신호 처리기(DSP)(63) 및 무선 데이터 통신을 위한 안테나 또는 RF 인터페이스(57)를 구비한다. 중앙 버스 내에 연결되는 DSI와 CSI가 호스트 프로세서에 제공된다. 보다 구체적으로, 호스트 프로세서는 버스(51)에 연결되는 컴포넌트들, 즉, 직렬 클럭 라인과 데이터 라인(차동 쌍)(54)을 터미네이팅(terminating)하는 DSI 송수신기(62), 직렬 클럭 라인과 데이터 라인(차동 쌍)(74)을 터미네이팅하는 CSI 수신기(72), I2C 라인(60)을 터미네이팅하는 CCI 마스터(76)을 구비한다. 디스플레이 제어기는 또한 DSI 송수신기(62)에 직접 연결되며 카메러 제어기가 또한 CSI 수신기(72) 및 CCI 마스터(76)에 직접 연결된다.
GMIC(80)는 그래픽스 엔진(GFX)(82), 메모리 제어기(83), 상태 머신(84), 디스플레이 제어기(88), 및 카메라 제어기(90)에 연결되는 중앙 버스(81)를 구비한다. 호스트(50)와의 직렬 인터페이스를 제공하기 위하여, GMIC는 버스에 연결되는추가 컴포넌트들, 즉 직렬 클럭 라인과 데이터 라인(54)을 터미네이팅하는 DSI 송수신기(94), 그리고 직렬 클럭 라인과 데이터 라인(74)을 터미네이팅하는 CSI 전송기(95)를 구비한다. 디스플레이와의 직렬 인터페이스를 제공하기 위하여, GMIC에는 또한 버스에 연결되며 클럭 라인과 데이터 라인(102)을 터미네이팅하는 DSI 송수신기(96)가 제공된다. 디스플레이 제어기는 또한 DSI 송수신기(96)에 직접 연결된다. 그리고, 카메라와의 직렬 인터페이스를 제공하기 위하여, GMIC에는 버스에 연결되며 클럭 라인과 데이터 라인(93)을 터미네이팅하는 CSI 수신기(91), 및 I2C라인들(97)을 터미네이팅하며 CCI 마스터(92)를 통해 카메라 제어기(90)에 연결되는 CCI 송수신기(100)가 제공된다. CCI 송수신기(100)는 또한 I2C 라인들(60)을 터미네이팅하는 CCI 송수신기(98)에 연결된다.
디스플레이(110)는 직렬 라인들(102)을 터미네이팅하는 DSI 송수신기(112)를 구비한다. 카메라(120)는 I2C 라인들(97)을 터미네이팅하는 CCI 슬레이브(124) 및 직렬 라인들(93)을 터미네이팅하는 CCI 전송기(122)를 구비한다.
호스트와 GMIC 사이의 CSI의 직렬 라인들(74)은 단방향(GMIC로부터 호스트로의 방향)이므로, DSI 직렬 라인들(54)은 호스트로부터 GMIC로의 통신을 위해 사용되고, CSI 직렬 라인들(74)은 GMIC로부터 호스트로의 통신을 위해 사용된다. 이러한 식으로, GMIC와 호스트 사이에 고속 전이중 통신이 달성될 수 있다. (차동 쌍을 사용하지 않는 I2C 인터페이스는 상대적으로 느리기 때문에, CCI 마스터는 데이터를 GMIC로 송신하는데 사용되지 않는다.)
디바이스가 DSI만을 가진다면, DSI 직렬 라인들(64)을 통해 상기 설명된 GMIC와 호스트 사이에 반이중 양방향 통신이 사용될 수 있을 것이다.
도 2의 구성에서, 호스트(50)는 보통, 디스플레이(110) 또는 카메라(120)에 영향(affect)을 주는 태스크들을 구현하기 위하여, GMIC(80)과 통신한다. 예를 들어, 모바일 통신 디바이스(40)가 아바타와 관련된 비디오 게임을 플레이하는데 사용된다면, 사용자는 사용자 인터페이스(55)의 버튼(예를 들어, 디바이스(40)가 셀 폰인 경우 텔레폰 키패드 버튼)을 눌러 아바타를 왼쪽으로 움직이게 할 수 있다. 이벤트 핸들러(53)는 이벤트를 캡춰하고 이벤트 메시지를 버스(52)로 송신하여 호스트 프로세서(50)의 CPU(52)가 GMIC(80)의 GFX(82)를 위한 커맨드(예를 들어, "배경을 오른쪽으로 3 픽셀 이동시켜라")를 생성하게 한다. 상기 커맨드는 일련의 바이트들(a series of bytes)이다. CPU는 이 커맨드 바이트들 및 로컬 메모리(86) 내에 위치된 GFX 커맨드 버퍼의 주소를 포함하는 페이로드를 구비한 패킷을 생성할 수 있다. 상기 패킷은 데이터 라인들(54)을 통해 송수신기(62)에 의해 송신된다. GMIC의 송수신기(94)가 상기 패킷을 수신하고, 디-패킷화(de-packetizing)한 후, 버스(81)를 통해 로컬 메모리(86)로 그리고 메모리 제어기(83)로 페이로드를 전달(pass)한다. 상태 머신(84)은 버스(81) 동작들을 모니터하고 그리고/또는 데이터를 로컬 메모리로/로부터 전송하기 위한 DMA 메커니즘을 제공하도록 구성된다. GFX(82)는 로컬 메모리(86)에 위치된 커맨드 버퍼로부터 커맨드들을 판독하고, 상기 커맨드들을 처리한후, 로컬 메모리(86)로부터 배경 픽셀 데이터를 요청한다. GFX는 배경을 오른쪽으로 3 픽셀 이동시키기 위하여 이 배경 픽셀 데이터를 처리한다. GFX는 이 새로운 배경 데이터를 로컬 메모리 내에 기록(write)/렌더링(rendering)한다. 그후, 디스플레이 제어기(88)가 로컬 메모리(86)로부터 최근에 렌더링된 그래픽스 정보(recently rendered graphics information)를 판독하여, 새로운 픽셀 데이터가 디스플레이 제어기에 포팅된다. 디스플레이 제어기는 상기 데이터를 DSI 패킷들로 압축하고 그것을 송수신기(96)로 전달하며, 상기 송수신기(96)는 라인들(102)를 통해 디스플레이(110)의 송수신기(112)로 상기 패킷들을 송신한다. 픽셀 데이터는 그후 복원(recover)되고 디스플레이된다.
제2의 예로서, 카메라(120)가 사진을 찍도록 요청하기 위하여 호스트(50)의 사용자 인터페이스(55)상의 버튼이 눌릴 수 있다. 이러한 이벤트는 이벤트 핸들러(53)에 의해 캡춰되어 버스(51)로 전달되며, 상기 버스(51)에서 CPU(52)에 의해 판독된다. CPU는 패킷 내에 압축되는 적절한 커맨드를 구성하고 그것을 DSI 링크를 통해(즉, 라인들(54)을 통해) GMIC로 송신한다. 이 커맨드는 GMIC의 카메라 제어기(90)로 어드레스되고 따라서 카메라 제어기(90)가 상기 커맨드를 판독하며, 응답으로, CCI 마스터(92)에 신호를 보낸다. 카메라 제어기(90)로부터의 신호에 응답하여 CCI 마스터(92)는 CCI 송수신기(100)로 하여금 라인(97)을 통해 카메라(120)의 CCI 슬레이브(124)로 적절한 커맨드를 송신하게 한다. 결과적으로 카메라가 사진을 찍게된다. 사진이 찍혀지면, 카메라의 CSI 전송기(122)에서 픽셀 (이미지) 데이터가 패킷들로 압축되고 라인들(93)을 통해 GMIC의 CSI 수신기(91)로 송신된다. GMIC 수신기(91)는 패킷들로부터 페이로드를 추출하여 그것을 버스(81) 상에 놓고, 상기 버스에서 데이터가 로컬 메모리(86)에 의해 수신되고 저장된다. 후속 처리를 위해 이미지 데이터가 GFX에 의해 검색되도록 상태 머신(84)이 로컬 메모리와 GFX 사이의 경로를 설정한다. 예를 들어, GFX는 캡춰된 이미지를 추가적인 오버레이들과 블렌딩할 수 있다. 처리된 데이터는 로컬 메모리에 다시 저장된다.
사용자가 나중에, 찍힌 사진을 리콜(recall)할 것을 요청하기 위하여 사용자 인터페이스를 사용한다면, 호스트는 GMIC로 이벤트 커맨드를 송신하여 GMIC로 하여금 사진 데이터를 검색하게 하고 픽셀 데이터를 디스플레이(110)에 포팅하게 할 것이다.
앞의 두 예들은 GMIC에 대한 정규 동작 모드와 관련된 것이다. 정규 동작 모드 동안, GMIC의 대부분의 내부 서브-블록들이 활성화되고 다양한 태스크들(예를 들어, 2D 또는 3D 그래픽스)을 수행한다. 정규 모드는 도 3에서 확장되는바, 도 3에서는 도 2의 HOST(50) 내의 TVC(62) 및 Rx(72) 블록들이 물리 계층(physical layer)의 상부에 있는 두 개의 분리된 프로토콜 계층들을 포함할 수 있다는 것을 보여준다. 구체적으로, TVC(62)는 그래픽스 멀티미디어 인터페이스(GMI) 전송(Tx) 계층과 멀티플렉싱된 고안된 DSI 프로토콜 계층을 포함(이후 설명될 것임)하는 반면, Rx(72)는 또 다른 GMI 계층과 멀티플렉싱된 CSI 프로토콜 계층을 포함한다. 마찬가지로, 도 2의 GMIC(80)의 TVC(94) 및 Tx(95)가 확장되어, 정규 모드 동안 전이중 통신을 하는 것을 용이하게 하기 위하여 TVC(94) 내의 GMI (Rx) 프로토콜 계층 및 Tx(95) 내의 GMI (Tx) 계층이 HOST와 GMIC 사이에서 사용된다는 것을 보여준다.
GMIC 내의 TVC(96)와 Rx(91)는 물리적 계층의 상부에 층을 이룬 고안된 DSI 및 CSI 프로토콜들을 포함하며, 이는 도 2의 디스플레이(110) 및 카메라(120) 각각의 TCV(112)와 Tx(122)의 경우에도 마찬가지이다.
GMIC에 대해 제2 동작 상태, 즉 바이패스 모드가 또한 예측된다. 구체적으로, 호스트가 현재 코-프로세싱 전력(co-processing power) 또는 GMIC의 메모리를 필요로 하지 않는 경우(예를 들어, 디스플레이(110)에 클럭만이 디스플레이 될 때), 설명된 아키텍쳐는 GMIC의 컴포넌트들이 저 전력 모드(즉, GMIC 바이패스 모드)에 놓일 수 있게 해준다. 호스트는 GMIC로하여금 이 저 전력 모드에 진입하도록 명령할 수 있다. 이 명령에 응답하여, DSI 송수신기들(94, 96), CCI 송수신기들(98, 100), 및 GMIC의 CSI Rx(91) 및 Tx(95)는 임의의 도착 패킷들을 거쳐가도록(pass through) 상태 머신(84)에 의해 설정되고, GFX(82), 상태 머신(84), GMIC 디스플레이 제어기(88), GMIC 카메라 제어기(90), 메모리 제어기(83) 및/또는 로컬 메모리(86)가 잠재적으로 비활성 저 전력 모드(inactive low power mode)에 진입할 수 있다. 이러한 저 전력 상태에 있을 때, 호스트(50)는 그 자신의 디스플레이 제어기(56) 및 카메라 제어기(58)를 사용하여-GMI 및 PHY 계층들보다는 DSI 및 PHY 계층들 및 CSI 및 PHY 계층들을 통하여- 디스플레이(110) 및 카메라(12)를 직접 제어할 수 있다. 구체적으로, 호스트 제어기(56)는 DSI 링크(54)를 통해 디스플레이 커맨드를 송신할 수 있으며, 상기 디스플레이 커맨드는 GMIC DSI 송수신기(94, 96)를 거쳐 디스플레이(110)로 전달될 것이다. 마찬가지로, 호스트의 카메라 제어기(58)는 CCI 링크(60)를 통해 카메라 커맨드를 송신할 수 있으며, 상기 커맨드는 GMIC CCI 송수신기들(98, 100)을 거쳐 카메라의 CCI 슬레이브(124)로 전달될 것이다. 호스트가 카메라에게 사진을 찍으라는 커맨드를 송신했다면, 호스트는 또한 상기 호스트의 CSI 수신기(72)를 활성화시켜 상기 카메라로부터 리턴되는 데이터가 직접 상기 호스트의 수신기로 전달되게하거나 그곳에 직접 저장되게 할 수 있다.
도 4는 바이패스 동작 모드를 도시한다. 이 모드에서, 호스트(50)는 GMIC를 바이패스하여, 디스플레이(10)와 카메라(120)를 직접 제어한다. 디스플레이 모듈 및 카메라 모듈과 통신하기 위하여, TCV(62) 및 Rx(72) 내의 DSI(Tx 및 Rx) 및 CSI(Rx) 프로토콜 계층들이 호스트에 의해 사용된다. 이 모드에서, GMIC는 내부 바이패스 경로들만을 제공하며, 전력을 절약하고 배터리 수명을 연장시키기 위해 저 전력 상태에 놓일 수 있다. 바이패스 모드에서, I2C 인터페이스(60)가 또한 GMIC를 통해 내부적으로 I2C 인터페이스(97)에 연결되어 호스트가 직접 카메라를 제어할 수 있다.
고안된 DSI 및 CSI는 OSI(Open Systems Interconnection) 프로토콜과 유사한 계층 구조를 고려한다. 저 전력 모드에서, 패킷 통신 계층을 포함하는 상위 계층들(higher layers)이 휴지상태(dormant)일 수 있다. 그러나, 적어도 최하위 계층, 즉, 물리 계층은 활성상태(active)를 유지한다. 정규 모드와 바이패스 GMIC 모드 간의 전환을 위한 다른 메커니즘들이 있을 수 있다.
도 3으로 돌아가서, 정규 모드 동안, 호스트는 GMIC와 통신하기 위하여 GMI 및 PHY 계층들을 사용한다. 호스트는 바이패스 모드(즉, 저 전력의 GMIC)로 전환하기 위한 자신의 의사를 표시하기 위하여 직접 기록 패킷(direct write packet)을 발행함으로써 GMIC 내에서 특정 비트를 설정할 수 있다. 그 후, 호스트는 디스플레이 및 카메라 모듈들을 직접 제어하기 위하여, 인터페이싱 계층들을 아웃바운드(outbound)를 위해 DSI 및 PHY로 전환할 것이고 인바운드 트래픽을 위해 CSI 및 PHY로 전환할 것이다. GMIC는 HOST와의 인터페이스에서 DSI 또는 CSI 계층을 가지지 않기 때문에, 즉, TVC(94) 및 Tx(95)가 GMI 및 PHY 층들로 구성되기 때문에, 바이패스 모드에 있는 동안 유입되는 DSI 패킷들(incoming DSI packets)을 해석(interpreting)할 수 없을 것이다. 따라서, 바이패스 모드로부터 정규 모드로 다시 전환하기 위하여, 호스트는 1) GMIC를 웨이크-업(wake up)하기 위해 I2C 인터페이를 사용하거나, 2) 웨이크-업 표시로서 물리 계층 트리거(physical layer trigger)를 사용하거나, 또는 3) 예를 들어, 특정 위치에 기록함으로써, GMIC 패킷을 송신(그러나, 이 옵션은, 유입 패킷들에 대한 스누핑을 위하여, TCV(94) 내의 GMI 계층이 파워업 상태로 유지될 것을 요구한다.)할 수 있다.
상기로부터, 정규 모드 동작에서 GMIC가 호스트로부터의 커맨드들에 근거하여 카메라 및 디스플레이를 제어하는 반면, 저 전력 모드에서는 호스트가 직접 그것의 디스플레이 제어기 및 카메라 제어기를 사용하여 디스플레이 및 카메라를 제어한다는 것이 자명할 것이다.
일반적으로, GMI 프로토콜은 물리 계층 상부의 제네릭 프로토콜 계층(generic protocol layer)로서 설계될 수 있다. 그러나, 설계 복잡도, 비용 및 전력 소비를 최소화하기 위하여, 기존의 DSI 및 CSI 프로토콜들이 GMI 층으로 쉽게 확장될 수 있음을 보이도록 하겠다.
고안된 CSI 및 DSI에서, 패킷 헤더들은 4 바이트, 즉, 1 데이터 식별자 바이트, 2 워드 카운트 또는 데이터 바이트들, 및 최종 ECC 바이트로 구성되도록 정의된다. 두가지 타입의 패킷들이 정의되는바, 짧은 패킷들은 4 바이트 헤더들(즉, 데이터 식별자 바이트, 2 데이터 바이트들, 및 최종 ECC 바이트)만으로 구성되는 반면, 긴 패킷들은 4 바이트 헤더 부분, 및 그에 후속하는 페이로드(페이로드들의 길이는 헤더 내의 2 워드 카운트 바이트들에 의해 정의됨) 및 2 바이트 CRC 푸터로 구성된다. 모든 패킷들에 대해, 헤더들의 1 바이트 데이터 식별자 필드는 항상 가상 채널을 규정하는 2 비트 필드 및 데이터 타입을 규정-예를 들어, 판독 또는 기록 동작들을 규정하거나 패킷이 짧은 패킷인지 또는 긴 패킷인지를 규정-하는 나머지 6 비트 필드로 구성된다. 모든 데이터 타입 값들이 DSI 및 CSI에 의해 정의되는 것은 아니므로, DSI/CSI 프로토콜들에 대한 확장으로서 추가적인 GMI 프로토콜 계층을 정의하기 위해 예약된(reserved) 데이터 타입 또는 심지어 제네릭(generic) 데이터 타입들 중 일부를 사용할 수 있다. 앞서 언급한 바와 같이, GMI 프로토콜을 상당히 제네릭하게 그리고 DSI 및 CSI로부터 완전히 독립적으로 설계(이 경우, 추가의 비용 및 전력 패널티가 발생됨이 명확함)하려 할 수 있다.
도 5a는 호스트가 GMI 자원들(예를 들어, 내부 메모리(86))에 액세스할 수 있게 하기 위하여, DSI 예약 데이터 타입들(DSI reserved data types)로부터 형성된 예시적인 GMI 프로토콜을 도시한다. 마찬가지로, 도 5b는 GMI가 호스트 자원들(예를 들어 시스템 메모리(61))에 액세스할 수 있게 하기 위하여 CSI 예약 데이터 타입들(CSI reserved data types)로부터 형성된 예시적인 GMI 프로토콜을 도시한다. 각각의 방향에 대해, 메모리 매핑된 자원들에 랜덤하게 액세스하기 위해 새로운 패킷들이 정의된다. 랜덤 액세스는 두가지 방식, 즉, 1) 직접(direct) 및 2) 간접(indirect) 방식으로 수행될 수 있다. 직접 어드레싱 모드에서, 어드레스는 판독/기록 요청을 명시적으로 동반(explicitly accompany)한다. 그러나, 간접 어드레싱 모드에서는, 어드레스가 판독/기록 요청의 발행 전에 설정되어 후속적인 판독/기록 요청을 수신한 후에 증분(increment)될 필요가 있다. 도 5A/5B의 제1의 두개의 기록 패킷들은 두개의 16 비트 기록 짧은 패킷들을 통해 32 비트 어드레스를 설정하도록 설계된다. 일반적으로, 간접 어드레싱은 스트리밍 이미지들 또는 비디오에서와 같은 선형 액세스들(linear accesses)을 위한 대역폭 사용의 측면에서 더 효율적-즉, 모든 후속 액세스들을 위하여 어드레스들을 송신할 필요는 없음-이다. 직접 어드레싱 판독/기록 긴 패킷들(direct addressing read/write long packets)은 양 방향 모두에 대해 정의된다. 여기서, 어드레스 필드(즉, 4 바이트)가 DSI/CSI 패킷 페이로드들 내에 임베딩-이에 따라 워드 카운트도 도 3A/3B에서 언급된 바와 같이 조정될 필요가 있음-된다. 직접 또는 간접 판독 요청들에 응답하기 위해 판독 응답 긴 패킷이 또한 각각의 방향에 대해 정의된다.
데이터 식별자의 처음 2 비트들은 DSI/CSI 가상 채널을 정의하며 도 5A/5B GMI 프로토콜 예에서 사용되지 않는다. 이는 GMI 디코더들의 복잡도를 증가시키는 것을 방지하기 위함이다. 그러나, GMI 패킷들을 정의하기 위하여 다른 6개의 예약 데이터 타입 비트들과 함께 가상 채널 비트들을 사용할 수 있다. 이는 각각의 예약 데이터 타입에 대한 4개의 추가적인 순열(permutations)을 허용한다. 또한, 앞서 언급한 바와 같이, DSI와 CSI 모두 애플리케이션마다 특정한(application specific) 제네릭 패킷들을 정의한다. 일부 GMI 패킷들은 또한 각각의 방향에 대해 제네릭 데이터 타입들을 사용하여 설계될 수 있다.
알려져있는 CSI 및 DSI는 흐름 제어를 위한 메커니즘들을 제공하지 않으므로, 메시지 세트가 간단한 크레딧-기반 시스템(credit-based system)과 같은 흐름 제어 메커니즘을 제공할 수 있다. 예를 들어, 호스트 및 GMIC 각각은 초기 값, 예컨대 10의 초기 값으로 로딩된 크레딧 카운터를 구현할 수 있다. 그후, 호스트가 패킷을 GMIC로 송신할 때마다, 호스트는 그것의 카운터를 감소시켜야 한다. 반대로, 호스트가 GMIC로부터 크레딧 패킷을 수신할 때마다, 호스트는 그것의 카운터를 증분시킨다. 크레딧-기반 시스템에서, 호스트는 그것의 크레딧 카운터가 0 보다 클 때에만 패킷들을 GMIC로 보내는 것이 허용된다. GMIC는 이러한 동일한 규칙을 따른다. 호스트와 GMIC 각각에는 전송을 대기하는 패킷들을 저장하기 위한 전송 버퍼들(transmit buffers) 및 처리를 대기하는 패킷들을 저장하기 위한 수신 버퍼들(receive buffers)이 제공될 수 있다.
일반적으로, 집적 회로(IC)의 설계는, 고-레벨 아키텍쳐의 확립으로 시작된다. IC를 모델링하기 위하여 고-레벨 아키텍쳐를 캡춰하는데에 하드웨어 기술 언어(HDL: hardware description language)가 사용된다. 따라서, HDL은 하드웨어에 대한 실행가능한 명세들(executable specifications)을 작성하는데 사용된다. HDL 모델은 제안된 IC에 대해 검사(checks)가 수행될 수 있게 하며, 이는 결과적으로 아키텍쳐 및 HDL 코드가 수정되게 한다. HDL 코드가 완료되면, 신시사이저(synthesizer)라 불리우는 소프트웨어 프로그램이 HDL 언어 구문들(HDL language statements)로부터 하드웨어 로직 오퍼레이션들을 추론하여, 특정 동작을 구현하기 위한 제네릭 하드웨어 프리미티브들(generic hardware primitives)의 등가의 네트리스트(equivalent netlist)를 생성한다. 상기 하드웨어 프리미티브들에 대한 구조화된 레이아웃을 구현하기 위해 그래픽 디자인 솔루션(GDS) 소프트웨어가 사용될수 있다. 마지막으로, 설계 기술서(design description)로부터 IC가 제작될 수 있다.
설명된 GMIC(80)는 도 6에 도시된 바와 같이 이러한 방식으로 구현될 수 있다. 도 6으로 돌아가면, 컴퓨터 판독가능 매체(230) 내에 저장되는 HDL 코드(220)를 생성하기 위하여 GMIC의 고 레벨 구조(210)가 사용된다. 컴퓨터 판독가능 매체(230)는 신시사이저(240)에 입력하여 하드웨어 프리미티브들(250)을 생성할 수 있다. 이 하드웨어 프리미티브들은 GDS 소프트웨어(260)에 입력하여 최종 설계 파일(270)을 생성하는바, 상기 최종 설계 파일(270)로부터 GMIC가 제조될 수 있다.
GMIC를 디바이스 내에 통합시키는 상술된 기법으로, 제조자는 디바이스에 대한 다른 수정을 거의하지 않고 쉽게 두가지 모델의 디바이스들, 즉, GMIC를 구비한 디바이스 및 GMIC를 구비하지 않은 디바이스를 생산할 수 있다.
당업자에게는 다른 수정들 또한 자명할 것이며, 따라서 본 발명은 청구항들에서 정의된다.

Claims (25)

  1. 그래픽스 멀티미디어 집적 회로에서의 통신 방법으로서,
    제1 반이중 양방향 직렬 링크(half duplex bi-directional serial link)를 통해 호스트로부터 제1 패킷 프로토콜에 호환되는(compatible) 데이터 패킷들을 수신하는 단계와;
    상기 호스트로부터의 패킷들을 처리하는 단계와;
    제1 단방향 직렬 링크(uni-directional serial link)를 통해 상기 호스트로 제2 패킷 프로토콜에 호환되는 데이터 패킷들을 송신하는 단계를 포함하는 그래픽스 멀티미디어 집적 회로에서의 통신 방법.
  2. 제1 항에 있어서,
    제2 반이중 양방향 직렬 링크를 통해 디스플레이로 상기 제1 패킷 프로토콜을 따르는 패킷들을 송신하는 단계와, 상기 제2 양방향 직렬 링크를 통해 상기 디스플레이로부터 상기 제1 패킷 프로토콜을 따르는 패킷들을 수신하는 단계를 더 포함하는 것을 특징으로 하는 그래픽스 멀티미디어 집적 회로에서의 통신 방법.
  3. 제2 항에 있어서,
    상기 제2 패킷 프로토콜에 따라 제2 단방향 직렬 링크를 통해 카메라로부터 패킷들을 수신하는 단계를 더 포함하는 것을 특징으로 하는 그래픽스 멀티미디어 집적 회로에서의 통신 방법.
  4. 제3 항에 있어서,
    제3 양방향 직렬 링크를 통해 상기 카메라로 카메라 커맨드들을 송신하는 단게를 더 포함하는 것을 특징으로 하는 그래픽스 멀티미디어 집적 회로에서의 통신 방법.
  5. 제4 항에 있어서,
    저 전력 모드에 있을 때, 제4 양방향 직렬 링크를 통해 상기 호스트로부터 카메라 커맨드들을 수신하는 단계를 더 포함하며, 여기서 상기 제4 양방향 직렬 링크는 상기 제2 양방향 직렬 링크 또는 상기 제1 양방향 직렬 링크보다 느린 것을 특징으로 하는 그래픽스 멀티미디어 집적 회로에서의 통신 방법.
  6. 제2 항에 있어서,
    상기 호스트로부터 저 전력 동작(lower power operation)을 요청하는 표시(indication)를 수신한 후,
    상기 제1 양방향 직렬 링크 상에서 수신된 패킷들을 상기 제2 양방향 직렬 링크로 전달하는 단계와, 상기 제2 양방향 직렬 링크 상에서 수신된 패킷들을 상기 제1 양방향 직렬 링크로 전달하는 단계를 더 포함하는 것을 특징으로 하는 그래픽스 멀티미디어 집적 회로에서의 통신 방법.
  7. 제6 항에 있어서,
    상기 표시를 수신한 후, 패킷들을 상기 제2 단방향 링크로부터 상기 제1 단방향 링크로 전달하는 단계를 더 포함하는 것을 특징으로 하는 그래픽스 멀티미디어 집적 회로에서의 통신 방법.
  8. 제5 항에 있어서,
    상기 호스트로부터 저 전력 동작을 요청하는 표시를 수신한 후, 상기 제1 양방향 직렬 링크 상에서 수신된 패킷들을 상기 제2 양방향 직렬 링크로 전달하고 그리고 상기 제2 양방향 직렬 링크 상에서 수신된 패킷들을 상기 제1 양방향 직렬 링크로 전달하는 단계를 더 포함하는 것을 특징으로 하는 그래픽스 멀티미디어 집적 회로에서의 통신 방법.
  9. 제8 항에 있어서,
    상기 제4 직렬 링크 상에서 상기 저 전력 모드에서의 동작을 중단하기 위한 표시를 수신하는 단계를 더 포함하는 것을 특징으로 하는 그래픽스 멀티미디어 집적 회로에서의 통신 방법.
  10. 제 8항에 있어서,
    상기 제1 반이중 양방향 직렬 링크 상에서 저 레벨 프로토콜을 통해 상기 저 전력 모드에서의 동작을 중단하기 위한 표시를 수신하는 단계를 더 포함하는 것을 특징으로 하는 그래픽스 멀티미디어 집적 회로에서의 통신 방법.
  11. 제8 항에 있어서,
    상기 제1 반이중 양방향 직렬 링크 상에서 데이터 패킷을 통해 상기 저 전력 모드에서의 동작을 중단하기 위한 표시를 수신하는 단계를 더 포함하는 것을 특징으로 하는 그래픽스 멀티미디어 집적 회로에서의 통신 방법.
  12. 제1 항에 있어서,
    상기 처리는 수신된 패킷으로부터 데이터 식별자를 파싱(parsing)하는 것을 포함하는 것을 특징으로 하는 그래픽스 멀티미디어 집적 회로에서의 통신 방법.
  13. 제12 항에 있어서,
    상기 데이터 식별자는 커맨드를 나타내며 그리고, 이에 응답하여, 상기 수신된 패킷의 페이로드를 커맨드로서 처리하는 것을 특징으로 하는 그래픽스 멀티미디어 집적 회로에서의 통신 방법.
  14. 제12 항에 있어서,
    상기 데이터 식별자는 기록 동작을 나타내며, 이에 응답하여, 상기 수신된 패킷의 상기 페이로드를 상기 동작의 완료에 사용하는 것을 특징으로 하는 그래픽스 멀티미디어 집적 회로에서의 통신 방법.
  15. 그래픽스 멀티미디어 집적 회로(GMIC)로서,
    호스트로 패킷들을 송신하고 상기 호스트로부터 패킷들을 수신하기 위하여 상기 호스트에 연결하기 위한 제1 반이중 양방향 디스플레이 직렬 인터페이스 송수신기(transceiver)와;
    상기 호스트로 패킷들을 송신하기 위하여 상기 호스트에 연결하기 위한 제1 단방향 카메라 직렬 인터페이스 전송기와;
    제어 메시지들을 수신하기 위한 카메라 제어 인터페이스 슬레이브 송수신기와;
    그래픽스 엔진과; 그리고
    상기 디스플레이 직렬 인터페이스 송수신기, 상기 카메라 직렬 인터페이스 전송기, 그리고 상기 그래픽스 엔진을 연결하는 버스를 포함하여 구성되는 것을 특징으로 하는 그래픽스 멀티미디어 집적 회로(GMIC).
  16. 제15 항에 있어서,
    디스플레이로 패킷들을 송신하고 상기 디스플레이로부터 패킷들을 수신하기 위하여 상기 디스플레이에 연결하기 위한 제2 반이중 양방향 디스플레이 직렬 인터페이스와; 그리고
    카메라로부터 패킷들을 수신하기 위하여 상기 카메라에 연결하기 위한 제2 단방향 카메라 직렬 인터페이스를 더 포함하는 것을 특징으로 하는 그래픽스 멀티미디어 집적 회로(GMIC).
  17. 그래픽스 멀티미디어 집적 회로(GMIC)와, 상기 GMIC는
    제1 GMIC 디스플레이 직렬 인터페이스 송수신기와;
    GMIC 카메라 직렬 인터페이스 전송기와;
    GMIC 카메라 제어 인터페이스 슬레이브 송수신기와;
    그래픽스 엔진과; 그리고
    상기 GMIC 디스플레이 직렬 인터페이스 송수신기, 상기 GMIC 카메라 직렬 인터페이스 전송기, 그리고 상기 그래픽스 엔진을 연결하는 버스를 포함하고;
    호스트와, 상기 호스트는
    호스트 디스플레이 직렬 인터페이스 송수신기와; 그리고
    호스트 카메라 직렬 인터페이스 수신기를 포함하고;
    상기 제1 GMIC 디스플레이 직렬 인터페이스 송수신기를 상기 호스트 디스플레이 직렬 인터페이스 송수신기와 연결하는 반이중 디스플레이 직렬 인터페이스 경로(pathway)와; 그리고
    상기 GMIC 카메라 직렬 인터페이스 전송기를 상기 호스트 카메라 직렬 인터페이스 수신기와 연결하는 단방향 카메라 직렬 인터페이스 경로를 포함하는 것을 특징으로 하는 시스템.
  18. 제17 항에 있어서,
    상기 GMIC는 제2 GMIC 디스플레이 직렬 인터페이스 송수신기를 더 포함하고, 상기 시스템은,
    디스플레이 직렬 인터페이스 송수신기를 구비한 디스플레이와; 그리고
    상기 제2 GMIC 디스플레이 직렬 인터페이스 송수신기를 상기 디스플레이 직렬 인터페이스 송수신기와 연결하는 반이중 디스플레이 직렬 인터페이스 경로를 더 포함하는 것을 특징으로 하는 시스템.
  19. 제18 항에 있어서,
    상기 GMIC는 GMIC 카메라 직렬 인터페이스 수신기를 더 포함하고, 상기 시스템은,
    카메라 직렬 인터페이스 전송기를 구비한 카메라와; 그리고
    상기 GMIC 카메라 직렬 인터페이스 수신기를 상기 카메라 직렬 인터페이스 전송기와 연결하는 단방향 카메라 직렬 인터페이스 경로를 더 포함하는 것을 특징으로 하는 시스템.
  20. 제19 항에 있어서,
    상기 호스트는 호스트 카메라 제어 인터페이스 마스터를 구비하며, 상기 GMIC는 GMIC 카메라 제어 인터페이스 슬레이브를 구비하고, 양방향 경로는 호스트 카메라 인터페이스 마스터를 상기 GMIC 카메라 제어 인터페이스 슬레이브와 연결하며, 상기 GMIC는 GMIC 카메라 제어 인터페이스 마스터를 구비하고, 상기 카메라는 카메라 제어 인터페이스 슬레이브를 구비하고, 양방향 경로는 상기 제2 GMIC 카메라 제어 인터페이스 마스터를 상기 카메라 제어 인터페이스 슬레이브와 연결하는 것을 특징으로 하는 시스템.
  21. 호스트 프로세서에서 그래픽스 멀티미디어 집적 회로(GMIC)와 통신하는 방법으로서,
    반이중 양방향 직렬 링크를 통해 상기 GMIC로 제1 패킷 프로토콜에 호환되는 제1 데이터 패킷들을 송신하는 단계와; 그리고
    단방향 직렬 링크를 통해 상기 GMIC로부터 제2 패킷 프로토콜에 호환되는 제2 데이터 패킷들을 수신하는 단계를 포함하는 것을 특징으로 하는 그래픽스 멀티미디어 집적 회로(GMIC)와의 통신 방법.
  22. 제21 항에 있어서,
    상기 제1 데이터 패킷들을 상기 GMIC를 위한 커맨드들로 구성하는 단계를 더 포함하는 것을 특징으로 하는 그래픽스 멀티미디어 집적 회로(GMIC)와의 통신 방법.
  23. 제22 항에 있어서,
    상기 GMIC에 저 전력 동작을 요청하는 표시를 송신하는 단계를 더 포함하는 것을 특징으로 하는 그래픽스 멀티미디어 집적 회로(GMIC)와의 통신 방법.
  24. 제23 항에 있어서,
    상기 GMIC에 저 전력 동작을 요청하는 표시를 송신하는 단계 후, 상기 제1 데이터 패킷들을 상기 GMIC를 위한 커맨드들로 구성하는 것 및 상기 제1 데이터 패킷들을 디스플레이를 위한 커맨드들로 구성하는 것을 중단하는 단계를 더 포함하는 것을 특징으로 하는 그래픽스 멀티미디어 집적 회로(GMIC)와의 통신 방법.
  25. 컴퓨터 실행 가능 명령어들을 하드웨어 기술 언어로 포함하고 있는 컴퓨터 판독가능 매체로서, 상기 컴퓨터 실행 가능 명령어들은, 프로세서에의해 실행될 때, 상기 프로세서로 하여금,
    제1 반이중 양방향 직렬 링크를 통해 호스트로부터 제1 패킷 프로토콜에 호환되는 데이터 패킷들을 수신하고;
    상기 호스트로부터의 패킷들을 처리하고;
    제1 단방향 직렬 링크를 통해 상기 호스트로 제2 패킷 프로토콜에 호환되는 데이터 패킷들을 송신하는 그래픽스 멀티미디어 집적 회로를 에뮬레이션(emulation)하게 하는 것을 특징으로 하는 컴퓨터 판독가능 매체.
KR1020117001227A 2008-06-18 2009-06-05 그래픽스 멀티미디어 ｉｃ 및 그것의 동작 방법 KR101497001B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/141,358 2008-06-18
US12/141,358 US8223796B2 (en) 2008-06-18 2008-06-18 Graphics multi-media IC and method of its operation
PCT/CA2009/000791 WO2009152605A1 (en) 2008-06-18 2009-06-05 Graphics multi-media ic and method of its operation

Publications (2)

Publication Number Publication Date
KR20110020919A true KR20110020919A (ko) 2011-03-03
KR101497001B1 KR101497001B1 (ko) 2015-02-27

Family

ID=41430757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117001227A KR101497001B1 (ko) 2008-06-18 2009-06-05 그래픽스 멀티미디어 ｉｃ 및 그것의 동작 방법

Country Status (6)

Country Link
US (2) US8223796B2 (ko)
EP (1) EP2294749A4 (ko)
JP (1) JP5416767B2 (ko)
KR (1) KR101497001B1 (ko)
CN (2) CN105159632B (ko)
WO (1) WO2009152605A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160078464A (ko) * 2013-12-27 2016-07-04 인텔 코포레이션 데이터를 처리하기 위한 두 개의 프로세서를 갖는 전자 장치

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8223796B2 (en) 2008-06-18 2012-07-17 Ati Technologies Ulc Graphics multi-media IC and method of its operation
US7990992B2 (en) * 2008-06-19 2011-08-02 Nokia Corporation Electronically configurable interface
US8504104B2 (en) * 2008-11-05 2013-08-06 Pixart Imaging Inc. Portable electronic device, serial transmission interface of portable electronic device and data transmission method thereof
KR20100083028A (ko) * 2009-01-12 2010-07-21 삼성전자주식회사 사용자 인터페이스를 갖는 이동식 저장 장치 및 그 사용자 인터페이스 제어 방법
US20100283893A1 (en) * 2009-05-11 2010-11-11 Yin Jingjiang Processing interlaced video over dsi
CN102117252A (zh) * 2010-01-06 2011-07-06 原相科技股份有限公司 可携式电子装置及其串行传输接口和数据传输方法
KR101571942B1 (ko) 2010-12-13 2015-11-25 노키아 코포레이션 3d 캡처 동기화를 위한 방법 및 장치
TWI528786B (zh) * 2011-11-14 2016-04-01 鴻海精密工業股份有限公司 資訊傳輸裝置
JP2013242694A (ja) * 2012-05-21 2013-12-05 Renesas Mobile Corp 半導体装置、電子装置、電子システム及び電子装置の制御方法
US9686460B2 (en) 2012-12-27 2017-06-20 Intel Corporation Enabling a metadata storage subsystem
US9244694B2 (en) * 2012-12-27 2016-01-26 Intel Corporation Executing a command within a transport mechanism based on a get and set architecture
US10756857B2 (en) 2013-01-25 2020-08-25 Infineon Technologies Ag Method, apparatus and computer program for digital transmission of messages
KR20140114501A (ko) 2013-03-14 2014-09-29 삼성전자주식회사 영상 데이터 처리 방법 및 이를 지원하는 전자 장치
US9436970B2 (en) * 2013-03-15 2016-09-06 Google Technology Holdings LLC Display co-processing
TWI517634B (zh) 2013-06-18 2016-01-11 聯詠科技股份有限公司 串列封包資訊偵測與控制方法及其接收器
CN104252316B (zh) * 2013-06-25 2018-02-02 联咏科技股份有限公司 串行封包信息侦测与控制方法及其接收器
US20150049101A1 (en) * 2013-08-16 2015-02-19 Nobuyuki Suzuki Display adaptation system for mipi display serial interface applications
US20150095537A1 (en) * 2013-10-02 2015-04-02 Qualcomm Incorporated Camera control interface sleep and wake up signaling
US9519603B2 (en) 2013-09-09 2016-12-13 Qualcomm Incorporated Method and apparatus to enable multiple masters to operate in a single master bus architecture
US10353837B2 (en) 2013-09-09 2019-07-16 Qualcomm Incorporated Method and apparatus to enable multiple masters to operate in a single master bus architecture
US9690725B2 (en) 2014-01-14 2017-06-27 Qualcomm Incorporated Camera control interface extension with in-band interrupt
US9996488B2 (en) 2013-09-09 2018-06-12 Qualcomm Incorporated I3C high data rate (HDR) always-on image sensor 8-bit operation indicator and buffer over threshold indicator
US20150100711A1 (en) * 2013-10-07 2015-04-09 Qualcomm Incorporated Low power camera control interface bus and devices
EP3055929A1 (en) 2013-10-09 2016-08-17 Qualcomm Incorporated ERROR DETECTION CAPABILITY OVER CCIe PROTOCOL
US9684624B2 (en) 2014-01-14 2017-06-20 Qualcomm Incorporated Receive clock calibration for a serial bus
US9094246B1 (en) 2014-04-14 2015-07-28 Analog Devices Global Pure differential signal based MIPI DSI/CSI-2 receiver systems
FR3020543A1 (fr) * 2014-04-28 2015-10-30 St Microelectronics Grenoble 2 Procede de gestion de la communication entre deux dispositifs mutuellement connectes par un lien serie, par exemple un protocole d'interface serie point a point
US9747048B2 (en) * 2014-06-02 2017-08-29 Micron Technology, Inc. Systems and methods for packing data in a scalable memory system protocol
KR102299577B1 (ko) * 2014-08-25 2021-09-08 삼성전자주식회사 호스트와 이를 포함하는 멀티 디스플레이 시스템
US20170094190A1 (en) * 2015-09-30 2017-03-30 Microsoft Technology Licensing, Llc Processing display of digital camera readout with minimal latency
KR102466160B1 (ko) * 2016-01-08 2022-11-14 삼성전자주식회사 데이터의 루프백을 수행하는 시스템 온 칩과 집적 회로, 및 이들을 포함하는 모바일 장치
US10862830B2 (en) * 2018-12-17 2020-12-08 Nxp Usa, Inc. Real-time on-chip data transfer system
US10884772B1 (en) * 2019-05-31 2021-01-05 Cadence Design Systems, Inc. Method and system for emulating an image processing system
CN111031235B (zh) * 2019-11-21 2021-10-22 维沃移动通信有限公司 一种ois驱动电路结构、数据获取方法及电子设备
TWI748532B (zh) * 2020-06-24 2021-12-01 瑞昱半導體股份有限公司 訊號強化中繼裝置及方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0762794B2 (ja) 1985-09-13 1995-07-05 株式会社日立製作所 グラフイツク表示装置
US6697070B1 (en) 1985-09-13 2004-02-24 Renesas Technology Corporation Graphic processing system
US7158094B2 (en) * 1998-10-30 2007-01-02 Ati International Srl Method and apparatus for supporting multiple displays
JP3539287B2 (ja) * 1999-07-15 2004-07-07 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP3349490B2 (ja) * 2000-02-14 2002-11-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 画像表示方法、画像表示システム、ホスト装置、画像表示装置、およびディスプレイ用インターフェイス
JP2002091636A (ja) * 2000-09-20 2002-03-29 Seiko Epson Corp 情報処理装置
US8204076B2 (en) 2003-05-01 2012-06-19 Genesis Microchip Inc. Compact packet based multimedia interface
US7733915B2 (en) * 2003-05-01 2010-06-08 Genesis Microchip Inc. Minimizing buffer requirements in a digital video system
US7068686B2 (en) * 2003-05-01 2006-06-27 Genesis Microchip Inc. Method and apparatus for efficient transmission of multimedia data packets
US20040218599A1 (en) * 2003-05-01 2004-11-04 Genesis Microchip Inc. Packet based video display interface and methods of use thereof
US7075543B2 (en) * 2003-07-08 2006-07-11 Seiko Epson Corporation Graphics controller providing flexible access to a graphics display device by a host
WO2005057881A1 (en) 2003-12-08 2005-06-23 Qualcomm Incorporated High data rate interface with improved link synchronization
US20060082580A1 (en) * 2004-10-05 2006-04-20 Raymond Chow Method and apparatus for triggering frame updates
KR100972877B1 (ko) * 2004-11-24 2010-07-28 콸콤 인코포레이티드 디지털 데이터 전송 속도 제어를 위한 시스템 및 방법
EP2503719A3 (en) * 2004-11-24 2012-10-24 Qualcomm Incorporated Methods and systems for updating a buffer
US8098256B2 (en) * 2005-09-29 2012-01-17 Apple Inc. Video acquisition with integrated GPU processing
JP4343967B2 (ja) * 2007-02-28 2009-10-14 キヤノン株式会社 通信装置、及びその制御方法
US8223796B2 (en) 2008-06-18 2012-07-17 Ati Technologies Ulc Graphics multi-media IC and method of its operation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160078464A (ko) * 2013-12-27 2016-07-04 인텔 코포레이션 데이터를 처리하기 위한 두 개의 프로세서를 갖는 전자 장치
US10721684B2 (en) 2013-12-27 2020-07-21 Intel Corporation Electronic device having two processors to process data

Also Published As

Publication number Publication date
JP2011525078A (ja) 2011-09-08
JP5416767B2 (ja) 2014-02-12
WO2009152605A1 (en) 2009-12-23
EP2294749A4 (en) 2014-01-08
CN102138297B (zh) 2015-07-22
US20130010168A1 (en) 2013-01-10
CN105159632A (zh) 2015-12-16
CN105159632B (zh) 2019-05-21
US20090315899A1 (en) 2009-12-24
US8223796B2 (en) 2012-07-17
EP2294749A1 (en) 2011-03-16
US8873581B2 (en) 2014-10-28
KR101497001B1 (ko) 2015-02-27
CN102138297A (zh) 2011-07-27

Similar Documents

Publication Publication Date Title
KR101497001B1 (ko) 그래픽스 멀티미디어 ｉｃ 및 그것의 동작 방법
EP1546897B1 (en) Bus connection system
KR102109431B1 (ko) 데이터 터널을 사용하는 인터페이스를 통한 복수의 프로토콜 데이터 엘러먼트들의 송신
US20090003335A1 (en) Device, System and Method of Fragmentation of PCI Express Packets
US20160283422A1 (en) Network interface controller with direct connection to host memory
CN111033486A (zh) 多点总线中的设备、事件和消息参数关联
JP2003316731A (ja) データ転送制御装置、電子機器及びデータ転送制御方法
US20220014810A1 (en) Video input port
JP3636158B2 (ja) データ転送制御装置及び電子機器
US7428600B2 (en) Data transfer control device, electronic equipment, and data transfer control method
KR100744116B1 (ko) 멀티미디어 정보를 고속 시리얼로 전송하는 양방향 통신장치 및 방법
WO2022086807A1 (en) On-demand programmable atomic kernel loading
CN114978916A (zh) 一种数据传输带宽的配置方法及相关设备
US20050273541A1 (en) Circuit and method for adaptively recognizing a data packet in a universal serial bus network device
CN117234977B (zh) 数据处理方法、***、设备及计算机可读存储介质
KR101005397B1 (ko) 버스 스테이션 및 버스 통신 시스템
CN116208731A (zh) 一种基于Zynq架构的PCIe级联网络端口高速传输方法及***
CN118277318A (zh) 传输数据流结束信息的电路、数据传输芯片及电子设备
JP2003316734A (ja) データ転送制御装置、電子機器及びデータ転送制御方法
JP2003323391A (ja) データ転送制御装置、電子機器及びデータ転送制御方法
Fengfeng et al. Design of RapidIO logical core based on safety arbitration mechanisms
JP2003316735A (ja) データ転送制御装置、電子機器及びデータ転送制御方法
MXPA06008913A (en) Scalable bus structure

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200129

Year of fee payment: 6