JP5499371B2 - 歪み層の弛緩及び転写 - Google Patents

歪み層の弛緩及び転写 Download PDF

Info

Publication number
JP5499371B2
JP5499371B2 JP2011521447A JP2011521447A JP5499371B2 JP 5499371 B2 JP5499371 B2 JP 5499371B2 JP 2011521447 A JP2011521447 A JP 2011521447A JP 2011521447 A JP2011521447 A JP 2011521447A JP 5499371 B2 JP5499371 B2 JP 5499371B2
Authority
JP
Japan
Prior art keywords
layer
strained material
substrate
island
strained
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011521447A
Other languages
English (en)
Other versions
JP2011530179A (ja
Inventor
ファブリス ルテルトル，
ブルース フォール，
パスカル ゲナール，
マイク クラム，
ネルソン マクローラン，
ネイト ガードナー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2011530179A publication Critical patent/JP2011530179A/ja
Application granted granted Critical
Publication of JP5499371B2 publication Critical patent/JP5499371B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H01L31/1848—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P comprising nitride compounds, e.g. InGaN, InGaAlN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Description

本発明は、半導体デバイスの製造に使用するコンプライアント基板の分野に係り、より詳細には、コンプライアント基板により歪みヘテロエピタキシャルアイランドを弛緩すると共に、少なくとも部分的に弛緩した歪みアイランドを、更なる半導体製造プロセスに適当に使用できるある支持基板へ転写することに係る。
自然バルク基板が入手できないか又は高価であり過ぎるときに、不適当な原子格子間隔及び異なる熱膨張係数を有するシード基板上にヘテロエピタキシーにより、有用な物質を形成することはよくあることである。その結果として、そこに成長した層の物質品質に有害な影響が及ぼされる。それらは、その後にそこに製造される光電子装置又は光発電装置のような装置の効率を減少させてしまうことになる高転位密度、ある種のクラック及び圧縮又は引張り歪みを有してしまう。
従って、この分野においては、コンプライアント層、例えば、低粘性層が、熱処理により歪みを解放するために、ヘテロエピタキシャル膜と最終基板との間に与えられていた。
しかしながら、歪みヘテロエピタキシャル膜の弛緩のために現在使用されている方法では、バックリング等の抑制に関して、満足な結果が得られないことが多い。更に又、シード（成長）基板上に成長したヘテロエピタキシャル膜を、特定の半導体の更なる製造のために使用される別の基板へと転写する場合に、一般的に、そのヘテロエピタキシャル膜を無傷に維持する問題、特に、そのヘテロエピタキシャル膜を損傷せずにそのシード基板を取り除く問題が生じる。
従って、本発明の課題は、半導体デバイスの製造のために適当に使用できるターゲット基板上に信頼性良く弛緩され且つ無傷な歪み膜（アイランド）を形成するための方法を提供することである。
前述したような課題は、特許請求の範囲の請求項１によるターゲット基板上に少なくとも部分的に弛緩された歪み物質アイランドを形成するための方法において、
（中間）基板上の歪み物質層からアイランドを形成するステップと、
第１の熱処理により歪み物質アイランドを少なくとも部分的に弛緩させるステップと、
前記少なくとも部分的に弛緩された歪み物質アイランドを前記ターゲット基板へと転写するステップと、
という順次行われる複数のステップを備える方法により解決される。
弛緩する物質は、III／Ｖ物質、III／Ｎ、二元性、三元性、四元性、極性、無極性又は半極性の如き半導体物質である。アイランドの形成は、歪み物質層のパターン形成により行われる。以下、「歪み物質(strained material)」という語は、歪んだ物質層又はその歪んだ物質層から形成されるアイランドを指す。
この方法によれば、ｃ-平面III/Ｎ物質など、歪み物質が極性であり、且つ、その処理が、シード基体上に歪み物質を成長させ、続いて、そのシード基体から中間基体、即ち、アイランドが形成される基板への転写及びその中間基体からターゲット基体への転写を含む２ステップ転写処理により行われるときには、その後の任意の層のエピタキシャル成長に適したシード基体上の成長の面に対向する弛緩された歪み物質の面の極性を維持することができる。
歪み物質層の弛緩は、それが部分弛緩であれ、完全弛緩であれ、中間基板上にて全て行うことができる。従って、既に弛緩された歪み層がターゲット基板へ転写され、そのターゲット基板においては、原則として、更なる弛緩熱処理は全く必要とされず、従って、その既に転写され少なくとも部分的に弛緩された歪み層のバックリングは、更なる製造ステップのために使用されるターゲット基板に対する熱処理により生ぜしめられることはない。歪み物質は、その物質の格子パラメータが、測定ミスを考慮して、その公称格子パラメータと異なることを意味している。この歪みは、引張り又は圧縮歪みである場合がある。
しかしながら、その少なくとも部分的に弛緩された歪み層の更なる弛緩を、必要に応じて、そのターゲット基板への転写後の熱処理により開始できることに注意されたい。これにより、歪み物質層の弛緩の処理の融通性が、従来技術に比較して高められる。特に、弛緩を容易とするために使用されるコンプライアント物質を、中間基板に対する熱処理のために適当に選択することができ、又、必要ならば、ターゲット基板に対するその後の付加的熱処理のためにも適当に選択することができる。
更に又、歪み物質層は、シード基板上にて成長させることができ、そしてアイランドの形成される（中間）基板へ転写することができる。この場合に、シード基板から中間基板へと歪み物質層を転写するステップは、低粘性層、特に、コンプライント層である酸化物層又はポリマー層を歪み物質層上に堆積させるステップと、その低粘性酸化物層をその中間基板へ結合させるステップとを含むことができる。
同様に、少なくとも部分的に弛緩された歪み物質層をターゲット基板へ転写するステップは、高粘性層、特に、第２の埋込み層（例えば、酸化物層）を、その少なくとも部分的に弛緩された歪み物質層、即ち、その少なくとも部分的に弛緩されたアイランド上に堆積させるステップと、その高粘性層をそのターゲット基板へ結合させるステップとを含むことができる。
従って、中間基板への転写は、歪み物質層の結合及び少なくとも部分的な弛緩（コンプライアント物質による）の両者のために堆積された層により容易に達成される。低粘性層は、異なる個々の層からなることができ、少なくとも１つのコンプライアント物質層（弛緩層）を含む。コンプライアント物質とは、特に、熱処理によって達するガラス転移温度より上の温度である程度のリフロー（例えば、あるガラス転移による）を示す物質を意味している。リフロー（溶融流れ）により、低粘性層、例えば、前述の埋込み（酸化物）層が上に堆積させられる歪み物質層の弾性歪み弛緩が行われる。適当なコンプライアント物質としては、例えば、ホウリン酸ケイ酸塩ガラス（ＢＰＳＧ）又はＢ（ＢＳＧ）又はＰ（ＰＳＧ）を含むＳｉＯ２-化合物がある（後述の記載も参照）。例えば、ホウ素４．５％及びリン２％を含む低粘性ＢＰＳＧ層のガラス転移温度は、８００℃より上である。低粘性酸化物物質のほとんどは、６００−７００℃の辺りのガラス転移温度を有し、一方、高粘性酸化物物質のガラス転移温度は、１０００℃より上であり、好ましくは、１２００℃より上である。
前述したように、歪み物質層の第２の熱処理は、中間基板に対する第１の熱処理中の部分的弛緩及びその部分的に弛緩された歪み物質層のターゲット基板への転写の後で行われることが予測される。この場合において、部分的に弛緩されたアイランドとターゲット基板との間の結合を行う層は、第２のコンプライアント層又は低粘性層であり、本発明の方法は、更に、ターゲット基板へ転写された少なくとも部分的に弛緩された歪み物質を第２の熱処理により弛緩するステップを含む。
ここに記載する方法の前述の実施形態においては、歪み物質層は、それをシード基板から中間基板へと転写する前にパターン形成され、それにより、内部空間（トレンチ）により分離された歪み物質アイランドを形成することができる。このようなアイランドにより、連続歪み層に比較して、それ程のバックリングを伴わずに、熱処理中により効率的な弛緩を行うことができるようになる。
ある特定のケースでは、弱化層の下方にトレンチを形成するためパターン形成の前に、シード層において注入を行うことができる。低粘性層は、この低粘性の第１の層がそれらのトレンチを完全には充填しないように、それらパターン上に堆積される。それから、それらアイランドが中間基板へ結合され、その弱化ゾーンでの分離が行われる。
それとは別に、又はそれに加えて、歪み物質層のパターン形成は、それをシード基板から中間基板へ転写した後で実施され、空所により分離された歪み物質アイランドを形成することができ、それら空所は、特に、中間基板へと下方へ延び、低粘性層の物質がそれら空所の底部に実質的に残らないようにし、又は、そのパターン形成は、低粘性層がある所定の厚さでもって維持されるように行われるようにすることができる。弛緩ステップを改善し、低粘性層の成分（例えば、ホウリン酸ケイ酸塩ガラスの場合において、Ｂ及びＰ原子）の拡散を減少させるため、低粘性層の物質がそれら空所（トレンチ）の側壁部でのみ露出されるように、それら空所（トレンチ）を中間基板に至るまで又は中間基板においてエッチングすると、特に効果的である。
歪み物質層のパターン形成は、ターゲット基板上に少なくとも部分的に弛緩された歪み層を形成するためのここに記載する方法の更に後のステップで行うこともできる。従って、１つの実施形態によれば、歪み物質層上の第２の埋込み層（高粘性層のような）の堆積及びその第２の埋込み層及び歪み物質層の両者のパターン形成は、その歪み物質層を少なくとも部分的に弛緩する前に行われる。このようなパターン形成により、ターゲット基板への結合をアイランドでのみ行うようにすることができる。
シード基板の分離は、弱化層を生じるようにイオンの注入を行い、その後に熱処理して、意図的にその弱化層にてクラッキングを生ぜしめるようにすることにより、容易に行うことができる。ある実施形態によれば、従って、ここに記載する方法は、
シード基板上に歪み物質層を成長させるステップと、
弱化層を形成するため前記歪み物質層の下の前記シード基板においてイオンを注入するステップと、
好ましくは、第１のコンプライアント物質のリフロー温度より下の温度での第３の熱処理により、前記弱化層にて前記低粘性層及び前記歪み物質を前記シード基板から分離するステップと、
を含む。パターン形成は、転写の後で行うことができる。この場合に、弱化層は、シード層内に全て形成され、弱化層の均質な（滑らかな）プロフィールを達成することができ、これは、はっきりとした縁部をもって分離するのに効果的である。弱化層は、歪み層においても行うことができ、これによっても、均質なプロフィールとすることができる。別の例では、弱化層は、内部空間の底部に低粘性層（埋込み層）で満たされた部分を備えており、転写後その表面が滑らかでなければならず、ターゲット基板への結合及び転写前に厳しい平坦化ステップを必要としている。
従って、前述した実施形態のうちの１つによる方法であって、
シード基板上に堆積されたシード層上に歪み物質層を成長させるステップと、
歪み物質層のパターン形成が行われた後に、歪み物質アイランド上及び前記歪み物質アイランドを分離している内部空間に埋込み層（低粘性層）を堆積させるステップと、
弱化層を形成するため前記歪み物質アイランドより下のシード層及び前記歪み物質アイランドを分離している内部空間の底部の埋込み層にイオンを注入するステップと、
第１のコンプライアント物質のリフロー温度より、好ましくは、下の温度での第３の熱処理により、前記弱化層にて前記埋込み層及び前記歪み物質層を前記シード基板から前記中間基板へと転写するステップと、
を含む方法が提供される。
歪み物質層は、シード基板上に成長させることもでき、又は、シード基板に結合され又は堆積されたシード層上に成長させることができることに注意されたい。
平坦化のやっかいなステップを避けるため、アイランドの下方及びコンプライアント物質の下方で、シード物質において直接に注入を行うことができ、これにより、ターゲット基板への結合の前に、シード物質のエッチングステップが必要とされるだけとすることができる。
更なる実施形態によれば、シード基板及び中間基板、及び／又は中間基板及びターゲット基板は、特に、シリコン、サファイア、ＳｉＣ、又はＧｅを含む同じ物質とされる。同じ物質からシード基体及び中間基体を選択すると、特に効果的であり、こうすることにより、熱膨張の係数が同じとなり、シード基板の分離のために行われる熱処理（前述した第３の熱処理）中に、これら基板により挟まれた層に、異なる熱膨張によるような張力は全く加わらないようにすることができる。
分離処理に関して、低粘性層及び／又は高粘性層（第１の埋込み層及び／又は第２の埋込み層）は、電磁放射線を吸収し、それにより、分離を容易とするのに適した吸収層を含むことができる。
このような吸収層を設ける場合には、分離処理中に、それぞれ、歪み物質層及び少なくとも部分的に弛緩された歪み物質層の損傷を避けるために、第１の埋込み層の吸収層は、低粘性層（第１の埋込み層）及び中間基板の界面に配置され、及び／又は第２の埋込み層の吸収層は、高粘性層（第２の埋込み層）及びターゲット基板の界面に配置されるのが好ましい。
前述の実施形態に使用される歪み物質層は、ＩｎＧａＮを含むことができ、又はＩｎＧａＮからなることができ、第１の埋込み層は、ホウリン酸ケイ酸塩ガラス（ＢＰＳＧ）又はホウ素又はリンを含むＳｉＯ２-化合物を含むことができ、又は、これからなることができる。
窒化インジウムガリウム物質は、ＬＥＤの製造及び太陽電池の製造に特に有用である。何故ならば、これは、太陽光の広波長領域（特に、緑、青及び紫外領域）を吸収することができるからである。ヘテロエピタキシャル成長されたＳｉ０．７Ｇｅ０．３のような歪み物質の弛緩が、その歪み層をパターン形成し、それを、支持基板上に堆積され且つ歪み物質アイランドが下にあるホウリン酸ケイ酸塩ガラス層のリフローにより弛緩することで容易に行うことができることは当業分野において知られているが（例えば、Journal of Electronic Materials の２０００年、第２９巻第７号の８９７頁から９００頁における、Hobart, K.D.氏等による「Compliant Substrates: A Comparative Study of the Relaxation Mechanism of Strained Films Bonded to High and Low Viscosity Oxides」参照）、本発明は、歪みＩｎＧａＮ-層をパターン形成し、そのパターン形成された歪みＩｎＧａＮ-層を弛緩し、且つその形成されたアイランドをターゲット基板上へ転写しようとするものである。
従って、基板上に少なくとも部分的に弛緩された歪みＩｎＧａＮ-層を形成する方法であって、
シード基板上に歪みＩｎＧａＮ-層を成長させ、
低粘性層、特に、第１の埋込みコンプライアント層を前記歪みＩｎＧａＮ−層上に堆積させ、前記第１の埋込みコンプライント層を前記基板へ結合させ、前記シード基板を分離することにより、前記歪みＩｎＧａＮ-層を前記シード基板から前記基板へと転写し、
前記歪みＩｎＧａＮ-層を前記シード基板から前記基板へと転写した後、前記歪みＩｎＧａＮ-層をパターン形成して、空所により分離された歪みＩｎＧａＮ-アイランドを形成し、
前記コンプライアント物質のある程度のリフローを生じる第１の熱処理により、前記基板へ転写された前記歪みＩｎＧａＮ-アイランドを少なくとも部分的に弛緩し、
前記弛緩されたアイランドをターゲット基板へ転写する、
ことを含む方法が提供される。
ホウリン酸ケイ酸塩ガラスは、約８００℃又は８５０℃を越える温度にて、望ましいリフロー特性を示し（そのガラスの実際の組成に従って）、それにより、ＩｎＧａＮ物質の如き歪み物質層の弛緩を行うことができる。トレンチ幅に従って、歪み物質アイランドは、物質の弛緩の後、はっきりとした連続層を形成することができる。ホウリン酸ケイ酸塩ガラスを含む堆積埋込み層の固着性は、ＢＰＳＧ堆積前に、歪みＩｎＧａＮ層（又は異なる歪み物質層）のＧａ面上にＳｉＯ２層を堆積することにより効果的に改善される。
既に前述したように、幾つかのタイプの半導体デバイスを、少なくとも部分的に弛緩された歪み物質層を使用することにより、製造することができる。従って、ここに、半導体デバイスを製造するための方法であって、特許請求の範囲の前の請求項のいずれか１つによりターゲット基板上に少なくとも部分的に弛緩された歪み物質を形成し、更に、前記形成された少なくとも部分的に弛緩された歪み物質アイランド上に物質層をエピタキシャル又はホモエピタキシャル成長させることを含む方法が提供される。このような成長技術としては、物質アイランドからの連続物質層成長に達することができるようにするエピタキシャル横方向全面成長がある。
更に、本発明は、
特に、サファイアからなる支持構造体と、
高粘性層と、
特に、１００マイクロメートルｘ１００マイクロメートルから１ミリメートルｘ１ミリメートルまでの面積サイズと、１０００オングストローム以下の厚さとを有する少なくとも部分的に弛緩された歪み物質のアイランドと、
を備えるウエハを提供する。
第１の基板の上方に部分的に弛緩された歪み層を形成するステップと、この層を第２の基板へと転写するステップとを含む本発明の方法の実施形態を例示している。 歪み物質層が転写される中間基板を備える構造体を形成するステップを例示している。 基板に結合された埋込み層上の歪み物質層をパターン形成することを含む図１に示した構造体Ａの形成を例示している。
以下、添付図面を参照して、本発明の付加的特徴及び効果について説明する。以下の説明においては、添付図面への参照は、本発明の好ましい実施形態を例示することを意味するものである。このような実施形態は、本発明の全範囲を表しているものではないことを理解されたい。
次に、添付図面を参照して、本発明による歪み物質層の弛緩されたアイランドの形成及びこれらアイランドの転写のための実施形態について説明する。図１によれば、ある支持基板１が準備される。この支持基板１は、Ｓｉ、ＳｉＣ、Ｇｅ等を含む半導体物質で形成されたものでよく、又は、この支持基板１は、サファイア支持体であってもよい。この支持基板１の上部に、埋込み層２が形成される。この埋込み層は、異なる個々の層からなってよく、少なくともコンプライアント層（弛緩層）を含む。そのコンプライアント層としては、これらに限定するものではないが、ホウリン酸ケイ酸塩ガラス（ＢＰＳＧ）又はＢ（ＢＳＧ）又はＰ（ＢＰＧ）を含むＳｉＯ２-化合物がある。リフロー割合は、そのＢ又はＰ含量により、容易に調整することができる。
いずれの場合にも、コンプライアント層は、熱処理（例えば、アニール処理のような）を受けるときに、塑性変形して、リフローすることができるような物質を含む。リフローにより、埋込み層２により支持基板１に結合される歪み物質アイランド３の完全又は部分弛緩がなされる。歪み物質アイランド３は、コンプライアント物質層を含む埋込み層２の上部に形成された歪み層のパターン形成により形成される。歪み物質アイランドは、特に、ＩｎＧａＮを含むことができ、又は、ＩｎＧａＮからなることができる。歪み物質アイランド３の形状は、原則的には、任意であり、製造を容易とするため、円形又は矩形を選択することができる。弛緩すべきアイランドの表面のサイズに従って、バックリングなしに物質弛緩を改善するためアイランドに少なくとも１つのホールを形成することができる。そのホールは、円形、正方形又は星形の如き任意の形状であることができ、又、同じ歪みアイランドにおいて繰り返すことができる。更に又、それら歪み物質アイランド３の間の空間（トレンチ）は、埋込み層２の物質で充填することができる。支持基板１、埋込み層２及び歪み物質アイランド３を備える構造体Ａの製造の詳細について以下に説明する。
構造体Ａが熱処理を受けるとき、埋込み層２のコンプライアント層が塑性変形し、リフローを示し、塑性変形した埋込み層２′が得られる。その横方向変形により、少なくとも部分的に且つ弾性的に弛緩されたアイランド３′となり、それにバックリングが防止される。実際に、バックリング作用により影響される表面粗さは、通常、更なる応用例のためには低いことが必要とされている。ＬＥＤのためのエピタキシャル成長のためには、弛緩後の表面粗さは、ＡＦＭにより測定して２０ナノメートルＲＭＳに制限されるのが好ましい。
次に、その少なくとも部分的に弛緩されたアイランド３′の上及びそれらの間に、第２の埋込み層４が形成される。この第２の埋込み層４は、その少なくとも部分的に弛緩されたアイランド３′を第２の支持基板５へ結合するのに使用される。この第２の埋込み層４は、その後の処理ステップ中に行われる熱処理、特に、分離を開始するためのアニール中に、層４から容易に拡散してしまうような汚染素成分を含まないのが好ましい。特に、この第２の埋込み層４は、例えば、ある熱処理環境において拡散されるときに、少なくとも部分的に弛緩されたアイランド３′に形成されたＬＥＤ要素の品質を劣化させてしまうようなホウ素又はどのような汚染素成分をも全く含まないようにすべきである。しかしながら、この第２の埋込み層４は、第２の支持基板５への転写後、その少なくとも部分的に弛緩されたアイランド３′の更なる弛緩を行えるようにするあるコンプライアント物質を含むこともできる。
埋込み層２及び第２の埋込み層４の両者は、少なくとも部分的に弛緩されたアイランド３′からの分離、それにより、それぞれ支持基体１又は５の除去を行えるようにするため、各支持基体が透過できる波長の電磁放射線を吸収するための吸収層を含むことができる。このような吸収層は、好ましくは、各埋込み層と各基板との界面に設けられ、この吸収層は、例えば、ＳｉｘＮｙ：Ｈで形成することができる。
その後に、基板１は、埋込み層２と一緒に、分離され、第２の基板５、第２の埋込み層４及び少なくとも部分的に弛緩されたアイランド３′を備える構造体Ｂが得られる。その後、その少なくとも部分的に弛緩されたアイランド３′は、構造物質層６のエピタキシャル成長、特に、ＬＥＤ又はレーザーの如き電子的、光発電又は光電子的適用例において有用な特定の半導体デバイスの製造に使用されるような結晶層のエピタキシャル又はホモエピタキシャル成長のために使用することができる。
パターン形成された（部分的に弛緩された）歪み層、即ち、それぞれアイランド３及び３′の二重転写が、先ず、第１の支持基板１へ、そして、次に、第２の支持基板５へと行われるとき、シード基板（以下参照）上に成長されたような歪み物質の極性構造（もし、極性物質が設けられているならば）が構造体Ｂに維持される。特に、弛緩されたアイランド上に容易にエピタキシャル成長させるため、極性III／Ｎ物質がそのIII要素の極性の面に露出させて設けられると効果的である。この面は、又、一般的には、シード基板上のエピタキシーの後に設けられる面である。この実施形態によれば、歪み物質アイランド３の（部分的）弛緩は、原則的には、第２の支持基板５への転写前に構造体Ａの熱処理により行われるのであるが、別の仕方として又は付加的に、その歪み物質アイランド３の少なくとも部分的な弛緩は、構造体Ｂの熱処理により、即ち、第２の支持基板５への転写後に行うこともできる。しかしながら、ここでは、既に弛緩された歪み物質アイランド３′の転写に重点を置いている。第１の支持基板１から第２の支持基板５への転写は、例えば、結合及び研削／エッチバック、結合及び電磁吸収、スマートカット（登録名）又は当業分野において知られた他の任意の層転写機構により行うことができる。
次に、本発明による図１に示した構造体Ａと同様な構造体の形成について、図２を参照してより詳細に説明する。例えば、ＩｎＧａＮの歪み物質層１０が、シード基板として機能するサファイア又はＳｉＣ又はシリコン基板１２の上部に形成された、例えば、ＧａＮのシード層１１上にヘテロエピタキシャル成長されている。この歪み物質は、バルク基板であるシード基板、又は支持基板に結合されたシード層を含むシード基板上にエピタキシーにより形成することもできる。この基板は、それらが結合され、その後の分離のための熱処理を受けるときに、これらの基板の熱膨張係数が一致できるようにするため、図１の第１の支持基板１と同じ物質であると効果的である。この歪み物質層１０の厚さは、例えば、約１００ナノメートルである。ヘテロエピタキシャル膜の形成及びパターン形成は、一般的に、当業分野で良く知られており（Journal of Electronic Materials、２０００年、第２９巻、第７号、８９７頁から９００頁におけるHobart, K.D.氏等による「Compliant Substrate: A Comparative Study of the Relaxation Mechanisms of Strained Films Bonded to High and Low Viscosity Oxides」）、このような形成のために使用される特定の方法は、本発明においては重要ではない。
図２に示す実施形態によれば、歪み物質層１０は、トレンチ１３をエッチングし、それにより、歪み物質アイランド１４を形成することにより、パターン形成される。これらトレンチ１３は、支持基板１２までエッチングすることができ、又は、シード物質１１をある所定の厚さに維持することもできる。これらトレンチは、例えば、１００マイクロメートルから１ミリメートルの間隔を置いて設けられ、これらトレンチの幅は、約２５マイクロメートルとし、これらトレンチの深さは、約１５０ナノメートルとすることができる。適用例に従って、これらトレンチの幅及び／又は深さは、ほぼ１００ナノメートルの範囲とすることができる。
埋込みコンプライアント層１５が、トレンチ１３に且つ歪み物質アイランド１４の上部に、当業分野にて知られたようにして堆積させられる。この埋込み層１５の厚さは、表面不整が減ぜられるように選択することができ、例えば、トレンチの深さの３倍の厚さが選択される。
埋込み物質１５で満たされたトレンチ１３の底部及び歪み物質アイランド１４の下方にイオン注入領域１６を形成するために、イオン種が注入される。イオン注入により、埋込み層１５及び歪み物質アイランド１４のシード層１１に対する結合が弱化され、従って、支持基板１７への結合の後のシード層１１からの分離が容易とされる。もし必要ならば、イオン注入に先立ち、表面平坦化を行うことができる。シード層１１からの分離は、研削によって行うこともできる。
もし、注入深さがトレンチの深さを越えるように（図２の右側参照）、イオン注入が制御され、即ち、シード物質全体にイオン注入が行われる場合には、その注入は、トレンチの底部で埋込み物質において注入がなされる場合（図２の左側参照）におけるより、均質である。このようなより均質な注入プロフィールによれば、基板１９の結合の如き更なる処理の前の表面平坦化があまり困難でなくなる。
イオン注入は、歪み層において行うことができ、又、パターン形成は、転写後の中間基板上でのように、シード基板上で歪み層において実施することができることに注意されたい。
支持基板１７への転写後、コンプライアント物質層１５を塑性変形させるため、熱処理が行われる。このような変形により、少なくとも部分的に弛緩された歪み物質アイランド１４が生じる。どのようなバックリングも更に減ずるため、シード層１１の残留物は、例えば、弛緩ステップの前にそれを行う代わりに、熱処理後に選択エッチングにより除去される。この弛緩された構造体は、その後に、第２の埋込み層１８を介して第２の支持基板１９へ結合される。シード物質１１に従って、結合のため十分に平坦な表面を再生するため、注入プロフィールがコンプライアント層において及びシード物質において達成されていたときには、平坦化という厳しいステップを実施しておくことができる。
図２に示した実施形態では、歪み物質アイランド１４は、埋込み物質１５により分離されているのであるが、もし、歪み物質アイランド１４の第１の支持基板１７への転写後に、埋込み層１５のパターン形成のステップが行われる場合には、図１に示した構造体Ａとなる（図３参照）。図３に示した実施形態によれば、基板１２の上部に形成されたシード層１１上に成長された歪み物質層１０は、埋込み層１５を介して支持基板１７へ結合され、そして、歪み物質層１０又はシード層１１までのイオン注入により、より均質な注入プロフィール（深さ）を有した弱化層１６が生じ、それにより、正確な分離を容易に行うことができるようになる。その後に、トレンチ１３が、少なくとも歪み物質層１０の厚さに等しい深さにエッチングされる。別の仕方として、これらトレンチは、埋込み層１５を通して第１の支持基板１７まで形成することができる。次に、第２の埋込み層（図２の参照符号１８）が、第２の支持基板（図２の参照符号１９）への結合のために形成される。
別の仕方として、歪み物質層１０のパターン形成のステップは、それら処理ステップのシーケンスにおいてより後のステップとしも実施することができる。第２の埋込み層１８の堆積の後のパターン形成により、個々の歪み物質アイランドを第２の支持基板へ結合させることができる。
更に又、歪み物質層１０の厚さに対してシード層１１の厚さを採用するため、シード層１１の部分エッチングの後に歪み物質層１０のパターン形成を行うことができる。それから、シード層１１の物質及びコンプライアント層１５の上部の歪み物質層１０からなる二重層スタックに対して、熱処理が行われる。シード層１１の物質のその後の最終除去は、完全な弛緩を完了するための付加的なアニールステップにより行うことができる。更に又、シード層１１は、部分的にエッチングすることもでき、この場合、更にバックリングを避けるための補剛手段として機能するシード層物質１１の残留物の最終除去前に、熱処理を順番に数回行うことができる。
更に別の仕方として、第１の支持基板１７、第１の埋込み層１５、歪み物質アイランド１４、第２の埋込み層（コンプライアント層でもあることができる）１８及び第２の支持基板１９を備える全構造体に対して熱処理が行われる（図２参照）。この場合に、第２の基板１９は、歪み物質アイランド１４のバックリングを更に避けるための補剛作用を与え、これは、比較的に大きなアイランドサイズ（例えば、１ｍｍｘ１ｍｍ以上）の場合に特に効果的である。
もし、シード層１１がサファイア基板上に堆積されたＧａＮである場合には、歪み物質アイランドの転写のプロセス中に、ＧａＮ層とサファイア基板との界面でのレーザーリフトオフによる分離を行うこともできることに注意されたい。更に又、もし、シード層１１がシリコンウエハであり且つ分離がスマートカット（登録名）プロセスにより達成される場合には、支持基板１７は、熱膨張熱処理の同様の係数を得るため、シリコン基板であると効果的である。
次に、本発明による歪み層の弛緩及び転写に基づいた、ＬＥＤ、レーザー又は太陽電池の製造に有用なＩｎＧａＮのエピタキシー層の形成の実施形態について説明する。
先ず、５−７％のインジウムを含み約１００ナノメートルの厚さの歪みＩｎＧａＮ層が、サファイアシード基板（図２の参照符号１２に相当）上に堆積されたＧａＮシード層上にヘテロエピタキシーにより形成される。約５０ナノメートルの厚さのＳｉＯ２（又は、非ドープシリコンガラス）の酸化物層が、別の基板との固着性を改善するためガリウム極性のＩｎＧａＮ層上に堆積される。その後に、約５００ナノメートルの厚さのホウリン酸ケイ酸塩ガラスのコンプライアント層が、その酸化物層上に形成される。このコンプライアント層は、望ましい弛緩作用を達成するため、４．５％のホウ素及び２％のリンを含む。ＧａＮシード層に弱化層を形成するため、コンプライアント層の自由表面を通して水素イオン注入が行われ、それから、その表面が、例えば、ＣＭＰ技法により研磨される。イオン注入は、コンプライアント層、酸化物層及びＩｎＧａＮ層を通過するに十分なイオンエネルギー（約１２０ＫｅＶ）で且つ４ｅ１７原子／ｃｍ２でもって実施される。
約１５０ナノメートルの厚さのＳｉｘＮｙ：Ｈの吸収層が、別のサファイア基板（図２の参照符号１７に相当）上に堆積され、その後、ホウリン酸ケイ酸塩ガラスの結合層が、ＩｎＧａＮ歪み層を含む弱化構造体への結合前に、窒化物層上に形成され、研磨される。その結果生じる全ホウリン酸ケイ酸塩ガラス層は、約１マイクロメートルの厚さを有する。
次に、弱化層での破断及びＧａＮのシード層と一緒での初期サファイアシード層の分離は、１０時間に亘る４５０℃での熱処理により達成される。このステージにおいて、温度は、ホウリン酸ケイ酸塩ガラス層の溶融（リフロー）温度より低く維持されることに注意されたい。このような熱処理の後、残留ＧａＮシード物質は、Ｎ極性のＩｎＧａＮを取り除くためドライエッチングされる。その後に、ＩｎＧａＮ層は、標準のリソグラフィ処理によりホウリン酸ケイ酸塩ガラス層において１０−４０ナノメートルの深さのトレンチを形成するように、パターン形成される。
次のステップにおいて、ホウリン酸ケイ酸塩ガラス層のリフロー及びパターン形成処理から生じる歪みＩｎＧａＮアイランド（約１００２から３００２マイクロメートルの）の対応する弛緩を生ぜしめるように、４時間に亘る８００℃でのアニール処理が行われる。ＩｎＧａＮ層と酸化物層との間の固着性を改善するため、約５０ナノメートルの厚さのＳｉＮ層を、ＩｎＧａＮ層のＮ面とＳｉＯ２の酸化物層との間に設けることができる。この場合に、そのＳｉＮ層は、分離ステップのために使用される吸収層として機能する。
約１ナノメートルの厚さの非ドープシリコンガラス層が、第２のサファイア基板（図２の参照符号１９に相当）上に堆積される。非ドープシリコンガラス層と任意的なＳｉＮ層との組合せは、図２の埋込み層１８の少なくとも一部分を形成する。非ドープシリコンガラス層の結合の前に、それらの結合表面の研磨が行われる。結合された非ドープシリコンガラス層の全厚さは、約１マイクロメートル（研磨後）であることができる。ヘテロエピタキシーにより形成されたＩｎＧａＮ歪み層が第１の転写ステップにおいて転写されている基板（図２の参照符号１７参照）の分離は、その波長に対して透明な基板を通して１９３ナノメートルの光を与えるＡｒ／Ｆレーザーを用いて電磁放射線により達成される。その後に、ＳｉＮ、非ドープシリコンガラス及びホウリン酸ケイ酸塩ガラス層の残留物は、研磨及びエッチングにより除去される。
ガリウム極性の完全に弛緩されたＩｎＧａＮアイランドを備えるその結果生じる構造体は、電子、光発電又は光電子装置の製造に適した物質層のホモエピタキシャル成長のために使用することができる。例えば、弛緩されたＩｎＧａＮアイランドのそれと比較して同じ又は匹敵するインジウム含量を有するＩｎＧａＮ物質のエピタキシーを行うことができる。
前述した全ての実施形態は、本発明をこれらに限定しようとするものでなく、本発明の特徴及び効果を例示する実施形態としてのものである。前述した特徴の幾つか又は全てを、異なる仕方にて組み合わせることができることは、理解されよう。

Claims (13)

  1. ターゲット基板上に少なくとも部分的に弛緩された歪み物質アイランドを形成するための方法であって、
    中間基板上の歪み物質層からアイランドを形成するステップと、
    第１の熱処理により前記歪み物質アイランドを少なくとも部分的に弛緩させるステップと、
    前記少なくとも部分的に弛緩された歪み物質アイランドを前記ターゲット基板へと転写するステップと、
    という順次行われる複数のステップを備え、
    前記少なくとも部分的に弛緩された歪み物質アイランドを前記ターゲット基板へ転写するステップは、高粘性層を、前記少なくとも部分的に弛緩された歪み物質アイランド上に堆積させ、前記高粘性層を前記ターゲット基板へ結合させるステップを含む方法。
  2. ターゲット基板上に少なくとも部分的に弛緩された歪み物質アイランドを形成するための方法であって、
    中間基板上の歪み物質層からアイランドを形成するステップと、
    第１の熱処理により前記歪み物質アイランドを少なくとも部分的に弛緩させるステップと、
    前記少なくとも部分的に弛緩された歪み物質アイランドを前記ターゲット基板へと転写するステップと、
    という順次行われる複数のステップを備え、
    前記少なくとも部分的に弛緩された歪み物質アイランドを前記ターゲット基板へ転写するステップは、低粘性層を前記少なくとも部分的に弛緩された歪み物質アイランド上に堆積させ、前記低粘性層を前記ターゲット基板へ結合させるステップを含み、前記ターゲット基板へ転写された前記少なくとも部分的に弛緩された歪み物質アイランドを第２の熱処理により弛緩するステップを更に含む方法。
  3. 前記歪み物質層をシード基板から前記中間基板へと転写するステップを更に含み、前記歪み物質層を前記シード基板から前記中間基板へと転写するステップは、低粘性層を前記歪み物質層上に堆積させるステップと、前記低粘性層を前記中間基板へ結合させるステップと、を含む、請求項１又は２に記載の方法。
  4. 前記歪み物質層をシード基板から前記中間基板へと転写する前に、前記歪み物質層をパターン形成し、それにより、空所により分離された歪み物質アイランドを形成するステップを更に含む、請求項１〜３のいずれか一項に記載の方法。
  5. 前記歪み物質層をシード基板から前記中間基板へ転写した後に、前記歪み物質層をパターン形成し、それにより、空所により分離された歪み物質アイランドを形成するステップを更に含み、前記空所は、前記中間基板へと下方へ延び、前記低粘性層の物質が前記空所の底部に実質的に残らないようにする、請求項１〜４のいずれか一項に記載の方法。
  6. 前記歪み物質層アイランドを少なくとも部分的に弛緩する前に、前記歪み物質層アイランド上に第２の埋込み層を堆積させるステップと、前記第２の埋込み層及び前記歪み物質層アイランドをパターン形成するするステップと、を更に含む、請求項３に記載の方法。
  7. シード基板上に前記歪み物質層を成長させるステップと、
    弱化層を形成するため前記歪み物質の下の前記シード基板にイオンを注入するステップと、
    第３の熱処理により、前記弱化層にて前記歪み物質を前記シード基板から分離するステップと、
    を更に含む、請求項３〜６のいずれか一項に記載の方法。
  8. シード基板上に前記歪み物質層を成長させるステップと、
    前記歪み物質層のパターン形成が行われた後に、前記歪み物質アイランド上及び前記歪み物質アイランドを分離している空所に前記低粘性層を堆積させるステップと、
    弱化層を形成するため前記歪み物質アイランドより下の前記シード基板及び前記歪み物質アイランドを分離している前記空所の底部の前記低粘性層にイオンを注入するステップと、
    第３の熱処理により、前記弱化層にて前記シード基板から前記歪み物質アイランドを分離するステップと、
    を更に含む、請求項４に記載の方法。
  9. 前記シード基板及び前記中間基板、及び／又は前記中間基板及び前記ターゲット基板は、同じ物質である、請求項１〜８のいずれか一項に記載の方法。
  10. 前記低粘性層及び／又は前記高粘性層は、電磁放射線を吸収するに適した吸収層を含む、請求項１〜９のいずれか一項に記載の方法。
  11. 弱化領域より下方にトレンチを形成するためのパターンを形成する前に、前記弱化領域を形成するため前記シード基板においてイオンを注入するステップを更に含み、前記低粘性層は、前記パターン形成により形成されたトレンチを完全には満たさないように前記パターン形成された歪み物質層上に堆積されており、前記パターン形成により形成された前記アイランドを前記中間基板へ結合させるステップと、前記弱化領域にて前記シード基板を分離するステップと、を更に含む、請求項４に記載の方法。
  12. 前記歪み物質層は、ＩｎＧａＮを含み又はＩｎＧａＮからなり、及び／又は前記低粘性層は、ホウリン酸ケイ酸塩ガラス、ＢＰＳＧ又はホウ素又はリンを含むＳｉＯ２-化合物を含み又はそれらからなり、及び／又は前記高粘性層は、熱酸化物物質を含む、請求項１〜１１のいずれか一項に記載の方法。
  13. 半導体デバイスを製造するための方法であって、請求項１〜１２のいずれか一項に記載の方法によりターゲット基板上に少なくとも部分的に弛緩された歪み物質を与えるステップと、更に、前記形成された少なくとも部分的に弛緩された歪み物質上に少なくとも１つの物質層をエピタキシャル成長させるステップとを含む方法。
JP2011521447A 2008-08-06 2009-07-02 歪み層の弛緩及び転写 Active JP5499371B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP08290759.3 2008-08-06
EP08290759.3A EP2151852B1 (en) 2008-08-06 2008-08-06 Relaxation and transfer of strained layers
PCT/EP2009/004792 WO2010015302A2 (en) 2008-08-06 2009-07-02 Relaxation and transfer of strained layers

Publications (2)

Publication Number Publication Date
JP2011530179A JP2011530179A (ja) 2011-12-15
JP5499371B2 true JP5499371B2 (ja) 2014-05-21

Family

ID=40427844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011521447A Active JP5499371B2 (ja) 2008-08-06 2009-07-02 歪み層の弛緩及び転写

Country Status (7)

Country Link
US (2) US7981767B2 (ja)
EP (1) EP2151852B1 (ja)
JP (1) JP5499371B2 (ja)
KR (2) KR20110031988A (ja)
CN (1) CN102113090B (ja)
TW (1) TWI456660B (ja)
WO (1) WO2010015302A2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
TWI457984B (zh) 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
EP2151856A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
EP2159836B1 (en) * 2008-08-25 2017-05-31 Soitec Stiffening layers for the relaxation of strained layers
EP2466626A3 (en) * 2009-02-19 2012-07-04 Soitec Relaxation and transfer of strained material layers
CA2769940C (en) 2009-08-04 2016-04-26 Gan Systems Inc. Island matrixed gallium nitride microwave and power switching transistors
US9029866B2 (en) 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
CA2796155C (en) 2010-04-13 2013-11-05 Gan Systems Inc. High density gallium nitride devices using island topology
FR2973157B1 (fr) 2011-03-25 2014-03-14 Soitec Silicon On Insulator Procédé de réalisation d'ilots de matériau contraint au moins partiellement relaxe
FR2975222A1 (fr) * 2011-05-10 2012-11-16 Soitec Silicon On Insulator Procede de fabrication d'un substrat semiconducteur
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
FR2985609B1 (fr) 2012-01-05 2014-02-07 Commissariat Energie Atomique Substrat structure pour leds a forte extraction de lumiere
US8471243B1 (en) 2012-01-31 2013-06-25 Soitec Photoactive devices with improved distribution of charge carriers, and methods of forming same
WO2013114152A1 (en) 2012-01-31 2013-08-08 Soitec Photoactive devices with improved distribution of charge carriers, and methods of forming same
US9583364B2 (en) 2012-12-31 2017-02-28 Sunedison Semiconductor Limited (Uen201334164H) Processes and apparatus for preparing heterostructures with reduced strain by radial compression
US9620626B2 (en) 2014-05-08 2017-04-11 Soitec Method for fabricating a semiconductor device including fin relaxation, and related structures
US9165945B1 (en) 2014-09-18 2015-10-20 Soitec Method for fabricating semiconductor structures including transistor channels having different strain states, and related semiconductor structures
US9209301B1 (en) 2014-09-18 2015-12-08 Soitec Method for fabricating semiconductor layers including transistor channels having different strain states, and related semiconductor layers
US9219150B1 (en) 2014-09-18 2015-12-22 Soitec Method for fabricating semiconductor structures including fin structures with different strain states, and related semiconductor structures
FR3041364B1 (fr) * 2015-09-18 2017-10-06 Soitec Silicon On Insulator Procede de transfert de paves monocristallins
WO2017142877A1 (en) * 2016-02-16 2017-08-24 Glo Ab Method of selectively transferring led die to a backplane using height controlled bonding structures
FR3056825B1 (fr) 2016-09-29 2019-04-26 Soitec Structure comprenant des ilots semi-conducteurs monocristallins, procede de fabrication d'une telle structure
FR3063571B1 (fr) * 2017-03-01 2021-04-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat donneur pour la formation de dispositifs optoelectroniques, collection de substrats issus de ce procede
FR3064108B1 (fr) * 2017-03-17 2022-12-30 Soitec Silicon On Insulator Substrat de croissance pour la formation de dispositifs optoelectroniques, procede de fabrication d'un tel susbstrat, et utilisation du susbtrat notamment dans le domaine des micro-ecrans d'affichage
FR3079070B1 (fr) * 2018-03-13 2020-02-28 Soitec Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins presentant une variete de parametres de maille
FR3079071B1 (fr) 2018-03-13 2020-02-28 Soitec Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins prensentant une variete de parametres de maille
KR102456048B1 (ko) * 2017-03-17 2022-10-19 소이텍 광전자 디바이스들을 형성하기 위한 성장 기판, 이러한 기판의 제조 방법 및 특히 마이크로-디스플레이 스크린 분야에서의 기판의 사용 방법
US11145786B2 (en) 2018-09-11 2021-10-12 Facebook Technologies, Llc Methods for wafer-to-wafer bonding
US11056611B2 (en) 2018-09-11 2021-07-06 Facebook Technologies, Llc Mesa formation for wafer-to-wafer bonding
US11342479B2 (en) 2018-09-11 2022-05-24 Facebook Technologies, Llc Reducing bowing of materials before wafer-to-wafer bonding for LED manufacturing
FR3088478B1 (fr) 2018-11-08 2020-10-30 Soitec Silicon On Insulator Procede de fabrication collective d'une pluralite de structures semi-conductrices
FR3091005B1 (fr) 2018-12-21 2021-01-29 Soitec Silicon On Insulator Substrat de croissance et procede de fabrication d’un tel substrat
GB2586862B (en) * 2019-09-06 2021-12-15 Plessey Semiconductors Ltd LED precursor incorporating strain relaxing structure
FR3103627B1 (fr) 2019-11-25 2023-03-24 Soitec Silicon On Insulator Procede de production d'un substrat comprenant une etape de traitement thermique de relaxation
GB2592253A (en) * 2020-02-21 2021-08-25 Rockley Photonics Ltd Transfer die for micro-transfer printing

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994867A (en) 1988-07-22 1991-02-19 Xerox Corporation Intermediate buffer films with low plastic deformation threshold for lattice mismatched heteroepitaxy
JP3237888B2 (ja) 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
US5461243A (en) 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
EP1744365B1 (en) 1996-08-27 2009-04-15 Seiko Epson Corporation Exfoliating method and transferring method of thin film device
JP3744155B2 (ja) * 1997-11-07 2006-02-08 豊田合成株式会社 窒化ガリウム系化合物半導体基板の製造方法
FR2774511B1 (fr) * 1998-01-30 2002-10-11 Commissariat Energie Atomique Substrat compliant en particulier pour un depot par hetero-epitaxie
FR2775121B1 (fr) 1998-02-13 2000-05-05 Picogiga Sa Procede de fabrication de substrats en film mince de materiau semiconducteur, structures epitaxiales de materiau semiconducteur formees sur de tels substrats, et composants obtenus a partir de ces structures
US6406795B1 (en) 1998-11-25 2002-06-18 Applied Optoelectronics, Inc. Compliant universal substrates for optoelectronic and electronic devices
US6214733B1 (en) * 1999-11-17 2001-04-10 Elo Technologies, Inc. Process for lift off and handling of thin film materials
DE60125952T2 (de) * 2000-08-16 2007-08-02 Massachusetts Institute Of Technology, Cambridge Verfahren für die herstellung eines halbleiterartikels mittels graduellem epitaktischen wachsen
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
FR2817394B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US20030064535A1 (en) 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US7175704B2 (en) 2002-06-27 2007-02-13 Diamond Innovations, Inc. Method for reducing defect concentrations in crystals
US20040192067A1 (en) 2003-02-28 2004-09-30 Bruno Ghyselen Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
US7018909B2 (en) 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US7348260B2 (en) 2003-02-28 2008-03-25 S.O.I.Tec Silicon On Insulator Technologies Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
FR2851847B1 (fr) 2003-02-28 2005-10-14 Soitec Silicon On Insulator Relaxation d'une couche mince apres transfert
US7812340B2 (en) 2003-06-13 2010-10-12 International Business Machines Corporation Strained-silicon-on-insulator single-and double-gate MOSFET and method for forming the same
FR2860248B1 (fr) 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
FR2860249B1 (fr) 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
US7247534B2 (en) * 2003-11-19 2007-07-24 International Business Machines Corporation Silicon device on Si:C-OI and SGOI and method of manufacture
JP2006156950A (ja) 2004-10-29 2006-06-15 Sharp Corp 半導体発光素子の製造方法
US7585792B2 (en) 2005-02-09 2009-09-08 S.O.I.Tec Silicon On Insulator Technologies Relaxation of a strained layer using a molten layer
JP2008532317A (ja) 2005-02-28 2008-08-14 シリコン・ジェネシス・コーポレーション レイヤ転送プロセス用の基板強化方法および結果のデバイス
US7273798B2 (en) 2005-08-01 2007-09-25 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Gallium nitride device substrate containing a lattice parameter altering element
US7399686B2 (en) 2005-09-01 2008-07-15 International Business Machines Corporation Method and apparatus for making coplanar dielectrically-isolated regions of different semiconductor materials on a substrate
US8334155B2 (en) 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
US20070069225A1 (en) 2005-09-27 2007-03-29 Lumileds Lighting U.S., Llc III-V light emitting device
FR2895420B1 (fr) 2005-12-27 2008-02-22 Tracit Technologies Sa Procede de fabrication d'une structure demontable en forme de plaque, en particulier en silicium, et application de ce procede.
FR2895562B1 (fr) * 2005-12-27 2008-03-28 Commissariat Energie Atomique Procede de relaxation d'une couche mince contrainte
JP2007281257A (ja) 2006-04-07 2007-10-25 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
US7494902B2 (en) 2006-06-23 2009-02-24 Interuniversitair Microelektronica Centrum Vzw (Imec) Method of fabricating a strained multi-gate transistor
JP5160080B2 (ja) 2006-06-23 2013-03-13 アイメック 歪マルチゲートトランジスタの製造方法およびそこから得られるデバイス
JP5003033B2 (ja) 2006-06-30 2012-08-15 住友電気工業株式会社 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
EP1901345A1 (en) 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
WO2008060349A2 (en) 2006-11-15 2008-05-22 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality n-face gan, inn, and ain and their alloys by metal organic chemical vapor deposition
US20080122061A1 (en) * 2006-11-29 2008-05-29 Texas Instruments Incorporated Semiconductor chip embedded in an insulator and having two-way heat extraction
US7858995B2 (en) 2007-08-03 2010-12-28 Rohm Co., Ltd. Semiconductor light emitting device
EP2151856A1 (en) 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
EP2151861A1 (en) 2008-08-06 2010-02-10 S.O.I. TEC Silicon Passivation of etched semiconductor structures

Also Published As

Publication number Publication date
KR20110031988A (ko) 2011-03-29
WO2010015302A3 (en) 2010-05-14
CN102113090B (zh) 2013-12-18
JP2011530179A (ja) 2011-12-15
US20110180911A1 (en) 2011-07-28
CN102113090A (zh) 2011-06-29
KR101516619B1 (ko) 2015-05-04
TWI456660B (zh) 2014-10-11
KR20130070652A (ko) 2013-06-27
TW201021125A (en) 2010-06-01
US8492244B2 (en) 2013-07-23
US7981767B2 (en) 2011-07-19
EP2151852B1 (en) 2020-01-15
WO2010015302A2 (en) 2010-02-11
US20100032793A1 (en) 2010-02-11
EP2151852A1 (en) 2010-02-10

Similar Documents

Publication Publication Date Title
JP5499371B2 (ja) 歪み層の弛緩及び転写
KR101478977B1 (ko) 글라스 접합층을 이용한 반도체 구조들 및 디바이스들의 제조 방법들 및 이와 같은 방법들에 의해 형성되는 반도체 구조들 및 디바이스들
EP2151856A1 (en) Relaxation of strained layers
US8481407B2 (en) Processes for fabricating heterostructures
JP5582617B2 (ja) 歪み層の緩和
JP5713921B2 (ja) ひずみ材料層の緩和および転写
US8785293B2 (en) Adaptation of the lattice parameter of a layer of strained material
US8642443B2 (en) Process for the realization of islands of at least partially relaxed strained material
JP5505845B2 (ja) 歪み層緩和のための硬化層

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140219

R150 Certificate of patent or registration of utility model

Ref document number: 5499371

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250