CN102110639B - 制作扩散阻挡层的方法 - Google Patents

制作扩散阻挡层的方法 Download PDF

Info

Publication number
CN102110639B
CN102110639B CN2009102009885A CN200910200988A CN102110639B CN 102110639 B CN102110639 B CN 102110639B CN 2009102009885 A CN2009102009885 A CN 2009102009885A CN 200910200988 A CN200910200988 A CN 200910200988A CN 102110639 B CN102110639 B CN 102110639B
Authority
CN
China
Prior art keywords
pcvd
layer
diffusion impervious
high frequency
ion generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009102009885A
Other languages
English (en)
Other versions
CN102110639A (zh
Inventor
徐强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009102009885A priority Critical patent/CN102110639B/zh
Publication of CN102110639A publication Critical patent/CN102110639A/zh
Application granted granted Critical
Publication of CN102110639B publication Critical patent/CN102110639B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种制作扩散阻挡层的方法，该方法包括：在反应腔中通入稀释性气体、三甲基硅烷和氨气，利用多频等离子化学气相沉积在填充于互连槽的铜表面和介质层表面淀积一层扩散阻挡层。采用本发明的方法，利用多频等离子化学气相沉积，缩小了扩散阻挡层的折光指数的变化范围，进一步减小了检测获得的器件的击穿电压的变化范围。

Description

制作扩散阻挡层的方法
技术领域
本发明涉及半导体制造技术，特别涉及一种制作扩散阻挡层的方法。
背景技术
半导体产业正在实现用铜作为微芯片的互连材料。由于铜不适合用干法进行刻蚀，为了形成铜互连金属线，应用双大马士革方法以避免对铜的直接刻蚀。在利用双大马士革方法形成铜互连金属线过程中，不再需要对铜进行刻蚀确定线宽和间隔，只需要对由二氧化硅组成的介质层进行刻蚀。
图1为现有的铜大马士革的结构示意图，图2为现有的双大马士革的方法流程图。现结合图1及图2，对利用一种双大马士革的方法制作金属铜互连层的方法进行说明，具体如下：
步骤201：淀积介质层；
在衬垫101上制作完器件102后，需要通过制作于器件102上的多层金属互连线将衬垫101制作的器件102连接在一起，引出相应的引线。
利用离子增强型化学气相沉积(PECVD)在器件102表面及衬垫101表面淀积一层介质层103，该介质层103为二氧化硅(SiO2)层。
步骤202：确定通孔图形并刻蚀；
利用光刻胶在介质层103上确定通孔图形，干法刻蚀通孔窗口进入介质层103中，刻蚀完成后去掉介质层103上的光刻胶。
步骤203：确定互连图形并刻蚀；
在介质层103上涂布光刻胶，利用曝光和显影确定互连槽图形。利用干法刻蚀在介质层103上刻蚀形成互连槽，刻蚀完成后去掉介质层103上的光刻胶。
在该方法中，在介质层103上先刻蚀通孔再刻蚀互连槽，也可在介质层103上先刻蚀互连槽再刻蚀通孔，具体的刻蚀互连槽和通孔的方法与步骤203和步骤202的方法相同，在此仅以先刻蚀通孔后刻蚀互连槽为例进行说明。
步骤204：淀积金属阻挡层；
利用离子化的物理气相沉积(PVD)在步骤203形成的互连槽和步骤202形成的通孔的底部及侧壁淀积金属阻挡层104，该金属阻挡层104为氮化钽层，可防止通孔和互连槽中的铜向介质层103和器件102的硅或二氧化硅中扩散。
步骤205：淀积铜种子层；
用化学气相沉积在金属阻挡层104的表面淀积连续的铜种子层105，铜种子层105为均匀的没有针孔的金属层。
步骤206：淀积铜填充互连槽和通孔；
用电镀(ECP)的方法在铜种子层105表面淀积铜，填充互连槽和通孔，形成金属铜互连线106。
步骤207：利用化学机械研磨研磨表面至介质层；
利用化学机械研磨，研磨表面至介质层103，清除淀积于互连槽外的铜，并清除淀积于介质层103上的铜种子层105及金属阻挡层104。
步骤208：利用高频等离子化学气相沉积制作扩散阻挡层；
利用高频等离子化学气相沉积在金属铜互连线106表面和介质层103表面淀积形成扩散阻挡层107，该扩散阻挡层107为掺碳的氮化硅(NDC)层。由于NDC需要致密没有针孔，通常在高频等离子化学气相沉积反应腔中通入三甲基硅烷(TMS)和氨气(NH3)制作NDC。
本步骤制作的扩散阻挡层107能够防止金属铜向与其接触的硅或二氧化硅中渗透。
以制作65逻辑器件为例，在本步骤制作扩散阻挡层107的方法为：首先，在反应腔内通入流量为990标准立方厘米/分钟的NH3，在频率为13.5M且射频(Radio Freqency，RF)功率为550W的离子发生器出射的高频等离子和4.2托的压力下对金属铜互连线106表面的氧化铜(CuO)持续轰击20秒，去除金属铜互连线106表面的CuO，由于高频等离子的离子速度较小，轰击作用较弱，需要较长的反应时间以完全去除CuO；其次，在反应腔内通入流量为1200标准立方厘米/分钟的氦气(He)、700标准立方厘米/分钟的NH3和350标准立方厘米/分钟的三甲基硅烷(TMS)，在频率为13.5M且射频(RF)功率为940W的离子发生器出射的高频等离子和3.7托的压力下制作扩散阻挡层107，对于65逻辑器件来说，制作扩散阻挡层107的反应时间约为16秒。
步骤209：确定通孔图形并刻蚀；
在扩散阻挡层107表面涂布感光胶，利用曝光和显影确定通孔图形；干法刻蚀通孔窗口进入扩散阻挡层107中，刻蚀完成后去掉扩散阻挡层107上的光刻胶。
步骤201和步骤207的方法制作了一层介质层103和由金属铜互连线106一层金属层，若该介质层103为第一介质层，该金属铜互连线106构成了第一金属层，则在步骤207之后可在根据步骤201至步骤207的方法依次制作第二介质层108、位于第二介质层108的金属阻挡层109和铜种子层110、由金属铜互连线111构成的第二金属层；利用上述方法制作而成的多层介质层和多层金属层构成了连接器件102的金属互连层。
检测衬垫101上制作的器件102的击穿电压后发现，制作于衬垫101边缘位置的器件102的击穿电压较高，制作于衬垫101中心位置的器件102的击穿电压较低。而扩散阻挡层107的折光指数与器件102的击穿电压成正比，采用高频等离子化学气相沉积制作的扩散阻挡层107的折光指数的变化范围较大，约为折光指数的±20％，且制作于衬垫101中心位置的扩散阻挡层107的折光指数较低，制作于衬垫101边缘位置的扩散阻挡层107的折光指数较高，扩散阻挡层107折光指数的上述变化使得器件102的击穿电压因制作的位置不同而不同。
发明内容
有鉴于此，本发明提供了一种制作扩散阻挡层的方法，该方法能够减小扩散阻挡层的折光指数的变化范围。
为达到上述目的，本发明的技术方案具体是这样实现的：
一种制作扩散阻挡层的方法，该方法包括：在反应腔中通入稀释性气体、三甲基硅烷和氨气，利用多频等离子化学气相沉积在填充于互连槽的铜表面和介质层表面淀积一层扩散阻挡层。
较佳地，所述在反应腔中通入稀释性气体、三甲基硅烷和氨气之前进一步包括：
在反应腔内通入稀释性气体和氨气，利用多频等离子化学气相沉积去除填充于互连槽的铜表面的氧化铜。
上述方法中，所述在填充于互连槽的铜表面和介质层表面淀积一层扩散阻挡层所采用的多频等离子化学气相沉积包含高频等离子化学气相沉积和低频等离子化学气相沉积；
所述高频等离子化学气相沉积的高频离子发生器的射频功率与所述低频等离子化学气相沉积的低频离子发生器的射频功率的比值为1至1.5。
上述方法中，所述去除填充于互连槽的铜表面的氧化铜所采用的多频等离子化学气相沉积包含高频等离子化学气相沉积和低频等离子化学气相沉积；
所述高频等离子化学气相沉积的高频离子发生器的射频功率与所述低频等离子化学气相沉积的低频离子发生器的射频功率的比值为2至2.5。
上述方法中，所述扩散阻挡层为掺碳的氮化硅层。
上述方法中，所述稀释性气体为氮气。
上述方法中，所述三甲基硅烷和氨气的流量比为3.3至4.4。
上述方法中，所述在填充于互连槽的铜表面和介质层表面淀积一层扩散阻挡层时，所述稀释性气体的流量为50标准立方厘米/分钟至100标准立方厘米/分钟，所述氨气的流量为800标准立方厘米/分钟至1500标准立方厘米/分钟，所述三甲基硅烷的流量为240标准立方厘米/分钟至340标准立方厘米/分钟，所述高频等离子化学气相沉积的高频离子发生器的射频功率为150W至300W，所述低频等离子化学气相沉积的低频离子发生器的射频功率为100W至300W。
由上述的技术方案可见，本发明提供了一种制作扩散阻挡层的方法，该方法包括：在反应腔中通入稀释性气体、三甲基硅烷和氨气，利用多频等离子化学气相沉积在填充于互连槽的铜表面和介质层表面淀积一层扩散阻挡层。采用本发明的方法，利用多频等离子化学气相沉积，使得在制作扩散阻挡层时反应腔内等离子体的速度较均匀，缩小了制作而成的扩散阻挡层的折光指数的变化范围，进一步减小了检测获得的器件的击穿电压的变化范围，提高了产品合格率，满足了用户的需求。
附图说明
图1为现有的铜大马士革的结构示意图。
图2为现有的双大马士革的方法流程图。
图3为本发明制作金属铜互连层的方法流程图。
图4为采用本发明的方法制作的铜大马士革的结构示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明提供了一种制作扩散阻挡层的方法，该方法包括：在反应腔中通入稀释性气体、三甲基硅烷和氨气，利用多频等离子化学气相沉积在填充于互连槽的铜表面和介质层表面淀积一层扩散阻挡层。
图3为现有的双大马士革的方法流程图。图4为本发明的铜大马士革的结构示意图，现结合图3及图4，对本发明利用双大马士革的方法制作金属铜互连层的方法进行说明，具体如下：
步骤301：淀积介质层；
在衬垫401上制作完器件402后，需要通过制作于器件402上的多层金属互连线将衬垫401上制作的多个器件402连接在一起，引出相应的引线。
利用离子增强型化学气相沉积(PECVD)在器件402表面及衬垫401表面淀积一层介质层403，该介质层403为二氧化硅(SiO2)层。
步骤302：确定通孔图形并刻蚀；
利用光刻胶在介质层403上确定通孔图形，干法刻蚀通孔窗口进入介质层403中，刻蚀完成后去掉介质层403上的光刻胶。
步骤303：确定互连图形并刻蚀；
在介质层403上涂布光刻胶，利用曝光和显影确定互连槽图形。利用干法刻蚀在介质层403上刻蚀形成互连槽，刻蚀完成后去掉介质层403上的光刻胶。
步骤304：淀积金属阻挡层；
利用离子化的物理气相沉积(PVD)在步骤303形成的互连槽和步骤302形成的通孔的底部及侧壁淀积金属阻挡层404，该金属阻挡层404为氮化钽层，可防止通孔中的铜向介质层403和器件402的硅或二氧化硅中扩散。
步骤305：淀积铜种子层；
用化学气相沉积在金属阻挡层404的表面淀积连续的铜种子层405，铜种子层405为均匀的没有针孔的金属层。
步骤306：淀积铜填充互连槽和通孔；
用电镀(ECP)的方法在铜种子层405表面淀积铜406，填充互连槽和通孔，形成金属铜互连线406。
步骤307：利用化学机械研磨研磨表面至介质层；
利用化学机械研磨，研磨表面至介质层403，清除淀积于互连槽外的铜和介质层403上淀积的铜种子层405及金属阻挡层404。
步骤308：利用多频等离子化学气相沉积制作扩散阻挡层；
现有的等离子化学气相沉积的反应腔中通常包含一个离子发生器，离子发生器依据其频率出射与其频率匹配的等离子体，可通过调节离子发生器的功率控制出射的等离子体的数量。若采用高频等离子化学气相沉积，则该反应腔中离子发生器的频率为13.5MHz，其出射的等离子体的速度较小，轰击较弱；若采用低频等离子化学气相沉积，则该反应腔中离子发生器的频率为400KHz，其出射的等离子体的速度较大，轰击较强。可依据需要在反应腔中装设高频离子发生器或低频离子发生器，或者同时装设高频离子发生器和低频离子发生器。
利用多频等离子化学气相沉积在金属铜互连线406表面和介质层403表面淀积形成扩散阻挡层407，该扩散阻挡层407为掺碳的氮化硅(NDC)层。多频等离子化学气相沉积包括高频等离子化学气相沉积和低频等离子化学气相沉积。本发明的等离子化学气相沉积反应腔中装设有高频离子发生器和低频离子发生器，上述两个离子发生器的结构和功能与现有技术相同，仅高频离子发生器和低频离子发生器的射频功率可根据制作的NDC进行调整。在反应腔中通入三甲基硅烷(TMS)和氨气(NH3)作为制作NDC的反应气体，通过调节高频离子发生器和低频离子发生器的功率及通入反应气体的比例，调节制作而成的NDC的折光指数的变化范围。
在本发明中，制作NDC包括去除Cu表面的CuO及淀积NDC；在去除CuO时，高频离子发生器与低频离子发射器的射频功率比的范围为2至2.5，仅通入氨气；在淀积NDC时，高频离子发生器与低频离子发射器的射频功率比的范围为1至1.5，通入TMS和NH3，且上述两种气体的流量比范围为3.3至4.4。在淀积NDC时，低频离子发生器出射的离子速度较大，高频离子发生器出射的离子速度较小，通过调整低频离子发生器和高频离子发生器的射频功率，使反应腔内的等离子体的速度更均匀，通过调整TMS和NH3的流量比和反应腔内等离子体的速度可有效地缩小制作而成的NDC的折光指数的变化范围。采用本发明的多频等离子化学气相沉积的方法制作而成的NDC的折光指数的变化范围为±10％。
本步骤制作的扩散阻挡层407能够防止构成金属铜互连线406的铜向与其接触的硅或二氧化硅中渗透。
以制作65逻辑器件为例，在本步骤制作扩散阻挡层407的方法为：首先，在反应腔内通入流量为1000标准立方厘米/分钟至2000标准立方厘米/分钟的NH3，通入流量为500标准立方厘米/分钟至1000标准立方厘米/分钟的氮气，在射频(RF)功率为500W至600W的高频等离子化学气相沉积、射频(RF)功率为200W至300W的低频等离子化学气相沉积和2.0托至3.0托的压力下对金属铜互连线406表面的氧化铜(CuO)持续轰击9秒至15秒，去除金属铜互连线表面的CuO；其次，在反应腔内通入流量为50标准立方厘米/分钟至100标准立方厘米/分钟的氮气、800标准立方厘米/分钟至1500标准立方厘米/分钟的NH3和240标准立方厘米/分钟至340标准立方厘米/分钟的三甲基硅烷(TMS)，在射频(RF)功率为150W至300W的高频等离子化学气相沉积、射频(RF)功率为100W至300W的低频等离子化学气相沉积和3.7托至4.5托的压力下制作扩散阻挡层407，淀积时间为10秒至20秒。
采用低频等离子化学气相沉积和高频等离子化学气相沉积淀积NDC，不仅减小了制作的NDC的折光指数的变化范围，而且节省了制作过程中等离子化学气相沉积消耗的能量。
在去除CuO时，可采用高频等离子化学气相沉积，也可采用多频等离子化学气相沉积，进一步地，由于低频等离子化学气相沉积中离子的速度较大，轰击较强，采用多频等离子化学气相沉积去除铜表面的氧化铜的效果更佳。
本发明在制作扩散阻挡层407时，向反应腔内通入的用于稀释的气体为氮气，相比较现有的用于稀释的氦气，降低了生产成本。可根据生产成本通入用于稀释的氦气、氮气或者氦气和氮气的混合气体。
步骤309：确定通孔图形并刻蚀；
在扩散阻挡层407表面涂布感光胶，利用曝光和显影确定通孔图形；干法刻蚀通孔窗口进入扩散阻挡层407中，刻蚀完成后去掉扩散阻挡层407上的光刻胶。
步骤301和步骤309的方法制作了一层介质层403和由金属铜互连线406构成的一层金属层；若该介质层403为第一介质层，该金属铜互连线406构成了第一金属层，则在步骤309之后可在根据步骤301至步骤309的方法依次制作第二介质层408、位于第二介质层408的金属阻挡层409、铜种子层410和由金属铜互连线411构成的第二金属层；利用上述方法制作而成的多层介质层和多层金属层构成了连接器件402的金属互连层。
本发明的上述实施例中，采用本发明步骤308的方法在金属铜互连线406表面和介质层403的表面制作的扩散阻挡层407的折光指数的变化范围为±10％，减小了击穿电压的变化范围，提高了产品的合格率，满足了用户的需求。
本发明的上述实施例中，仅以在介质层上先刻蚀通孔后刻蚀互连槽的双大马士革的方法为例，对制作金属互连层时扩散阻挡层的制作方法进行说明；也可以采用在介质层上先刻蚀互连槽后刻蚀通孔等其它类型的双大马士革的方法制作金属互连层，在利用其它类型的双大马士革的方法制作金属互连层时，采用多频等离子化学气相沉积的方法制作扩散阻挡层。
综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种制作扩散阻挡层的方法，该方法包括：
在反应腔内通入稀释性气体和氨气，利用多频等离子化学气相沉积去除填充于互连槽的铜表面的氧化铜；
在反应腔中通入稀释性气体、三甲基硅烷和氨气，所述氨气和三甲基硅烷的流量比为3.3至4.4，利用多频等离子化学气相沉积在填充于互连槽的铜表面和介质层表面淀积一层扩散阻挡层，所述多频等离子化学气相沉积包含高频等离子化学气相沉积和低频等离子化学气相沉积；
所述高频等离子化学气相沉积的高频离子发生器的射频功率与所述低频等离子化学气相沉积的低频离子发生器的射频功率的比值为1至1.5。
2.根据权利1所述的方法，其特征在于，所述去除填充于互连槽的铜表面的氧化铜所采用的多频等离子化学气相沉积包含高频等离子化学气相沉积和低频等离子化学气相沉积；
所述高频等离子化学气相沉积的高频离子发生器的射频功率与所述低频等离子化学气相沉积的低频离子发生器的射频功率的比值为2至2.5。
3.根据权利要求1所述的方法，其特征在于，所述扩散阻挡层为掺碳的氮化硅层。
4.根据权利要求1所述的方法，其特征在于，所述稀释性气体为氮气。
5.根据权利要求1所述的方法，其特征在于，所述在填充于互连槽的铜表面和介质层表面淀积一层扩散阻挡层时，所述稀释性气体的流量为50标准立方厘米/分钟至100标准立方厘米/分钟，所述氨气的流量为800标准立方厘米/分钟至1500标准立方厘米/分钟，所述三甲基硅烷的流量为240标准立方厘米/分钟至340标准立方厘米/分钟，所述高频等离子化学气相沉积的高频离子发生器的射频功率为150W至300W，所述低频等离子化学气相沉积的低频离子发生器的射频功率为100W至300W。
CN2009102009885A 2009-12-23 2009-12-23 制作扩散阻挡层的方法 Expired - Fee Related CN102110639B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009102009885A CN102110639B (zh) 2009-12-23 2009-12-23 制作扩散阻挡层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009102009885A CN102110639B (zh) 2009-12-23 2009-12-23 制作扩散阻挡层的方法

Publications (2)

Publication Number Publication Date
CN102110639A CN102110639A (zh) 2011-06-29
CN102110639B true CN102110639B (zh) 2013-12-04

Family

ID=44174755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102009885A Expired - Fee Related CN102110639B (zh) 2009-12-23 2009-12-23 制作扩散阻挡层的方法

Country Status (1)

Country Link
CN (1) CN102110639B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446915B (zh) * 2011-09-08 2013-09-11 上海华力微电子有限公司 一种金属—绝缘层—金属电容结构的制造工艺
CN104282656B (zh) * 2013-07-01 2017-03-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1519925A (zh) * 2003-02-04 2004-08-11 恩益禧电子股份有限公司 半导体器件及其制造方法
CN1714168A (zh) * 2002-10-07 2005-12-28 应用材料公司 用于下一代镶嵌阻挡应用的具有良好抗氧化性的双层膜
CN101154584A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 介质层的形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332426A (ja) * 2002-05-17 2003-11-21 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP4535505B2 (ja) * 2006-02-10 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1714168A (zh) * 2002-10-07 2005-12-28 应用材料公司 用于下一代镶嵌阻挡应用的具有良好抗氧化性的双层膜
CN1519925A (zh) * 2003-02-04 2004-08-11 恩益禧电子股份有限公司 半导体器件及其制造方法
CN101154584A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 介质层的形成方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2003-332426A 2003.11.21
JP特开2006-165597A 2006.06.22

Also Published As

Publication number Publication date
CN102110639A (zh) 2011-06-29

Similar Documents

Publication Publication Date Title
CN102237272B (zh) 半导体装置和半导体装置制造方法
US20030036280A1 (en) Low dielectric constant etch stop films
KR20200001539A (ko) 자기 터널 접합을 위한 스페이서 스택
Ishikawa et al. Rethinking surface reactions in nanoscale dry processes toward atomic precision and beyond: a physics and chemistry perspective
CN101281883B (zh) 在基材上形成穿导孔的方法
CN102832167B (zh) 金属硬掩膜层制备方法以及半导体制造方法
CN101241857A (zh) 形成介电结构的方法以及半导体结构
US20070290347A1 (en) Semiconductive device having resist poison aluminum oxide barrier and method of manufacture
CN102110639B (zh) 制作扩散阻挡层的方法
US8951909B2 (en) Integrated circuit structure and formation
CN103066014A (zh) 一种铜/空气隙的制备方法
CN102709229A (zh) 一种形成钨塞的方法
CN101123214B (zh) 双镶嵌结构的制作方法
US9368448B2 (en) Metal-containing films as dielectric capping barrier for advanced interconnects
CN102437101A (zh) 一种改进的硬质掩膜与多孔低介电常数值材料的集成方法
CN103187266B (zh) 刻蚀停止层及铜互连的形成方法
CN102903613B (zh) 消除接触孔工艺中桥接的方法
US8541307B2 (en) Treatment method for reducing particles in dual damascene silicon nitride process
CN103117244B (zh) Ic内连线和层间介质层之间的空气间隔形成方法
CN103377886B (zh) 硬掩膜层结构及其制造方法和半导体器件制造方法
CN102054688A (zh) 用于图形化基底上形成无空洞介质填充的方法
CN104347490A (zh) 硅通孔填充的方法
CN102945825A (zh) 一种带金属帽盖的铜互连结构及其制造方法
CN102054751B (zh) 双镶嵌结构及其形成方法
CN103021935A (zh) 局部空气隙的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121119

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121119

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131204

Termination date: 20191223

CF01 Termination of patent right due to non-payment of annual fee