CN103021935A - 局部空气隙的形成方法 - Google Patents
局部空气隙的形成方法 Download PDFInfo
- Publication number
- CN103021935A CN103021935A CN2012105673687A CN201210567368A CN103021935A CN 103021935 A CN103021935 A CN 103021935A CN 2012105673687 A CN2012105673687 A CN 2012105673687A CN 201210567368 A CN201210567368 A CN 201210567368A CN 103021935 A CN103021935 A CN 103021935A
- Authority
- CN
- China
- Prior art keywords
- dielectric film
- ultra
- oxide layer
- ultralow
- dielectric materials
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种局部空气隙的形成方法,该方法包括:在衬底上沉积超低介电材料形成超低介电薄膜,并去除部分超低介电材料形成第一金属层;在所述第一金属层之上沉积超低介电材料形成另一超低介电薄膜并经等离子体处理形成过渡层;在所述过渡层之上沉积旋涂超低介电材料形成旋涂介电薄膜,并去除部分旋涂超低介电材料形成第二金属层以及去除所述部分另一超低介电薄膜含过渡层形成互连通孔;刻蚀掉旋涂介电薄膜上除第二金属层之外的旋涂材料,并沉积所述超低介电材料,以形成空气间隙。本发明中,简化了局部间隙的形成工艺,以及为后续生产提供了便利。
Description
技术领域
本发明属于半导体制造领域,具体地说,涉及一种局部空气隙的形成方法。
背景技术
在半导体芯片中如高性能处理器、微控制器和通讯芯片等,通常需要在独立的的芯片中设置高速的互连结构,以执行不同的功能如逻辑运算、数据的存储和读取、控制信号的提供等。由此可见,互联结构一定程度上会对芯片的运行速度造成影响,比如,由于受制于互联结构中的信号延迟,芯片的运行速度已经接近极限。互连结构中的信号延迟正比于互连结构的RC乘积,R代表互联结构中互连线的互联等效电阻,C代表互联结构中互连线间的互联等效电容。目前,为了降低信号在互联结构中的延迟,互联结构中互连线的材质由铜取代之前使用的铝,以减小互联结构的等效电阻。另外,在互联结构中采用低介电材料,以降低互连等效电容。
在使用低介电材料于互联结构中,为了有效地的降低介电常数,通常借助于在低介电材料中形成空气隙,该空气间隙可以形成于后道互联结构中。
目前,空气隙的形成方法主要分为两种,一种全局性的空气隙方法,即通过采用牺牲层材料在导线互连层进行光刻、刻蚀、金属化的过程,在最后在通过热分解的方法去除牺牲层,形成空气隙。这种方法的好处是工艺相对简单。另外一种是局部性的空气隙形成方法,即在互连结构完成后,进行反刻,在利用等离子气体淀积的方法在特征尺寸小的地方淀积会形成空气隙的特征,而在大尺寸的地方则会进行完全覆盖,每层互连结构增加了刻蚀,薄膜淀积,CMP(化学机械研磨)等过程,工艺较为复杂。例如,在美国专利US7790601B1就是一种局部空气隙的方法,通过额外引入光刻掩模版,在特定尺寸导线间进行光刻,刻蚀等,工艺较为复杂。另外,由于特征尺寸已经是掩膜板上最小的尺寸,额外引入的光刻掩模版所产生的对准,光刻,刻蚀等都会给后续生产带来不便。
发明内容
本发明所要解决的技术问题是提供一种局部空气隙的形成方法,简化现有技术中局部间隙的形成工艺,以及为后续生产提供便利。
为了解决上述技术问题,本发明提供了一种局部空气隙的形成方法,该方法包括:
在衬底上沉积超低介电材料形成超低介电薄膜,并去除部分超低介电材料形成第一金属层;
在所述第一金属层之上沉积超低介电材料形成另一超低介电薄膜;
在所述另一超低介电薄膜上进行等离子处理以形成过渡层;
在所述过渡层之上沉积旋涂超低介电材料形成旋涂介电薄膜,并去除部分旋涂超低介电材料形成第二金属层,去除部分所述另一超低介电薄膜含过渡层形成互连通孔;
刻蚀掉旋涂介电薄膜上除第二金属层之外的旋涂材料,并沉积所述超低介电材料,以形成空气间隙。
优选地,在本发明的一实施例中,在所述另一超低介电薄膜之上经等离子处理以形成过渡层包括:
在所述另一超低介电薄膜上,对其进行等离子处理,从而从下到上依次形成第一氧化层、氮化层以及第二氧化层,以形成过渡层。
优选地,在本发明的一实施例中,在所述另一超低介电薄膜上形成第一氧化层时和第二氧化层时,采用二氧化碳以及一氧化二氮以形成含氧的等离子体气氛,在形成第一氧化层时,含氧等离子体处理的时间为30-60秒,压力为2-10托,功率为100-800瓦,温度为300-400摄氏度;在形成第二氧化层时,含氧等离子体处理的时间5-60秒,压力为2-10托,功率为100-800瓦,温度为300-400摄氏度。
优选地,在本发明的一实施例中,在形成第一氧化层和第二氧化层时,所述二氧化碳的流量:200-1000sccm,一氧化二氮的流量为:100-1000sccm。
优选地,在本发明的一实施例中,形成氮化层时,采用氨气形成含氮的等离子体气氛,含氮的等离子体处理的时间为10-60秒,压力为2-8托,功率为100-600瓦,温度为200-400摄氏度。
优选地,在本发明的一实施例中,所述氨气的流量为100-500sccm。
优选地,在本发明的一实施例中,所述第一氧化层的厚度为10nm-20nm,所述氮化层的厚度为5nm-10nm,所述第二氧化层的厚度为1-5nm。
为了解决上述技术问题,本发明提供了一种互连结构,包括:
衬底;
沉积超低介电材料于衬底上形成超低介电薄膜,并去除部分超低介电材料形成的第一金属层;
沉积超低介电材料于所述第一金属层之上形成的另一超低介电薄膜;
对所述另一超低介电薄膜进行等离子处理形成的过渡层;
沉积旋涂超低介电材料于所述过渡层之上形成的旋涂介电薄膜,并去除部分旋涂超低介电材料形成的第二金属层,以及去除部分所述超低介电薄膜含过渡层从而形成的互连通孔;
去除掉旋涂介电薄膜上除第二金属层之外的旋涂材料,并沉积所述超低介电材料形成的空气间隙。
与现有的方案相比,本发明中,超低介电薄膜结合旋涂介电薄膜形成的膜层结构,在这基础上形成第一金属层与第二金属层的互连结构,然后对这种互连结构进行刻蚀,在进行超低介电材料淀积,从而形成空气隙,简化了现有技术中局部间隙的形成工艺,以及为后续生产提供了便利。
附图说明
图1为本发明实施例一中局部空气隙的形成方法流程图;
图2为本发明实施例一中执行步骤S102形成的第一金属层结构示意图;
图3为本发明实施例一中执行步骤S101和102之后形成的部分结构示意图;
图4为本发明实施例一中经过步骤S103之后的部分结构示意图;
图5为本发明图1所示实施例一中步骤S103的具体流程图,在所述第一金属层之上沉积超低介电材料形成另一超低介电薄膜,并对所述的另一超低介电薄膜进行等离子处理以形成过渡层,;
图6为本发明实施例一中过渡层的结构示意图;
图7为本发明实施例一中经过步骤S104形成旋涂介电薄膜后的部分结构示意图;
图8为本发明实施例一中去除旋涂介电薄膜中部分旋涂超低介电材料以及所述的另一超低介电薄膜部分材料(110)含过渡层(102)从而形成双大马士革结构(第二金属层和互连通孔的结构)示意图;
图9为本发明实施例一中对双大马士革结构(第二金属层和互连通孔)进行金属化(包括阻挡层/籽晶层的淀积、镀导电金属(铜)和导电金属的CMP)之后结构示意图;
图10为本发明实施例一中刻蚀掉旋涂介电薄膜上除第二金属层之外的旋涂材料后的部分结构示意图;
图11为本发明实施例一中经过步骤S106和超低介电薄膜CMP之后形成空气隙的结构示意图;
具体实施方式
以下将配合图式及实施例来详细说明本发明的实施方式,藉此对本发明如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。
本发明的下述实施例中,超低介电薄膜结合旋涂介电薄膜形成的膜层结构,在这基础上形成第一金属层与第二金属层及两层金属之间的通孔的互连结构,然后对这种互连结构进行刻蚀,在进行超低介电材料淀积,从而形成空气隙。
图1为本发明实施例一中局部空气隙的形成方法流程图,如图1所示,本实施例中,局部空气隙的形成方法可以包括:
步骤S101、在衬底上沉积超低介电材料形成超低介电薄膜。
本实施例中,步骤S101中,在沉积超低介电材料((ultra low-k,ULK)可以采用等离子体化学气相淀积(Plasma-enhanced chemical vapor deposition,PECVD)淀积,可以采用应用材料的Producer PECVD腔体,将包含硅、氧、碳、氢等成分的超低介电材料沉积在衬底上,从而形成超低介电薄膜,后续的等离子体处理可以在同一个腔体中,从而节约工艺时间,简化工艺流程。在超低介电材料时,等离子体处理的时间可以5-60秒(S),压力可以为2-10托(Torr),功率可以为100-800瓦,温度可以为300-400摄氏度。需要说明的是,在本发明的其他实施例中,本领域普通技术人员可以借助现有技术或者本发明实施例的启发,无须创造性劳动,也可以采用其他工艺手段,只要可以实现在衬底上沉积超低介电材料形成超低介电薄膜,详细不再赘述。
步骤S102、去除超低介电薄膜中部分超低介电材料形成第一金属层。
本实施例中,在步骤S102中去除部分超低介电材料形成第一金属层包括
阻挡层籽晶层的形成;具体地,可以通过物理气相沉积(Physical VaporDeposition,PVD)淀积分别先后形成阻挡层、籽晶层;并通过电化学(ElectricalChemical Plating,ECP)镀铜进行导电金属的镀入;导电金属(铜)的CMP过程
图2为本发明实施例一中执行步骤S102形成的第一金属层结构示意图。如图2所示,金属层1110中,内表面从内到位依次有阻挡层1111、籽晶层1112,之后,在互连通孔再镀有导电金属1113,然后可以再对导电金属进行化学机械研磨(CMP)。
如何具体形成第一金属层,本领域普通技术人员可以参照现有技术,或者根据本发明实施例的启示,无须创造性劳动,以实现,详细不再赘述。
图3为本发明实施例一中执行步骤S101和102之后形成的部分结构示意图。如图3所示,经过步骤S101和102后,在衬底100上形成了超低介电薄膜101中并去除部分超低介电材料形成的第一金属层111。
步骤S103、在所述第一金属层之上沉积超低介电材料形成另一超低介电薄膜并对该超低介电薄膜进行等离子处理以形成过渡层。
首先,在所述第一金属层之上沉积超低介电材料形成另一超低介电薄膜;其次,在所述另一超低介电薄膜进行等离子处理以形成过渡层。对应的,图4为本发明实施例一中经过步骤S103之后的部分结构示意图。如图4所示,该部分结构包括:衬底100、超低介电薄膜101、第一金属层111、另一超低介电薄膜110以及对另一超低介电薄膜110进行等离子处理形成的过渡层102。
由于要形成互连结构,在形成第二金属层时,形成空气隙,但是,基于刻蚀阻挡和增加粘附的考虑,增加了过渡层,增加形成第二金属层时的结构与第一金属层结构的粘附。图5为本发明图1所示实施例一中步骤S103的具体流程图,如图5所示,在步骤S103中,在所述第一金属层之上沉积超低介电材料形成另一超低介电薄膜并对该超低介电薄膜进行等离子处理以形成过渡层可以具体包括:
步骤S113、对所述第一金属层上的所述另一超低介电薄膜进行等离子处理形成第一氧化层;
本实施例中,具体地,在形成第一氧化层时,含氧等离子体处理的时间可以为30-60秒(S),压力可以为2-10托(Torr),功率可以为100-800瓦,温度可以为300-400摄氏度;优选地,在形成第一氧化层时,含氧等离子体处理的时间可以为35秒(S)或者45秒(S)或者55秒(S),压力可以为4.5托(Torr)或者6.2托(Torr)或者8.5托(Torr),功率可以为500瓦(W)或者600瓦(W)或者700瓦(W),温度可以为325摄氏度或者350摄氏度或者375摄氏度。
在步骤S113中,在第一金属层上形成第一氧化层时,采用含氧的等离子体气氛进行处理从而形成第一氧化层。优选地,可以采用二氧化碳以及一氧化二氮以形成含氧的等离子体气氛。具体地,在形成第一氧化层时,所述二氧化碳的流量:200-1000sccm,一氧化二氮的流量为:100-1000sccm。优选地,在形成第一氧化层和第二氧化层时,所述二氧化碳的流量600sccm或者750sccm或者900sccm,一氧化二氮的流量400sccm或者500sccm或者600sccm。
本实施例中,所述第一氧化层的厚度可以为10nm-20nm。当然,对于本领域普通技术人员来说,可以根据工艺手段以及产品设计的要求,可以形成更厚或者更薄的第一氧化层,详细不再赘述。
步骤S123、对所述第一金属层上的所述另一超低介电薄膜进行等离子处理以在所述第一氧化层上形成氮化层;
本实施例中,步骤S123中在所述第一金属层上形成氮化层时,采用含氮的等离子体气氛进行处理从而形成氮化层。具体地,形成氮化层时,采用氨气形成含氮的等离子体气氛。具体地,形成氮化层时,含氮的等离子体处理的时间可以在10-60秒(S),压力可以为2-8托(Torr),功率可以为100-600瓦(W),温度可以为200-400摄氏度(℃)。优选地,形成氮化层时,含氮的等离子体处理的时间可以为20秒(S)或者30秒(S)或者40秒(S),压力可以为5托(Torr)或者6托(Torr)或者7托(Torr),功率可以为200瓦(W)或者300瓦(W)或者400瓦(W),温度可以为360摄氏度(℃)或者380摄氏度(℃)或者400摄氏度(℃)。
本实施例中,所述氨气的流量可以为100-500sccm。优选地,所述氨气的流量可以为100sccm或者200sccm或者300sccm。此处,sccm是standard cubiccentimeter per minute的缩写,是表示标准状态下,即1个大气压、25摄氏度下每分钟1立方厘米(1cm3/min)的流量。
本实施例中,形成的所述氮化层的厚度可以为5nm-10nm。当然,对于本领域普通技术人员来说,可以根据工艺手段以及产品设计的要求,可以形成更厚或者更薄的氮化层,详细不再赘述。
步骤S133、对所述第一金属层上的所述另一超低介电薄膜进行等离子处理以在所述氮化层之上形成第二氧化层。
本实施例中,具体地,在形成第二氧化层时,含氧等离子体处理的时间可以5-60秒(S),压力可以为2-10托(Torr),功率可以为100-800瓦,温度可以为300-400摄氏度。优选地,在形成第二氧化层时,含氧等离子体处理的时间可以为5秒(S)或者15秒(S)或者25秒(S),压力可以为4.5托(Torr)或者6.2托(Torr)或者8.5托(Torr),功率可以为500瓦(W)或者600瓦(W)或者700瓦(W),温度可以为325摄氏度(℃)或者350摄氏度(℃)或者375摄氏度(℃)。
在步骤S133中,在第一金属层上形成第二氧化层时,采用含氧的等离子体气氛进行处理从而形成第二氧化层。优选地,可以采用二氧化碳以及一氧化二氮以形成含氧的等离子体气氛。具体地,在形成第二氧化层时,所述二氧化碳的流量:200-1000sccm,一氧化二氮的流量为:100-1000sccm。优选地,在形成第二氧化层时,所述二氧化碳的流量600sccm或者750sccm或者900sccm,一氧化二氮的流量400sccm或者500sccm或者600sccm。
本实施例中,所述第二氧化层的厚度为1-5nm。当然,对于本领域普通技术人员来说,可以根据工艺手段以及产品设计的要求,可以形成更厚或者更薄的第二氧化层,详细不再赘述。
图6为本发明实施例一中过渡层的结构示意图。如图6所示,过渡层中从下到上依次为第一氧化层112、氮化层122以及第二氧化层132,第一氧化层112增加与其之下的层结构粘附性,第二氧化层132增加与其之上的层结构粘附性,氮化层122用于阻挡刻蚀。
步骤S104、在所述过渡层之上沉积旋涂超低介电材料形成旋涂介电薄膜。
经过步骤S101~103形成了具有第一金属层的超低介电薄膜,在此上进行旋涂介电薄膜,进行后续的光刻、刻蚀及金属化从而形成双大马士革结构。
本实施例中,步骤S104中的旋涂超低介电材料可以包含碳,氢,氧,氮等成分。
需要说明的是,步骤S104的旋涂工艺可以采用东电(TEL)的旋涂设备采用陶氏化学(Dow)的SiLK作为源进行旋涂等。
图7为本发明实施例一中经过步骤S104形成旋涂介电薄膜后的部分结构示意图。如图7所示,与上述部分结构图相比,增加了旋涂介电薄膜103,其他相同结构在此不再赘述。
步骤S105、去除部分旋涂超低介电材料形成第二金属层,去除部分所述另一超低介电薄膜含过渡层形成互连通孔。
本实施例中,由于在旋涂介电薄膜之下有过渡层以及超低介电薄膜,因此,一方面,为了形成与超低介电薄膜中的第一金属层形成互连通孔,在去除旋涂介电薄膜中部分旋涂超低介电材料形成第二金属层时,还需要去除过渡层中的部分材料。
图8为本发明实施例一中去除旋涂介电薄膜和超低介电薄膜中部分旋涂超低介电材料、以及另一超低介电薄膜(110)含过渡层(102)形成互连通孔和第二金属层的结构示意图(双大马士革结构)。如图8所示,在去除了旋涂介电薄膜中部分旋涂超低介电材料以及另一超低介电薄膜(110)含过渡层(102)以形成了多个互连通孔和第二金属层。图9为本发明实施例一中对双大马士革结构进行金属化后的结构示意图。如图9所示,在图8基础上,在互连通孔1030和第二金属层113中形成阻挡层、籽晶层和镀导电金属及金属CMP后,从而形成双大马士革结构,与上述其他图中相同的结构不再赘述。需要说明的是,互连通孔和第二金属层的金属化可以同时进行。
步骤S106、刻蚀掉旋涂介电薄膜上除第二金属层之外的旋涂材料,并采用沉积所述超低介电材料,以形成空气间隙。
图10为本发明实施例一中刻蚀掉旋涂介电薄膜上除第二金属层之外的旋涂材料后的部分结构示意图。如图10所示,把在图7中原本保存的部分旋涂材料在步骤S106中去除掉,与上述图例相同的结构在此不再赘述。
图11为本发明实施例一中经过步骤S106和超低介电薄膜CMP之后形成空气隙的结构示意图。如图11所示,在上述图例基础上增加了空气隙104,与上述图例相同的结构在此不再赘述。
本实施例中,由于通过步骤S104形成的旋涂介电薄膜实际上可以具有双大马士革结构,因此,通过反刻即刻蚀去除掉旋涂介电薄膜上除第二金属层之外的旋涂材料,此时第二层金属中将没有旋涂介质,而通孔层处则有超低介电薄膜和通孔。当再次采用PECVD沉积所述超低介电材料时,第二层金属中大尺寸的空间处(疏区)完全被低介电材料填充,而第二金属层中特征尺寸及其他尺寸较小的空间(密区)由于PECVD沉积特性无法被低介电材料填充,从而形成空气隙。
需要说明的,在形成空气隙的同时,由于形成了第二金属层,而该第二金属层中根据电气需求通过通孔可以和第一金属层贯通,从而形成了互连结构。
本实施例中,镀导电金属(铜)之后,可以通过导电金属(铜)的机械研磨处理,使整个结构平整化。详细过程不再赘述。
在本发明的另一实施例中还提供了一种互连结构,详细参见图11所示,在此不再赘述。
需要说明的是,上述实施例中只是示意性的说明了形成了两个空气隙,但是,对于本领域普通技术人员来说,可以根据本发明实施例的启发,无须创造性劳动,根据工艺需求和产品需求,形成多个空气隙。
上述说明示出并描述了本发明的若干优选实施例,但如前所述,应当理解本发明并非局限于本文所披露的形式,不应看作是对其他实施例的排除,而可用于各种其他组合、修改和环境,并能够在本文所述发明构想范围内,通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围,则都应在本发明所附权利要求的保护范围内。
Claims (9)
1.一种局部空气隙的形成方法,其特征在于,包括:
在衬底上沉积超低介电材料形成超低介电薄膜,并去除部分超低介电材料形成第一金属层;
在所述第一金属层之上沉积超低介电材料形成另一超低介电薄膜;
对所述另一超低介电薄膜进行等离子处理以形成过渡层;
在所述过渡层之上沉积旋涂超低介电材料形成旋涂介电薄膜,并去除部分旋涂超低介电材料形成第二金属层,以及去除部分所述另一超低介电薄膜含过渡层形成互连通孔;
刻蚀掉旋涂介电薄膜上除第二金属层之外的旋涂材料,并沉积所述超低介电材料,以形成空气间隙。
2.根据权利要求1所述的方法,其特征在于,在所述另一超低介电薄膜之上经等离子处理以形成过渡层包括:
在所述另一超低介电薄膜上,对所述另一超低介电薄膜进行等离子处理,从而从下到上依次形成第一氧化层、氮化层以及第二氧化层,以形成过渡层。
3.根据权利要求2所述的方法,其特征在于,在所述另一超低介电薄膜上形成第一氧化层时和第二氧化层时,采用二氧化碳以及一氧化二氮以形成含氧的等离子体气氛,在形成第一氧化层时,含氧等离子体处理的时间为30-60秒,压力为2-10托,功率为100-800瓦,温度为300-400摄氏度;在形成第二氧化层时,含氧等离子体处理的时间5-60秒,压力为2-10托,功率为100-800瓦,温度为300-400摄氏度。
4.根据权利要求3所述的方法,其特征在于,在形成第一氧化层和第二氧化层时,所述二氧化碳的流量:200-1000sccm,一氧化二氮的流量为:100-1000sccm。
5.根据权利要求2所述的方法,其特征在于,形成氮化层时,采用氨气形成含氮的等离子体气氛,含氮的等离子体处理的时间为10-60秒,压力为2-8托,功率为100-600瓦,温度为200-400摄氏度。
6.根据权利要求5所述的方法,其特征在于,所述氨气的流量为100-500sccm。
7.根据权利要求2所述的方法,其特征在于,所述第一氧化层的厚度为10nm-20nm,所述氮化层的厚度为5nm-10nm,所述第二氧化层的厚度为1-5nm。
8.一种互连结构,其特征在于,包括:
衬底;
沉积超低介电材料于衬底上形成超低介电薄膜,并去除部分超低介电材料形成的第一金属层;
沉积超低介电材料于所述第一金属层之上形成的另一超低介电薄膜;
对所述另一超低介电薄膜进行等离子处理形成的过渡层;
沉积旋涂超低介电材料于所述过渡层之上形成的旋涂介电薄膜,并去除部分旋涂超低介电材料形成的第二金属层,去除部分所述另一超低介电薄膜含所述过渡层形成的互连通孔;
去除掉旋涂介电薄膜上除第二金属层之外的旋涂材料,并沉积所述超低介电材料形成的空气间隙。
9.根据权利要求8所述的互连结构,其特征在于,所述过渡层自下而上包括第一氧化层、氮化层以及第二氧化层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012105673687A CN103021935A (zh) | 2012-12-24 | 2012-12-24 | 局部空气隙的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012105673687A CN103021935A (zh) | 2012-12-24 | 2012-12-24 | 局部空气隙的形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103021935A true CN103021935A (zh) | 2013-04-03 |
Family
ID=47970382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012105673687A Pending CN103021935A (zh) | 2012-12-24 | 2012-12-24 | 局部空气隙的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103021935A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105655247A (zh) * | 2016-03-31 | 2016-06-08 | 上海集成电路研发中心有限公司 | 一种双金属栅极的制备方法 |
WO2022052531A1 (zh) * | 2020-09-09 | 2022-03-17 | 长鑫存储技术有限公司 | 芯片及存储器 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040147106A1 (en) * | 2003-01-17 | 2004-07-29 | Nec Electronics Corporation | Manufacturing of a semiconductor device with a reduced capacitance between wirings |
CN1595634A (zh) * | 2003-09-12 | 2005-03-16 | 国际商业机器公司 | 具有改进的SiCOH介质的界面强度的结构及其制备方法 |
CN1677643A (zh) * | 2004-03-18 | 2005-10-05 | Imec公司 | 具有含气隙的镶嵌结构的半导体器件的制造方法 |
CN1691323A (zh) * | 2004-04-19 | 2005-11-02 | 国际商业机器公司 | 提高上层cvd低k电介质及其覆盖层间粘附力的结构 |
US20050272248A1 (en) * | 2002-11-21 | 2005-12-08 | Kloster Grant M | Low-k dielectric structure and method |
US20100206842A1 (en) * | 2009-02-18 | 2010-08-19 | Qualcomm Incorporated | Novel Method Of Air Gap Pattern For Advanced Back End Of Line (BOEL) Interconnect |
CN102446839A (zh) * | 2011-10-21 | 2012-05-09 | 上海华力微电子有限公司 | 一种前金属介电质层的淀积方法 |
-
2012
- 2012-12-24 CN CN2012105673687A patent/CN103021935A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050272248A1 (en) * | 2002-11-21 | 2005-12-08 | Kloster Grant M | Low-k dielectric structure and method |
US20040147106A1 (en) * | 2003-01-17 | 2004-07-29 | Nec Electronics Corporation | Manufacturing of a semiconductor device with a reduced capacitance between wirings |
CN1595634A (zh) * | 2003-09-12 | 2005-03-16 | 国际商业机器公司 | 具有改进的SiCOH介质的界面强度的结构及其制备方法 |
CN1677643A (zh) * | 2004-03-18 | 2005-10-05 | Imec公司 | 具有含气隙的镶嵌结构的半导体器件的制造方法 |
CN1691323A (zh) * | 2004-04-19 | 2005-11-02 | 国际商业机器公司 | 提高上层cvd低k电介质及其覆盖层间粘附力的结构 |
US20100206842A1 (en) * | 2009-02-18 | 2010-08-19 | Qualcomm Incorporated | Novel Method Of Air Gap Pattern For Advanced Back End Of Line (BOEL) Interconnect |
CN102446839A (zh) * | 2011-10-21 | 2012-05-09 | 上海华力微电子有限公司 | 一种前金属介电质层的淀积方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105655247A (zh) * | 2016-03-31 | 2016-06-08 | 上海集成电路研发中心有限公司 | 一种双金属栅极的制备方法 |
CN105655247B (zh) * | 2016-03-31 | 2019-02-05 | 上海集成电路研发中心有限公司 | 一种双金属栅极的制备方法 |
WO2022052531A1 (zh) * | 2020-09-09 | 2022-03-17 | 长鑫存储技术有限公司 | 芯片及存储器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102237272B (zh) | 半导体装置和半导体装置制造方法 | |
TWI671795B (zh) | 利用共形碳薄膜減低臨界尺寸之方法 | |
JPH11297686A (ja) | 半導体装置の製造方法 | |
CN101111930A (zh) | 制造半导体器件的方法 | |
CN106257676A (zh) | 半导体装置及其制造方法 | |
US10134632B2 (en) | Low-K dielectric layer and porogen | |
CN103871963A (zh) | 一种低介电常数薄膜的成膜方法 | |
CN101976658B (zh) | 钝化层及其制造方法 | |
CN103021935A (zh) | 局部空气隙的形成方法 | |
US11069568B2 (en) | Ultra-thin diffusion barriers | |
JP2011151057A (ja) | 半導体装置の製造方法 | |
CN103187266B (zh) | 刻蚀停止层及铜互连的形成方法 | |
TWI234807B (en) | Method of forming a copper wiring in a semiconductor device | |
JP2002016137A (ja) | 半導体素子の銅金属配線形成方法 | |
JPH11121619A (ja) | 半導体装置の製造方法 | |
JP2001144094A (ja) | 半導体素子の金属配線形成方法 | |
JPS63147347A (ja) | 半導体装置 | |
CN102945825A (zh) | 一种带金属帽盖的铜互连结构及其制造方法 | |
CN103377886A (zh) | 硬掩膜层结构及其制造方法和半导体器件制造方法 | |
CN102110639B (zh) | 制作扩散阻挡层的方法 | |
CN104835777B (zh) | 一种半导体器件及其制作方法 | |
CN113802108A (zh) | 沉积的方法 | |
CN102832119A (zh) | 低温二氧化硅薄膜的形成方法 | |
CN102054751B (zh) | 双镶嵌结构及其形成方法 | |
CN112928063B (zh) | 互连结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130403 |