CN102832167B - 金属硬掩膜层制备方法以及半导体制造方法 - Google Patents

金属硬掩膜层制备方法以及半导体制造方法 Download PDF

Info

Publication number
CN102832167B
CN102832167B CN201210208994.7A CN201210208994A CN102832167B CN 102832167 B CN102832167 B CN 102832167B CN 201210208994 A CN201210208994 A CN 201210208994A CN 102832167 B CN102832167 B CN 102832167B
Authority
CN
China
Prior art keywords
hard mask
mask layer
metal hard
film
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210208994.7A
Other languages
English (en)
Other versions
CN102832167A (zh
Inventor
徐强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201210208994.7A priority Critical patent/CN102832167B/zh
Publication of CN102832167A publication Critical patent/CN102832167A/zh
Application granted granted Critical
Publication of CN102832167B publication Critical patent/CN102832167B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种金属硬掩膜层制备方法以及半导体制造方法。根据本发明的铜互连形成方法包括：提供基底；在基底上淀积阻挡薄膜；在阻挡薄膜上淀积介质薄膜；在介质薄膜上淀积金属硬掩膜层；对金属硬掩膜层进行紫外光照射处理；在金属硬掩膜层上淀积硬掩膜覆盖层；执行单大马士革刻蚀工艺和/或双大马士革刻蚀工艺以刻蚀介质薄膜、硬掩膜以及硬掩膜覆盖层，从而暴露多孔介质薄膜的至少一部分孔。根据本发明，经过紫外光照射处理，金属硬掩膜层薄膜内部较弱的化学键会被去除，提高了金属硬掩膜层薄膜的质量；金属硬掩膜层薄膜产生收缩，使得金属硬掩膜层薄膜收缩而产生趋向拉伸的应力，从而能够抵消部分金属硬掩膜层薄膜中较大的压应力。

Description

金属硬掩膜层制备方法以及半导体制造方法
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种金属硬掩膜层制备方法、铜互连形成方法以及采用了所述金属硬掩膜层制备方法的半导体制造方法。
背景技术
在0.13um以及更先进的后段工艺，铜互连由于更低的电阻率和更好的抗电迁移性能而被广泛作为铝互连所替代。铜互连工艺的完成可以采用金属硬掩膜层的方法来实现。采用该工艺可以减小低介电常数层间介电质在干法时刻过程中造成的损伤，减小了光阻的用量，并且该薄膜是牺牲层，不会在最终的产品中存留，从而该工艺广泛的应用于65nm以下的铜互连中。
通常采用PVD（物理气相淀积，PhysicalVaporDeposition）作为金属硬掩膜层的氮化钛薄膜的制备方法。
但是在实际的生产过程中发现，氮化钛薄膜的应力很高，约为-1.4GPa，具有较高应力的氮化钛薄膜会对其下方的低介电常数薄膜产生一定作用而导致其发生变形，从而影响产品的良率。
目前解决该问题的方法为通过调整沉积氮化钛薄膜参数，而改变薄膜的应力，进而减小该薄膜对于其下方低介电常数薄膜力的作用，提高产品良率。
对氮化钛薄膜沉积参数的调整，虽然使得薄膜的应力有所减小，却使得该薄膜的电阻率均匀性有所影响，进而会影响到其后续的蚀刻等制程。因此，需要一种方法既能够降低该薄膜的应力，又能够使得薄膜的其他性能不受太大的影响。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种既能够降低该薄膜的应力，又能够使得薄膜的其他性能不受太大的影响的金属硬掩膜层制备方法、以及采用了所述金属硬掩膜层制备方法的半导体制造方法。
根据本发明的第一方面，提供了一种金属硬掩膜层制备方法，其包括：提供基底；在基底上形成金属硬掩膜层；以及对所述金属硬掩膜层进行紫外光照射处理。
优选地，在上述金属硬掩膜层制备方法中，所述金属硬掩膜层是氮化钛层。
根据本发明的第二方面，提供了一种铜互连形成方法，其包括：提供基底；在基底上淀积阻挡薄膜；在所述阻挡薄膜上淀积介质薄膜；在所述介质薄膜上淀积金属硬掩膜层；对所述金属硬掩膜层进行紫外光照射处理；在所述金属硬掩膜层上淀积硬掩膜覆盖层；执行单大马士革刻蚀工艺和/或双大马士革刻蚀工艺以刻蚀所述介质薄膜、所述硬掩膜以及所述硬掩膜覆盖层，从而暴露多孔介质薄膜的至少一部分孔。
优选地，在所述铜互连形成方法中，所述金属硬掩膜层是氮化钛膜层。
优选地，在所述铜互连形成方法中，在所述在所述介质薄膜上淀积金属硬掩膜层的步骤中，采用金属有机化合物化学气相淀积形成所述金属硬掩膜层。
优选地，在所述铜互连形成方法中，所述金属硬掩膜层的厚度范围为100-1000A。
优选地，在所述铜互连形成方法中，在所述对所述金属硬掩膜层进行紫外光照射处理的步骤中，
优选地，在所述铜互连形成方法中，紫外光照射处理中采用的紫外光照射的波长范围为320-400nm，照射温度范围为300-500C，照射时间为2-7分钟。
优选地，所述铜互连形成方法包括：执行多层金属互联中的Cu阻挡层和/或晶种层的淀积；以及形成铜层。
根据本发明的第三方面，提供了一种采用了根据本发明的第一方面所述的金属硬掩膜层制备方法的半导体器件制造方法。
本发明提出了一种尤其适用于铜互连的金属硬掩膜层的制备方法。该金属硬掩膜层制备方法为在常用的金属硬掩膜层沉积完成以后，对该膜进行紫外光照射，由于紫外光照射能够提高薄膜的质量，使得薄膜收缩而产生趋向拉伸的应力，从而能够抵消部分薄膜中较大的压应力。采用该方法能够减小氮化钛薄膜的应力，从而降低其下层薄膜由于受到氮化钛薄膜的高应力而产生变形现象发生的可能性。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1至图3是根据现有技术的铜互连工艺的示意图。
图4是根据本发明实施例的金属硬掩膜层制备方法。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
在具体说明本发明的实施例之前首先介绍目前使用的Cu金属互连工艺。具体地说，Cu金属互连工艺步骤通常如下：
1）首先在基底（例如如图1所示的包含多孔低K介质薄膜1的基底）上淀积多层金属互联中的低K阻挡薄膜3；
2）此后进行多层金属互联中的低K介质薄膜4淀积：45nm工艺以下通常采用SiOC介质薄膜（例如SiHCON）；
3）多层金属互联中的金属硬掩膜层5（例如氮化钛层）以及硬掩膜覆盖层6（例如二氧化硅层）的淀积；此后沉积光刻胶7，由此得到的结构如图1所示；
4）双大马士革刻蚀工艺；由此得到的结构如图2所示；
5）多层金属互联中的Cu阻挡层/晶种层8的淀积；由此得到的结构如图3所示；
6）此后，在图3所示的结构上形成铜金属层（未示出）。
<第一实施例>
与上述现有技术不同的是，如图4所示，在本发明实施例的金属硬掩膜层制备方法中，在基底上形成金属硬掩膜层5之后，对金属硬掩膜层5进行紫外光照射处理。此后，对于根据本发明实施例的Cu金属互连工艺，可以如现有技术那样执行后续步骤。
由此，与原有方法相比，经过紫外光照射处理，金属硬掩膜层薄膜内部较弱的化学键会被去除，提高了金属硬掩膜层薄膜的质量；金属硬掩膜层薄膜产生收缩，使得金属硬掩膜层薄膜收缩而产生趋向拉伸的应力，从而能够抵消部分金属硬掩膜层薄膜中较大的压应力。
使用该方法可以在不影响金属硬掩膜层（例如是氮化钛薄膜）电阻率均匀性的前提下降低金属硬掩膜层（氮化钛薄膜）的应力，降低其下层薄膜由于受到金属硬掩膜层（氮化钛薄膜）的高应力而产生变形现象发生的可能性。
根据本发明的另一优选实施例，本发明还提供了一种采用了上述金属硬掩膜层制备方法的半导体器件制造方法。
<第二实施例>
下面具体描述根据本发明实施例的铜互连形成方法。
具体地说，根据本发明实施例的铜互连形成方法可包括下述步骤：
首先，在基底上淀积阻挡薄膜，例如，基底是多孔介质薄膜基底。
此后，在所述阻挡薄膜上淀积介质薄膜。
随后，在所述介质薄膜上淀积金属硬掩膜层，其中，优选地，所述金属硬掩膜层是氮化钛膜层，并且进一步优选地，在这里作为金属硬掩膜层的氮化钛薄膜的制备方法通常是PVD（物理气相淀积，PhysicalVaporDeposition），但是MOCVD（金属有机化合物化学气相淀积，Metal-organicChemicalVaporDeposition）和ALD（原子层沉积）可以作为备用方法；此外，优选地，所述金属硬掩膜层的厚度范围为100-1000A。
然后，对所述金属硬掩膜层进行紫外光照射处理，其中优选地，紫外光照射处理中采用的紫外光照射的波长范围为320-400nm，照射温度范围为300-500C，照射时间为2-7分钟。
随后，在所述金属硬掩膜层上淀积硬掩膜覆盖层；
随后，执行单大马士革刻蚀工艺和/或双大马士革刻蚀工艺以刻蚀所述介质薄膜、所述硬掩膜以及所述硬掩膜覆盖层，从而暴露多孔介质薄膜的至少一部分孔。
此后，可以执行多层金属互联中的Cu阻挡层和/或晶种层的淀积。
最后，形成铜层。
由此，与原有方法相比，经过紫外光照射处理，金属硬掩膜层薄膜内部较弱的化学键会被去除，提高了金属硬掩膜层薄膜的质量；金属硬掩膜层薄膜产生收缩，使得金属硬掩膜层薄膜收缩而产生趋向拉伸的应力，从而能够抵消部分金属硬掩膜层薄膜中较大的压应力。
使用该方法可以在不影响金属硬掩膜层（例如是氮化钛薄膜）电阻率均匀性的前提下降低金属硬掩膜层（氮化钛薄膜）的应力，降低其下层薄膜由于受到金属硬掩膜层（氮化钛薄膜）的高应力而产生变形现象发生的可能性。
根据本发明的另一优选实施例，本发明还提供了一种采用了上述铜互连形成方法的半导体器件制造方法。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (9)

1.一种金属硬掩膜层制备方法，其特征在于包括：
提供基底；
在基底上形成金属硬掩膜层；
对所述金属硬掩膜层进行紫外光照射处理；以及
对进行紫外光照射处理后的所述金属硬掩膜层进行图形化。
2.根据权利要求1所述的金属硬掩膜层制备方法，其特征在于，所述金属硬掩膜层是氮化钛层。
3.一种铜互连形成方法，其特征在于包括：
提供基底，所述基底包含多孔介质薄膜；
在基底上淀积阻挡薄膜；
在所述阻挡薄膜上淀积介质薄膜；
在所述介质薄膜上淀积金属硬掩膜层；
对所述金属硬掩膜层进行紫外光照射处理；
在所述金属硬掩膜层上淀积硬掩膜覆盖层；
执行单大马士革刻蚀工艺和/或双大马士革刻蚀工艺以刻蚀所述介质薄膜、进行紫外光照射处理后的所述金属硬掩膜层以及所述硬掩膜覆盖层，从而暴露多孔介质薄膜的至少一部分孔。
4.根据权利要求3所述的铜互连形成方法，其特征在于，所述金属硬掩膜层是氮化钛膜层。
5.根据权利要求3或4所述的铜互连形成方法，其特征在于，在所述介质薄膜上淀积金属硬掩膜层的步骤中，采用金属有机化合物化学气相淀积形成所述金属硬掩膜层。
6.根据权利要求3或4所述的铜互连形成方法，其特征在于，所述金属硬掩膜层的厚度范围为
7.根据权利要求3或4所述的铜互连形成方法，其特征在于，紫外光照射处理中采用的紫外光照射的波长范围为320-400nm，照射温度范围为300-500℃，照射时间为2-7分钟。
8.根据权利要求3或4所述的铜互连形成方法，其特征在于还包括：执行多层金属互联中的Cu阻挡层和/或晶种层的淀积；以及
形成铜层。
9.一种采用了根据权利要求1或2之一所述的金属硬掩膜层制备方法的半导体器件制造方法。
CN201210208994.7A 2012-06-21 2012-06-21 金属硬掩膜层制备方法以及半导体制造方法 Active CN102832167B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210208994.7A CN102832167B (zh) 2012-06-21 2012-06-21 金属硬掩膜层制备方法以及半导体制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210208994.7A CN102832167B (zh) 2012-06-21 2012-06-21 金属硬掩膜层制备方法以及半导体制造方法

Publications (2)

Publication Number Publication Date
CN102832167A CN102832167A (zh) 2012-12-19
CN102832167B true CN102832167B (zh) 2016-01-20

Family

ID=47335237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210208994.7A Active CN102832167B (zh) 2012-06-21 2012-06-21 金属硬掩膜层制备方法以及半导体制造方法

Country Status (1)

Country Link
CN (1) CN102832167B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103413781B (zh) * 2013-08-27 2016-03-02 上海华力微电子有限公司 一种金属硬掩膜层及铜互连结构的制备方法
CN103531446A (zh) * 2013-10-18 2014-01-22 上海华力微电子有限公司 一种金属硬掩膜层及铜互连结构的制备方法
CN103515312B (zh) * 2013-10-18 2017-02-08 上海华力微电子有限公司 一种金属硬掩膜层及铜互连结构的制备方法
CN112151672B (zh) * 2019-06-28 2023-07-25 北京时代全芯存储技术股份有限公司 积层体的制造方法
CN110459465B (zh) * 2019-08-30 2022-03-04 上海华力微电子有限公司 自对准双层图形的形成方法
CN110752150B (zh) * 2019-10-25 2022-02-01 上海华力集成电路制造有限公司 金属硬掩膜氮化钛颗粒缺陷的改善方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0504912A1 (en) * 1991-03-22 1992-09-23 Shimadzu Corporation Dry etching method and its application
CN1838400A (zh) * 2005-03-25 2006-09-27 恩益禧电子股份有限公司 用于制造半导体器件的方法
TW201123295A (en) * 2009-12-29 2011-07-01 United Microelectronics Corp Method of fomring patterns

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0504912A1 (en) * 1991-03-22 1992-09-23 Shimadzu Corporation Dry etching method and its application
CN1838400A (zh) * 2005-03-25 2006-09-27 恩益禧电子股份有限公司 用于制造半导体器件的方法
TW201123295A (en) * 2009-12-29 2011-07-01 United Microelectronics Corp Method of fomring patterns

Also Published As

Publication number Publication date
CN102832167A (zh) 2012-12-19

Similar Documents

Publication Publication Date Title
CN102832167B (zh) 金属硬掩膜层制备方法以及半导体制造方法
US10068835B2 (en) Process flow for a combined CA and TSV oxide deposition
US7476605B2 (en) Method of manufacturing semiconductor device
US20080265377A1 (en) Air gap with selective pinchoff using an anti-nucleation layer
US20130072019A1 (en) Methods for forming semiconductor devices
US20150228585A1 (en) Self-forming barrier integrated with self-aligned cap
US8957519B2 (en) Structure and metallization process for advanced technology nodes
CN102983098A (zh) 后栅工艺中电极和连线的制造方法
US8518819B2 (en) Semiconductor device contact structures and methods for making the same
KR102274848B1 (ko) 배리어층 제거 방법 및 반도체 구조체 형성 방법
CN103871963A (zh) 一种低介电常数薄膜的成膜方法
JP2008010534A (ja) 半導体装置およびその製造方法
US8946087B2 (en) Electroless copper deposition
US9985237B2 (en) Method of manufacturing an organic light emitting diode by lift-off
CN103413781B (zh) 一种金属硬掩膜层及铜互连结构的制备方法
CN104465506B (zh) 铜互连中空气隙的形成方法
CN103633012A (zh) 改善硅片翘曲度的方法
US20100081277A1 (en) Method for passivating exposed copper surfaces in a metallization layer of a semiconductor device
US20120270389A1 (en) Method for manufacturing interconnection structure and of metal nitride layer thereof
US9613906B2 (en) Integrated circuits including modified liners and methods for fabricating the same
CN103646914B (zh) 一种低介电常数薄膜的紫外线处理方法
CN103426819A (zh) 一种金属硬掩膜层及铜互连结构的制备方法
CN103325728A (zh) 形成空气隙的方法
CN103779267B (zh) 一种半导体结构的形成方法
CN108878350B (zh) 金属层结构及其制作方法、半导体结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant