CN102054874A - 薄膜晶体管及其制造方法 - Google Patents

Abstract

本发明公开了一种薄膜晶体管及其制造方法，该薄膜晶体管包括一基板、一半导体层、一图案化掺杂半导体层、一源极与一漏极、一栅绝缘层以及一栅极。半导体层配置于基板上。图案化掺杂半导体层配置于半导体层的相对两侧上方。源极与漏极配置于图案化掺杂半导体层上且位于半导体层的相对两侧上方，其中被源极与漏极覆盖的部分半导体层具有一第一厚度，以及位于源极与漏极之间且未被源极与漏极覆盖的部分半导体层具有一第二厚度，第二厚度介于200埃至800埃。栅绝缘层配置于源极与漏极以及部分半导体层上。栅极配置于栅绝缘层上。在本发明的薄膜晶体管可使得薄膜晶体管具有较佳的元件特性。

Description

薄膜晶体管及其制造方法

技术领域

本发明是有关于一种半导体元件及其制造方法，且特别是有关于一种薄膜晶体管及其制造方法。

背景技术

近年来，随着光电技术与半导体制造技术的日益成熟，平面显示器便蓬勃发展起来，其中液晶显示器基于其低电压操作、无辐射线散射、重量轻以及体积小等优点，更逐渐取代传统的阴极射线管显示器而成为近年来显示器产品的主流。一般而言，液晶显示器可分为非晶硅薄膜晶体管(amorphous silicon thinfilm transistor)液晶显示器及低温多晶硅薄膜晶体管(low temperaturepoly-silicon thin film transistor)液晶显示器等两种。

由于低温多晶硅薄膜晶体管具有较高的载子移动率与较佳的元件稳定性，因此其在产品设计上的应用较广。然而，当面板朝向大尺寸发展，低温多晶硅薄膜晶体管的制作却受限于工艺温度与机台规格，使其难以应用于大尺寸面板中。举例来说，在低温多晶硅薄膜晶体管的工艺中，必须采用植入方式来形成掺杂区，然而现有的植入机台规格却无法搭配大尺寸面板的工艺来形成低温多晶硅薄膜晶体管。相反，非晶硅薄膜晶体管的工艺较符合大面积化生产的要求，因此，有人提出结合多晶硅工艺与非晶硅工艺来制作多晶硅薄膜晶体管，举例来说，以固相结晶技术(Solid Phase Crystallization，SPC)等结晶方式来形成多晶硅薄膜晶体管的结晶部分，而其余部分则在非晶硅薄膜晶体管的生产线中完成，以避免使用掺杂机台。然而，经由实验证实，以上述方法所形成的多晶硅薄膜晶体管的结构特性会受到通道层的蚀刻工艺的影响，而元件特性将明显受通道层结构所影响。

发明内容

本发明提供一种薄膜晶体管及其制造方法，使薄膜晶体管具有较佳的元件特性。

本发明提出一种薄膜晶体管，其包括一基板、一半导体层、一图案化掺杂半导体层、一源极与一漏极、一栅绝缘层以及一栅极。半导体层配置于基板上。图案化掺杂半导体层配置于半导体层的相对两侧上方。源极与漏极配置于图案化掺杂半导体层上且位于半导体层的相对两侧上方，其中被源极与漏极覆盖的部分半导体层具有一第一厚度，以及位于源极与漏极之间且未被源极与漏极覆盖的部分半导体层具有一第二厚度，第二厚度介于200埃至800埃。栅绝缘层配置于源极与漏极以及部分半导体层上。栅极配置于栅绝缘层上。

其中，该第二厚度介于300埃至400埃。

其中，该半导体层包括一多晶硅层。

其中，该图案化掺杂半导体层包括一N型掺杂非晶硅层。

其中，该图案化掺杂半导体层包括一第一掺杂半导体层与一第二掺杂半导体层，该第一掺杂半导体层位于该半导体层与该源极之间且包覆该半导体层的一第一侧表面，该第二掺杂半导体层位于该半导体层与该漏极之间且包覆该半导体层的一第二侧表面，其中该第一侧表面与该第二侧表面位于该半导体层的相对两侧。

其中，该第一掺杂半导体层的内侧边缘与该源极的内侧边缘对齐，以及该第二掺杂半导体层的内侧边缘与该漏极的内侧边缘对齐。

其中，该第一掺杂半导体层的外侧边缘与该源极的外侧边缘对齐，以及该第二掺杂半导体层的外侧边缘与该漏极的外侧边缘对齐。

其中，该第一厚度大体上大于该第二厚度。

其中，该第一厚度大体上等于该第二厚度。

本发明另提出一种薄膜晶体管的制造方法。于一基板上形成一半导体层，半导体层具有一第一厚度。于半导体层上形成一图案化掺杂半导体层。于图案化掺杂半导体层上形成一源极与一漏极，源极与漏极位于半导体层的相对两侧上方，其中位于源极与漏极之间且未被源极与漏极覆盖的半导体层具有一第二厚度，第二厚度介于200埃至800埃。于源极与漏极上形成一栅绝缘层，以覆盖源极与漏极、图案化掺杂半导体层以及半导体层。于栅绝缘层上形成一栅极。

其中，该第二厚度介于300埃至400埃。

其中，该第一厚度大体上大于该第二厚度。

其中，该图案化掺杂半导体层包括N型掺质。

其中，该图案化掺杂半导体层的形成方法包括沉积法。

其中，该图案化掺杂半导体层的形成方法包括化学气相沉积法。

其中，该图案化掺杂半导体层的形成方法包括：于该半导体层上形成一半导体材料层；进行一掺杂工艺，将该半导体材料层转变成一掺杂半导体材料层；以及移除部分该掺杂半导体材料层，以于该半导体层的相对两侧上方形成该图案化掺杂半导体层。

其中，该图案化掺杂半导体层的形成方法以及该源极与该漏极的形成方法包括：于该半导体层上依序形成一掺杂半导体材料层与一导体层；于该导体层上形成一图案化掩膜层；以及以该图案化掩膜层为掩膜，移除部分该导体层与部分该掺杂半导体材料层，以形成该源极与该漏极以及该图案化掺杂半导体层，且使未被该源极与该漏极覆盖的该半导体层具有该第二厚度。

其中，移除部分该导体层与部分该掺杂半导体材料层后，更包括移除未被该源极与该漏极覆盖的部分该半导体层，使该第一厚度大体上大于该第二厚度。

其中，该半导体层的形成方法包括：于该基板上形成一非晶硅层；以及将该非晶硅层转变成一多晶硅层。

其中，将该非晶硅层转变成该多晶硅层的方法包括固相结晶法。

其中，该第一厚度大体上等于该第二厚度。

基于上述，在本发明的薄膜晶体管中，位于源极与漏极之间且未被源极与漏极覆盖的半导体层具有介于200埃至800埃的厚度，使得薄膜晶体管具有较佳的元件特性。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1A至图1D为本发明的第一实施例的一种薄膜晶体管的制造方法的流程剖面示意图；

图2A至图2D为本发明的第二实施例的一种薄膜晶体管的制造方法的流程剖面示意图。

其中，附图标记：

100、100a：薄膜晶体管

102：基板

104a、104b：侧表面

104：半导体层

108：掺杂半导体材料层

110：图案化掺杂半导体层

112、114：掺杂半导体层

112a、114a、120a、122a：内侧边缘

112b、114b、120b、122b：外侧边缘

118：导体层

119：图案化掩膜层

120：源极

122：漏极

130：栅绝缘层

140：栅极

150：绝缘层

t1、t2：厚度

具体实施方式

【第一实施例】

图1A至图1D为本发明的第一实施例的一种薄膜晶体管的制造方法的流程剖面示意图。请参照图1A，首先，于一基板102上形成一半导体层104，半导体层104具有一第一厚度t1。在本实施例中，基板102可以是玻璃基板、石英基板或其它材质基板，本发明并不加以限定。半导体层104例如是多晶硅层，其形成方法例如是沉积法或结晶法。在本实施例中，例如是先于基板102上形成一非晶硅层(未绘示)，再以诸如固相结晶法(SPC)、准分子激光法(ELA)等结晶法将非晶硅层转变成多晶硅层。其中，第一厚度t1例如是介于200埃至800埃，较佳是介于300埃至400埃。

请参照图1B，接着，于半导体层104上形成一图案化掺杂半导体层110。在本实施例中，形成图案化掺杂半导体层110的方法例如是先于半导体层104上形成一掺杂半导体材料层(未绘示)。接着，移除部分掺杂半导体材料层，以形成图案化掺杂半导体层110。在本实施例中，图案化掺杂半导体层110例如是包括N型掺质，其形成方法可以是沉积法或掺杂工艺。举例来说，图案化掺杂半导体层110例如是N型掺杂非晶硅层，其形成方法例如是化学气相沉积法。如图1B所示，图案化掺杂半导体层110例如是包括第一掺杂半导体层112与第二掺杂半导体层114，其中第一掺杂半导体层112例如是包覆半导体层104的一第一侧表面104a，第二掺杂半导体层114例如是包覆半导体层104的一第二侧表面104b，其中第一侧表面104a与第二侧表面104b位于半导体层104的相对两侧。特别一提的是，虽然在本实施例中是以沉积法来形成掺杂半导体材料层为例，但在另一实施例中，也可以是先于半导体层104上形成一半导体材料层，再对半导体材料层进行掺杂工艺以形成掺杂半导体材料层。换言之，图案化掺杂半导体层110可以任何习知方法来形成，本发明未加以限制。

请参照图1C，然后，于图案化掺杂半导体层110上形成一源极120与一漏极122，源极120与漏极122位于半导体层104的相对两侧上方，其中位于源极120与漏极122之间未被源极120与漏极122覆盖的部分半导体层104具有一第二厚度t2，第二厚度t2介于200埃至800埃。在本实施例中，例如是先于图案化掺杂半导体层110上形成一导体层(未绘示)，再对导体层进行图案化，以于半导体层104的相对两侧上方形成源极120与漏极122并暴露出位于源极120与漏极122之间的半导体层104。源极120与漏极122的材料例如是钛、铝、钼及其各种组合或其它导电材料，其形成方法例如是物理气相沉积法。在本实施例中，第一掺杂半导体层112的内侧边缘112a与源极120的内侧边缘120a例如是实质上对齐，以及第二掺杂半导体层114的内侧边缘114a与漏极122的内侧边缘122a例如是实质上对齐。在另一实施例中，先于半导体层104上形成一掺杂半导体材料层(未绘示)，再于掺杂半导体材料层上形成一导体层(未绘示)，再同时对导体层及掺杂半导体材料层进行图案化，可使用同一光罩达成(未绘示)，本发明并不加以限定。

在本实施例中，在形成半导体层104以后，未对部分半导体层104进行移除步骤，因此半导体层104大体上具有均一的厚度，也就是位于源极120与漏极122之间且未被源极120与漏极122覆盖的部分半导体层104与被源极120与漏极122覆盖的部分半导体层104大体上具有相同的厚度。因此，第二厚度t2大体上等同于第一厚度t1，且第二厚度t2较佳是介于300埃至400埃。

请参照图1D，接着，于源极120与漏极122上形成一栅绝缘层130，以覆盖源极120与漏极122以及部分半导体层104。栅绝缘层130的材料例如是氧化硅、氮化硅或其它绝缘材料，其形成方法例如是化学气相沉积法。然后，于栅绝缘层130上形成一栅极140。栅极140的材料例如是钛、铝、钼及其各种组合或其它导电材料，其形成方法例如是物理气相沉积法。而后，于栅极140上形成一绝缘层150，以覆盖栅极140、栅绝缘层130、源极120与漏极122以及半导体层104。绝缘层150的材料例如是氧化硅、氮化硅或其它绝缘材料，其形成方法例如是化学气相沉积法。

在本实施例中，薄膜晶体管100包括基板102、半导体层104、图案化掺杂半导体层110、源极120与漏极122、栅绝缘层130、栅极140以及绝缘层150。半导体层104配置于基板102上。图案化掺杂半导体层110配置于半导体层104的相对两侧上方。图案化掺杂半导体层110例如是包括N型掺质，且图案化掺杂半导体层110例如是包括第一掺杂半导体层112与第二掺杂半导体层114。第一掺杂半导体层112例如是位于半导体层104与源极120之间且包覆半导体层104的一第一侧表面104a，第二掺杂半导体层114例如是位于半导体层104与漏极122之间且包覆半导体层104的一第二侧表面104b，其中第一侧表面104a与第二侧表面104b位于半导体层104的相对两侧。此外，在本实施例中，第一掺杂半导体层112的内侧边缘112a与源极120的内侧边缘120a例如是实质上对齐，以及第二掺杂半导体层114的内侧边缘114a与漏极122的内侧边缘122a例如是实质上对齐。当然，在其它实施例中，第一掺杂半导体层112的内侧边缘112a与源极120的内侧边缘120a也可以未对齐，或者是第二掺杂半导体层114的内侧边缘114a与漏极122的内侧边缘122a也可以未对齐。

源极120与漏极122配置于图案化掺杂半导体层110上且位于半导体层104的相对两侧上方，其中被源极120与漏极122覆盖的半导体层104具有第一厚度t1，以及位于源极120与漏极122之间且未被源极120与漏极122覆盖的半导体层104具有第二厚度t2，第二厚度t2介于200埃至800埃。在本实施例中，半导体层104例如是具有均一的厚度，也就是第二厚度t2大体上等同于第一厚度t1。换言之，被源极120与漏极122覆盖的半导体层104的厚度t1大体上等于位于源极120与漏极122之间且未被源极120与漏极122覆盖的半导体层104的厚度t2。其中，第一厚度t1与第二厚度t2例如是介于300埃至400埃。栅绝缘层130配置于源极120与漏极122以及部分半导体层104上。栅极140配置于栅绝缘层130上。绝缘层150配置于栅极140与栅绝缘层130上，以覆盖栅极140、栅绝缘层130、源极120与漏极122以及半导体层104。

一般来说，作为通道层的半导体层的厚度会影响薄膜晶体管的元件特性。因此，在本实施例的薄膜晶体管100的制造方法中，在形成半导体层104的步骤中将半导体层104的厚度控制为200埃至800埃，使得位于源极120与漏极122之间且未被源极120与漏极122覆盖的半导体层104的厚度为200埃至800埃。经实验证明，当未被源极120与漏极122覆盖的半导体层104的厚度介于200埃至800埃时，薄膜晶体管100确实能具有较佳的元件特性。此外，在本实施例中，可以诸如化学气相沉积法等沉积方式来形成图案化掺杂半导体层110，而无需使用掺杂机台来形成图案化掺杂半导体层110，因此薄膜晶体管100的工艺无须受限于掺杂机台的规格且能与现有的非晶硅薄膜晶体管工艺结合。换言之，薄膜晶体管及其形成方法能够使薄膜晶体管具有较佳的元件特性且符合大面积化生产的要求，以制作能够应用于大尺寸面板中的薄膜晶体管，进而提升面板的显示质量。

【第二实施例】

图2A至图2D为本发明的第二实施例的一种薄膜晶体管的制造方法的流程剖面示意图。请参照图2A，首先，于一基板102上形成一半导体层104，半导体层104具有一第一厚度t1。在本实施例中，基板102可以是玻璃基板、石英基板或其它材质基板。半导体层104例如是多晶硅层，其形成方法例如是沉积法或结晶法。在本实施例中，例如是先于基板102上形成一非晶硅层(未绘示)，再以诸如固相结晶法(SPC)、准分子激光法(ELA)等结晶法将非晶硅层转变成多晶硅层。其中，第一厚度t1例如是介于300埃至2000埃。

请参照图2A，接着，于半导体层104上形成一掺杂半导体材料层108。掺杂半导体材料层108例如是N型掺杂非晶硅层，其形成方法例如是化学气相沉积法。然后，于掺杂半导体材料层108上形成一导体层118。导体层118的材料例如是钛、铝、钼及其各种组合或其它导电材料，其形成方法例如是物理气相沉积法。接着，于导体层118上形成一图案化掩膜层119，图案化掩膜层119遮蔽半导体层104的相对两侧上方。在另一实施例中，也可以不是使用同一图案化掩膜层来同时定义掺杂半导体材料层108及导体层118，本发明并不加以限定。

请参照图2C，然后，以图案化掩膜层119为掩膜，移除部分导体层118与部分掺杂半导体材料层108，以形成源极120与漏极122以及图案化掺杂半导体层110。此外，在本实施例中，在移除部分导体层118与部分掺杂半导体材料层108后，更包括移除未被源极120与漏极122覆盖的部分半导体层104，使得未被源极120与漏极122覆盖的部分半导体层104具有第二厚度t2，第二厚度t2介于200埃至800埃。如此一来，被源极120与漏极122覆盖的半导体层104具有第一厚度t1，位于源极120与漏极122之间且未被源极120与漏极122覆盖的半导体层104具有第二厚度t2，且第一厚度t1大体上大于第二厚度t2。其中，移除部分导体层118、部分掺杂半导体材料层108以及部分掺杂半导体材料层108的方法例如是干式蚀刻工艺或湿式蚀刻工艺或是先湿式蚀刻工艺后再干式蚀刻工艺。而后，移除图案化掩膜层119。特别一提的是，在本实施例中，是以图案化掩膜层119为掩膜来移除部分掺杂半导体材料层108以形成图案化掺杂半导体层110，然而，在另一实施例中，也可以在形成是在形成源极120与漏极122之后就先移除图案化掩膜层119，再以源极120与漏极122为掩膜来移除部分掺杂半导体材料层108以形成图案化掺杂半导体层110。

在本实施例中，图案化掺杂半导体层110例如是包括第一掺杂半导体层112与第二掺杂半导体层114。由于源极120与漏极122以及图案化掺杂半导体层110是由同一道光罩所形成的图案化掩膜层119来形成，因此第一掺杂半导体层112的内侧边缘112a与源极120的内侧边缘120a例如是实质上对齐，以及第二掺杂半导体层114的内侧边缘114a与漏极122的内侧边缘122a例如是实质上对齐。第一掺杂半导体层112的外侧边缘112b与源极120的外侧边缘120b例如是实质上对齐，以及第二掺杂半导体层114的外侧边缘114b与漏极122的外侧边缘122b例如是实质上对齐。此外，第一掺杂半导体层112例如是位于半导体层104与源极120之间且包覆半导体层104的一第一侧表面104a，第二掺杂半导体层114例如是位于半导体层104与漏极122之间且包覆半导体层104的一第二侧表面104b，其中第一侧表面104a与第二侧表面104b位于半导体层104的相对两侧。但在另一实施例中，源极120和漏极122也可以不包覆半导体层104的侧表面，而是源极120的外侧边缘和漏极122的外侧边缘与半导体层104的侧表面实质上对齐(未绘示)。

请参照图2D，接着，于源极120与漏极122上形成一栅绝缘层130，以覆盖源极120与漏极122以及部分半导体层104。然后，于栅绝缘层130上形成一栅极140。而后，于栅极140上形成一绝缘层150，以覆盖栅极140、栅绝缘层130、源极120与漏极122以及半导体层104。其中，栅绝缘层130、栅极140以及绝缘层150的材料与形成方法可以参照第一实施例中所述，于此不赘述。

在本实施例中，薄膜晶体管100a包括基板102、半导体层104、图案化掺杂半导体层110、源极120与漏极122、栅绝缘层130、栅极140以及绝缘层150。半导体层104配置于基板102上。图案化掺杂半导体层110配置于半导体层104的相对两侧上方。图案化掺杂半导体层110例如是包括N型掺质，且图案化掺杂半导体层110例如是包括第一掺杂半导体层112与第二掺杂半导体层114。第一掺杂半导体层112例如是位于半导体层104与源极120之间且包覆半导体层104的一第一侧表面104a，第二掺杂半导体层114例如是位于半导体层104与漏极122之间且包覆半导体层104的一第二侧表面104b，其中第一侧表面104a与第二侧表面104b位于半导体层104的相对两侧。此外，在本实施例中，第一掺杂半导体层112的内侧边缘112a与源极120的内侧边缘120a例如是实质上对齐，以及第二掺杂半导体层114的内侧边缘114a与漏极122的内侧边缘122a例如是实质上对齐。第一掺杂半导体层112的外侧边缘112b与源极120的外侧边缘120b例如是实质上对齐，以及第二掺杂半导体层114的外侧边缘114b与漏极122的外侧边缘122b例如是实质上对齐。

源极120与漏极122配置于图案化掺杂半导体层110上且位于半导体层104的相对两侧上方，其中被源极120与漏极122覆盖的半导体层104具有第一厚度t1，以及位于源极120与漏极122之间且未被源极120与漏极122覆盖的半导体层104具有第二厚度t2，第二厚度t2介于200埃至800埃。在本实施例中，第一厚度t1大体上大于第二厚度t2，也就是说，被源极120与漏极122覆盖的半导体层104的厚度t1大体上大于位于源极120与漏极122之间且未被源极120与漏极122覆盖的半导体层104的厚度t2。其中，第一厚度t1例如是介于300埃至2000埃，以及第二厚度t2例如是介于300埃至400埃。栅绝缘层130配置于源极120与漏极122以及部分半导体层104上。栅极140配置于栅绝缘层130上。绝缘层150配置于栅极140与栅绝缘层130上，以覆盖栅极140、栅绝缘层130、源极120与漏极122以及半导体层104。

一般来说，在移除掺杂半导体材料层108与导体层118以形成图案化掺杂半导体层110以及源极120与漏极122的工艺中，可能会一并向下移除未被源极120与漏极122覆盖的半导体层104(即通道层)，导致薄膜晶体管的元件特性受影响。因此，在本实施例中，将移除半导体层104的工艺控制成使得未被源极120与漏极122覆盖的半导体层104具有200埃至800埃的厚度。如此一来，使得薄膜晶体管100a具有较佳的元件特性。此外，在本实施例中，可以诸如化学气相沉积法等沉积方式来形成图案化掺杂半导体层110，而无需使用掺杂机台来形成图案化掺杂半导体层110，因此薄膜晶体管100a的工艺无须受限于掺杂机台的规格且能与现有的非晶硅薄膜晶体管工艺结合。换言之，薄膜晶体管及其形成方法能够使薄膜晶体管具有较佳的元件特性且符合大面积化生产的要求，以制作能够应用于大尺寸面板中的薄膜晶体管，进而提升面板的显示质量。

特别注意的是，虽然在上述的实施例中是分别以具有图1D与图2D所示的结构的薄膜晶体管100、100a以及其所述工艺为例，然而本发明不限于此，换言之，本发明的薄膜晶体管及其制造方法的精神在于使未被源极与漏极覆盖的半导体层的厚度介于200埃至800埃，因此本发明的薄膜晶体管及其制造方法可应用于具有其它结构的薄膜晶体管中。举例来说，虽然图1D所示的薄膜晶体管100中是以第一厚度t1大体上等于第二厚度t2为例，但在另一实施例中，在具有图1D所示的结构的薄膜晶体管中，第一厚度t1也可以是大体上大于第二厚度t2，其中未被源极与漏极覆盖的半导体层的厚度t2介于200埃至800埃。相似地，在又一实施例中，在具有图2D所示的结构的薄膜晶体管中，第一厚度t1也可以是大体上等于第二厚度t2，其中未被源极与漏极覆盖的半导体层的厚度t2介于200埃至800埃。

综上所述，在本发明的薄膜晶体管中，位于源极与漏极之间且未被源极与漏极覆盖的半导体层具有介于200埃至800埃的厚度，使得薄膜晶体管具有较佳的元件特性。在一实施例中，在形成半导体层的步骤中，就将半导体层的厚度控制成介于200埃至800埃，使得薄膜晶体管的半导体层实质上具有均一的厚度。换言之，位于源极与漏极之间且未被源极与漏极覆盖的半导体层与被源极与漏极覆盖的半导体层实质上具有相同的厚度，此厚度介于200埃至800埃，且较佳是介于300埃至400埃。在另一实施例中，在形成源极与漏极后，藉由移除未被源极与漏极覆盖的部分半导体层，使得未被源极与漏极覆盖的部分半导体层具有介于200埃至800埃的厚度，且较佳是介于300埃至400埃。如此一来，使得薄膜晶体管具有较佳的元件特性。

特别一提的是，本发明的薄膜晶体管的形成方法可以与现有的非晶硅薄膜晶体管工艺结合，以制作出顶栅极型多晶硅薄膜晶体管。其中，例如是以固相结晶法等结晶法将非晶硅层转变成多晶硅层，以及使用诸如化学气相沉积法等沉积方式来形成图案化掺杂半导体层，使得薄膜晶体管的工艺无须使用掺杂机台。因此，本发明的薄膜晶体管及其形成方法能够使薄膜晶体管具有较佳的元件特性且符合大面积化生产的要求，以制作能够应用于大尺寸面板中的薄膜晶体管，进而提升面板的显示质量。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。

Claims (21)

1.一种薄膜晶体管，其特征在于，包括：

一基板；

一半导体层，配置于该基板上；

一图案化掺杂半导体层，配置于该半导体层的相对两侧上方；

一源极与一漏极，配置于该图案化掺杂半导体层上且位于该半导体层的相对两侧上方，其中被该源极与该漏极覆盖的部分该半导体层具有一第一厚度，以及位于该源极与该漏极之间且未被该源极与该漏极覆盖的部分该半导体层具有一第二厚度，该第二厚度介于200埃至800埃；

一栅绝缘层，配置于该源极与该漏极以及部分该半导体层上；以及

一栅极，配置于该栅绝缘层上。

2.根据权利要求1所述的薄膜晶体管，其特征在于，该第二厚度介于300埃至400埃。

3.根据权利要求1所述的薄膜晶体管，其特征在于，该半导体层包括一多晶硅层。

4.根据权利要求1所述的薄膜晶体管，其特征在于，该图案化掺杂半导体层包括一N型掺杂非晶硅层。

5.根据权利要求1所述的薄膜晶体管，其特征在于，该图案化掺杂半导体层包括一第一掺杂半导体层与一第二掺杂半导体层，该第一掺杂半导体层位于该半导体层与该源极之间且包覆该半导体层的一第一侧表面，该第二掺杂半导体层位于该半导体层与该漏极之间且包覆该半导体层的一第二侧表面，其中该第一侧表面与该第二侧表面位于该半导体层的相对两侧。

6.根据权利要求5所述的薄膜晶体管，其特征在于，该第一掺杂半导体层的内侧边缘与该源极的内侧边缘对齐，以及该第二掺杂半导体层的内侧边缘与该漏极的内侧边缘对齐。

7.根据权利要求6所述的薄膜晶体管，其特征在于，该第一掺杂半导体层的外侧边缘与该源极的外侧边缘对齐，以及该第二掺杂半导体层的外侧边缘与该漏极的外侧边缘对齐。

8.根据权利要求1所述的薄膜晶体管，其特征在于，该第一厚度大体上大于该第二厚度。

9.根据权利要求1所述的薄膜晶体管，其特征在于，该第一厚度大体上等于该第二厚度。

10.一种薄膜晶体管的制造方法，其特征在于，包括：

于一基板上形成一半导体层，该半导体层具有一第一厚度；

于该半导体层上形成一图案化掺杂半导体层；

于该图案化掺杂半导体层上形成一源极与一漏极，该源极与该漏极位于该半导体层的相对两侧上方，其中位于该源极与该漏极之间且未被该源极与该漏极覆盖的该半导体层具有一第二厚度，该第二厚度介于200埃至800埃；

于该源极与该漏极上形成一栅绝缘层，以覆盖该源极与该漏极以及部分该半导体层；以及

于该栅绝缘层上形成一栅极。

11.根据权利要求10所述的薄膜晶体管的制造方法，其特征在于，该第二厚度介于300埃至400埃。

12.根据权利要求10所述的薄膜晶体管的制造方法，其特征在于，该第一厚度大体上大于该第二厚度。

13.根据权利要求10所述的薄膜晶体管的制造方法，其特征在于，该图案化掺杂半导体层包括N型掺质。

14.根据权利要求10所述的薄膜晶体管的制造方法，其特征在于，该图案化掺杂半导体层的形成方法包括沉积法。

15.根据权利要求14所述的薄膜晶体管的制造方法，其特征在于，该图案化掺杂半导体层的形成方法包括化学气相沉积法。

16.根据权利要求10所述的薄膜晶体管的制造方法，其特征在于，该图案化掺杂半导体层的形成方法包括：

于该半导体层上形成一半导体材料层；

进行一掺杂工艺，将该半导体材料层转变成一掺杂半导体材料层；以及

移除部分该掺杂半导体材料层，以于该半导体层的相对两侧上方形成该图案化掺杂半导体层。

17.根据权利要求10所述的薄膜晶体管的制造方法，其特征在于，该图案化掺杂半导体层的形成方法以及该源极与该漏极的形成方法包括：

于该半导体层上依序形成一掺杂半导体材料层与一导体层；

于该导体层上形成一图案化掩膜层；以及

以该图案化掩膜层为掩膜，移除部分该导体层与部分该掺杂半导体材料层，以形成该源极与该漏极以及该图案化掺杂半导体层，且使未被该源极与该漏极覆盖的该半导体层具有该第二厚度。

18.根据权利要求17所述的薄膜晶体管的制造方法，其特征在于，移除部分该导体层与部分该掺杂半导体材料层后，更包括移除未被该源极与该漏极覆盖的部分该半导体层，使该第一厚度大体上大于该第二厚度。

19.根据权利要求10所述的薄膜晶体管的制造方法，其特征在于，该半导体层的形成方法包括：

于该基板上形成一非晶硅层；以及

将该非晶硅层转变成一多晶硅层。

20.根据权利要求19所述的薄膜晶体管的制造方法，其特征在于，将该非晶硅层转变成该多晶硅层的方法包括固相结晶法。

21.根据权利要求10所述的薄膜晶体管的制造方法，其特征在于，该第一厚度大体上等于该第二厚度。

Images