CN101958327B

CN101958327B - 单极cmos器件及其制造方法

Info

Publication number: CN101958327B
Application number: CN2009100549535A
Authority: CN
Inventors: 肖德元; 季明华; 吴汉明
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2009-07-16
Filing date: 2009-07-16
Publication date: 2012-01-25
Anticipated expiration: 2029-07-16
Also published as: CN101958327A

Abstract

一种单极CMOS器件及其制造方法，所述单极CMOS器件包括：绝缘体上硅，所述绝缘体上硅包括底层硅、依次位于底层硅上的埋氧层和顶层硅；位于顶层硅内串联的第一场效应晶体管以及第二场效应晶体管，且沟道区的掺杂类型均为P型，源极以及漏极的掺杂类型均为N型；所述第二场效应晶体管的源极以及漏极形成于顶层硅内、埋氧层表面，其中漏极与栅极底部留有间隙；所述第二场效应晶体管还具有背栅，所述背栅形成于埋氧层底部、底层硅内与沟道区的相对应一侧。本发明所述的单极CMOS器件，使用NMOS晶体管代替PMOS晶体管的作用，将两个NMOS晶体管串联互补，实现同等的逻辑功能的同时，提高器件在逻辑转换时的响应速度。

Description

单极CMOS器件及其制造方法

技术领域

本发明涉及半导体CMOS工艺，特别涉及一种单极CMOS器件及其制造方法。

背景技术

互补型金属氧化物半导体(CMOS：Complementary Metal OxideSemiconductor)是现代半导体集成电路技术的基础，组成数字集成电路的最基本单元。CMOS器件是NMOS晶体管和PMOS晶体管的一种有机组合，构成逻辑器件，其优点在于仅有逻辑状态转换时，才会产生大电流，而在稳定的逻辑状态下，只有极小的电流通过，因此能够大幅减小逻辑电路的功耗。

如图1所示，为现有一种典型的CMOS器件(反相器)的结构，包括串联的NMOS晶体管M1以及PMOS晶体管M2，一端接地，另一端接电源Vdd。NMOS晶体管M1与PMOS晶体管中M2，栅极相连作为输入端Vin，源漏相连作为输出端Vout，所述NMOS晶体管M1与PMOS晶体管M2具有相反的阈值电压，当输入端Vin输入低电平时，PMOS晶体管M2导通，NMOS晶体管M1截止，输出电压Vout接近Vdd，视为输出高电平；当输入端Vin输入高电平时，NMOS晶体管M1导通，PMOS晶体管M2截止，输出电压Vout接近于地即0V，视为输出低电平。

众所周知，在室温下硅中空穴的载流子迁移率为450cm²/Vs，而电子的载流子迁移率为1500cm²/Vs，对于其他半导体材料如GaInAs以及InAs而言，空穴与电子的载流子迁移率差别为一个数量级。因此使用空穴作为主要载流子的PMOS晶体管中载流子迁移的速度总是要远低于NMOS晶体管，PMOS晶体管成为影响CMOS器件响应速度的最重要因素，而如何提高CMOS器件中的载流子迁移率成为急需解决的问题。

发明内容

本发明解决的问题是提供一种CMOS器件，具有较高的载流子迁移率，避免因为PMOS晶体管与NMOS晶体管的载流子迁移率差异过大而影响CMOS器件的响应速度。

本发明提供的一种单极CMOS器件，包括：

绝缘体上硅，所述绝缘体上硅包括底层硅、依次位于底层硅上的埋氧层和顶层硅；

位于顶层硅内串联的第一场效应晶体管以及第二场效应晶体管，且沟道区的掺杂类型均为P型，源极以及漏极的掺杂类型均为N型；

所述第二场效应晶体管的源极以及漏极形成于顶层硅内、埋氧层表面，其中漏极与栅极底部留有间隙；

所述第二场效应晶体管还具有背栅，所述背栅形成于埋氧层底部、底层硅内与沟道区的相对应一侧。

作为可选方案的，第一场效应晶体管的源极、漏极以及第二场效应晶体管的源极均形成有与相应的各自栅极底部重叠的N型低掺杂注入区NLDD；所述第二场效应晶体管的栅极具有双层侧壁；所述第一场效应晶体管的漏极与第二场效应晶体管的源极连接。

作为优选方案，所述第一场效应晶体管的漏极与第二场效应晶体管的源极为同一层。

本发明还提供了一种单极CMOS器件的制造方法，包括：

提供绝缘体上硅，所述绝缘体上硅包括底层硅、依次位于底层硅上的埋氧层和顶层硅，且所述埋氧层底部、底层硅内的预定区域形成有N型掺杂的背栅；

在顶层硅内进行等离子掺杂形成P型阱区，且所述P型阱区深度等于顶层硅厚度，并覆盖背栅所在位置；

在P型阱区的表面依次沉积栅介质层以及栅电极，并刻蚀形成第一栅极以及第二栅极，所述第二栅极与背栅对准；

在第一栅极两侧以及第二栅极朝向第一栅极一侧的P型阱区上形成N型低掺杂注入区NLDD；

在第二栅极的侧面形成第一侧壁；

在第一栅极的侧面以及第一侧壁外侧形成第二侧壁；

在第一栅极两侧以及第二栅极两侧的P型阱区内离子注入，形成N型注入区，所述N型注入区作为单极CMOS器件的源极或漏极。

作为优选方案，所述在第一栅极以及第二栅极两侧的P型阱区内形成N型注入区，具体为采用非对称性离子注入，离子注入方向与P型阱区表面形成夹角，并在离子注入过程中旋转半导体晶圆；所述离子注入与P型阱区表面形成夹角范围为20度～45度。

作为优选方案，在第二栅极两侧的P型阱区进行离子注入时，注入深度不小于顶层硅厚度，使得第二栅极两侧形成的N型注入区与埋氧层相连。

作为优选方案，在第一栅极以及第二栅极之间的P型阱区内形成连续的N型注入区。

本发明所述的单极CMOS器件中，场效应晶体管的沟道区掺杂类型均为P型，源漏极的掺杂类型均为N型，电子作为主要载流子，相当于将两个NMOS晶体管串联。与现有的CMOS器件相比，避免了因使用较慢载流子迁移率的PMOS晶体管，而影响CMOS器件的响应速度的问题。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其他目的、特征和优势将更加清晰。附图中与现有技术相同的部件使用了相同的附图标记。附图并未按比例绘制，重点在于示出本发明的主旨。在附图中为清楚起见，放大了层和区域的尺寸。

图1是现有一种CMOS器件(反相器)的结构示意图；

图2是本发明所述单极CMOS器件的剖面结构图；

图3是本发明所述单极CMOS器件的逻辑等效电路；

图4至图13为本发明所述单极CMOS器件制造方法的工艺剖面图。

具体实施方式

现有的CMOS器件中，PMOS晶体管以及NMOS晶体管由于分别使用空穴以及电子作为主要载流子，而在同种半导体材料中，空穴与电子的载流子迁移率具有较大差距，因此载流子迁移率较慢的PMOS晶体管直接影响了CMOS器件的响应速度。

本发明所述的单极CMOS器件的原理，即使用NMOS晶体管代替PMOS晶体管的作用，将两个NMOS晶体管串联互补，实现同等的逻辑功能的同时，提高器件在逻辑转换时的响应速度。

本发明提供的一种单极CMOS器件如图2所示，基本包括：

绝缘体上硅10，所述绝缘体上硅包括底层硅100、依次位于底层硅100上的埋氧层101和顶层硅102；

位于顶层硅102内串联的第一场效应晶体管N1以及第二场效应晶体管N2；所述第一场效应晶体管N1的源极11、漏极12以及第二场效应晶体管N2的源极21、漏极22掺杂类型均为N型；所述第一场效应晶体管N1的沟道区15以及第二场效应晶体管N2的沟道区25的掺杂类型均为P型；

所述第二场效应晶体管N2的源极21以及漏极22形成于顶层硅102内、埋氧层101的表面，其中漏极22与栅极23底部留有间隙；

所述第二场效应晶体管N2还具有背栅24，所述背栅24形成于埋氧层101的底部、底层硅100内与沟道区25的相对应一侧。

作为可选方案的，第一场效应晶体管N1的源极11、漏极12以及第二场效应晶体管N2的源极21均形成有与相应的栅极13或栅极23底部重叠的N型低掺杂注入区(NLDD)14；所述第二场效应晶体管N2的栅极23具有双层侧壁；所述第一场效应晶体管N1的漏极12与第二场效应晶体管N2的源极21连接，在图2中漏极12与源极21通过互连线电连接。

作为优选方案，所述第一场效应晶体管N1的漏极12与第二场效应晶体管的源极21还可以为同一层。

下面对本发明所述的单极CMOS器件的工作原理做介绍。

假设所述第一场效应晶体管N1的阈值电压为V_T1；第二场效应晶体管N2的阈值电压为V_T2，由于第一场效应晶体管N1以及第二场效应晶体管N1均为NMOS晶体管，故V_T1以及V_T2为正。

将第一场效应晶体管N1的栅极13以及第二场效应晶体管N2的栅极23相连接，作为单极CMOS器件的输入端Vin；将第一场效应晶体管N1的漏极12以及第二场效应晶体管N2的源极21相连接，作为单极CMOS器件的输出端Vout；将第一场效应晶体管N1的源极11接地，第二场效应晶体管N2的漏极22接正向电源Vdd，背栅24接正向固定电压V_T2。

由于第二场效应晶体管N2中，漏极22与栅极23底部留有间隙，因此正常情况下在栅极23上外加正偏电压并不能直接在源极21以及漏极22之间、栅极23底部形成导电的沟道，栅极23上的正偏电压只能使得沟道区25顶部发生反型，聚集负电荷(电子)。

此外源极21以及漏极22形成于顶层硅102内、埋氧层101的表面，即源极21、漏极22以及两者之间的沟道区25均与埋氧层101相接触，且背栅24与沟道区25相对应，埋氧层101相当于起到栅介质层的作用。只需在背栅24上外加足够的正偏电压，使得沟道区25的底部靠近埋氧层101处反型，在源极21以及漏极22之间将形成导电沟道，从而开启第二场效应晶体管N2。故第二场效应晶体管N2应当等效为一个倒置的NMOS晶体管，背栅24为控制栅，沟道区25的顶部相当于衬底。

本发明所述的单极CMOS器件的等效电路图如图3所示。

结合图2以及图3所示，当输入端Vin接入高电平(逻辑输入1)，即使得Vin＞V_T1＞0时，首先第一场效应晶体管N1开启，电子从第一场效应晶体管N1的源极11流向漏极12，同时，与第一场效应晶体管N1的漏极12相连接的第二场效应晶体管N2的源极21将聚集电子，并通过N型浅掺杂注入区14，影响沟道区25顶部的电势位；而第二场效应晶体管N2中栅极23上也输入了高电平，使得沟道区25的顶部反型，沟道区25顶部也聚集电子；在上述两方面作用下，沟道区25顶部的电势位被拉低趋于负值，根据衬底偏置效应的原理，所述第二场效应晶体管N2的阈值电压将提高，而背栅24的电压为原阈值电压V_T2，第二场效应晶体管N2被关闭。输出端Vout输出低电平(逻辑输出0)；

当输入端Vin接入低电平(逻辑输入0)，使得Vin＜0时，首先第一场效应晶体管N1关闭，第二场效应晶体管N2中栅极23为低电平，沟道区25顶部及其附近聚集的电子消失，电势位恢复使得衬底偏置效应消除，阈值电压也复位为V_T2，第二场效应晶体管N2被开启。输出端Vout输出高电平Vdd(逻辑输出1)。

从上述过程可知，本发明所述的单极CMOS器件，同样能够实现现有的CMOS反相器的逻辑功能；并通过使用两个NMOS晶体管，以电子为主要载流子，大大提高了响应速度。

基于上述的单极CMOS器件的结构，本发明还提供了一种单极CMOS器件的制造方法，基本步骤包括：

S1、提供绝缘体上硅，所述绝缘体上硅包括底层硅、依次位于底层硅上的埋氧层和顶层硅，且所述埋氧层底部、底层硅内的预定区域形成有N型掺杂的背栅；

S2、在顶层硅内进行等离子掺杂形成P型阱区，且所述P型阱区深度等于顶层硅厚度，并覆盖背栅所在位置；

S3、在P型阱区的表面依次沉积栅介质层以及栅电极，并刻蚀形成第一栅极以及第二栅极，所述第二栅极与背栅对准；

S4、在第一栅极两侧以及第二栅极朝向第一栅极一侧的P型阱区内形成N型低掺杂注入区NLDD；

S5、在第二栅极的侧面形成第一侧壁；然后在第一栅极的侧面以及第一侧壁外侧形成第二侧壁；

S6、在第一栅极两侧以及第二栅极两侧的P型阱区内离子注入，形成N型注入区，所述N型注入区作为单极CMOS器件的源极或漏极；具体可以为采用非对称性离子注入，离子注入方向与P型阱区表面形成夹角，并在离子注入过程中旋转半导体晶圆。

下面结合图4至图13所示的工艺剖面图，对本发明所述单极CMOS器件的制造工艺的具体实施例做进一步介绍。

如图4所示，形成底层硅100，在底层硅100的预定区域内形成有N型掺杂的背栅24。

如图5所示，在底层硅100上依次形成埋氧层101以及顶层硅102，所述底层硅100、埋氧层101以及顶层硅102形成绝缘体上硅10。

所述底层硅100以及顶层硅102的材料可以为单晶硅或多晶硅，所述埋氧层101的材料可以为氧化硅，上述三层可以通过化学气相沉积CVD形成。

如图6所示，在顶层硅102的预定区域内形成P型阱区201，所述P型阱区201可以通过离子注入形成，控制离子注入的能量，使得P型阱区201的深度等于顶层硅102的厚度，并覆盖背栅24所在位置。

如图7所示，在P型阱区201的表面依次形成栅介质层202以及栅电极203，所述栅介质层202材质可以为氧化硅，所述栅电极203材质可以为多晶硅，上述两层可以通过化学气相沉积CVD形成。

如图8所示，使用掩膜刻蚀所述栅介质层202以及栅电极203，在预定区域形成第一栅极13以及第二栅极23，其中第二栅极23与埋氧层101底部的背栅24对准。

如图9所示，使用掩膜遮挡住第二栅极23及其两侧区域，在第一栅极13的两侧P型阱区201上以及第二栅极23朝向第一栅极13的一侧P型阱区201上形成N型轻掺杂注入区(NLDD)204；在本实施例中，所述第一栅极13以及第二栅极23之间P型阱区201上的N型轻掺杂注入区可以是相连的；所述N型轻掺杂注入区204可以通过反向离子注入形成，所述反向离子注入的能量以及剂量决定了N型轻掺杂注入区204的深度以及浓度，具体的工艺参数根据需要进行设定。

如图10所示，在第一栅极13、第二栅极23以及P型阱区201的表面形成间隔层205，所述间隔层205可以是氮化硅或氧化硅，可以通过化学气相沉积形成。然后刻蚀掉第一栅极13及其两侧P型阱区201表面的间隔层205，保留第二栅极23及其两侧的部分。

如图11所示，在第二栅极23的两侧形成第一侧壁206，所述第一侧壁206可以是通过对间隔层205进行RIE等离子刻蚀形成的，且在RIE等离子刻蚀过程中需要用掩膜保护第一栅极13及其两侧P型阱区201不受刻蚀影响。

如图12所示，在第一栅极13的两侧，第一侧壁206的外侧形成第二侧壁207。所述第二侧壁207可以是氮化硅或者氧化硅，形成方法可以与第一侧壁206类似。使得所述第二栅极23形成有两层侧壁。

如图13所示，在第一栅极13两侧以及第二栅极23两侧的P型阱区201内离子注入，形成N型注入区210、N型注入区208以及N型注入区209，作为单极CMOS器件的源极或者漏极。

其中第一栅极13及其两侧的N型注入区构成了第一场效应晶体管，第二栅极23及其两侧的N型注入区构成了第二场效应晶体管，其中N型注入区210作为第一场效应晶体管的源极，N型注入区209作为第二场效应晶体管的漏极，而N型注入区208既是第一场效应晶体管的漏极，也作为第二场效应晶体管的源极。

由于第二栅极23的侧壁有两层较第一栅极13的侧壁更厚，且第二栅极23底部的漏极一侧未形成N型浅掺杂注入区NLDD，因此第二栅极23的底部与漏极存在间隙。

另外，N型注入区210与N型注入区208之间以及N型注入区208与N型注入区209之间的P型阱区分别成为第一场效应晶体管以及第二场效应晶体管的沟道区。

本实施例中，所述离子注入形成源极、漏极可以采用非对称性离子注入，离子注入方向与P型阱区表面形成夹角，并在离子注入过程中旋转半导体晶圆；所述离子注入与P型阱区表面形成夹角范围为20度～45度。且在第二栅极23两侧的P型阱区201进行离子注入时，注入深度不小于顶层硅102厚度，使得第二栅极23两侧形成的N型注入区209以及N型注入区208，即第二场效应晶体管的源、漏极与埋氧层101相连。

除上述通过一次离子注入，形成单极CMOS器件的源、漏极的方法外，还可以使用掩膜采用不同的离子注入参数，分步在第一栅极13以及第二栅极23两侧的P型阱区201上形成源极、漏极，然后将第一场效应晶体管的漏区与第二场效应晶体管的源区连接。此处仅为可选实施例，本领域技术人员应当容易推知具体的工艺步骤，此处不再赘述。

在完成上述工艺后，还包括在单极CMOS器件的表面形成绝缘隔离，并引出有源区的互连线的步骤。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种单极CMOS器件，其特征在于，包括：

位于顶层硅内串联的第一场效应晶体管以及第二场效应晶体管，且沟道区的掺杂类型均为P型，源极以及漏极的掺杂类型均为N型；所述第一场效应晶体管的漏极与第二场效应晶体管的源极连接，所述第一场效应晶体管的漏极与第二场效应晶体管的源极为同一层；

2.如权利要求1所述的单极CMOS器件，其特征在于，所述第一场效应晶体管的源极、漏极形成有与栅极底部重叠的N型低掺杂注入区；所述第二场效应晶体管的源极形成有与栅极底部重叠的N型低掺杂注入区。

3.如权利要求1所述的单极CMOS器件，其特征在于，所述第二场效应晶体管的栅极具有双层侧壁。

4.一种单极CMOS器件的制造方法，其特征在于，包括：

在第一栅极两侧以及第二栅极朝向第一栅极一侧的P型阱区上形成N型低掺杂注入区；

在第二栅极的侧面形成第一侧壁；

在第一栅极的侧面以及第一侧壁外侧形成第二侧壁；

在第一栅极两侧以及第二栅极两侧的P型阱区内离子注入，形成N型注入区。

5.如权利要求4所述的单极CMOS器件的制造方法，其特征在于，所述在第一栅极以及第二栅极两侧的P型阱区内形成N型注入区，具体为采用非对称性离子注入，离子注入方向与P型阱区表面形成夹角，并在离子注入过程中旋转半导体晶圆。

6.如权利要求5所述的单极CMOS器件的制造方法，其特征在于，所述离子注入与P型阱区表面形成夹角范围为20度～45度。

7.如权利要求4所述的单极CMOS器件的制造方法，其特征在于，在第二栅极两侧的P型阱区进行离子注入时，注入深度不小于顶层硅厚度，使得第二栅极两侧形成的N型注入区与埋氧层相连。

8.如权利要求7所述的单极CMOS器件的制造方法，其特征在于，在第一栅极以及第二栅极之间的P型阱区内形成连续的N型注入区。