CN104885189A - 具有改进的温度稳定性的金属氧化物tft - Google Patents
具有改进的温度稳定性的金属氧化物tft Download PDFInfo
- Publication number
- CN104885189A CN104885189A CN201380066569.1A CN201380066569A CN104885189A CN 104885189 A CN104885189 A CN 104885189A CN 201380066569 A CN201380066569 A CN 201380066569A CN 104885189 A CN104885189 A CN 104885189A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- metal oxide
- oxide semiconductor
- energy level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 78
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 78
- 239000000463 material Substances 0.000 claims abstract description 67
- 238000002161 passivation Methods 0.000 claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 239000010409 thin film Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000002156 mixing Methods 0.000 claims description 5
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 4
- 230000006872 improvement Effects 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 4
- 238000001771 vacuum deposition Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 238000004062 sedimentation Methods 0.000 claims description 2
- 238000005118 spray pyrolysis Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000005286 illumination Methods 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 238000011946 reduction process Methods 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229960005196 titanium dioxide Drugs 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明涉及金属氧化物薄膜晶体管，其包括金属氧化物半导体沟道，所述金属氧化物半导体具有处于第一能级的导带。所述晶体管还包括覆盖所述金属氧化物半导体沟道的至少一部分的钝化材料层。所述钝化材料具有处于第二能级的导带，所述第二能级等于所述第一能级或比所述第一能级高不到0.5eV。
Description
技术领域
本发明一般涉及薄膜晶体管(TFT)形式的金属氧化物半导体膜且更具体地涉及负偏压温度应力稳定性。
背景技术
具有金属氧化物半导体层作为有源沟道层的薄膜晶体管(MOTFT)由于其高载流子迁移率及其用于下一代显示器和薄膜电子装置的潜能而引起了巨大关注。然而，当代仍待解决的问题包括这种晶体管在黑暗和在光照下电流-电压特性的操作稳定性。在具有相关高迁移率的装置中这些问题更意义深远。由于在宽带离子半导体与窄带共价半导体之间存在差别，所以在MOTFT中不稳定性的潜在机理与在a-Si TFT中观察到的根本不同。
对于在负偏压温度应力下的金属氧化物TFT，所述金属氧化物在电子和水存在下经历还原(即损失氧)，导致阀值电压(Vth)中的负偏移。
e-+MO+H2O→M++2OH-
M+损失氧Vth→负
当TFT在其中产生许多电子和空穴的光照下时这一点特别地意义深远。降低负偏压温度应力的一种策略是限制水的存在，目前这主要通过在TFT周围具有良好的钝化来实现。然而，提供对水的完全阻挡(钝化)困难且成本高。而且，必须对能够被金属氧化物半导体沟道层吸收的所有短波长的光进行阻挡，从而在沟道层中减少光诱发的电子。在有源矩阵显示器应用中，完全阻挡光到达沟道层也是困难的。一部分少量的光将通过散射和波导而进入金属氧化物层。尽管可以争辩道进入TFT的水汽的量和碰撞在TFT上的光的量小，但必须理解，这些影响将发生在TFT的整个寿命上。因此，需要另外的方法以在有杂散光碰撞在金属氧化物上的情况下降低负偏压温度应力下Vth偏移的敏感性。
因此，高度有利的是纠正先前技术中固有的上述和其他缺陷。
发明概述
根据本发明的实施方案实现本发明的期望目的，其中金属氧化物薄膜晶体管包括金属氧化物半导体沟道，所述金属氧化物半导体具有处于第一能级的导带。所述晶体管还包括覆盖所述金属氧化物半导体沟道的至少一部分的钝化材料层。所述钝化材料具有处于第二能级的导带，所述第二能级小于所述第一能级、等于所述第一能级或比所述第一能高不到0.5eV。
简要地，根据制造具有改进的温度稳定性的金属氧化物薄膜晶体管的方法实现了本发明的期望目的，所述方法包括如下步骤，但不一定是所列顺序：提供基材；形成栅极，所述栅极具有覆盖所述栅极的至少一部分的栅极电介质层；以及将金属氧化物半导体层沉积在栅极电介质上且与所述栅极相对，所述金属氧化物半导体具有处于第一能级的导带。所述方法还包括将隔开的源极与漏极触点放置在所述金属氧化物半导体层上并且在所述栅极的相对立的侧面上。所述源极与漏极触点限定出所述金属氧化物半导体层中的沟道区域，所述沟道区域处于所述隔开的源极与漏极触点之间并与所述栅极基本对齐。将钝化材料层放置在金属氧化物半导体沟道区域上。所述钝化材料具有处于第二能级的导带，所述第二能级等于所述第一能级或比所述第一能级高不到0.5eV。
附图简述
结合附图，根据本发明优选实施方案的如下详细说明，将使得本领域技术人员易于理解本发明的上述和另外以及更具体的目的和优势，其中：
图1是具有钝化层和欧姆源极-漏极触点的典型MOTFT的简化图层图；
图2是显示负偏压下的图1的MOTFT的简化能带图；且
图3是显示根据本发明的具有优化的钝化层的负偏压下的MOTFT的简化能带图。
附图详述
具体参考图1，显示了具有钝化层和欧模源极-漏极触点的典型MOTFT 10的简化的图层图。在该具体实例中，MOTFT 10是底部栅极和顶部源极/漏极金属氧化物TFT。应理解，本发明能够应用于多种MOTFT中的任一种且仅出于示例性目的而简单显示了MOTFT 10。MOTFT 10包括基材12，其典型地由具有合适钝化涂层的玻璃或塑料片制成。对于某些应用，在基材12的顶面上添加另外的钝化层和/或缓冲层，用层13显示。出于本发明的目的，将所有实例(例如钝化层、缓冲层等)都包括在术语“基材”中。
MOTFT 10包括基材12，所述基材12具有在其上形成图案的栅极金属14。将栅极电介质层16沉积在栅极金属14上并将金属氧化物半导体有源层18沉积在电介质层16上，从而将有源层18与栅极金属14绝缘。在有源层18上形成带图案的钝化层20并在有源层18的露出的上表面上、钝化层20的相对立的侧面上形成源极/漏极触点22。关于MOTFT 10，源极与漏极之间的空间限定传导沟道，指定为24。
还可以在完成源极/漏极(S/D)层之后在沟道顶上加工钝化层20，而不是在源极/漏极层之前沉积钝化层20并使其形成图案(如图1中所示，其中层20还充当源极/漏极层加工期间的蚀刻停止物)。通常将这种工艺顺序称作在a-Si TFT场中的背部-沟道-蚀刻结构。
在题目为“双重自对准金属氧化物TFT(Double Self-Aligned MetalOxide TFT)”的美国专利号7,977,151和从原始申请衍生出的几个其他专利如美国专利号8,129,720中，对MOTFT 10和制造方法的更完整说明进行了描述。认为各种可能的MOTFT构造中的任一种都适用于所公开的方法，包括例如：底部栅极、底部源极/漏极型装置；顶部栅极、顶部源极/漏极型装置等，其大部分在上述专利中得到公开和解释。
应理解，MOTFT 10的基材12通常能够有效阻挡任何水从装置基材侧的渗透。还应理解，重金属源极/漏极触点22有效防止任何水汽从这些区域进入装置。任何进入装置的水成分通过在沟道24的顶上和在源极与漏极触点22之间的任意一个或多个钝化层、例如钝化层20而来自于顶部。如上所述，使得钝化完全防水极其困难且成本高，因此随着装置的使用，一部分水汽将进入。
另外参考图2，针对具有典型钝化的MOTFT，显示了在负偏压下的简化能带图。如同根据图1的实例所理解的，将金属氧化物18夹在栅极电介质16与钝化材料20之间。用于硅类MOTFT中的传统钝化材料的实例包括SiO2、Al2O3、SiN等。热或光产生的电子在金属氧化物-钝化界面处积聚，在图2中指定为30。温度越高或光照越强，产生而积聚在界面30处的电子越多。在具有金属-氧化物半导体作为沟道材料的TFT中，氧化物还原过程最容易发生在界面30处，在所述界面30处水汽最丰富且在负偏压应力下电子浓度最高。应注意，所述还原过程也是积极的反馈过程。即，氧化物还原倾向于使得Vth更负，这提高可用于所述还原过程的电子的数目。这种积极的反馈过程使得Vth偏移对在氧化物-钝化界面处的(1)湿度、(2)光照和(3)氧空位非常敏感。
中断积极反馈回路的一种方式是确保界面开始具有非常少的氧空位。然而，氧空位由Vth值约束且不能随意调节。本发明的策略是，通过仔细安排沟道-钝化界面处的能带排列，金属氧化物沟道层中的电子能够被转移到钝化材料。除了能带的排列之外，还选择了即使在电子和水汽存在下仍不易受还原过程影响的钝化材料。因为钝化材料不用于转换电流，所以对于材料的选择存在更多选项。当MOTFT在如下所述的光照下时，这种策略特别有效：产生许多电子和空穴且必须将电子转移到金属氧化物外部以避免水分子存在下的还原过程。
转向图3，显示了简化的能带图，其显示了根据本发明的具有优化的钝化层的在负偏压下的MOTFT，指定为50。如图2所能看出的，当钝化材料20的导带比半导体氧化物材料18的导带高得多时(即高能垒)，则电子从半导体金属氧化物18转移到钝化材料20是无效的且电子将积聚在界面30处。如同在图3的能带图中所显示的，以钝化材料52的导带的能级接近金属氧化物54的导带的能级的方式选择优化的钝化层52(具体参见指定为56的区域)。出于本发明的目的，将“接近”定义为：钝化材料52的导带等于金属氧化物54的导带或比金属氧化物54的导带高不到0.5eV。
选择导带接近金属氧化物半导体材料的导带的钝化材料，有助于电子因偏压场而从半导体金属氧化物转移到钝化材料，如图3中所示。通过使电子扩散进入电子转移钝化层52，在金属氧化物半导体的沟道层中存在更少的电子用于氧化物还原，由此偏压温度应力稳定性提高且即使存在电子，MOTFT也不易因水汽而受到还原过程的影响。
能够与典型半导体金属氧化物一起使用的钝化材料的实例包括Ta2O5、TiO2、V2O5、Nb2O5、W2O3、ZrO2、HfO2、Sc2O3、Y2O3、La2O3、Ga2O3、MgO或其组合。钝化层还能够被制成共混氧化物的形式，其包含上面列出的金属氧化物中的至少一种和一部分绝缘化合物。通过真空沉积法中的一种能够沉积这些材料，所述真空沉积法包括物理沉积如热沉积或溅射沉积、CVD或喷雾热解。当需要形成图案时(例如在图1中所示的情况中)，通过本领域专业人员所知的光刻工艺中的一种能够将该层形成图案。在一种特殊情况中，可以将共混氧化物钝化膜制备成前体的形式，其可直接用光形成图案并然后被转化成上述的最终形式。
为了保持在高偏压条件下在典型MOTFT中目前可用的电流转换比率，即使在低电导率沟道层的条件下，钝化材料仍需要比沟道层绝缘得多。即，优选具有小于10-10S/cm的电导率的、比金属氧化物绝缘得多或导电性差得多的钝化材料。不仅钝化层的导电性比沟道层小得多，而且沟道层的传导与钝化层的传导之比应保持相对恒定。此外，在电子从金属氧化物沟道层转移之后，钝化材料的绝缘值应被保持。这可以例如通过选择合适的金属-氧化物钝化材料(参见上述实例)而得以实现，其中所述金属包括可变的化合价且钝化材料在不同氧化/还原阶段保持期望的电绝缘。一个具体实例是钛-氧化物，其中在电子从金属-氧化物沟道层转移之后，绝缘的Ta2O5能够被还原成绝缘的TaO2和Ta2O3。
除了选择能级排列接近金属氧化物半导体沟道层的能级排列的钝化材料之外，还优选的是，钝化材料的光学带隙大于金属氧化物半导体沟道层的光学带隙。
本发明提供一种新型且改进的MOTFT，所述MOTFT在碰撞杂散光下在负偏压温度应力下对Vth偏移的敏感性下降。此外，公开了用于在杂散光碰撞MOTFT的条件下在负偏压温度应力下降低对Vth偏移的敏感性的新型和改进的方法和设备。首要地，公开了根据本发明的具有优化的钝化层的在负偏压下的MOTFT。
本文中为了说明而选择的实施方案的各种变化和改变，对于本领域技术人员是容易想到的。只要这样的改变和变化不背离本发明的主旨，则旨在将其包括在本发明的范围内，本发明的范围仅通过权利要求书的公平解释来限定。
在已经以如此清晰且简明的方式对本发明进行了全面说明而使得本领域技术人员能够理解并实践本发明的基础上，本发明主张。
Claims (19)
1.一种金属氧化物薄膜晶体管，其包含：
金属氧化物半导体沟道，所述金属氧化物半导体具有处于第一能级的导带；和
覆盖所述金属氧化物半导体沟道的至少一部分的钝化材料层，所述钝化材料具有处于第二能级的导带，所述第二能级等于所述第一能级或比所述第一能级高不到0.5eV。
2.如权利要求1所述的金属氧化物薄膜晶体管，其中所述钝化材料包括如下材料中的一种：Ta2O5、TiO2、V2O5、Nb2O5、W2O3、ZrO2、HfO2、Sc2O3、Y2O3、La2O3、Ga2O3、MgO或其组合。
3.如权利要求2所述的金属氧化物薄膜晶体管，其中钝化层处于共混氧化物的形式，包含至少一种金属氧化物和一部分绝缘化合物。
4.如权利要求1所述的金属氧化物薄膜晶体管，其中所述钝化材料比所述金属氧化物半导体绝缘得多或导电性差得多，并具有小于10-10S/cm的电导率。
5.如权利要求4所述的金属氧化物薄膜晶体管，其中沟道层传导与钝化层传导之比保持相对恒定，由此所述晶体管的电流转换比率保持相对恒定。
6.一种金属氧化物薄膜晶体管，其包含：
基材；
由所述基材支持的栅极；
覆盖所述栅极的至少一部分的栅极电介质层；
放置在覆盖于所述栅极上的所述栅极电介质层上的金属氧化物半导体沟道，所述金属氧化物半导体具有处于第一能级的导带；
放置在所述栅极的相对立的侧面上在所述金属氧化物半导体沟道上的金属源极/漏极触点；和
覆盖所述源极/漏极触点之间的金属氧化物半导体沟道的至少一部分的钝化材料层，所述钝化材料具有处于第二能级的导带，所述第二能级等于所述第一能级或比所述第一能级高不到0.5eV。
7.如权利要求6所述的金属氧化物薄膜晶体管，其中所述钝化材料包括如下材料中的一种：Ta2O5、TiO2、V2O5、Nb2O5、W2O3、ZrO2、HfO2、Sc2O3、Y2O3、La2O3、Ga2O3、MgO或其组合。
8.如权利要求7所述的金属氧化物薄膜晶体管，其中钝化层处于共混氧化物的形式，包含所列金属氧化物中的至少一种和一部分绝缘化合物。
9.如权利要求7所述的金属氧化物薄膜晶体管，其中所述钝化材料比所述金属氧化物半导体绝缘得多或导电性差得多，并具有小于10-10S/cm的电导率。
10.如权利要求9所述的金属氧化物薄膜晶体管，其中沟道层传导与钝化层传导之比保持相对恒定，由此所述晶体管的电流转换比率保持相对恒定。
11.一种制造具有改进的温度稳定性的金属氧化物薄膜晶体管的方法，所述方法包括如下步骤，但不一定是所列顺序：
提供基材并形成栅极，所述栅极具有覆盖所述栅极的至少一部分的栅极电介质层；
将金属氧化物半导体层沉积在栅极电介质上且与所述栅极相对，所述金属氧化物半导体具有处于第一能级的导带；
将隔开的源极与漏极触点放置在所述金属氧化物半导体层上并且在所述栅极的相对立的侧面上，所述源极与漏极触点限定出所述金属氧化物半导体层中的沟道区域，所述沟道区域处于所述隔开的源极与漏极触点之间并与所述栅极基本对齐；以及
将钝化材料层放置在金属氧化物半导体沟道区域上，所述钝化材料具有处于第二能级的导带，所述第二能级等于所述第一能级或比所述第一能级高不到0.5eV。
12.如权利要求11所述的方法，其中放置所述钝化材料层的步骤包括真空沉积法。
13.如权利要求12所述的方法，其中通过真空沉积法放置所述钝化材料层的步骤包括热沉积、溅射沉积、CVD或喷雾热解中的一种。
14.如权利要求11所述的方法，其中放置所述钝化材料层的步骤包括通过光刻工艺中的一种形成图案。
15.如权利要求11所述的方法，其中放置钝化材料层的步骤包括选择钝化材料，所述钝化材料包括如下材料中的一种：Ta2O5、TiO2、V2O5、Nb2O5、W2O3、ZrO2、HfO2、Sc2O3、Y2O3、La2O3、Ga2O3、MgO或其组合。
16.如权利要求15所述的方法，其中放置共混氧化物形式的钝化材料层的步骤包含至少一种金属氧化物和一部分绝缘化合物。
17.如权利要求11所述的方法，其中放置钝化材料层的步骤包括选择钝化材料，所述钝化材料比金属氧化物半导体绝缘得多或导电性差得多，并具有小于10-10S/cm的电导率。
18.如权利要求17所述的方法，其中沉积金属氧化物半导体层并放置钝化材料层的步骤包括：选择所述金属氧化物和所述钝化材料，以使得所述金属氧化物半导体的传导与所述钝化材料的传导之比保持相对恒定，由此所述晶体管的电流转换比率保持相对恒定。
19.如权利要求11所述的方法，其中在放置所述隔开的源极和漏极触点的步骤之前，或者在放置所述隔开的源极和漏极触点的步骤之后，实施放置钝化材料层的步骤。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/718,183 | 2012-12-18 | ||
| US13/718,183 US9070779B2 (en) | 2012-12-18 | 2012-12-18 | Metal oxide TFT with improved temperature stability |
| PCT/US2013/074607 WO2014099590A1 (en) | 2012-12-18 | 2013-12-12 | Metal oxide tft with improved temperature stability |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104885189A true CN104885189A (zh) | 2015-09-02 |
Family
ID=50929895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201380066569.1A Pending CN104885189A (zh) | 2012-12-18 | 2013-12-12 | 具有改进的温度稳定性的金属氧化物tft |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9070779B2 (zh) |
| EP (1) | EP2936547A4 (zh) |
| JP (1) | JP2016502278A (zh) |
| KR (1) | KR20150097642A (zh) |
| CN (1) | CN104885189A (zh) |
| WO (1) | WO2014099590A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110491771A (zh) * | 2019-07-11 | 2019-11-22 | 华南理工大学 | 金属氧化物薄膜晶体管及其制备方法和钝化层的制备方法 |
| CN116666236A (zh) * | 2023-08-02 | 2023-08-29 | 深圳市鲁光电子科技有限公司 | 一种半导体材料的表面钝化方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150070967A1 (en) * | 2013-09-10 | 2015-03-12 | Kabushiki Kaisha Toshiba | Memory system and method of manufacturing memory system |
| WO2019132895A1 (en) * | 2017-12-27 | 2019-07-04 | Intel Corporation | Air gap for thin film transistors |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110104841A1 (en) * | 2009-11-04 | 2011-05-05 | Chan-Long Shieh | Mask level reduction for mofet |
| US20110156020A1 (en) * | 2009-12-24 | 2011-06-30 | Sang-Hun Jeon | Transistor |
| US20110263082A1 (en) * | 2010-04-23 | 2011-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US20120300147A1 (en) * | 2009-04-21 | 2012-11-29 | Chan-Long Shieh | Double self-aligned metal oxide tft |
| US20120313092A1 (en) * | 2011-06-08 | 2012-12-13 | Chan-Long Shieh | Metal oxide tft with improved source/drain contacts |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101547325B1 (ko) * | 2008-10-27 | 2015-08-26 | 삼성전자주식회사 | 트랜지스터 및 이를 포함하는 반도체 소자 |
| US7977151B2 (en) * | 2009-04-21 | 2011-07-12 | Cbrite Inc. | Double self-aligned metal oxide TFT |
| TWI455322B (zh) * | 2011-04-22 | 2014-10-01 | Au Optronics Corp | 薄膜電晶體及其製造方法 |
-
2012
- 2012-12-18 US US13/718,183 patent/US9070779B2/en not_active Expired - Fee Related
-
2013
- 2013-12-12 KR KR1020157018933A patent/KR20150097642A/ko not_active Application Discontinuation
- 2013-12-12 EP EP13864157.6A patent/EP2936547A4/en not_active Withdrawn
- 2013-12-12 CN CN201380066569.1A patent/CN104885189A/zh active Pending
- 2013-12-12 WO PCT/US2013/074607 patent/WO2014099590A1/en active Application Filing
- 2013-12-12 JP JP2015547529A patent/JP2016502278A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120300147A1 (en) * | 2009-04-21 | 2012-11-29 | Chan-Long Shieh | Double self-aligned metal oxide tft |
| US20110104841A1 (en) * | 2009-11-04 | 2011-05-05 | Chan-Long Shieh | Mask level reduction for mofet |
| US20110156020A1 (en) * | 2009-12-24 | 2011-06-30 | Sang-Hun Jeon | Transistor |
| US20110263082A1 (en) * | 2010-04-23 | 2011-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US20120313092A1 (en) * | 2011-06-08 | 2012-12-13 | Chan-Long Shieh | Metal oxide tft with improved source/drain contacts |
Non-Patent Citations (1)
| Title |
|---|
| JI-HOON SHIN ET AL: "Ecat of Oxygen on the Optical and the Elentrical Properties c Amorphous InGaZnO Thin Films Prepared by RF Magnetron Sputtering", 《JOURNAL OF THE KOREAN PHYSICAL SOCIETY》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110491771A (zh) * | 2019-07-11 | 2019-11-22 | 华南理工大学 | 金属氧化物薄膜晶体管及其制备方法和钝化层的制备方法 |
| CN116666236A (zh) * | 2023-08-02 | 2023-08-29 | 深圳市鲁光电子科技有限公司 | 一种半导体材料的表面钝化方法 |
| CN116666236B (zh) * | 2023-08-02 | 2023-11-21 | 深圳市鲁光电子科技有限公司 | 一种半导体材料的表面钝化方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9070779B2 (en) | 2015-06-30 |
| US20140167047A1 (en) | 2014-06-19 |
| EP2936547A4 (en) | 2016-04-13 |
| EP2936547A1 (en) | 2015-10-28 |
| KR20150097642A (ko) | 2015-08-26 |
| JP2016502278A (ja) | 2016-01-21 |
| WO2014099590A1 (en) | 2014-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5670028B2 (ja) | トランジスタとこれを含む半導体素子及びそれらの製造方法 | |
| Jeon et al. | 180nm gate length amorphous InGaZnO thin film transistor for high density image sensor applications | |
| TWI401804B (zh) | 薄膜電晶體及其製造方法 | |
| US20150084035A1 (en) | Thin film transistor and method of manufacturing the same | |
| US20120025187A1 (en) | Transistors, methods of manufacturing transistors, and electronic devices including transistors | |
| US7052940B2 (en) | Method of fabricating top gate type thin film transistor having low temperature polysilicon | |
| CN101997025A (zh) | 有机发光二极管显示器及其制造方法 | |
| CN206505923U (zh) | 一种薄膜晶体管及显示器面板 | |
| US9773918B2 (en) | Metal oxide TFT with improved stability and mobility | |
| WO2014153871A1 (zh) | 薄膜晶体管、非晶硅平板探测基板及制备方法 | |
| WO2016070592A1 (zh) | 一种互补隧穿场效应晶体管及其制作方法 | |
| CN104885189A (zh) | 具有改进的温度稳定性的金属氧化物tft | |
| KR101600475B1 (ko) | 박막 트랜지스터와 능동형 유기 발광 다이오드 어셈블리 및 제조 방법 | |
| CN109935628A (zh) | 基于图形化soi衬底的抗辐照晶体管及其制作方法 | |
| CN105914213B (zh) | 阵列基板及其制备方法 | |
| US7074657B2 (en) | Low-power multiple-channel fully depleted quantum well CMOSFETs | |
| CN109690786B (zh) | 异质结遂穿场效应晶体管及其制备方法 | |
| US10205026B2 (en) | Thin film transistor having a composite metal gate layer | |
| KR20140106039A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN106783979A (zh) | 基于Ga2O3材料的帽层复合双栅PMOSFET及其制备方法 | |
| US20090079013A1 (en) | Mos transistor and method for manufacturing the transistor | |
| CN103378149A (zh) | Mosfet及其制造方法 | |
| CN105428316B (zh) | 金属氧化物半导体场效应管及其制造方法 | |
| CN104576338A (zh) | 一种mosfet结构及其制造方法 | |
| CN103383926A (zh) | 通过在应力衬垫方案中实作额外的清洗工序所增加的晶体管效能 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150902 |
|
| WD01 | Invention patent application deemed withdrawn after publication |